JP2021054699A - 窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法 - Google Patents

窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法 Download PDF

Info

Publication number
JP2021054699A
JP2021054699A JP2020008385A JP2020008385A JP2021054699A JP 2021054699 A JP2021054699 A JP 2021054699A JP 2020008385 A JP2020008385 A JP 2020008385A JP 2020008385 A JP2020008385 A JP 2020008385A JP 2021054699 A JP2021054699 A JP 2021054699A
Authority
JP
Japan
Prior art keywords
aln layer
aln
nitride semiconductor
layer
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020008385A
Other languages
English (en)
Other versions
JP7424841B2 (ja
Inventor
今野　泰一郎
Taichiro Konno
泰一郎 今野
健司 木村
Kenji Kimura
健司 木村
藤倉　序章
Hajime Fujikura
序章 藤倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, Sciocs Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to US17/025,687 priority Critical patent/US11522105B2/en
Priority to CN202011002525.0A priority patent/CN112635297A/zh
Publication of JP2021054699A publication Critical patent/JP2021054699A/ja
Application granted granted Critical
Publication of JP7424841B2 publication Critical patent/JP7424841B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

【課題】歪みが小さく、紫外ＬＥＤの製造に適したＡｌＮテンプレートを実現できる技術を提供する。【解決手段】サファイア基板と、サファイア基板の主面上に形成された第１ＡｌＮ層と、第１ＡｌＮ層上に形成された第２ＡｌＮ層と、を少なくとも有し、第２ＡｌＮ層のａ軸方向の歪み量ε２の絶対値は、第１ＡｌＮ層のａ軸方向の歪み量ε１の絶対値よりも小さい窒化物半導体積層構造。【選択図】図１

Description

本発明は、窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法に関する。
紫外ＬＥＤは、Ａｌを多く含む窒化物半導体層を積層して形成される。紫外ＬＥＤの下地としては、例えば、サファイア基板上にバッファ層としてのＡｌＮ層をエピタキシャル成長させたＡｌＮテンプレートが用いられる。例えば、特許文献１には、サファイア基板上にＡｌ含有窒化物膜を形成したエピタキシャル基板が提案されている。
特開２００４−１４２９５３号公報
本発明の目的は、歪みが小さく、紫外ＬＥＤの製造に適したＡｌＮテンプレートを実現できる技術を提供することである。
本発明の一態様によれば、
サファイア基板と、
前記サファイア基板の主面上に形成された第１ＡｌＮ層と、
前記第１ＡｌＮ層上に形成された第２ＡｌＮ層と、を少なくとも有し、
前記第２ＡｌＮ層のａ軸方向の歪み量ε２の絶対値は、前記第１ＡｌＮ層のａ軸方向の歪み量ε１の絶対値よりも小さい窒化物半導体積層構造が提供される。
本発明の他の態様によれば、
サファイア基板と、
前記サファイア基板の主面上に形成されたＡｌＮ層と、を有し、
前記ＡｌＮ層の表面を構成するＡｌＮのａ軸方向の歪み量は−０．１５％以上０．１％以下である窒化物半導体積層構造が提供される。
本発明のさらに他の態様によれば、
サファイア基板を準備する工程と、
前記サファイア基板の主面上に、第１ＡｌＮ層を形成する工程と、
前記第１ＡｌＮ層の表面に対して、水素ガスを含み、且つ、アンモニアを実質的に含まない雰囲気で熱処理を行う工程と、
前記第１ＡｌＮ層上に、第２ＡｌＮ層を形成する工程と、を有し、
前記第２ＡｌＮ層のａ軸方向の歪み量ε２の絶対値は、前記第１ＡｌＮ層のａ軸方向の歪み量ε１の絶対値よりも小さい窒化物半導体積層構造の製造方法が提供される。
本発明のさらに他の態様によれば、
サファイア基板を準備する工程と、
前記サファイア基板の主面上に、ＡｌＮ層を形成する工程と、
前記ＡｌＮ層の表面に対して、水素ガスを含み、且つ、アンモニアを実質的に含まない雰囲気で熱処理を行う工程と、
前記ＡｌＮ層上に、ＡｌＮを再成長する工程と、を有し、
前記ＡｌＮを再成長する工程後の、前記ＡｌＮ層の表面を構成するＡｌＮのａ軸方向の歪み量は−０．１５％以上０．１％以下である窒化物半導体積層構造の製造方法が提供される。
本発明によれば、歪みが小さく、紫外ＬＥＤの製造に適したＡｌＮテンプレートを実現できる。
図１は、本発明の第１実施形態に係る窒化物半導体積層構造１０の概略断面図である。 図２は、本発明の第１実施形態に係る窒化物半導体積層構造１０の製造方法の一例を示すフローチャートである。 図３は、本発明の第１実施形態の応用例に係る窒化物半導体発光素子１００の概略断面図である。 図４（ａ）および図４（ｂ）は、本発明の実施例に係るＡｌＮ層の２θ−ωスキャンＸ線回析測定の結果を示すグラフである。 図５（ａ）および図５（ｂ）は、本発明の実施例に係るＡｌＮ層のＸ線逆格子マップ測定の結果を示すグラフである。 図６は、本発明の実施例に係るＡｌＮ層のａ軸長およびｃ軸長の値を示すグラフである。 図７は、本発明の他の実施形態に係る窒化物半導体積層構造１０の概略断面図である。
＜発明者の得た知見＞
まず、発明者が得た知見について説明する。
紫外ＬＥＤは、Ａｌを多く含む窒化物半導体層を積層して形成される。紫外ＬＥＤの下地としては、例えば、単結晶ＡｌＮ基板やＡｌＮテンプレートが用いられる。
単結晶ＡｌＮ基板は、例えば、昇華法により異種基板上に数ｍｍから数ｃｍ程度の厚さのＡｌＮを成長させ、異種基板を除去することで実現される。単結晶ＡｌＮ基板は、例えば、転位密度が１×１０５ｃｍ−２以下のものを得ることができる。しかしながら、１インチ以上の大口径基板の実現が困難であることや、不純物の混入により紫外領域での吸収が多い等の問題がある。
一方、ＡｌＮテンプレートは、例えば、サファイア基板上にバッファ層として数百ｎｍから数十μｍ程度の厚さのＡｌＮ層を成長させたものである。ＡｌＮテンプレートは、単結晶ＡｌＮ基板に比べてＡｌＮ層が薄いため、クラックが生じ難く大口径化が容易である。また、例えば、ＨＶＰＥ法（ハイドライド気相成長法、Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）等の気相成長法を用いるため、不純物の混入を抑制することができる。
しかしながら、ＡｌＮテンプレートの成長表面は、その表面に平行な方向に大きな圧縮歪みを受けている場合が多い。そのため、ＡｌＮ層表面のａ軸長は、無歪みのバルクＡｌＮと比べて、例えば、０．２〜０．６％程度小さくなっている。したがって、紫外ＬＥＤ実現のために、ＡｌＮテンプレート上に、例えば、ＡｌＮより格子定数の大きいＡｌＧａＮを積層した場合、ＡｌＮ層とＡｌＧａＮ層とのａ軸長のギャップが大きくなるため、ＡｌＧａＮ層により大きな歪みが蓄積されることとなる。このような大きな歪みの蓄積は、紫外ＬＥＤにおいて、例えば、ＡｌＧａＮ層成長時の表面荒れや、発光層部分での急激な格子緩和等を誘起し、特性劣化の原因となる。
本願発明者は、上述のような事象に対して鋭意研究を行った。その結果、歪みのあるＡｌＮテンプレートに対して、適切な条件で熱処理を行い、その後ＡｌＮを再成長させることで、ほぼ無歪みであって、かつ、高い結晶性を有するＡｌＮ層を成長できることを見出した。
［本発明の実施形態の詳細］
次に、本発明の一実施形態を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
＜本発明の第１実施形態＞
（１）窒化物半導体積層構造１０の構成
まず、本実施形態の窒化物半導体積層構造１０の構成について説明する。
図１は、本実施形態の窒化物半導体積層構造１０の概略断面図である。図１に示すように、本実施形態の窒化物半導体積層構造１０は、例えば、サファイア基板１１と、サファイア基板１１の主面１４の直上に形成されたＡｌＮ層１７と、を有している。ＡｌＮ層１７は、例えば、第１ＡｌＮ層１２と、第２ＡｌＮ層１３と、を有している。
サファイア基板１１は、例えば、単結晶のサファイアで構成され、第１ＡｌＮ層１２を成長させるための下地面としての主面１４を有している。主面１４は、Ｃ面が１．５°以下（好ましくは、０．０５°以上１°以下）のオフ角で傾斜した面である。主面１４のオフ角を１．５°以下とすることで、サファイア基板１１上に成長させる第１ＡｌＮ層１２の平坦性を向上させることができる。また、主面１４のオフ角を０．０５°以上１°以下とすることで、サファイア基板１１上に成長させる第１ＡｌＮ層１２および第２ＡｌＮ層１３の結晶性を向上させることができる。主面１４のオフ角は、１．５°以下（または、０．０５°以上１°以下）の範囲で面内に分布を持っていてもよい。また、主面１４のオフ角の傾斜方向は、ａ軸方向であってもよいし、ｍ軸方向であってもよい。
サファイア基板１１の径は、例えば、１インチ以上であることが好ましい。サファイア基板１１の径を１インチ以上とすることで、クラックを低減した大口径のＡｌＮテンプレートを実現することができる。なお、サファイア基板１１の厚さは、窒化物半導体積層構造１０の用途に応じて任意に設計することができる。
第１ＡｌＮ層１２は、サファイア基板１１の主面１４上に形成されている。第１ＡｌＮ層１２は、例えば、サファイア基板１１の主面１４上にヘテロエピタキシャル成長されたＡｌＮで構成されている。第１ＡｌＮ層１２の厚さは、例えば、０．１μｍ以上１０μｍ以下であることが好ましい。第１ＡｌＮ層１２の厚さが０．１μｍ未満では、第１ＡｌＮ層１２上に成長させる第２ＡｌＮ層１３の結晶性が低下する可能性がある。これに対し、第１ＡｌＮ層１２の厚さを０．１μｍ以上とすることで、第１ＡｌＮ層１２上に成長させる第２ＡｌＮ層１３の結晶性を向上させることができる。一方、第１ＡｌＮ層１２の厚さが１０μｍを超えると、第１ＡｌＮ層１２にクラックが発生しやすくなる。これに対し、第１ＡｌＮ層１２の厚さを１０μｍ以下とすることで、クラックを発生し難くすることができる。また、より好ましくは、第１ＡｌＮ層１２の厚さは、０．１μｍ以上２μｍ以下である。これにより、窒化物半導体積層構造１０の反りを低減することができる。また、第１ＡｌＮ層１２の表面１５は、Ａｌ極性を有することが好ましい。
第１ＡｌＮ層１２は、その表面１５に平行な方向（例えば、ａ軸方向）に圧縮歪みを有している。第１ＡｌＮ層１２のａ軸方向の歪み量ε１は、例えば、−０．６％以上−０．２％以下である。ここで、本明細書における、ａ軸方向の歪み量とは、例えば、ＡｌＮ結晶のａ軸長が、無歪みのバルクＡｌＮのａ軸長（格子定数）から変化した割合を示す。歪み量が正の値の場合は、結晶が引張歪みを有していることを意味し、歪み量が負の値の場合は、結晶が圧縮歪みを有していることを意味する。具体的には、例えば、第１ＡｌＮ層１２のａ軸長をａ１、無歪みのバルクＡｌＮのａ軸長をａ０とすると、第１ＡｌＮ層１２の歪み量ε１は、以下の式（１）によって表される。
ε１＝（ａ１−ａ０）／ａ０ ・・・（１）
第１ＡｌＮ層１２の（０００２）面のＸ線ロッキングカーブの半値幅は、例えば、２５０秒以下である。また、第１ＡｌＮ層１２の（１０−１２）面のＸ線ロッキングカーブの半値幅は、例えば、５００秒以下である。なお、Ｘ線ロッキングカーブの半値幅が小さいほど、結晶性が高いといえる。このため、より好ましくは、第１ＡｌＮ層１２の（０００２）面のＸ線ロッキングカーブの半値幅は、例えば、２００秒以下であり、更に１５０秒以下であるのが最も好ましい。また、第１ＡｌＮ層１２の（１０−１２）面のＸ線ロッキングカーブの半値幅は、例えば、４００秒以下であるのがより好ましく、３００秒以下であるのが最も好ましい。第１ＡｌＮ層１２のＸ線ロッキングカーブの半値幅を上記のような値にすることによって、第１ＡｌＮ層１２上に成長させる第２ＡｌＮ層１３の結晶性を向上させることができる。
第２ＡｌＮ層１３は、第１ＡｌＮ層１２の表面１５上に形成されている。第２ＡｌＮ層１３は、例えば、第１ＡｌＮ層１２の表面１５上にホモエピタキシャル成長されたＡｌＮで構成されている。第２ＡｌＮ層１３の厚さは、例えば、０．１μｍ以上１０μｍ以下であることが好ましい。第２ＡｌＮ層１３の厚さが０．１μｍ未満では、例えば、紫外ＬＥＤを実現するために第２ＡｌＮ層１３上に成長させる窒化物半導体層の結晶性が低下する可能性がある。これに対し、第２ＡｌＮ層１３の厚さを０．１μｍ以上とすることで、第２ＡｌＮ層１３上に成長させる窒化物半導体層の結晶性を向上させることができる。一方、第２ＡｌＮ層１３の厚さが１０μｍを超えると、第２ＡｌＮ層１３にクラックが発生しやすくなる。これに対し、第２ＡｌＮ層１３の厚さを１０μｍ以下とすることで、クラックを発生し難くすることができる。また、より好ましくは、第２ＡｌＮ層１３の厚さは、０．１μｍ以上２μｍ以下である。これにより、窒化物半導体積層構造１０の反りを低減することができる。また、第２ＡｌＮ層１３の表面１６は、Ａｌ極性を有することが好ましい。
また、ＡｌＮ層１７の厚さは、例えば、０．２μｍ以上２０μｍ以下であることが好ましい。ＡｌＮ層１７の厚さを上記範囲とすることで、クラックを発生し難くすることができる。
第２ＡｌＮ層１３は、第１ＡｌＮ層１２とは異なり、その表面１６に平行な方向（例えば、ａ軸方向）に圧縮歪み（および引張歪み）をほぼ有していない。したがって、第２ＡｌＮ層１３のａ軸方向の歪み量ε２の絶対値は、第１ＡｌＮ層１２のａ軸方向の歪み量ε１の絶対値よりも小さい。これにより、例えば、紫外ＬＥＤを実現するために、第２ＡｌＮ層１３上に窒化物半導体層を積層した場合、窒化物半導体層に蓄積される歪みを低減することができる。なお、第２ＡｌＮ層１３のａ軸長をａ２、無歪みのバルクＡｌＮのａ軸長をａ０とすると、第２ＡｌＮ層１３の歪み量ε２は、以下の式（２）によって表される。
ε２＝（ａ２−ａ０）／ａ０ ・・・（２）
ＡｌＮ層１７の表面１６を構成するＡｌＮ、すなわち、第２ＡｌＮ層１３のａ軸方向の歪み量ε２は、例えば、−０．１５％以上０．１％以下（好ましくは、−０．１％以上０．１％以下）である。これにより、例えば、紫外ＬＥＤを実現するために、第２ＡｌＮ層１３上に窒化物半導体層を積層した場合、窒化物半導体層に蓄積される歪みを低減することができる。その結果、紫外ＬＥＤの特性を向上させることができる。
第２ＡｌＮ層１３の（０００２）面のＸ線ロッキングカーブの半値幅は、例えば、２５０秒以下であり、より好ましくは２００秒以下であり、１５０秒以下であるのが最も好ましい。また、好ましくは、第２ＡｌＮ層１３の（０００２）面のＸ線ロッキングカーブの半値幅は、第１ＡｌＮ層１２の（０００２）面のＸ線ロッキングカーブの半値幅より小さい。また、第２ＡｌＮ層１３の（１０−１２）面のＸ線ロッキングカーブの半値幅は、例えば、５００秒以下であり、より好ましくは４００秒以下であり、３００秒以下であるのが最も好ましい。また、好ましくは、第２ＡｌＮ層１３の（１０−１２）面のＸ線ロッキングカーブの半値幅は、第１ＡｌＮ層１２の（１０−１２）面のＸ線ロッキングカーブの半値幅より小さい。すなわち、第２ＡｌＮ層１３の結晶性は、第１ＡｌＮ層１２と比べて、同等以上であるといえる。これにより、第２ＡｌＮ層１３上に成長させる窒化物半導体層の結晶性を向上させることができる。
本実施形態の窒化物半導体積層構造１０は、上述のような構成を有しているため、紫外ＬＥＤの下地となるＡｌＮテンプレートとして好適に用いることができる。本実施形態の窒化物半導体積層構造１０を用いて紫外ＬＥＤを製造した場合、第２ＡｌＮ層１３の歪みが小さいため、窒化物半導体積層構造１０上に積層する窒化物半導体（例えば、ＡｌＧａＮ）に蓄積される歪みを低減し、紫外ＬＥＤの特性を向上させることができる。
（２）窒化物半導体積層構造１０の製造方法
次に、本実施形態の窒化物半導体積層構造１０の製造方法について説明する。
図２は、本実施形態の窒化物半導体積層構造１０の製造方法の一例を示すフローチャートである。本実施形態の窒化物半導体積層構造１０の製造方法は、例えば、基板準備工程Ｓ１０１と、第１ＡｌＮ層形成工程Ｓ１０２と、熱処理工程Ｓ１０３と、第２ＡｌＮ層形成工程Ｓ１０４と、を有する。
（基板準備工程Ｓ１０１）
まず、基板準備工程Ｓ１０１では、Ｃ面が１．５°以下（好ましくは、０．０５°以上１°以下）のオフ角で傾斜した主面１４を有するサファイア基板１１を準備する。サファイア基板１１は、既存の方法で製造されたものを用いることができる。
（第１ＡｌＮ層形成工程Ｓ１０２）
第１ＡｌＮ層形成工程Ｓ１０２では、サファイア基板１１の主面１４上に、ＡｌＮ層１７の一部としての第１ＡｌＮ層１２を形成する。第１ＡｌＮ層１２の形成は、気相成長法、好ましくはＨＶＰＥ法により行う。Ａｌの原料ガスとしては、例えば、ＡｌＣｌガスまたはＡｌＣｌ３ガスが用いられる。Ｎの原料ガスとしては、例えば、ＮＨ３ガスが用いられる。これらの原料ガスを、Ｈ２ガス、Ｎ２ガス、またはこれらの混合ガスを用いたキャリアガスと混合して供給してもよい。
第１ＡｌＮ層形成工程Ｓ１０２における第１ＡｌＮ層１２の成長条件としては、以下が例示される。なお、Ｖ／ＩＩＩ比とは、ＩＩＩ族（Ａｌ）原料ガスの供給量に対するＶ族（Ｎ）原料ガスの供給量の比である。
成長温度：９００〜１３００℃
Ｖ／ＩＩＩ比：０．２〜２００
成長速度：０．５〜３０００ｎｍ／分
また、ＨＶＰＥ装置の成長室内に各種ガスを導入するガス供給管のノズルへのＡｌＮの付着を防止するために、ＨＣｌガスを流してもよい。ＨＣｌガスの供給量は、ＡｌＣｌガスまたはＡｌＣｌ３ガスに対して０．１〜１００の比率となるような量が例示される。
第１ＡｌＮ層形成工程Ｓ１０２では、いくつかの方法により高品質な第１ＡｌＮ層１２を形成することができる。高品質な第１ＡｌＮ層１２を形成するための方法として、結晶成長条件の制御やアニール処理が例示される。前者は、例えば、成長温度やＶ／ＩＩＩ比を適切に制御することによって、高品質な第１ＡｌＮ層１２を形成することができる。後者は、例えば、第１ＡｌＮ層１２を成長させた後、Ｎ２ガスを含む雰囲気でアニール処理を行うことによって、第１ＡｌＮ層１２の結晶性を向上させることができる。アニール処理は、例えば、１４００℃以上１７００℃以下の温度で行うのが好ましい。
第１ＡｌＮ層形成工程Ｓ１０２では、例えば、上述の方法によって、第１ＡｌＮ層１２の結晶性を向上させることができる。本工程では、第１ＡｌＮ層１２の（０００２）面のＸ線ロッキングカーブの半値幅が、例えば、２５０秒以下（より好ましくは２００秒以下、最も好ましくは１５０秒以下）であり、（１０−１２）面のＸ線ロッキングカーブの半値幅が、例えば、５００秒以下（より好ましくは４００秒以下、最も好ましくは３００秒以下）となるように第１ＡｌＮ層１２を形成する。これにより、第１ＡｌＮ層１２上に成長させる第２ＡｌＮ層１３の結晶性を向上させることができる。
しかしながら、上述のようないずれの方法であっても、第１ＡｌＮ層１２を高品質化した場合、第１ＡｌＮ層１２は、その表面１５に平行な方向（例えば、ａ軸方向）に、サファイア基板１１との格子定数差に起因する圧縮歪みが導入される傾向がある。第１ＡｌＮ層形成工程Ｓ１０２では、第１ＡｌＮ層１２のａ軸方向の歪み量ε１が、典型的には、−０．６％以上−０．２％以下になるように第１ＡｌＮ層１２が形成される。
（熱処理工程Ｓ１０３）
熱処理工程Ｓ１０３では、第１ＡｌＮ層１２の表面１５に対して、所定の条件で熱処理を行う。熱処理工程Ｓ１０３は、ＨＶＰＥ装置の成長室内で熱処理を行ってもよいし、別の装置で熱処理を行ってもよい。熱処理工程Ｓ１０３を行うことで、第１ＡｌＮ層１２の表面１５を改質し、この後に表面１５上に形成する第２ＡｌＮ層１３に蓄積される歪みを緩和することができる。
熱処理工程Ｓ１０３は、水素ガス（Ｈ２ガス）を含む雰囲気で行う。Ｈ２ガスは、Ｎ２ガスやＡｒガス等の不活性ガスと混合して供給してもよい。水素を含む雰囲気で熱処理を行うことで、第１ＡｌＮ層１２の表面１５に蓄積されている圧縮歪みを緩和することができる。圧縮歪み緩和のメカニズムは現状明らかではないが、熱処理工程Ｓ１０３において、雰囲気内に水素ガスがあることで、ＡｌＮ結晶中の点欠陥の発生が促進されるメカニズムが考えられる。ＡｌＮ中の窒素原子が表面で水素と結合して、アンモニアとなって脱離することで、ＡｌＮ中に多量の窒素空孔が形成され、これが原子サイズのボイドとして働くため、第１ＡｌＮ層１２上に成長させる第２ＡｌＮ層１３の歪みを緩和できるものと考えられる。
また、熱処理工程Ｓ１０３は、アンモニアを実質的に含まない雰囲気で開始する。具体的には、例えば、ＮＨ３ガスを供給せずに行う。アンモニアを含む雰囲気で熱処理を行った場合には、上述した点欠陥（窒素空孔）の形成が抑制されるため、第２ＡｌＮ層１３の歪みを緩和し難い。また、ＨＶＰＥ装置の成長室内で熱処理を行う場合には、第１ＡｌＮ層形成工程Ｓ１０２にて導入したＮＨ３ガスが成長室内に残留している可能性があるため、熱処理を行う前に成長室内の気体をすべて排出（または置換）することが好ましい。なお、本明細書において、アンモニアを実質的に含まないとは、例えば、成長室内のＮＨ３ガス分圧が、全圧に対して１％未満であることを意味する。なお、上述したように熱処理工程Ｓ１０３では、ＡｌＮ中の窒素原子が表面で水素と結合して、アンモニアとなって脱離するものと考えられるが、脱離によって生成するアンモニアはごく微量である。そのため、該アンモニアによって、成長室内のＮＨ３ガス分圧が全圧の１％以上になることはない。
また、熱処理工程Ｓ１０３は、例えば、９００℃以上１３００℃以下の温度（以下、熱処理温度ともいう）で行うことが好ましい。熱処理温度が９００℃未満では、表面１５が改質され難い。これに対し、熱処理温度を９００℃以上とすることで、表面１５を改質しやすくすることができる。一方、熱処理温度が１３００℃を超えると、表面１５が分解されてしまう可能性がある。これに対し、熱処理温度を１３００℃以下にすることで、表面１５の分解を抑制することができる。
また、熱処理工程Ｓ１０３は、例えば、１０分以上１２０分以下の時間（以下、熱処理時間ともいう）で行うことが好ましい。熱処理時間が１０分未満では、表面１５が改質され難い。これに対し、熱処理時間を１０分以上とすることで、表面１５を改質しやすくすることができる。一方、熱処理時間が１２０分を超えると、表面１５の平坦性が低下してしまう可能性がある。これに対し、熱処理時間を１２０分以下にすることで、表面１５の平坦性の低下を抑制することができる。
より好ましい熱処理時間は３０分以上９０分以下であり、安定して良好な特性を得ることと、熱処理に要するコストとを考慮すると、最も好ましい熱処理時間は６０分である。熱処理時間を適切に制御することで、表面１５の表面状態を平坦に維持しつつ、適切な量の点欠陥が導入されるため、表面１５上に形成する第２ＡｌＮ層１３の結晶性を第１ＡｌＮ層１２より向上させることができる。また、第２ＡｌＮ層１３の歪みをさらに緩和し、ほぼ無歪みの第２ＡｌＮ層１３を形成することができる。
（第２ＡｌＮ層形成工程Ｓ１０４）
第２ＡｌＮ層形成工程Ｓ１０４では、第１ＡｌＮ層１２の表面１５上にＡｌＮ層１７の一部としての第２ＡｌＮ層１３を形成する。第２ＡｌＮ層形成工程Ｓ１０４は、第１ＡｌＮ層１２の表面１５上にＡｌＮを再成長する工程と言い換えることもできる。第２ＡｌＮ層１３の形成は、第１ＡｌＮ層形成工程Ｓ１０２と同様の条件で行ってもよい。より好ましい第２ＡｌＮ層１３の成長条件は以下の通りである。
成長温度：９００〜１１００℃
Ｖ／ＩＩＩ比：０．２〜２００
成長速度：１００〜３０００ｎｍ／分
ＨＣｌ／ＡｌＣｌ（またはＡｌＣｌ３）の比：１〜１００
熱処理工程Ｓ１０３にて、第１ＡｌＮ層１２の表面１５が改質されているため、第２ＡｌＮ層１３は、その表面１６に平行な方向（例えば、ａ軸方向）に圧縮歪み（および引張歪み）を受け難い。第２ＡｌＮ層形成工程Ｓ１０４では、第２ＡｌＮ層１３のａ軸方向の歪み量ε２が、例えば、−０．１５％以上０．１％以下になるように第２ＡｌＮ層１３を形成する。
熱処理工程Ｓ１０３にて、適切な条件で熱処理を行っているため、第１ＡｌＮ層１２の表面１５は改質され、良質な表面状態を維持しつつ、適切な量の点欠陥が導入された状態となっている。そのため、第２ＡｌＮ層形成工程Ｓ１０４では、より高品質な第２ＡｌＮ層１３を形成することができる。本工程では、第２ＡｌＮ層１３の（０００２）面のＸ線ロッキングカーブの半値幅が、例えば、２５０秒以下、より好ましくは２００秒以下であり、最も好ましい場合には１５０秒以下となり、好ましくは第１ＡｌＮ層１２の（０００２）面のＸ線ロッキングカーブの半値幅より小さくなるように第２ＡｌＮ層１３を形成する。また、本工程では、第２ＡｌＮ層１３の（１０−１２）面のＸ線ロッキングカーブの半値幅が、例えば、５００秒以下、より好ましくは４００秒以下、最も好ましい場合には３００秒以下となり、好ましくは第１ＡｌＮ層１２の（１０−１２）面のＸ線ロッキングカーブの半値幅より小さくなるように第２ＡｌＮ層１３を形成する。これにより、第２ＡｌＮ層１３上に成長させる窒化物半導体層の結晶性を向上させることができる。
以上により、本実施形態の窒化物半導体積層構造１０を得る。本実施形態の製造方法によると、第２ＡｌＮ層１３のａ軸方向の歪み量ε２の絶対値は、第１ＡｌＮ層１２のａ軸方向の歪み量ε１の絶対値よりも小さい。これにより、例えば、紫外ＬＥＤを実現するために、第２ＡｌＮ層１３上に窒化物半導体層を積層した場合、窒化物半導体層に蓄積される歪みを低減することができる。その結果、紫外ＬＥＤの特性を向上させることができる。
（３）本実施形態に係る効果
本実施形態によれば、以下に示す１つまたは複数の効果を奏する。
（ａ）本実施形態の窒化物半導体積層構造１０では、第２ＡｌＮ層１３のａ軸方向の歪み量ε２の絶対値は、第１ＡｌＮ層１２のａ軸方向の歪み量ε１の絶対値よりも小さい。これにより、例えば、紫外ＬＥＤを実現するために、第２ＡｌＮ層１３の表面１６上に、ＡｌＮよりも格子定数の大きいＡｌＧａＮを積層した場合、ＡｌＧａＮ層に蓄積される歪みを低減することができる。
ここで、従来のＡｌＮテンプレートの成長表面は、その表面に平行な方向に大きな圧縮歪みを受けている場合が多い。したがって、ＡｌＮテンプレート上に、例えば、ＡｌＧａＮを積層した場合、ＡｌＮ層とＡｌＧａＮ層とのａ軸長のギャップが大きくなるため、ＡｌＧａＮ層により大きな歪みが蓄積されることとなる。このような大きな歪みの蓄積は、紫外ＬＥＤにおいて、例えば、ＡｌＧａＮ層の表面状態の劣化や、発光層部分での急激な格子緩和等を誘起し、特性劣化の原因となる。
これに対し、本実施形態では、熱処理によって第１ＡｌＮ層１２の表面１５を改質した後に、第２ＡｌＮ層１３を形成しているため、第２ＡｌＮ層１３の歪みを低減することができる。すなわち、歪みが小さく、紫外ＬＥＤの製造に適したＡｌＮテンプレートを実現することができる。その結果、紫外ＬＥＤの特性（例えば、発光出力や発光寿命）を向上させることが可能となる。
（ｂ）本実施形態の第１ＡｌＮ層１２のａ軸方向の歪み量ε１は、例えば、−０．６％以上−０．２％以下であり、第２ＡｌＮ層１３のａ軸方向の歪み量ε２は、例えば、−０．１５％以上０．１％以下である。本実施形態では、熱処理によって第１ＡｌＮ層１２の表面１５を改質した後に、第２ＡｌＮ層１３を形成しているため、ほぼ無歪みの第２ＡｌＮ層１３を形成することができる。
（ｃ）本実施形態では、第２ＡｌＮ層１３の結晶性は、第１ＡｌＮ層１２と比べて、同等以上である。第１ＡｌＮ層１２の表面１５に対して適切な条件で熱処理を行うことによって、表面１５を改質し、良質な表面状態を維持しつつ、適切な量の点欠陥が導入された状態としているため、より高品質な第２ＡｌＮ層１３を形成することができる。その結果、第２ＡｌＮ層１３上に成長させる窒化物半導体層の結晶性を向上させることができる。
（ｄ）本実施形態では、第１ＡｌＮ層１２の（０００２）面のＸ線ロッキングカーブの半値幅は、例えば、２５０秒以下（より好ましくは２００秒以下、最も好ましくは１５０秒以下）である。また、第２ＡｌＮ層１３の（０００２）面のＸ線ロッキングカーブの半値幅は、例えば、２５０秒以下（より好ましくは２００秒以下、最も好ましくは１５０秒以下）であり、好ましくは第１ＡｌＮ層１２の（０００２）面のＸ線ロッキングカーブの半値幅より小さい。これにより、第２ＡｌＮ層１３上に成長させる窒化物半導体層の結晶性を向上させることができる。その結果、紫外ＬＥＤの発光出力を向上させることが可能となる。
（ｅ）本実施形態では、第１ＡｌＮ層１２の（１０−１２）面のＸ線ロッキングカーブの半値幅は、例えば、５００秒以下（より好ましくは４００秒以下、最も好ましくは３００秒以下）である。また、第２ＡｌＮ層１３の（１０−１２）面のＸ線ロッキングカーブの半値幅は、例えば、５００秒以下（より好ましくは４００秒以下、最も好ましくは３００秒以下）であり、好ましくは第１ＡｌＮ層１２の（１０−１２）面のＸ線ロッキングカーブの半値幅より小さい。これにより、第２ＡｌＮ層１３上に成長させる窒化物半導体層の結晶性を向上させることができる。その結果、紫外ＬＥＤの発光出力を向上させることが可能となる。
（ｆ）本実施形態の熱処理工程Ｓ１０３は、水素ガスを含む雰囲気で行う。水素ガスを含む雰囲気で熱処理を行うことで、ＡｌＮ中に多量の窒素空孔が形成され、これが原子サイズのボイドとして働くため、第１ＡｌＮ層１２上に成長させる第２ＡｌＮ層１３の歪みを緩和することができる。
（ｇ）本実施形態の熱処理工程Ｓ１０３は、アンモニアを実質的に含まない雰囲気で開始する。具体的には、例えば、ＮＨ３ガスを供給せずに行う。これにより、点欠陥（窒素空孔）の形成が抑制されることなく、第１ＡｌＮ層１２上に成長させる第２ＡｌＮ層１３の歪みを効率的に緩和することができる。
（ｈ）本実施形態の熱処理工程Ｓ１０３の熱処理温度は、例えば、９００℃以上１３００℃以下が好ましい。また、熱処理時間は、例えば、１０分以上１２０分以下が好ましく、３０分以上９０分以下がより好ましく、６０分が最も好ましい。これらにより、表面１５の改質を効率的に行うことができる。特に、熱処理時間を適切に制御することで、表面１５の表面状態を平坦に維持しつつ、適切な量の点欠陥が導入されるため、表面１５上に形成する第２ＡｌＮ層１３の結晶性を第１ＡｌＮ層１２より向上させることができる。
（４）第１実施形態の応用例
次に、第１実施形態の応用例として、窒化物半導体積層構造１０を備える紫外ＬＥＤとしての窒化物半導体発光素子１００について説明する。
図３は、本応用例の窒化物半導体発光素子１００の概略断面図である。図３に示すように、本応用例の窒化物半導体発光素子１００は、例えば、窒化物半導体積層構造１０と、発光構造２０と、ｎ側電極３０と、ｐ側電極３１と、を有している。なお、窒化物半導体積層構造１０については、第１実施形態と同様であるので説明を省略する。
発光構造２０は、例えば、第２ＡｌＮ層１３上に形成され、窒化物半導体層の積層で構成されている。発光構造２０は、例えば、ｎ型半導体層２１と、発光層２２と、ｐ型半導体層２３と、を有している。
ｎ型半導体層２１は、例えば、第２ＡｌＮ層１３上に形成され、ｎ型ＡｌＧａＮで構成されている。発光層２２は、例えば、ｎ型半導体層２１上に形成され、Ａｌ組成が互いに異なるＡｌＧａＮ層が交互に積層された多重量子井戸層で構成されている。ｐ型半導体層２３は、例えば、発光層２２上に形成され、高Ａｌ組成のｐ型ＡｌＧａＮで構成された電子ブロック層、ｐ型ＡｌＧａＮ層、および、ｐ型ＧａＮコンタクト層の積層で構成されている。発光構造２０を構成する各層は、例えば、ＭＯＣＶＤ法（有機金属気相成長法、Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜される。
また、発光構造２０は、必要に応じて、第２ＡｌＮ層１３とｎ型半導体層２１との間に、歪み緩和層（図示せず）を有していてもよい。歪み緩和層としては、組成傾斜層や超格子層が例示される。
ｎ側電極３０は、例えば、ｎ型半導体層２１上に形成される。ｎ側電極３０としては、Ｔｉ／Ａｌ電極等が用いられる。また、ｐ側電極３１は、例えば、ｐ型半導体層２３上に形成される。ｐ側電極３１としては、Ｎｉ／Ａｕ電極、Ｎｉ／Ａｌ電極、Ｒｈ電極等が用いられる。
本応用例においても、第２ＡｌＮ層１３のａ軸方向の歪み量ε２の絶対値は、第１ＡｌＮ層１２のａ軸方向の歪み量ε１の絶対値よりも小さい。そのため、第２ＡｌＮ層１３と、発光構造２０を構成するｎ型半導体層２１（例えば、ｎ型ＡｌＧａＮ）とのａ軸長のギャップが小さくなり、ｎ型半導体層２１に蓄積される歪みを低減することができる。さらに、ｎ型半導体層２１上に形成される発光層２２および発光層２２上に形成されるｐ型半導体層２３に蓄積される歪みも低減することができる。これにより、紫外ＬＥＤとしての窒化物半導体発光素子１００の特性を向上させることができる。
＜本発明の他の実施形態＞
以上、本発明の実施形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述の実施形態では、サファイア基板１１の主面１４上に第１ＡｌＮ層１２を形成したが、予めサファイア基板上にＡｌＮ層が形成されたＡｌＮテンプレートを準備してもよい。この場合、第１ＡｌＮ層形成工程Ｓ１０２を行わなくてもよいので、より簡便に実施をすることができる。
また、上述の実施形態では、ＡｌＮ層１７が、第１ＡｌＮ層１２と第２ＡｌＮ層１３との２層構造を有する場合について説明したが、ＡｌＮ層１７は、３層以上の構造を有していてもよい。例えば、熱処理工程Ｓ１０３と第２ＡｌＮ層形成工程Ｓ１０４との間に、ＡｌＮ層の成長と、熱処理工程Ｓ１０３と同様な熱処理とを繰り返し行うことで、図７に示すような窒化物半導体積層構造１０を得ることができる。図７に示すように、窒化物半導体積層構造１０は、第１ＡｌＮ層１２がサファイア基板１１上に形成され、中間ＡｌＮ層１８が第１ＡｌＮ層１２上（つまり、第１ＡｌＮ層１２と第２ＡｌＮ層１３との間）に形成され、第２ＡｌＮ層１３が中間ＡｌＮ層１８を介して第１ＡｌＮ層１２の上方に形成されていてもよい。つまり、第１ＡｌＮ層１２上に、少なくとも第２ＡｌＮ層１３が形成されている。このような場合でも、最終的に得られるＡｌＮ層１７全体の最表面において充分に低いａ軸方向の歪み量（例えば、−０．１５％以上０．１％以下）を得ることが可能である。この場合、ＡｌＮ層１７のａ軸方向の歪み量の変化が２段階ではなく、３段階、４段階、５段階、あるいは、場合によっては連続的変化し、最終的なＡｌＮ層１７表面のａ軸方向の歪み量が、例えば、−０．１５％以上０．１％以下であるＡｌＮテンプレートが得られる。具体的には、例えば、中間ＡｌＮ層１８のａ軸方向の歪み量ε３の絶対値が、第１ＡｌＮ層１２のａ軸方向の歪み量ε１の絶対値と、第２ＡｌＮ層１３のａ軸方向の歪み量ε２の絶対値との間の値であり、歪み量ε２が−０．１５％以上０．１％以下であるＡｌＮテンプレートが得られる。
また、例えば、上述の実施形態では、発光構造２０を構成する各層がＡｌＧａＮ層またはＧａＮ層で構成されている場合について説明したが、Ｉｎを数％程度含むＩｎＡｌＧａＮ層で構成されていてもよい。この場合、紫外ＬＥＤの発光効率を向上させることができる。
次に、本発明に係る実施例を説明する。これらの実施例は本発明の一例であって、本発明はこれらの実施例により限定されない。
（１）試料の作製
まず、以下のように、試料１〜試料５を作製した。
オフ角が０．２°の主面１４を有するサファイア基板１１を準備し、主面１４上にＨＶＰＥ法にて第１ＡｌＮ層１２を０．４５μｍの厚さで形成した。
試料１は、熱処理を行わず、第１ＡｌＮ層１２上にＨＶＰＥ法にて第２ＡｌＮ層１３を０．３０μｍの厚さで形成した。
試料２は、第１ＡｌＮ層１２の表面１５に対して、Ｈ２ガス雰囲気で、１０００℃、１０分の熱処理を行った後、第１ＡｌＮ層１２上にＨＶＰＥ法にて第２ＡｌＮ層１３を０．３０μｍの厚さで形成した。
試料３は、第１ＡｌＮ層１２の表面１５に対して、Ｈ２ガス雰囲気で、１０００℃、２０分の熱処理を行った後、第１ＡｌＮ層１２上にＨＶＰＥ法にて第２ＡｌＮ層１３を０．３０μｍの厚さで形成した。
試料４は、第１ＡｌＮ層１２の表面１５に対して、Ｈ２ガス雰囲気で、１０００℃、３０分の熱処理を行った後、第１ＡｌＮ層１２上にＨＶＰＥ法にて第２ＡｌＮ層１３を０．３０μｍの厚さで形成した。
試料５は、第１ＡｌＮ層１２の表面１５に対して、Ｈ２ガス雰囲気で、１０００℃、６０分の熱処理を行った後、第１ＡｌＮ層１２上にＨＶＰＥ法にて第２ＡｌＮ層１３を０．７０μｍの厚さで形成した。
（２）ＡｌＮ層のＸ線回析測定
（１）で作製した試料に対して、Ｘ線回析測定を行った結果を以下に示す。
第１ＡｌＮ層１２と第２ＡｌＮ層１３とのｃ軸長の変化を示すため、試料１〜試料５に対して、（０００２）面の２θ−ωスキャンＸ線回析測定を行った。図４（ａ）に試料１〜試料４の結果を、図４（ｂ）に試料５の結果を示す。図４（ａ）および図４（ｂ）において、ピーク位置が右にあるほど、すなわち２θが高角になるほど、ｃ軸が短いことを示す。熱処理を行っていない試料１は、第１ＡｌＮ層１２と第２ＡｌＮ層１３のピークが重なっており、ｃ軸長の変化は見られなかった。一方、熱処理を行った試料２〜試料５は、試料１のピークよりも右側に第２ＡｌＮ層１３を示すピークが確認できた。特に、試料５は、第１ＡｌＮ層１２と第２ＡｌＮ層１３のピークが明瞭に分離されていた。すなわち、熱処理を行った試料２〜試料５の第２ＡｌＮ層１３は、第１ＡｌＮ層１２よりもｃ軸が短いことを確認した。つまり、試料２〜試料４の第２ＡｌＮ層１３は、その表面１６に平行な方向（例えば、ａ軸方向）の圧縮歪みが緩和されたことを確認した。
第１ＡｌＮ層１２と第２ＡｌＮ層１３との結晶性の変化を示すため、試料１〜試料５に対して、Ｘ線ロッキングカーブ測定を行った。その結果を表１に示す。熱処理を行っていない試料１では、第１ＡｌＮ層１２と第２ＡｌＮ層１３とのピークが重なっていた。第１ＡｌＮ層１２と第２ＡｌＮ層１３とのピークが重なった状態での半値幅は、（０００２）面が８１秒、（１０−１２）面が２９７秒であった。一方、熱処理を行った試料２の第２ＡｌＮ層１３のＸ線ロッキングカーブの半値幅は、（０００２）面が９８秒、（１０−１２）面が２９８秒であった。また、試料３の半値幅は、（０００２）面が８１秒、（１０−１２）面が２９７秒であり、試料４の半値幅は、（０００２）面が７５秒、（１０−１２）面が２８５秒であった。また、試料１〜試料４より第２ＡｌＮ層１３の膜厚を厚くし、熱処理時間を長くした試料５の半値幅は、（０００２）面が３５秒、（１０−１２）面が２７０秒であった。以上より、熱処理を行った場合でも、第１ＡｌＮ層１２と同等以上の結晶性を有する第２ＡｌＮ層１３を形成できることを確認した。特に、熱処理時間を３０分以上とした場合には、第１ＡｌＮ層１２より高い結晶性を有する第２ＡｌＮ層１３を形成できることを確認した。
Figure 2021054699
第１ＡｌＮ層１２および第２ＡｌＮ層１３の具体的なａ軸長およびｃ軸長の値を示すため、試料１〜試料５および第２ＡｌＮ層１３を形成する前の試料１に対して、Ｘ線逆格子マップ測定を行った。図５（ａ）に試料４の結果を、図５（ｂ）に試料５の結果を示す。熱処理を行った試料４と試料５とのいずれも、第１ＡｌＮ層１２のピークと第２ＡｌＮ層１３のピークとが明瞭に分離され、ａ軸長およびｃ軸長が変化していることを確認した。
また、Ｘ線逆格子マップ測定の結果から、各ＡｌＮ層のａ軸長およびｃ軸長を求めた。その結果を図６に示す。第２ＡｌＮ層１３を形成する前の試料１と同条件で作製した幾つかの試料、つまり第１ＡｌＮ層１２は、無歪みのバルクＡｌＮと比べて、ａ軸長が短く、ｃ軸長が長くなっていた。また、熱処理を行っていない試料１（およびこれと同条件で作製した試料を含む。以下試料１と称する）では、第１ＡｌＮ層１２と第２ＡｌＮ層１３とのピークが重なっており、試料１の第２ＡｌＮ層１３は、無歪みのバルクＡｌＮと比べて、ａ軸長が短く、ｃ軸長が長くなっていた。すなわち、試料１の第１ＡｌＮ層１２および第２ＡｌＮ層１３は、ａ軸方向に圧縮歪みを受けており、ａ軸方向の歪み量は−０．６％以上−０．２％以下であった。一方、熱処理を行った試料２〜試料４（およびこれと同条件で作製した試料を含む。以下それぞれ試料２〜試料４と称する）の第２ＡｌＮ層１３のａ軸長およびｃ軸長は、無歪みのバルクＡｌＮに近い値であり、試料２〜試料４の第２ＡｌＮ層１３のａ軸方向の歪み量は、−０．１５％以上０．１％以下であった。特に、３０分の熱処理を行った試料４の第２ＡｌＮ層１３はほぼ無歪みであり、ａ軸方向の歪み量は−０．１％以上０．１％以下であった。以上より、１０分以上の熱処理を行うことで、第２ＡｌＮ層１３の歪みを緩和できることを確認した。また、３０分以上の熱処理を行うことで、ほぼ無歪みの第２ＡｌＮ層１３を形成できることを確認した。
なお、本実施例で用いた第１ＡｌＮ層１２の表面１５、および試料１〜試料５と同条件で成長させた第２ＡｌＮ層１３の表面１６の極性をＫＯＨエッチングにより確認したところ、全ての表面はＫＯＨエッチングで変質せず、Ａｌ極性を有することが確認された。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様を付記する。
（付記１）
本発明の一態様によれば、
サファイア基板と、
前記サファイア基板の主面上に形成された第１ＡｌＮ層と、
前記第１ＡｌＮ層上に形成された第２ＡｌＮ層と、を少なくとも有し、
前記第２ＡｌＮ層のａ軸方向の歪み量ε２の絶対値は、前記第１ＡｌＮ層のａ軸方向の歪み量ε１の絶対値よりも小さい窒化物半導体積層構造が提供される。
（付記２）
付記１に記載の窒化物半導体積層構造であって、
前記サファイア基板は、Ｃ面が１．５°以下のオフ角で傾斜した前記主面を有する。
好ましくは、前記オフ角は０．０５°以上１°以下である。
（付記３）
付記１または付記２に記載の窒化物半導体積層構造であって、
前記歪み量ε１は−０．６％以上−０．２％以下であり、前記歪み量ε２は−０．１５％以上０．１％以下である。
好ましくは、前記歪み量ε２は−０．１％以上０．１％以下である。
（付記４）
付記１から付記３のいずれか１つに記載の窒化物半導体積層構造であって、
前記第２ＡｌＮ層の（０００２）面のＸ線ロッキングカーブの半値幅は、２５０秒以下である。より好ましくは２００秒以下、最も好ましくは１５０秒以下である。
（付記５）
付記１から付記４のいずれか１つに記載の窒化物半導体積層構造であって、
前記第２ＡｌＮ層の（１０−１２）面のＸ線ロッキングカーブの半値幅は、５００秒以下である。より好ましくは４００秒以下、最も好ましくは３００秒以下である。
（付記６）
付記１から付記５のいずれか１つに記載の窒化物半導体積層構造であって、
前記第２ＡｌＮ層の（０００２）面のＸ線ロッキングカーブの半値幅は、前記第１ＡｌＮ層の（０００２）面のＸ線ロッキングカーブの半値幅より小さい。
（付記７）
付記１から付記６のいずれか１つに記載の窒化物半導体積層構造であって、
前記第２ＡｌＮ層の（１０−１２）面のＸ線ロッキングカーブの半値幅は、前記第１ＡｌＮ層の（１０−１２）面のＸ線ロッキングカーブの半値幅より小さい。
（付記８）
付記１から付記７のいずれか１つに記載の窒化物半導体積層構造であって、
前記第１ＡｌＮ層と前記第２ＡｌＮ層との間に形成された中間ＡｌＮ層をさらに有し、
前記中間ＡｌＮ層のａ軸方向の歪み量ε３の絶対値は、前記歪み量ε１の絶対値と、前記歪み量ε２の絶対値との間の値である。
（付記９）
本発明の他の態様によれば、
サファイア基板と、
前記サファイア基板の主面上に形成されたＡｌＮ層と、を有し、
前記ＡｌＮ層の表面を構成するＡｌＮのａ軸方向の歪み量は−０．１５％以上０．１％以下である窒化物半導体積層構造が提供される。
好ましくは、前記ＡｌＮのａ軸方向の歪み量は−０．１％以上０．１％以下である。
（付記１０）
付記９に記載の窒化物半導体積層構造であって、
前記サファイア基板は、Ｃ面が１．５°以下のオフ角で傾斜した前記主面を有する。
好ましくは、前記オフ角は０．０５°以上１°以下である。
（付記１１）
付記９または付記１０に記載の窒化物半導体積層構造であって、
前記ＡｌＮ層の表面を構成するＡｌＮの（０００２）面のＸ線ロッキングカーブの半値幅は２５０秒以下である。より好ましくは２００秒以下、最も好ましくは１５０秒以下である。
（付記１２）
付記９から付記１１のいずれか１つに記載の窒化物半導体積層構造であって、
前記ＡｌＮ層の表面を構成するＡｌＮの（１０−１２）面のＸ線ロッキングカーブの半値幅は５００秒以下である。より好ましくは４００秒以下、最も好ましくは３００秒以下である。
（付記１３）
付記１から付記１２のいずれか１つに記載の窒化物半導体積層構造上に窒化物半導体層の積層で構成された発光構造が形成されている窒化物半導体発光素子。
（付記１４）
本発明のさらに他の態様によれば、
サファイア基板を準備する工程と、
前記サファイア基板の主面上に、第１ＡｌＮ層を形成する工程と、
前記第１ＡｌＮ層の表面に対して、水素ガスを含み、且つ、アンモニアを実質的に含まない雰囲気で熱処理を行う工程と、
前記第１ＡｌＮ層上に、第２ＡｌＮ層を形成する工程と、を有し、
前記第２ＡｌＮ層のａ軸方向の歪み量ε２の絶対値は、前記第１ＡｌＮ層のａ軸方向の歪み量ε１の絶対値よりも小さい窒化物半導体積層構造の製造方法が提供される。
（付記１５）
本発明のさらに他の態様によれば、
サファイア基板を準備する工程と、
前記サファイア基板の主面上に、ＡｌＮ層を形成する工程と、
前記ＡｌＮ層の表面に対して、水素ガスを含み、且つ、アンモニアを実質的に含まない雰囲気で熱処理を行う工程と、
前記ＡｌＮ層上に、ＡｌＮを再成長する工程と、を有し、
前記ＡｌＮを再成長する工程後の、前記ＡｌＮ層の表面を構成するＡｌＮのａ軸方向の歪み量は−０．１５％以上０．１％以下である窒化物半導体積層構造の製造方法が提供される。
好ましくは、前記ＡｌＮのａ軸方向の歪み量は−０．１％以上０．１％以下である。
（付記１６）
付記１４または付記１５に記載の窒化物半導体積層構造の製造方法であって、
前記熱処理を行う工程は、９００℃以上で１０分以上の熱処理を行う。
好ましくは、前記熱処理を行う工程は、９００℃以上１３００℃以下で１０分以上１２０分以下の熱処理を行う。
より好ましくは、前記熱処理を行う工程は、９００℃以上１３００℃以下で３０分以上９０分以下の熱処理を行う。
１０ 窒化物半導体積層構造
１１ サファイア基板
１２ 第１ＡｌＮ層
１３ 第２ＡｌＮ層
１４ 主面
１５ 表面
１６ 表面
１７ ＡｌＮ層
１８ 中間ＡｌＮ層
２０ 発光構造
２１ ｎ型半導体層
２２ 発光層
２３ ｐ型半導体層
３０ ｎ側電極
３１ ｐ側電極
１００ 窒化物半導体発光素子
Ｓ１０１ 基板準備工程
Ｓ１０２ 第１ＡｌＮ層形成工程
Ｓ１０３ 熱処理工程
Ｓ１０４ 第２ＡｌＮ層形成工程

Claims (12)

  1. サファイア基板と、
    前記サファイア基板の主面上に形成された第１ＡｌＮ層と、
    前記第１ＡｌＮ層上に形成された第２ＡｌＮ層と、を少なくとも有し、
    前記第２ＡｌＮ層のａ軸方向の歪み量ε２の絶対値は、前記第１ＡｌＮ層のａ軸方向の歪み量ε１の絶対値よりも小さい窒化物半導体積層構造。
  2. 前記サファイア基板は、Ｃ面が１．５°以下のオフ角で傾斜した前記主面を有する請求項１に記載の窒化物半導体積層構造。
  3. 前記歪み量ε１は−０．６％以上−０．２％以下であり、前記歪み量ε２は−０．１５％以上０．１％以下である請求項１または請求項２に記載の窒化物半導体積層構造。
  4. 前記第２ＡｌＮ層の（０００２）面のＸ線ロッキングカーブの半値幅は、２５０秒以下である請求項１から請求項３のいずれか１項に記載の窒化物半導体積層構造。
  5. 前記第２ＡｌＮ層の（１０−１２）面のＸ線ロッキングカーブの半値幅は、５００秒以下である請求項１から請求項４のいずれか１項に記載の窒化物半導体積層構造。
  6. 前記第２ＡｌＮ層の（０００２）面のＸ線ロッキングカーブの半値幅は、前記第１ＡｌＮ層の（０００２）面のＸ線ロッキングカーブの半値幅より小さい請求項１から請求項５のいずれか１項に記載の窒化物半導体積層構造。
  7. 前記第２ＡｌＮ層の（１０−１２）面のＸ線ロッキングカーブの半値幅は、前記第１ＡｌＮ層の（１０−１２）面のＸ線ロッキングカーブの半値幅より小さい請求項１から請求項６のいずれか１項に記載の窒化物半導体積層構造。
  8. サファイア基板と、
    前記サファイア基板の主面上に形成されたＡｌＮ層と、を有し、
    前記ＡｌＮ層の表面を構成するＡｌＮのａ軸方向の歪み量は−０．１５％以上０．１％以下である窒化物半導体積層構造。
  9. 請求項１から請求項８のいずれか１項に記載の窒化物半導体積層構造上に窒化物半導体層の積層で構成された発光構造が形成されている窒化物半導体発光素子。
  10. サファイア基板を準備する工程と、
    前記サファイア基板の主面上に、第１ＡｌＮ層を形成する工程と、
    前記第１ＡｌＮ層の表面に対して、水素ガスを含み、且つ、アンモニアを実質的に含まない雰囲気で熱処理を行う工程と、
    前記第１ＡｌＮ層上に、第２ＡｌＮ層を形成する工程と、を有し、
    前記第２ＡｌＮ層のａ軸方向の歪み量ε２の絶対値は、前記第１ＡｌＮ層のａ軸方向の歪み量ε１の絶対値よりも小さい窒化物半導体積層構造の製造方法。
  11. サファイア基板を準備する工程と、
    前記サファイア基板の主面上に、ＡｌＮ層を形成する工程と、
    前記ＡｌＮ層の表面に対して、水素ガスを含み、且つ、アンモニアを実質的に含まない雰囲気で熱処理を行う工程と、
    前記ＡｌＮ層上に、ＡｌＮを再成長する工程と、を有し、
    前記ＡｌＮを再成長する工程後の、前記ＡｌＮ層の表面を構成するＡｌＮのａ軸方向の歪み量は−０．１５％以上０．１％以下である窒化物半導体積層構造の製造方法。
  12. 前記熱処理を行う工程は、９００℃以上で１０分以上の熱処理を行う請求項１０または請求項１１に記載の窒化物半導体積層構造の製造方法。
JP2020008385A 2019-09-24 2020-01-22 窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法 Active JP7424841B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/025,687 US11522105B2 (en) 2019-09-24 2020-09-18 Nitride semiconductor laminated structure, nitride semiconductor light emitting element, and method for manufacturing nitride semiconductor laminated structure
CN202011002525.0A CN112635297A (zh) 2019-09-24 2020-09-22 氮化物半导体层叠结构、氮化物半导体发光元件及氮化物半导体层叠结构的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019172550 2019-09-24
JP2019172550 2019-09-24

Publications (2)

Publication Number Publication Date
JP2021054699A true JP2021054699A (ja) 2021-04-08
JP7424841B2 JP7424841B2 (ja) 2024-01-30

Family

ID=75273043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020008385A Active JP7424841B2 (ja) 2019-09-24 2020-01-22 窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法

Country Status (3)

Country Link
US (1) US11522105B2 (ja)
JP (1) JP7424841B2 (ja)
CN (1) CN112635297A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082781A (ja) * 2019-11-22 2021-05-27 株式会社サイオクス Ｉｉｉ族窒化物積層基板および半導体発光素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015012403A1 (ja) * 2013-07-26 2015-01-29 株式会社トクヤマ ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法
JP2016171196A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置の製造方法
JP2018093112A (ja) * 2016-12-06 2018-06-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768943B2 (ja) 2001-09-28 2006-04-19 日本碍子株式会社 Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子
JP2016171127A (ja) * 2015-03-11 2016-09-23 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015012403A1 (ja) * 2013-07-26 2015-01-29 株式会社トクヤマ ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法
JP2016171196A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置の製造方法
JP2018093112A (ja) * 2016-12-06 2018-06-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス

Also Published As

Publication number Publication date
CN112635297A (zh) 2021-04-09
JP7424841B2 (ja) 2024-01-30
US20210151625A1 (en) 2021-05-20
US11522105B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
JP4939014B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体発光素子の製造方法
JP5277270B2 (ja) 結晶成長方法および半導体素子
JP5928366B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
JP4754164B2 (ja) 半導体層
TWI524552B (zh) 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法
US20090224270A1 (en) Group iii nitride semiconductor thin film and group iii semiconductor light emitting device
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
KR20090107403A (ko) 반도체 장치 및 그 제조 방법
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP2012209586A (ja) 半極性窒化物を備え、窒化物核生成層又はバッファ層に特徴を有するデバイス構造
JP5077985B2 (ja) 窒化物半導体層の形成方法
JP2011042542A (ja) Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP4793824B2 (ja) 窒化物半導体層の形成方法
US11522105B2 (en) Nitride semiconductor laminated structure, nitride semiconductor light emitting element, and method for manufacturing nitride semiconductor laminated structure
CN112838148A (zh) Iii族氮化物层叠基板和半导体元件
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2004356522A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP4960621B2 (ja) 窒化物半導体成長基板及びその製造方法
JP2003077835A (ja) Ｉｉｉ族窒化物素子及びｉｉｉ族窒化物エピタキシャル基板
JP4907127B2 (ja) Ｉｉｉ族窒化物の自立単結晶作製方法およびｉｉｉ族窒化物単結晶層を含む積層体
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP7430316B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2004006587A (ja) Ｉｉｉ族窒化物膜の製造方法、エピタキシャル成長用基板、ｉｉｉ族窒化物膜、ｉｉｉ族窒化物素子用エピタキシャル基板、及びｉｉｉ族窒化物素子

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240118

R150 Certificate of patent or registration of utility model

Ref document number: 7424841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150