JP2021044039A

JP2021044039A - 磁気ディスク装置の製造方法および磁気ディスク装置

Info

Publication number: JP2021044039A
Application number: JP2019165007A
Authority: JP
Inventors: 英俊常田; Hidetoshi Tsuneda; 吉田　賢治; Kenji Yoshida; 賢治吉田
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2019-09-11
Filing date: 2019-09-11
Publication date: 2021-03-18
Also published as: CN112489695A; US20210074321A1

Abstract

【課題】磁気ディスク装置に設けられる複数の制御装置の合計消費電力のばらつきを抑制する。【解決手段】本実施形態の製造方法は、情報を記憶する磁気ディスクと、複数の制御装置と、を備える磁気ディスク装置の製造方法であって、複数の制御装置のうち、使用候補の制御装置の消費電力を算出する算出工程と、前記算出工程における消費電力の算出結果に基づいて、合計消費電力のばらつきを抑制するように、組合せる複数の前記制御装置を選択する選択工程と、を含む。【選択図】図５

Description

本実施形態は、磁気ディスク装置の製造方法および磁気ディスク装置に関する。

従来から、情報を記憶する磁気ディスク装置において、ＬＳＩ(Large Scale Integration)等の制御装置が複数設けられる場合がある。
しかしながら、そのような制御装置は、製造工程で発生する個体差により、消費電力にばらつきがある。したがって、従来技術では、磁気ディスク装置に設けられる複数の制御装置の合計消費電力にばらつきがあり、改善の余地があった。

米国特許第７２８４１３７号明細書米国特許第１０２４３５４２号明細書米国特許出願公開第２０１５／０５８６５３号明細書

本発明の実施形態が解決しようとする課題は、磁気ディスク装置に設けられる複数の制御装置の合計消費電力のばらつきを抑制することである。

本実施形態の製造方法は、情報を記憶する磁気ディスクと、複数の制御装置と、を備える磁気ディスク装置の製造方法であって、複数の制御装置のうち、使用候補の制御装置の消費電力を算出する算出工程と、前記算出工程における消費電力の算出結果に基づいて、合計消費電力のばらつきを抑制するように、組合せる複数の前記制御装置を選択する選択工程と、を含む。

図１は、第１実施形態の磁気ディスク装置の全体構成図である。図２は、第１実施形態の磁気ヘッドの軌跡を説明するための図である。図３は、第１実施形態のＬＳＩの構成図である。図４は、第１実施形態における製造時試験での手順を示すフローチャートである。図５は、第１実施形態における基板実装時の手順を示すフローチャートである。図６は、第２実施形態における製造時試験での手順を示すフローチャートである。図７は、第２実施形態における基板実装時の手順を示すフローチャートである。図８は、第３実施形態の磁気ディスク装置の全体構成図である。

以下、添付図面を参照して、第１実施形態〜第４実施形態の磁気ディスク装置について、詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１実施形態）
図１は、第１実施形態の磁気ディスク装置１の全体構成図である。図１に示すように、磁気ディスク装置１は、２枚の磁気ディスク１０１、データの読み出しおよび書き込みを行う２対の磁気ヘッド１０２、それぞれ異なる対の磁気ヘッド１０２を移動させる２つのアクチュエータ１０４などを備えている。なお、図１における各構成間をつなぐ線は主な接続関係を示したものであり、線でつながれていない構成間が接続されていてもよい。

２枚の磁気ディスク１０１は、磁気ディスク１０１ａと磁気ディスク１０１ｂとを含む。２対の磁気ヘッド１０２は、１対の磁気ヘッド１０２ａ（第１の磁気ヘッド）と１対の磁気ヘッド１０２ｂ（第２の磁気ヘッド）とを含む。２つのアクチュエータ１０４は、第１アクチュエータ１０４ａ（第１のアクチュエータ）と第２アクチュエータ１０４ｂ（第２のアクチュエータ）とを含む。

２枚の磁気ディスク１０１は、スピンドルモータの回転軸１０３に対し、回転軸１０３の軸方向に所定ピッチで装着されており、回転軸１０３の回転駆動により同じ回転数で一体に回転する。なお、磁気ディスク装置１が備える磁気ディスク１０１の数は２つに限定されない。

磁気ヘッド１０２ａは、磁気ディスク１０１ａのおもて面と裏面とのそれぞれに設けられている。磁気ヘッド１０２ａは、第１アクチュエータ１０４ａの先端部に取り付けられている。磁気ヘッド１０２ａは、磁気ディスク１０１ａに対してデータに対応した信号の書き込みやデータに対応した信号の読み出しを実行する。

磁気ヘッド１０２ｂは、磁気ディスク１０１ｂのおもて面と裏面とのそれぞれに設けられている。磁気ヘッド１０２ｂは、第２アクチュエータ１０４ｂの先端部に取り付けられている。磁気ヘッド１０２ｂは、磁気ディスク１０１ｂに対してデータの書き込みやデータの読み出しを実行する。

磁気ディスク装置１は、２つのＶＣＭ（Voice Coil Motor）１０５を備える。２つのＶＣＭ１０５は、ＶＣＭ１０５ａとＶＣＭ１０５ｂとを含む。

第１アクチュエータ１０４ａは、ＶＣＭ１０５ａによって軸１０６（図２）を中心に回転駆動される。

図２は、第１実施形態の磁気ヘッド１０２ａの軌跡を説明するための図である。この図２は、図１において軸１０６が延びる方向のうちの磁気ディスク１０１ａ側から見た図である。

図２に示すように、第１アクチュエータ１０４ａがＶＣＭ１０５ａによって軸１０６を中心に規定範囲内で回転し、これによって、磁気ヘッド１０２ａは破線Ｔ上を移動することができる。そして、磁気ヘッド１０２ａは、磁気ディスク１０１ａの径方向の何れかのトラック上に位置決めされる。

なお、第２アクチュエータ１０４ｂは、ＶＣＭ１０５ｂによって軸１０６を中心に回転駆動される。第２アクチュエータ１０４ｂも、第１アクチュエータ１０４ａと同様にＶＣＭ１０５ｂによって駆動される。これによって、磁気ヘッド１０２ｂは、磁気ヘッド１０２ａと同様の軌道上を移動することができる。

図１に戻って、磁気ディスク装置１は、さらに、電源２、２つの降圧コンバータ３、２つのＬＳＩ(Large Scale Integration)４、２つのプリアンプ５、ＤＳＰ（Digital Signal Processor）６、および、バッファ７を備える。

電源２は、例えば、外部電源（不図示）から入力された電力を、降圧コンバータ３や磁気ディスク装置１における他の各構成に対して供給する。

２つの降圧コンバータ３は、降圧コンバータ３ａと降圧コンバータ３ｂとを含む。降圧コンバータ３は、具体的には降圧ＤＣ（Direct Current）／ＤＣコンバータであり、電源２から入力した電流を降圧してＬＳＩ４に供給する。降圧コンバータ３ａは、電源２から入力した電流を降圧してＬＳＩ４ａに供給する。降圧コンバータ３ｂは、電源２から入力した電流を降圧してＬＳＩ４ｂに供給する。

２つのＬＳＩ４は、ＬＳＩ４ａ（第１の制御装置）とＬＳＩ４ｂ（第２の制御装置）とを含む。ＬＳＩ４は、例えば、複数の素子が単一チップに集積されたSystem-on-a-Chip（ＳｏＣ）と称される大規模集積回路である。図３は、第１実施形態のＬＳＩ４の構成図である。

図３に示すように、ＬＳＩ４は、主な構成として、ＣＰＵ（Central Processing Unit）４１、記憶部４２、電源回路４３、バッファ制御回路４４、データ通信回路４５、および、読み書き制御回路４６を備える。なお、図３における各構成間をつなぐ線は主な接続関係を示したものであり、線でつながれていない構成間が接続されてもよい。

ＣＰＵ４１は、プログラムを実行するプロセッサである。ＣＰＵ４１は、例えば、バッファ７に記憶されているホスト２００からのコマンド（リードコマンド、ライトコマンド等）を解析し、磁気ディスク装置１の各構成の状態の監視や制御などを行う。なお、ホスト２００は、例えばプロセッサ、パーソナルコンピュータ、サーバなどである。

記憶部４２は、各種管理情報等を記憶する手段であり、例えば、フラッシュメモリ等の不揮発性メモリや、ＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリによって構成される。

電源回路４３は、降圧コンバータ３から入力した電流をＬＳＩ４内の各構成に供給する回路である。

バッファ制御回路４４は、バッファ７へのアクセスを制御する回路である。

データ通信回路４５は、他のＬＳＩ４に対する通信を制御する回路である。

読み書き制御回路４６は、プリアンプ５を介した磁気ディスク１０１への書き込みおよび読み出しを制御するための回路である。例えば、読み書き制御回路４６は、デジタルデータを磁気ヘッド１０２に供給する信号に変換したり、磁気ヘッド１０２から出力された信号をデジタルデータに変換したりする。読み書き制御回路４６は、リードライトチャネルとも称される。

図１に戻って、２つのプリアンプ５は、プリアンプ５ａとプリアンプ５ｂとを含む。プリアンプ５は、磁気ヘッド１０２（リード素子）が磁気ディスク１０１から読み取った信号を増幅して読み書き制御回路４６（図２）に供給する。また、プリアンプ５は、読み書き制御回路４６から供給された信号を増幅して磁気ヘッド１０２（ライト素子）に供給する。

ＤＳＰ６は、スピンドルモータおよびＶＣＭ１０５ａ、１０５ｂを制御して、シークおよびフォローイングなどの位置決め制御を行う。

バッファ７は、ホスト２００との間で送受信されるデータの一時記憶領域として用いられる。つまり、ホスト２００から受信されたデータは、バッファ７に一時的に格納される。また、磁気ディスク１０１からホスト２００に送信されるデータは、バッファ７に一時的に格納される。

なお、上述のように、ＬＳＩ等の制御装置は、製造工程で発生する個体差により、消費電力にばらつきがある。したがって、従来技術では、ＬＳＩ等の制御装置が複数設けられた磁気ディスク装置において、複数の制御装置の合計消費電力にばらつきがあり、改善の余地があった。つまり、例えば、１つの磁気ディスク装置１に対して消費電力の高いＬＳＩばかりを適用してしまうと、動作中に高消費電力によって高温化して、いわゆる熱暴走（高温を原因とする誤動作）を起こしてしまう場合があった。

そこで、以下では、磁気ディスク装置に設けられる複数の制御装置の合計消費電力のばらつきを抑制する技術について説明する。

第１実施形態における磁気ディスク装置１の製造方法は、算出工程と選択工程を含む。算出工程は、１つの磁気ディスク装置１に適用される複数のＬＳＩ４の使用候補のＬＳＩの消費電力を算出する。選択工程は、算出工程における消費電力の算出結果に基づいて、合計消費電力のばらつきを抑制するように、組合せる複数のＬＳＩを選択する。より具体的には、以下の通りである。

算出工程は、ＬＳＩ４ａとＬＳＩ４ｂの候補である複数のＬＳＩそれぞれの消費電力を算出する。また、選択工程は、複数のＬＳＩから、ＬＳＩ４ａとＬＳＩ４ｂとして組合せる２つのＬＳＩを選択する際に、算出工程における消費電力の算出結果に基づいて、２つのＬＳＩの合計消費電力のばらつきを抑制するように、組合せる２つのＬＳＩを選択する。以下、候補のＬＳＩについても「ＬＳＩ４」と称する。

また、この製造方法は、電流試験時に、複数のＬＳＩ４それぞれの電流値を取得する電流値取得工程を、さらに含む。その場合、算出工程は、電流値取得工程における電流値の取得結果に基づいて、複数のＬＳＩ４それぞれの消費電力を算出する。

また、この製造方法は、機能試験時に、複数のＬＳＩ４それぞれの動作可能電圧値を取得する電圧値取得工程を、さらに含む。その場合、算出工程は、電流値取得工程における電流値の取得結果、および、電圧値取得工程における動作可能電圧の取得結果に基づいて、複数のＬＳＩ４それぞれの消費電力を算出する。

また、この製造方法によって製造された磁気ディスク装置１におけるＬＳＩ４ａとＬＳＩ４ｂは、それぞれ、試験時に推定されて書き込まれた消費電力を記憶する記憶部（図３の記憶部４２）を有する。

次に、図４を参照して、第１実施形態における製造時試験での手順について説明する。図４は、第１実施形態における製造時試験での手順を示すフローチャートである。

まず、ステップＳ１において、例えば、製造時試験での電流試験で、所定装置（電流計測装置）を用いて、各ＬＳＩ４の電流値を取得する。具体的には、例えば、ＩＤＤテストやＩＤＤＱテストによって、ＬＳＩ４の電流値を取得する。これらのテストでは、ＬＳＩ４のＶＤＤ端子に対して所定の電源を設定し、ＬＳＩ４の内部が特定の動作状態になるように入力ピンを設定したうえで、ＬＳＩ４を通過する電流値を測定する。

ＩＤＤテストは、調整パターン（テストパターン）を連続的にＬＳＩ４に入力することで、ＬＳＩ４をアクティブ状態に保って電流（ダイナミック電流）を計測するテストである。また、ＩＤＤＱテストは、ＬＳＩ４を静止状態に保って電流（リーク電流）を計測するテストである。これらのテストによって、ＬＳＩ４の内部の電流値を測定することができる。

なお、これらのテストの実施に関しては、ばらつきによるダイナミック電流の変動量がリーク電流の変動量に比べて極めて小さいのであれば、ＩＤＤテストを省略し、ＩＤＤＱテストでのみ電流値を計測するようにしてもよい。

次に、ステップＳ２において、例えば、製造時試験での機能試験で、各ＬＳＩ４の動作可能電圧値を取得する。つまり、製造時試験では、ＬＳＩ４が設計通りの動作をするか確認するために機能試験を実施する。第１実施形態では、ＡＶＳ（Adaptive Voltage Scaling）の技術を用いる。ＡＶＳとは、ＬＳＩ４の個体差や動作環境（温度等）に応じて最適な電圧を供給する技術である。

そのために、ＬＳＩ４に対して、以下の設定条件で機能試験を行い、どの電圧値からＬＳＩ４が動作可能になるかを調べる。
（１）周波数：スペック内の最高周波数を設定
（２）電圧値：下限値、上限値を定めて、その範囲内の電圧値を設定

電圧値は、最初に下限値でＬＳＩ４の動作を試験し、期待した動作であればＬＳＩ４の動作可能電圧値を下限値に設定する。一方、下限値でのＬＳＩ４の動作が不可能であれば、次に電圧値を上げて再度試験を実施する。この作業を上限値まで実施し、ＬＳＩ４の動作可能電圧値を取得する。なお、電圧値の上げ幅が小さければ、動作可能電圧値の粒度は高まるが、試験時間が長くなるため、これらのトレードオフの関係を考慮して電圧の上げ幅を決めるのがよい。

次に、ステップＳ３において、各ＬＳＩ４の消費電力（推定消費電力）を算出する。つまり、基板にＬＳＩ４を搭載したときの消費電力を、以下の式（１）により算出する。
消費電力＝Ｆ（製造時試験結果）・・・式（１）
ここで、Ｆ（製造時試験結果）は、「製造時試験結果（電流値、動作可能電圧値）」を変数とする関数である。なお、ＡＶＳでは、ＬＳＩ４の記憶部に動作可能電圧値が格納されているため、その動作可能電圧値を用いることができる。

次に、ステップＳ４において、各ＬＳＩ４の記憶部４２の不揮発性メモリ（例えばｅｆｕｓｅ（電子ヒューズ））に、ステップＳ３で算出した消費電力を書き込む。

次に、図５を参照して、第１実施形態における基板実装時の手順について説明する。図５は、第１実施形態における基板実装時の手順を示すフローチャートである。まず、ステップＳ１１において、所定装置で各ＬＳＩ４の記憶部４２の不揮発性メモリに記憶されている消費電力を読み込む。

次に、ステップＳ１２において、所定装置で第１の組合せルールに基づいてＬＳＩ４を選択する。第１の組合せルールとは、２つのＬＳＩ４の合計消費電力のばらつきを抑制するルールである。そのような組合せルールとしては、例えば、多数のＬＳＩ４を消費電力によって複数のクラスに分類しておき、消費電力の大きいクラスのＬＳＩ４同士や消費電力の小さいクラスのＬＳＩ４同士を組合せない、というルールが考えられる。

次に、ステップＳ１３において、ステップＳ１２で選択した２つのＬＳＩ４を同一の基板に実装する。

このように、第１実施形態の磁気ディスク装置１によれば、各ＬＳＩ４の消費電力と組合せルールに基づいて、組合せる２つのＬＳＩ４を選択することで、１つの磁気ディスク装置１に設けられる複数のＬＳＩ４の合計消費電力のばらつきを抑制することができる。

また、ＡＶＳによって得られた各ＬＳＩ４の動作可能電圧値も使用して各ＬＳＩ４の消費電力を算出することで、消費電力の精度を向上させることができるので、合計消費電力のばらつきをさらに抑制することができる。なお、磁気ディスク装置１が動作するとき、ＡＶＳによって、ＬＳＩ４の記憶部４２に記憶されている動作可能電圧値が降圧コンバータ３にフィードバックされる。

（第２実施形態）
次に、第２実施形態について説明する。第１実施形態と同様の事項については重複する説明を省略する。第２実施形態は、第１実施形態と比較して、ＡＶＳを用いない点で相違する。つまり、各ＬＳＩ４に供給される電圧の値は同じものとして、各ＬＳＩ４の消費電力を算出する。

図６は、第２実施形態における製造時試験の手順を示すフローチャートである。まず、ステップＳ１において、例えば、製造時試験での電流試験で、各ＬＳＩ４の電流値を取得する。

次に、ステップＳ３ａにおいて、各ＬＳＩ４の消費電力（推定消費電力）を算出する。ここでは、図４のステップＳ３と異なり、電圧の値として各ＬＳＩ４で同じものを使用する。

次に、ステップＳ４において、各ＬＳＩ４の記憶部４２の不揮発性メモリに、ステップＳ３ａで算出した消費電力を書き込む。

図７は、第２実施形態における基板実装時の手順を示すフローチャートである。まず、ステップＳ１１において、所定装置で各ＬＳＩ４の記憶部４２の不揮発性メモリに記憶されている消費電力を読み込む。

次に、ステップＳ１１１において、消費電力に基づいてＬＳＩ４を分類する。これは、例えば作業員による手作業によって行う。例えば、多数のＬＳＩ４のうち、消費電力の大きいＬＳＩ４に物理的なマーキングを行う。

次に、ステップＳ１２ａにおいて、作業員は、第２の組合せルールに基づいてＬＳＩ４を選択する。第２の組合せルールとは、２つのＬＳＩ４の合計消費電力のばらつきを抑制するルールである。そのような組合せルールとしては、例えば、選択した２つのＬＳＩ４の両方にマーキングがあった場合には、片方をマーキングのないＬＳＩ４に交換する、というルールが考えられる。

次に、ステップＳ１３において、ステップＳ１２ａで選択した２つのＬＳＩ４を同一の基板に実装する。

このように、第２実施形態の磁気ディスク装置１によれば、各ＬＳＩ４の消費電力と組合せルールに基づいて、組合せる２つのＬＳＩ４を選択することで、磁気ディスク装置１に設けられる複数のＬＳＩ４の合計消費電力のばらつきを抑制することができる。

また、消費電力の算出に用いる電圧の値が単一であることで、作業や処理が簡潔になる。

なお、上述の例では、多数のＬＳＩ４のうち、消費電力の大きいＬＳＩ４に物理的なマーキングを行うものとしたが、これに限定されない。ほかに、例えば、多数のＬＳＩ４を、消費電力の大きさで複数のクラスに物理的に分類しておいてもよい。その場合、２つのＬＳＩ４を選択するときに、消費電力の大きいクラスのＬＳＩ４同士を組合せないようにすればよい。また、併せて、２つのＬＳＩ４を選択するときに、消費電力の小さいクラスのＬＳＩ４同士を組合せないようにしてもよい。そうすれば、磁気ディスク装置１の品質の均一化を図ることができる。

（第３実施形態）
次に、第３実施形態について説明する。第１実施形態と同様の事項については重複する説明を省略する。第３実施形態は、第１実施形態と比較して、降圧コンバータ３が単一である点で相違する。

図８は、第３実施形態の磁気ディスク装置１の全体構成図である。磁気ディスク装置１に設けられる降圧コンバータ３は単一であり、２つのＬＳＩ４ａ、４ｂは、その単一の降圧コンバータ３から電力の供給を受ける。

この場合、例えば、ＡＶＳを用いたときでも、２つのＬＳＩ４ａ、４ｂは、それぞれの動作可能電圧値のうち高いほうの電圧を両方とも使用することになる。したがって、各ＬＳＩ４の消費電力を算出するときに、そのことも考慮して算出すればよい。

このように、第３実施形態の磁気ディスク装置１によれば、降圧コンバータ３が単一である場合に、その点も考慮して組合せる２つのＬＳＩ４を選択し、その合計消費電力のばらつきを抑制することができる。

（第４実施形態）
次に、第４実施形態について説明する。第１実施形態と同様の事項については重複する説明を省略する。第１実施形態では、図１のＬＳＩ４ａとＬＳＩ４ｂを同じ種類のＬＳＩとした。第４実施形態は、第１実施形態と比較して、ＬＳＩ４ａとＬＳＩ４ｂを異なる種類のＬＳＩとする点で相違する。

その場合、まず、ＬＳＩ４ａの種類の複数のＬＳＩについて、消費電力に基づいてクラス分けを行う。また、同様に、ＬＳＩ４ｂの種類の複数のＬＳＩについても、消費電力に基づいてクラス分けを行う。

そして、それぞれの種類のＬＳＩを１つずつ選択するときに、両方ともが消費電力の大きいクラスのものにならないように選択する。

このように、第４実施形態の磁気ディスク装置１によれば、１つの磁気ディスク装置１に複数の種類のＬＳＩ４を実装する場合でも、上述の手法により、その合計消費電力のばらつきを抑制することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上述の各実施形態では、１つの磁気ディスク装置１に２つのＬＳＩ４が用いられる例について説明したが、これに限定されず、１つの磁気ディスク装置１に３つ以上のＬＳＩ４が用いられてもよい。

また、制御装置としてＬＳＩの場合を例にとったが、これに限定されず、ＩＣ（Integrated Circuit）等の他の制御装置にも本発明を適用できる。

また、図１において、ＤＳＰ６はＬＳＩ４に内蔵されていてもよい。また、ホスト２００との通信を行うのはＬＳＩ４でもよい。

１…磁気ディスク装置、２…電源、３…降圧コンバータ、４…ＬＳＩ、５…プリアンプ、６…ＤＳＰ、７…バッファ、４１…ＣＰＵ、４２…記憶部、４３…電源回路、４４…バッファ制御回路、４５…データ通信回路、４６…読み書き制御回路、１０１…磁気ディスク、１０２…磁気ヘッド、１０３…回転軸、１０４…アクチュエータ、１０５…ＶＣＭ、２００…ホスト

Claims

情報を記憶する磁気ディスクと、複数の制御装置と、を備える磁気ディスク装置の製造方法であって、
複数の制御装置のうち、使用候補の制御装置の消費電力を算出する算出工程と、
前記算出工程における消費電力の算出結果に基づいて、合計消費電力のばらつきを抑制するように、組合せる複数の前記制御装置を選択する選択工程と、
を含む磁気ディスク装置の製造方法。
情報を記憶する磁気ディスクと、第１の磁気ヘッドを移動させる第１のアクチュエータと、第２の磁気ヘッドを移動させる第２のアクチュエータと、前記第１のアクチュエータを制御する第１の制御装置と、前記第２のアクチュエータを制御する第２の制御装置と、を備える磁気ディスク装置の製造方法であって、
前記第１の制御装置と前記第２の制御装置の使用候補である複数の制御装置それぞれの消費電力を算出する算出工程と、
前記複数の制御装置から、前記第１の制御装置および前記第２の制御装置として組合せる２つの前記制御装置を選択する際に、前記算出工程における消費電力の算出結果に基づいて、２つの前記制御装置の合計消費電力のばらつきを抑制するように、組合せる２つの前記制御装置を選択する選択工程と、
を含む磁気ディスク装置の製造方法。
電流試験時に、前記複数の制御装置それぞれの電流値を取得する電流値取得工程を、さらに含み、
前記算出工程は、
前記電流値取得工程における電流値の取得結果に基づいて、前記複数の制御装置それぞれの消費電力を算出する、
請求項２に記載の磁気ディスク装置の製造方法。
機能試験時に、前記複数の制御装置それぞれの動作可能電圧値を取得する電圧値取得工程を、さらに含み、
前記算出工程は、
前記電流値取得工程における電流値の取得結果、および、前記電圧値取得工程における動作可能電圧の取得結果に基づいて、前記複数の制御装置それぞれの消費電力を算出する、
請求項３に記載の磁気ディスク装置の製造方法。
情報を記憶する磁気ディスクと、第１の磁気ヘッドを移動させる第１のアクチュエータと、第２の磁気ヘッドを移動させる第２のアクチュエータと、前記第１のアクチュエータを制御する第１の制御装置と、前記第２のアクチュエータを制御する第２の制御装置と、を備える磁気ディスク装置であって、
前記第１の制御装置と前記第２の制御装置は、それぞれ、試験時に推定されて書き込まれた消費電力を記憶する記憶部を有する、磁気ディスク装置。