JP2021019481A - モジュラー・マルチレベル・カスケード変換器 - Google Patents
モジュラー・マルチレベル・カスケード変換器 Download PDFInfo
- Publication number
- JP2021019481A JP2021019481A JP2019135767A JP2019135767A JP2021019481A JP 2021019481 A JP2021019481 A JP 2021019481A JP 2019135767 A JP2019135767 A JP 2019135767A JP 2019135767 A JP2019135767 A JP 2019135767A JP 2021019481 A JP2021019481 A JP 2021019481A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- current
- zero
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000004364 calculation method Methods 0.000 claims description 36
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 53
- 238000010586 diagram Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 238000004088 simulation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000016507 interphase Effects 0.000 description 2
- 230000010349 pulsation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/50—Arrangements for eliminating or reducing asymmetry in polyphase networks
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
Description
V1d:正相d軸電圧
V2d:逆相d軸電圧
V2q:逆相q軸電圧
V0d:零相d軸電圧
V0q:零相q軸電圧
ωt:系統電圧の位相
φ:正相電流と逆相電流の位相差
a’:正相電流と逆相電流の振幅比
a:補正振幅比
ただし、a=a’(φ=0deg,120deg,240deg)
a=−a’(φ=60deg,180deg,300deg)
iu,iv,iw:U相の出力電流,V相の出力電流,W相の出力電流
I1q:正相q軸電流
I2d:逆相d軸電流
I2q:逆相q軸電流。
V1d:正相d軸電圧
V2d:逆相d軸電圧
V2q:逆相q軸電圧
V0d:零相d軸電圧
V0q:零相q軸電圧
ωt:系統電圧の位相
φ:正相電流と逆相電流の位相差
a’:正相電流と逆相電流の振幅比
a:補正振幅比
ただし、a=a’(φ=0deg,120deg,240deg)
a=−a’(φ=60deg,180deg,300deg)
iu,iv,iw:U相の出力電流,V相の出力電流,W相の出力電流
I1q:正相q軸電流
I2d:逆相d軸電流
I2q:逆相q軸電流。
V1d:正相d軸電圧
V2d:逆相d軸電圧
V2q:逆相q軸電圧
V0d:零相d軸電圧
V0q:零相q軸電圧
ωt:系統電圧の位相
φ:正相電流と逆相電流の位相差
a’:正相電流と逆相電流の振幅比
a:補正振幅比
ただし、(14−1)式では、a=a’(φ<90deg,270deg<φ)
a=−a’(90deg<φ<270deg)
(14−2)式では、a=a’(30deg<φ<210deg)
a=−a’(φ<30deg,210deg<φ)
(14−3)式では、a=a’(150deg<φ<330deg)
a=−a’(φ<150deg,330deg<φ)
iu,iv,iw:U相の出力電流,V相の出力電流,W相の出力電流
I1q:正相q軸電流
I2d:逆相d軸電流
I2q:逆相q軸電流。
本実施形態1のモジュラー・マルチレベル・カスケード変換器(直列多重インバータ装置)は、例えば、図1に示す回路に適用することを想定している。図1において、符号25は三相交流の系統電源であり、系統電圧はVsである。複数台のブリッジセルBのユニットが直列接続されて1相のモジュールを構成する。このモジュールを3台有し、系統の各相にリアクトルを介して接続される。すなわち、各相(3相)に1相あたりn台のブリッジセルが接続され、3相合計では3n台のブリッジセルBが接続される。
図5に本実施形態2の零相電圧演算部26および電流指令値演算部27のブロック図を示す。本実施形態2は実施形態1に対して以下の点が異なる。
図6に本実施形態3における零相電圧演算部26のブロック図を示す。電流指令値演算部27は、実施形態2と同様であるため、省略する。本実施形態3は実施形態2に対して以下の点が異なる。実施形態1,2とは異なり、位相差φには0degから360degまでの任意の位相を指定することができる。
図7に本実施形態4における零相電圧演算部26のブロック図を示す。本実施形態4は実施形態3に対して以下の点が異なる。
7,8,9,14…乗算器
11a,11b…加算器
12…dq変換器
13,16,17…スイッチ
15…演算器
26…零相電圧演算部
27…電流指令値演算部
MAVE1,MAVE2…移動平均フィルタ
Claims (5)
- 複数台のブリッジセルを直列接続して1相のモジュールを構成し、このモジュールを3台有する3相のモジュラー・マルチレベル・カスケード変換器であって、
系統電圧検出信号に基づいて正相d軸電圧を算出し、正相電流と逆相電流の振幅比および正相電流と逆相電流の位相差に基づいて補正振幅比を算出し、前記正相d軸電圧と前記補正振幅比に基づいて零相d軸電圧と零相q軸電圧を演算し、前記零相d軸電圧と前記系統電圧検出信号の位相に対応した余弦値との積と、前記零相q軸電圧と前記系統電圧検出信号の位相に対応した正弦値との積と、を足し合わせて零相電圧を算出する零相電圧演算部と、
正相q軸電流指令値と前記振幅比と前記位相差に基づいて逆相電流指令値を求め、前記逆相電流指令値を重畳した電流指令値を算出する電流指令値演算部と、
前記零相電圧および前記電流指令値に基づいてゲート信号を生成する電流制御部と、
備えたことを特徴とするモジュラー・マルチレベル・カスケード変換器。 - 前記モジュラー・マルチレベル・カスケード変換器の出力電圧、出力電流が(2)式,(3)式,(15)式で定義されるとき、前記零相電圧演算部は、前記位相差は0deg,60deg,120deg,180deg,240deg,300degから最も近い位相差を選択した値とし、前記位相差が0deg,180degの時(10−1)式、前記位相差が120deg,300degの時(10−2)式、前記位相差が240deg,60degの時(10−3)式に基づいて前記零相d軸電圧,前記零相q軸電圧を算出することを特徴とする請求項1記載のモジュラー・マルチレベル・カスケード変換器。
V1d:正相d軸電圧
V2d:逆相d軸電圧
V2q:逆相q軸電圧
V0d:零相d軸電圧
V0q:零相q軸電圧
ωt:系統電圧の位相
φ:正相電流と逆相電流の位相差
a’:正相電流と逆相電流の振幅比
a:補正振幅比
ただし、a=a’(φ=0deg,120deg,240deg)
a=−a’(φ=60deg,180deg,300deg)
iu,iv,iw:U相の出力電流,V相の出力電流,W相の出力電流
I1q:正相q軸電流
I2d:逆相d軸電流
I2q:逆相q軸電流 - 前記モジュラー・マルチレベル・カスケード変換器の出力電圧,出力電流が(2)式,(3)式,(15)式で定義されるとき、前記零相電圧演算部は、前記位相差は0deg,60deg,120deg,180deg,240deg,300degから最も近い位相差を選択した値とし、前記位相差が0deg,180degの時(14−1)式、前記位相差が120deg,300degの時(14−2)式、前記位相差が240deg,60degの時(14−3)式に基づいて前記零相d軸電圧,前記零相q軸電圧を算出することを特徴とする請求項1記載のモジュラー・マルチレベル・カスケード変換器。
V1d:正相d軸電圧
V2d:逆相d軸電圧
V2q:逆相q軸電圧
V0d:零相d軸電圧
V0q:零相q軸電圧
ωt:系統電圧の位相
φ:正相電流と逆相電流の位相差
a’:正相電流と逆相電流の振幅比
a:補正振幅比
ただし、a=a’(φ=0deg,120deg,240deg)
a=−a’(φ=60deg,180deg,300deg)
iu,iv,iw:U相の出力電流,V相の出力電流,W相の出力電流
I1q:正相q軸電流
I2d:逆相d軸電流
I2q:逆相q軸電流 - 前記モジュラー・マルチレベル・カスケード変換器の出力電圧,出力電流が(2)式,(3)式,(15)式で定義されるとき、前記零相電圧演算部は、前記位相差が0deg,180degの時(14−1)式、前記位相差が120deg,300degの時(14−2)式、前記位相差が240deg,60degの時(14−3)式に基づいて前記零相d軸電圧,前記零相q軸電圧を算出し、前記位相差が0deg,60deg,120deg,180deg,240deg,300degでない場合、最も近い2つの前記位相差から(14−1)式,(14−2)式,(14−3)式により2つの前記零相d軸電圧,前記零相q軸電圧を求め、その2つの前記零相d軸電圧,前記零相q軸電圧の補間により前記零相d軸電圧,前記零相q軸電圧を決定することを特徴とする請求項1記載のモジュラー・マルチレベル・カスケード変換器。
V1d:正相d軸電圧
V2d:逆相d軸電圧
V2q:逆相q軸電圧
V0d:零相d軸電圧
V0q:零相q軸電圧
ωt:系統電圧の位相
φ:正相電流と逆相電流の位相差
a’:正相電流と逆相電流の振幅比
a:補正振幅比
ただし、(14−1)式では、a=a’(φ<90deg,270deg<φ)
a=−a’(90deg<φ<270deg)
(14−2)式では、a=a’(30deg<φ<210deg)
a=−a’(φ<30deg,210deg<φ)
(14−3)式では、a=a’(150deg<φ<330deg)
a=−a’(φ<150deg,330deg<φ)
iu,iv,iw:U相の出力電流,V相の出力電流,W相の出力電流
I1q:正相q軸電流
I2d:逆相d軸電流
I2q:逆相q軸電流 - 前記零相電圧演算部は、前記位相差が30deg,90deg,150deg,210deg,270deg,330degの時に補正係数を2/√3とし、前記位相差が0deg,60deg,120deg,180deg,240deg,300degの時に補正係数を1とし、間の前記位相差においては補正係数を補間により求めたゲインGiを(14−1)式,(14−2)式,(14−3)式の前記正相d軸電圧に依存する項に乗算することを特徴とする請求項4記載のモジュラー・マルチレベル・カスケード変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019135767A JP7322566B2 (ja) | 2019-07-24 | 2019-07-24 | モジュラー・マルチレベル・カスケード変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019135767A JP7322566B2 (ja) | 2019-07-24 | 2019-07-24 | モジュラー・マルチレベル・カスケード変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021019481A true JP2021019481A (ja) | 2021-02-15 |
JP7322566B2 JP7322566B2 (ja) | 2023-08-08 |
Family
ID=74566200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019135767A Active JP7322566B2 (ja) | 2019-07-24 | 2019-07-24 | モジュラー・マルチレベル・カスケード変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7322566B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024116504A1 (ja) * | 2022-11-29 | 2024-06-06 | 株式会社明電舎 | セル多重インバータ |
WO2024116505A1 (ja) * | 2022-11-29 | 2024-06-06 | 株式会社明電舎 | セル多重インバータ |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199938A (ja) * | 2010-03-17 | 2011-10-06 | Hitachi Ltd | 電力変換装置および電力変換装置の制御方法 |
JP2011223761A (ja) * | 2010-04-12 | 2011-11-04 | Hitachi Ltd | 電力変換装置 |
JP2013005694A (ja) * | 2011-06-21 | 2013-01-07 | Central Research Institute Of Electric Power Industry | 無効電力補償装置、無効電力補償方法、および無効電力補償プログラム |
JP2013021848A (ja) * | 2011-07-13 | 2013-01-31 | Hitachi Ltd | 電力変換装置の制御装置 |
JP2013127463A (ja) * | 2011-12-19 | 2013-06-27 | Mitsubishi Electric Corp | 信号内の不平衡を検出するための方法および不平衡検出器 |
WO2015102060A1 (ja) * | 2014-01-06 | 2015-07-09 | 三菱電機株式会社 | 電力変換装置 |
JP2018046654A (ja) * | 2016-09-14 | 2018-03-22 | 富士電機株式会社 | 電力変換器の制御装置 |
-
2019
- 2019-07-24 JP JP2019135767A patent/JP7322566B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199938A (ja) * | 2010-03-17 | 2011-10-06 | Hitachi Ltd | 電力変換装置および電力変換装置の制御方法 |
JP2011223761A (ja) * | 2010-04-12 | 2011-11-04 | Hitachi Ltd | 電力変換装置 |
JP2013005694A (ja) * | 2011-06-21 | 2013-01-07 | Central Research Institute Of Electric Power Industry | 無効電力補償装置、無効電力補償方法、および無効電力補償プログラム |
JP2013021848A (ja) * | 2011-07-13 | 2013-01-31 | Hitachi Ltd | 電力変換装置の制御装置 |
JP2013127463A (ja) * | 2011-12-19 | 2013-06-27 | Mitsubishi Electric Corp | 信号内の不平衡を検出するための方法および不平衡検出器 |
WO2015102060A1 (ja) * | 2014-01-06 | 2015-07-09 | 三菱電機株式会社 | 電力変換装置 |
JP2018046654A (ja) * | 2016-09-14 | 2018-03-22 | 富士電機株式会社 | 電力変換器の制御装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024116504A1 (ja) * | 2022-11-29 | 2024-06-06 | 株式会社明電舎 | セル多重インバータ |
WO2024116505A1 (ja) * | 2022-11-29 | 2024-06-06 | 株式会社明電舎 | セル多重インバータ |
Also Published As
Publication number | Publication date |
---|---|
JP7322566B2 (ja) | 2023-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101494453B1 (ko) | 전력변환장치의 고조파전류억제장치 및 고조파전류억제방법 | |
JP5542609B2 (ja) | 無効電力補償装置 | |
JP5877648B2 (ja) | 分散型電源システム | |
US20140268970A1 (en) | Matrix converter and method for controlling matrix converter | |
JP5585371B2 (ja) | 分散型電源システム | |
KR101639192B1 (ko) | 무효전력보상장치 | |
JP6615012B2 (ja) | 無効電力補償装置 | |
JP2013255317A (ja) | 3レベルインバータの制御装置 | |
JP6544170B2 (ja) | 3レベルインバータの制御装置 | |
JP6730946B2 (ja) | 電力変換器の制御装置 | |
KR101846212B1 (ko) | 능동 댐핑과 반복 제어 보상 기반의 v/f 드룹 병렬 운전 인버터 제어 장치 및 제어 방법 | |
JP7322566B2 (ja) | モジュラー・マルチレベル・カスケード変換器 | |
JP5560730B2 (ja) | 電力変換装置の制御方法,無停電電源装置,並列型瞬低補償装置 | |
JP5055184B2 (ja) | 電力変換装置およびその高調波電流抑制方法 | |
JP2018148709A (ja) | マルチレベル電力変換回路の制御装置 | |
JP6418020B2 (ja) | 3レベルインバータの並列接続システムの制御方法および3レベルインバータの並列接続システム | |
JP6394401B2 (ja) | 5レベル電力変換器および制御方法 | |
JP5953881B2 (ja) | 3レベル整流器の制御装置 | |
JP7010162B2 (ja) | モジュラー・マルチレベル・カスケード変換器 | |
JP7316259B2 (ja) | 3レベル電力変換器の制御装置 | |
JP7322567B2 (ja) | モジュラー・マルチレベル・カスケード変換器 | |
JP2019140743A (ja) | 電力変換装置 | |
JP7323499B2 (ja) | 3レベル電力変換器の制御装置 | |
WO2024116505A1 (ja) | セル多重インバータ | |
JP7249471B1 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7322566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |