以下、本発明の遅延回路、カウント値生成回路および物理量センサーを添付図面に示す実施形態に基づいて詳細に説明する。
なお、遅延回路の用途は、特に限定されず、遅延回路は、各種の回路や装置に適用することができるが、以下の実施形態では、遅延回路を、レシプロカルカウント値生成回路(カウント値生成回路)に適用した場合を例に挙げて説明する。
<第1実施形態>
図1は、本発明のカウント値生成回路の1例であるレシプロカルカウント値生成回路の第1実施形態を示すブロック図である。図2は、図1に示すレシプロカルカウント値生成回路の遅延回路を示すブロック図である。
なお、図面には、被測定信号を「Fx」と記載し、論理積回路57から出力される被測定信号(ラッチ31に入力される直前の被測定信号)を「D」と記載し、ラッチ31から出力される信号を「S」と記載する。また、基準クロック(基準信号)を「Fs」と記載する。また、複数のDおよび複数のSは、それぞれ、添え字を付して区別する(他の実施形態の図面も同様)。
また、以下の説明では、被測定信号の位相を異ならせた信号も「被測定信号」と言う。
また、信号のレベルが「ロー(Low)」の場合を「0」、信号のレベルが「ハイ(High)」の場合を「1」とも言う。
また、信号の反転には、信号の立ち上がり、すなわち、信号が「0」から「1」になる場合のみを表す場合と、信号の立ち下がり、すなわち、信号が「1」から「0」になる場合のみを表す場合と、信号の立ち上がりおよび立ち下がりの両方、すなわち、信号が「0」から「1」になる場合および信号が「1」から「0」になる場合の両方を表す場合とが含まれる。
また、信号の反転エッジは、信号のレベルの反転を表す部分であり、前記の通り、信号の反転エッジには、信号の立ち上がりエッジのみを表す場合と、信号の立ち下がりエッジのみを表す場合と、信号の立ち上がりエッジおよび立ち下がりエッジの両方(両エッジ)を表す場合とが含まれる。
但し、以下の説明では、基準クロック(基準信号)および被測定信号のそれぞれについて、前記のうちの1つを例に挙げて説明を行う。本実施形態では、基準クロックについては、信号の反転は、信号の立ち上がりとし、被測定信号については、信号の反転は、信号の立ち上がりおよび立ち下がりの両方とする。
図1に示すカウント値生成回路の1例であるレシプロカルカウント値生成回路1(レシプロカルカウント値生成装置)は、周波数が既知である基準クロック(基準信号)Fsの周波数と被測定信号Fxの周波数との比に対応する値(または前記値を生成するために用いられる値)であるレシプロカルカウント値(レシプロカルカウント値を示す信号)を生成する回路(装置)である。レシプロカルカウント値生成回路1では、レシプロカルカウント方式を採用しており、被測定信号を動作クロックとして用い、その被測定信号の周波数は、基準クロックの周波数よりも低い。
まず、レシプロカルカウント値生成回路1の概要について、特許請求の範囲に対応させて簡単に説明し、その後で詳細に説明する。
カウント値生成回路の1例であるレシプロカルカウント値生成回路1は、被測定信号(Fx)で規定されるタイミングで基準クロック(Fs)をカウントする回路(レシプロカルカウント値生成回路)である。このレシプロカルカウント値生成回路1は、電気的に並列に接続され、位相の異なる複数の被測定信号(Fx)がそれぞれ入力され、基準クロック(Fs)を用いて、複数の被測定信号(Fx)のレベルの反転を表す反転エッジを検出する複数のカウンター3と、複数のカウンター3の出力に基づいて、カウント値を生成するカウント値生成部の1例であるレシプロカルカウント値生成部10と、遅延回路50とを備えている。遅延回路50により、位相の異なる複数の被測定信号(Fx)を生成する。以下、「電気的に接続」を単に「接続」とも言う。
このレシプロカルカウント値生成回路1によれば、回路規模を小さくすることができる。すなわち、後述する遅延回路50のループ回路58のループを複数回、巡回させることにより、回路規模を増大させずに、その巡回数倍の機能を発揮することができる。
また、複数の被測定信号の位相を異ならせるので、複数の基準クロックの位相を異ならせる場合に比べて、消費電力を低減することができる。
また、各カウンターに互いに位相の異なる被測定信号を入力することにより、アイドルトーンに起因する量子化雑音を抑制することができ、これによって、精度を向上させることができる。
また、前述したように、本実施形態では、カウント値生成回路としてレシプロカルカウント値生成回路1を例に挙げて説明するので、カウント値生成部により生成されるカウント値は、レシプロカルカウント値生成部10により生成されるレシプロカルカウント値である。このため、精度を向上させることができる。以下、具体的に説明する。
図1および図2に示すように、レシプロカルカウント値生成回路1は、遅延回路50と、複数の第1のカウンターの1例である複数のカウンター3と、加算器4と、第2のカウンターの1例であるカウンター5と、乗算器6と、積分器7と、差分演算器8とを備えている。各カウンター3は、電気的に並列に接続されている。なお、カウンター3の数は、複数であれば特に限定されないが、その上限は、例えば、1000程度とすることができる。
また、各カウンター3と、加算器4と、乗算器6と、積分器7と、差分演算器8とは、入力側から出力側に向って、この順序で接続されている。
カウンター3は、本実施形態では、周波数デルタシグマ変調部(以下、「FDSM(Frequency Delta Sigma Modulator)」と言う)で構成されている。
すなわち、カウンター3は、基準クロック(基準信号)Fsの立ち上がりエッジに同期して被測定信号Fxをラッチして第1データを出力するラッチ31(第1ラッチ)(図2参照)と、基準クロックの立ち上がりエッジに同期して前記第1データをラッチして第2データを出力するラッチ32(第2ラッチ)(図1参照)と、前記第1データと前記第2データの排他的論理和を演算して出力データを生成する排他的論理和回路33(図1参照)とを備えている。なお、ラッチ31、ラッチ32としては、それぞれ、例えば、Dラッチ等を用いることができ、ラッチ31およびラッチ32は、例えば、Dフリップフロップ回路等で構成される。
また、遅延回路50は、被測定信号を遅延し、位相の異なる複数の被測定信号を生成する機能を有している。この遅延回路50については、後で詳述する。
また、カウンター5の入力端子には、基準クロックが入力され、カウンター5の出力端子は、乗算器6の一方の入力端子に接続されている。また、カウンター5としては、例えば、フリーランカウンター等を用いることができる。また、加算器4の出力端子は、乗算器6の他方の入力端子に接続されている。
また、積分器7は、加算器71と、加算器71の出力側に電気的に接続されたラッチ72とを備えている。ラッチ72としては、例えば、Dラッチ等を用いることができる。
また、差分演算器8は、ラッチ81と、減算器82とを備えている。ラッチ81の出力端子は、減算器82のマイナス側の入力端子に接続されている。ラッチ81としては、例えば、Dラッチ等を用いることができる。
また、積分器7のラッチ72の出力端子は、差分演算器8の減算器82のプラス側の入力端子およびラッチ81の入力端子と、加算器71の一方の入力端子とに、それぞれ、接続されている。また、乗算器6の出力端子は、加算器71の他方の入力端子に接続されている。
なお、加算器4、乗算器6、積分器7および差分演算器8により、レシプロカルカウント値生成部10(カウント値生成部)の主要部が構成される。
次に、遅延回路50について説明する。
遅延回路50は、トリガー信号の1例である被検出信号(Fx)に基づいて生成される第1の信号と、第2の信号とに基づいて第3の信号を生成する巡回数制御回路59と、複数の遅延素子51が電気的に直列に接続され、複数の遅延素子51の出力のうちのいずれか1つの出力をフィードバックすることでループを形成し、第3の信号を初段の遅延素子51に入力するループ回路58と、ラッチ信号の1例であるクロック信号(Fs)で複数の遅延素子51の出力値をラッチするラッチ回路310とを備えている(図2参照)。第2の信号は、複数の遅延素子51の出力のうちのいずれかの出力、すなわち、インバーター53への入力信号(またはインバーター53の出力信号)である。また、ループ回路58は、そのループ回路58のループの巡回数が規定の巡回数に達すると、フィードバックを停止する。このような構成により、回路規模を小さくすることができる。すなわち、ループ回路58のループを複数回、巡回させることにより、回路規模を増大させずに、その巡回数倍の機能を発揮することができる。なお、排他的論理和回路56から出力される信号は、第1の信号の1例であり、論理積回路57から出力される信号は、第3の信号の1例である。
また、巡回数制御回路59は、カウンター11(バイナリカウンター)と、マルチプレクサー55と、排他的論理和回路56と、論理積回路57とを備えている。これにより、2のべき乗の巡回数を簡易に実現することができる。
また、遅延回路50は、複数の遅延素子51の出力のうちの所定の出力(以下、「遅延出力」とも言う)を選択する選択部520を備えており、ループ回路58は、選択部520により選択された出力をフィードバックする。これにより、遅延量を微細に調整することができる。
また、ループ回路58のループを1巡するのに要する時間は、ラッチ回路310のラッチ間隔よりも長い。これにより、ラッチ回路310のラッチ時の位相が360°以上進むことが無く、これによって、後段の処理を簡素化することができる。以下、具体的に説明する。
図2に示すように、遅延回路50は、複数の遅延素子51と、複数のラッチ31を有するラッチ回路310と、複数のスイッチ52と、インバーター53と、カウンター54と、マルチプレクサー55と、排他的論理和回路56と、論理積回路57(アンド回路)とを備えている。なお、カウンター54と、マルチプレクサー55と、排他的論理和回路56と、論理積回路57と、各遅延素子51と、各スイッチ52と、インバーター53とにより、ループ回路58の主要部が構成される。また、カウンター54と、マルチプレクサー55と、排他的論理和回路56と、論理積回路57とにより、巡回数制御回路59の主要部が構成される。
また、各遅延素子51は、電気的に直列に接続されており、それぞれ、被測定信号を遅延する機能を有している。したがって、各遅延素子51により、被測定信号は、順次遅延される。また、遅延素子51としては、本実施形態では、バッファーが用いられている。
また、遅延素子51の数は、ラッチ31(カウンター3)の数よりも1つ少ない。また、本実施形態では、遅延素子51の数を31とし、ラッチ31の数、すなわち、カウンター3の数を32とする。なお、各ラッチ31は、遅延回路50と各カウンター3とに属するものとする。
また、各スイッチ52は、電気的に並列に接続されている。また、スイッチ52の数は、ラッチ31(カウンター3)の数と同じである。また、本実施形態では、スイッチ52の数を32とする。この32個のスイッチ52により、選択部520の主要部が構成される。
また、カウンター54としては、特に限定されず、例えば、バイナリカウンター等を用いることができる。このカウンター54の出力端子は、マルチプレクサー55の入力端子に接続されている。また、マルチプレクサー55には、遅延回路繰り返し回数が設定されている。遅延回路繰り返し回数は、遅延回路50におけるループを巡回させる回数である。本実施形態では、カウンター54からマルチプレクサー55に入力されるカウント値は、8ビットの信号で表されており、マルチプレクサー55は、そのカウンター54から入力される8ビットの信号の所定のビットの値を出力する。このマルチプレクサー55が出力する所定のビットは、マルチプレクサー55のセレクター(Sel)に入力される信号で設定される。本実施形態では、1例として、セレクターで設定されている所定のビットは、2ビットとする。この場合は、遅延回路繰り返し回数は、4回であり、被測定信号の反転をトリガーとしてハイとローが2回出力される。
また、排他的論理和回路56の一方の入力端子には、被測定信号が入力されており、マルチプレクサー55の出力端子は、排他的論理和回路56の他方の入力端子に接続されている。
また、排他的論理和回路56の出力端子は、論理積回路57の一方の入力端子に接続され、インバーター53の出力端子は、カウンター54の入力端子と、論理積回路57の他方の入力端子とに、それぞれ、接続されている。
また、論理積回路57の出力端子は、複数の遅延素子51のうちの初段の遅延素子51の入力端子と、対応するラッチ31の入力端子と、対応するスイッチ52とに、それぞれ、接続されている。
また、各遅延素子51のそれぞれの出力端子は、対応するラッチ31の入力端子と、対応するスイッチ52とに、それぞれ、接続されている。
また、被測定信号は、遅延回路50の排他的論理和回路56の一方の入力端子と、積分器7の加算器71のリセット端子と、差分演算器8のラッチ81のクロック入力端子および減算器82のクロック入力端子とに、それぞれ、入力されている。
また、基準クロックは、各カウンター3のラッチ31のクロック入力端子およびラッチ32のクロック入力端子と、カウンター5の入力端子と、積分器7のラッチ72のクロック入力端子とに、それぞれ、入力されている。
次に、レシプロカルカウント値生成回路1の動作について説明する。
なお、本実施形態では、1例として、遅延回路繰り返し回数を「4」とした場合について説明する。
図1、図2に示すように、被測定信号(トリガー信号)は、遅延回路50と、積分器7の加算器71のリセット端子と、差分演算器8のラッチ81のクロック入力端子および減算器82のクロック入力端子とに、それぞれ、入力される。
また、ラッチ信号の1例である基準クロックは、遅延回路50に入力される。そして、基準クロックは、各カウンター3のラッチ31のクロック入力端子およびラッチ32のクロック入力端子と、カウンター5の入力端子と、積分器7のラッチ72のクロック入力端子とに、それぞれ、入力される。
まず、遅延回路50の動作について説明する。
図2に示すように、被測定信号は、排他的論理和回路56の一方の入力端子に入力される。また、初期状態では、例えば、カウンター54のカウント値出力は「0」であり、マルチプレクサー55から排他的論理和回路56の他方の入力端子に入力される信号は、下位2ビット目の値である「0」とする。
まず、被測定信号が「1」である場合は、排他的論理和回路56から信号「1」が出力され、信号「1」が論理積回路57の一方の入力端子に入力される。なお、排他的論理和回路56から出力される信号は、第1の信号の1例である。
また、初期状態では、例えば、論理積回路57の他方の入力端子に入力される信号は、「1」とする。この場合は、論理積回路57から信号「1」が出力される。なお、論理積回路57から出力される信号は、第3の信号の1例である。
また、複数のスイッチ52のうちの1つは、オンし(閉じ)、その他は、オフしている(開いている)。このスイッチ52のオン、オフの選択(いずれのスイッチをオンさせるか)は、図示しない操作部を操作して行うことができる。このスイッチ52のオン、オフの選択により、ループ回路58のループを1巡するのに要する時間を設定することができる。すなわち、オンさせるスイッチ52を選択することより、位相の異なる複数の被測定信号(複数の遅延出力)のうちから所定の被測定信号(遅延出力)が選択され、フィードバックされる。
なお、ループ回路58のループを1巡するのに要する時間は、ラッチ回路310のラッチ間隔よりも長く設定することが好ましい。これにより、ラッチ回路310のラッチ時の位相が360°以上進むことが防止され、これによって、後段の処理を簡素化することができる。
次に、論理積回路57から出力された信号「1」は、複数のスイッチ52のうちのオンしているスイッチ52を経由し、インバーター53で反転して、「0」となり、カウンター54に入力される。また、論理積回路57から出力されてインバーター53に入力される信号は、論理積回路57とインバーター53との間に配置されている遅延素子51により遅延され、その遅延量は、遅延素子51の数に応じた値となる。なお、インバーター53で反転してなる信号は、第2の信号の1例である。
次に、カウンター54は、カウントを行い、そのカウント値を8ビットの信号でマルチプレクサー55に出力するが、カウンター54に入力される信号は、「0」であるため、カウント値は、「0」である。
マルチプレクサー55は、入力された信号の下位2ビット目の値を出力するので、ここでは、排他的論理和回路56の他方の入力端子に、信号「0」を出力する。これにより、排他的論理和回路56から信号「1」が出力され、論理積回路57の一方の入力端子に入力される。
また、インバーター53から出力された信号「0」は、論理積回路57の他方の入力端子に入力される。これにより、論理積回路57から信号「0」が出力される。
次に、論理積回路57から出力された信号「0」は、複数のスイッチ52のうちのオンしているスイッチ52を経由し、インバーター53で反転して、「1」となり、カウンター54に入力される。カウンター54は、カウントを行い、カウント値「1」を8ビットの信号でマルチプレクサー55に出力する。
マルチプレクサー55は、入力された信号の下位2ビット目の値、すなわち、信号「0」を出力する。これにより、排他的論理和回路56から信号「1」が出力され、論理積回路57の一方の入力端子に入力される。
また、インバーター53から出力された信号「1」は、論理積回路57の他方の入力端子に入力される。これにより、論理積回路57から信号「1」が出力される。
次に、論理積回路57から出力された信号「1」は、複数のスイッチ52のうちのオンしているスイッチ52を経由し、インバーター53で反転して、「0」となり、カウンター54に入力される。カウンター54は、カウントを行なうが、カウンター54に入力される信号は、「0」であるため、カウント値は、「1」のまま変化しない。すなわち、カウンター54は、カウント値「1」を8ビットの信号でマルチプレクサー55に出力する。
マルチプレクサー55は、入力された信号の下位2ビット目の値、すなわち、信号「0」を出力する。これにより、排他的論理和回路56から信号「1」が出力され、論理積回路57の一方の入力端子に入力される。
また、インバーター53から出力された信号「0」は、論理積回路57の他方の入力端子に入力される。これにより、論理積回路57から信号「0」が出力される。
次に、論理積回路57から出力された信号「0」は、複数のスイッチ52のうちのオンしているスイッチ52を経由し、インバーター53で反転して、「1」となり、カウンター54に入力される。カウンター54は、カウントを行い、カウント値「2」を8ビットの信号でマルチプレクサー55に出力する。
マルチプレクサー55は、入力された信号の下位2ビット目の値、すなわち、信号「1」を出力する。これにより、排他的論理和回路56から信号「0」が出力される。以上で、ループ回路58のループの巡回数が、規定の巡回数である「4」となり、被測定信号(遅延出力)のフィードバックを停止し、動作を終了する。
なお、本実施形態では、遅延回路50は、遅延回路繰り返し回数が、2のべき乗のいずれかの値に設定可能に構成されているが、これに限らず、任意の値に設定可能に構成してもよい。
一方、ループ回路58のループを巡回している間は、論理積回路57から出力される被測定信号は、複数のカウンター3のうちの所定(初段)のカウンター3のラッチ31の入力端子と、複数の遅延素子51のうちの初段の遅延素子51の入力端子とに、それぞれ、入力される。また、被測定信号は、前述したように各遅延素子51で遅延され、別の各カウンター3のラッチ31の入力端子に入力される。
これにより、各カウンター3のラッチ31の入力端子には、周波数が同一で位相の異なる被測定信号(D0〜D31)が入力される。ループ回路58のループを1回、巡回させることにより、周波数が同一で位相の異なる32個の被測定信号が得られる。また、本実施形態では、ループ回路58のループを4回、巡回させることにより、周波数が同一で位相の異なる128個(半周期を1個とした場合の個数)の被測定信号が得られる。なお、遅延回路繰り返し回数は、前述したように任意に設定することが可能であり、ループ回路58のループをN回(Nは、1以上の整数)、巡回させることにより、周波数が同一で位相の異なる(32×N)個の被測定信号が得られる。
各カウンター3では、それぞれ、ラッチ31は、基準クロックの立ち上がりエッジに同期して被測定信号をラッチして第1データを出力し、ラッチ32は、基準クロックの立ち上がりエッジに同期して前記第1データをラッチして第2データを出力し、排他的論理和回路33は、前記第1データと前記第2データの排他的論理和を演算して出力データを生成し、出力する。なお、基準クロックの立ち上がりエッジは、ラッチ信号の1例である。すなわち、排他的論理和回路33は、基準クロックが1周期推移する間の被測定信号の反転回数が偶数であれば「0」、奇数であれば「1」を出力する。これにより、各カウンター3からは、被測定信号の立ち上がりおよび立ち下がりに対応してそれぞれ「1」が出力され、その他は「0」が出力される。
各カウンター3から出力された信号は、それぞれ、加算器4に入力される。加算器4は、各カウンター3から出力された信号が示す数値を加算し、出力する。
また、カウンター5は、基準クロックをカウントし、その基準クロックのカウント値を出力する。
次に、乗算器6は、加算器4から出力された数値と、カウンター5から出力されたカウント値とを乗算し、その乗算値を出力する。
次に、積分器7では、加算器71は、現在の乗算値と、ラッチ72にラッチされている1つ前の乗算値とを加算し、出力する。この出力は、積算されたレシプロカルカウント値の総和である。
次に、差分演算器8では、減算器82は、現在の積分器7から出力された信号が示す値から、ラッチ81にラッチされている1つ前の信号が示す値を減算し、出力する。この出力は、レシプロカルカウント値の総和である。このレシプロカルカウント値の総和をカウンター3の数で除算すると、1つのカウンター3に対応するレシプロカルカウント値が得られる。
ここで、本実施形態におけるレシプロカルカウント値は、複数のカウンター3の1つ分の出力に相当する値であり、被測定信号の立ち上がりエッジと立ち下がりエッジとの間に含まれる基準クロックの立ち上がりエッジの数である。
また、レシプロカルカウント値の総和は、すべてのカウンター3の出力から得られたレシプロカルカウント値を合計した値である。
また、本発明におけるレシプロカルカウント値とは、本実施形態における狭義のレシプロカルカウント値に限らず、レシプロカルカウント値の総和、積算されたレシプロカルカウント値、積算されたレシプロカルカウント値の総和等を含む。
以降の動作については詳細な説明を省略するが、例えば、差分演算器8の出力側にローパスフィルター(フィルター)(図示せず)を設け、そのローパスフィルターで、差分演算器8から出力された信号に対して処理を行う。これにより、ローパスフィルターで、所定の遮断周波数以上の周波数成分が遮断または低減される。また、例えば、移動平均フィルター等を設けてもよい。
また、以上では、遅延回路50の遅延回路繰り返し回数を「4」とした場合について説明したが、遅延回路繰り返し回数をより多くすることで、精度を向上させることができる。すなわち、同等の回路規模の回路に比べて、精度を高くすることができる。
以上説明したように、レシプロカルカウント値生成回路1によれば、複数の被測定信号の位相を異ならせるので、周波数の高い複数の基準クロックの位相を異ならせる場合に比べて、消費電力を低減することができる。
また、各カウンター3に互いに位相の異なる被測定信号を入力することにより、アイドルトーンに起因する量子化雑音を抑制することができる。これにより、精度を向上させることができる。
また、不感期間無く漏れずにカウントすることができ、1次のノイズシェーピング効果が得られ、ノイズを高周波側に効果的にシフトすることができる。これによって、例えば、出力側にローパスフィルターを設けることにより、ノイズ成分を低減することができ、精度を向上させることができる。また、例えば、出力側に移動平均フィルターを設ける場合、その移動平均フィルターの構成や移動平均フィルター処理を簡素化することができる。
また、遅延回路50を設けることにより、同等の精度を達成する場合において、回路規模を小さくすることができる。すなわち、ループ回路58のループを複数回、巡回させることにより、回路規模を増大させずに、その巡回数倍の機能を発揮することができる。
また、以下に変形例を説明する。
(1)カウンター3およびカウンター5としては、それぞれ、前記の構成に限定されず、他の構成のカウンターを用いることができる。他のカウンターとしては、例えば、リプルカウンター等が挙げられる。
(2)被測定信号の周波数は、基準クロックの周波数よりも高くてもよい。
(3)差分演算器8(エッジ検出数演算回路)よりも後段(出力側)の回路については、動作クロックとして、基準クロックを用いてもよく、また、被測定信号を用いてもよい。
(3−1)差分演算器8(エッジ検出数演算回路)よりも後段の回路について、動作クロックとして基準クロックを用いる。
これにより、被測定信号の周波数よりも基準クロックの周波数の方が高い場合、処理を分散させつつ、適確に時間内に演算を終了させることができる。
(3−2)差分演算器8(エッジ検出数演算回路)よりも後段の回路について、動作クロックとして被測定信号を用いる。
これにより、被測定信号の周波数よりも基準クロックの周波数の方が低い場合、低周波数のクロックでのパイプライン処理により消費電力を低減することができる。
<第2実施形態>
図3は、本発明のカウント値生成回路の1例であるレシプロカルカウント値生成回路の第2実施形態を示すブロック図である。図4は、図3に示すレシプロカルカウント値生成回路の遅延回路を示すブロック図である。図5は、図3に示すレシプロカルカウント値生成回路の動作を説明するためのタイミングチャートである。なお、図3では、回路中のバスを太線で示す(他の図も同様)。
なお、図面には、位相の異なる各被測定信号を区別するために、「Fx」に、添え字(0、1、・・・、31)を付す(他の実施形態の図面も同様)。また、基準クロックを「Fs」と記載し、基準クロックの立ち上がりエッジに同期したパルスおよび基準クロックの立ち下がりエッジに同期したパルスを有するパルス信号を「P」と記載する(他の実施形態の図面も同様)。
以下、第2実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
なお、第2実施形態では、基準クロックおよび被測定信号のそれぞれについて、信号の反転は、信号の立ち上がりおよび立ち下がりの両方とする。
すなわち、第2実施形態では、カウンター3(第1のカウンター)は、基準クロック(Fs)の立ち上がりエッジおよび立ち下がりエッジを用いて、反転エッジの検出を行い、カウンター11(第2のカウンター)は、基準クロック(Fs)の立ち上がりエッジおよび立ち下がりエッジを用いて、基準クロック(Fs)のカウントを行う。
これにより実効的に2倍の周波数をカウントすることになり、SN比を向上させることができる。
より詳細には、第2実施形態のレシプロカルカウント値生成回路1は、基準クロック(Fs)の立ち上がりおよび立ち下がりを検出し、基準クロック(Fs)の立ち上がりおよび立ち下がりに同期するパルス信号(P)を生成する検出回路の1例であるエッジ検出部9を備えている。そして、カウンター3(第1のカウンター)は、エッジ検出部9で生成されたパルス信号(P)を用いて、反転エッジの検出を行い、カウンター11(第2のカウンター)は、エッジ検出部9で生成されたパルス信号(P)を用いて、基準クロック(Fs)のカウントを行う。
これにより、簡易な構成で実効的に2倍の周波数をカウントすることになり、SN比を向上させることができる。以下、具体的に説明する。
図3および図4に示すように、第2実施形態のレシプロカルカウント値生成回路1は、エッジ検出部9と、第2のカウンターの1例であるカウンター11と、遅延回路50と、複数の第1のカウンターの1例である複数のカウンター3と、複数のラッチ13と、複数のラッチ14と、加算器4とを備えている。各カウンター3は、電気的に並列に接続されている。
また、エッジ検出部9と、カウンター11と、各ラッチ14と、加算器4とは、入力側から出力側に向って、この順序で接続されている。
また、エッジ検出部9は、遅延素子91と、排他的論理和回路92とを備えている。遅延素子91の出力端子は、排他的論理和回路92の一方の入力端子に接続されている。また、遅延素子91としては、本実施形態では、バッファーが用いられている。
このエッジ検出部9の出力端子は、カウンター11の入力端子に接続され、カウンター11の出力端子は、各ラッチ14の入力端子に接続されている。そして、ラッチ14の出力端子は、加算器4の入力端子に接続されている。また、カウンター11としては、例えば、アップカウンター等を用いることができる。
また、エッジ検出部9の出力端子は、各カウンター3のラッチ31のクロック入力端子およびラッチ32のクロック入力端子と、各ラッチ13のクロック入力端子とに、それぞれ、接続されている。また、各ラッチ13の出力端子は、各ラッチ14のクロック入力端子に接続されている。
また、各カウンター3の出力端子は、それぞれ、そのカウンター3に対応するラッチ13の入力端子に接続されている。また、各ラッチ13の出力端子は、それぞれ、そのラッチ13に対応するラッチ14のクロック入力端子に接続されている。また、ラッチ13およびラッチ14としては、それぞれ、例えば、Dラッチ等を用いることができる。
図4に示すように、遅延回路50は、複数の遅延素子51と、複数のラッチ31と、複数のスイッチ52と、インバーター53と、カウンター54と、マルチプレクサー55と、排他的論理和回路56と、論理積回路57とを備えている。遅延回路50については、第1実施形態と同様であるので、その説明は省略する。
また、被測定信号は、遅延回路50の排他的論理和回路56の一方の入力端子に入力されている。
また、基準クロックは、エッジ検出部9の排他的論理和回路92の一方の入力端子に接続されている遅延素子91の入力端子と、排他的論理和回路92の他方の入力端子とに、それぞれ、入力されている。
次に、レシプロカルカウント値生成回路1の動作について説明する。
なお、遅延回路50の動作については、第1実施形態と同様であるので、その説明は省略する。
図3、図4に示すように、被測定信号は、遅延回路50の排他的論理和回路56の一方の入力端子に入力される。また、基準クロックは、エッジ検出部9の排他的論理和回路92の一方の入力端子に接続されている遅延素子91の入力端子と、排他的論理和回路92の他方の入力端子とに、それぞれ、入力される。
そして、遅延回路50から各カウンター3のラッチ31の入力端子に、それぞれ、周波数が同一で位相の異なる被測定信号が入力される(図5参照)。
また、エッジ検出部9では、基準クロック(Fs)の立ち上がりエッジおよび立ち下がりエッジが検出される。すなわち、エッジ検出部9は、基準クロック(Fs)の立ち上がりエッジに同期したパルスおよび基準クロック(Fs)の立ち下がりエッジに同期したパルスを有するパルス信号(P)を出力する。このパルス信号(P)は、ラッチ信号の1例である。
また、エッジ検出部9から出力されたパルス信号(P)は、カウンター11に入力され、カウンター11は、エッジ検出部9から出力されるパルス信号(P)のパルスをカウントし、そのパルスのカウント値を出力する。
また、パルス信号(P)は、各カウンター3のラッチ31のクロック入力端子およびラッチ32のクロック入力端子と、ラッチ13のクロック入力端子とに、それぞれ、入力される。
また、各カウンター3では、それぞれ、ラッチ31は、基準クロックの立ち上がりエッジ(エッジ検出部9から出力されたパルス信号のパルスの立ち上がりエッジ)に同期して被測定信号(Fx0〜Fx31)をラッチして第1データを出力し、ラッチ32は、基準クロックの立ち上がりエッジに同期して前記第1データをラッチして第2データを出力し、排他的論理和回路33は、前記第1データと前記第2データの排他的論理和を演算して出力データを生成し、出力する。また、各カウンター3では、それぞれ、ラッチ31は、基準クロックの立ち下がりエッジに同期して被測定信号をラッチして第1データを出力し、ラッチ32は、基準クロックの立ち下がりエッジに同期して前記第1データをラッチして第2データを出力し、排他的論理和回路33は、前記第1データと前記第2データの排他的論理和を演算して出力データを生成し、出力する。すなわち、各カウンター3からは、被測定信号の立ち上がりおよび立ち下がりに対応してそれぞれ「1」が出力され、その他は「0」が出力される。
また、各カウンター3から出力された信号は、それぞれ、ラッチ13により、基準クロックの立ち上がりエッジおよび立ち下がりエッジに同期してラッチされ、出力される。
また、カウンター11から出力されたカウント値は、各ラッチ14に入力される。各ラッチ14は、それぞれ、ラッチ13から出力された信号の立ち上がりエッジに同期して前記カウント値をラッチし、出力する。
図5に示す例では、各カウンター3のうちの所定のカウンター3のラッチ14から出力されたカウント値は、被測定信号の立ち上がりで、「6」、立ち下がりで、「34」である。すなわち、このカウンター3のみに着目すると、積算されたレシプロカルカウント値は、「6」と「34」であり、レシプロカルカウント値は、28(=34−6)である。
また、他のカウンター3のラッチ14から出力されたカウント値は、被測定信号の立ち上がりで、「7」、立ち下がりで、「34」である。すなわち、このカウンター3のみに着目すると、積算されたレシプロカルカウント値は、「7」と「34」であり、レシプロカルカウント値は、27(=34−7)である。
また、他のカウンター3のラッチ14から出力されたカウント値は、被測定信号の立ち上がりで、「7」、立ち下がりで、「35」である。すなわち、このカウンター3のみに着目すると、積算されたレシプロカルカウント値は、「7」と「35」であり、レシプロカルカウント値は、28(=35−7)である。
また、他のカウンター3のラッチ14から出力されたカウント値は、被測定信号の立ち上がりで、「10」、立ち下がりで、「37」である。すなわち、このカウンター3のみに着目すると、積算されたレシプロカルカウント値は、「10」と「37」であり、レシプロカルカウント値は、27(=37−10)である。
次に、加算器4は、各ラッチ14から出力されたカウント値を加算し、出力する。この出力は、積算されたレシプロカルカウント値の総和である。
ここで、本実施形態におけるレシプロカルカウント値は、複数のカウンター3のうちの1つの出力に相当する値であり、被測定信号の立ち上がりエッジと立ち下がりエッジとの間に含まれる基準クロックの立ち上がりエッジおよび立ち下がりエッジの数である。
また、レシプロカルカウント値の総和は、すべてのカウンター3の出力から得られた前記レシプロカルカウント値を合計した値である。
以降の動作については詳細な説明を省略するが、例えば、現在の積算されたレシプロカルカウント値の総和と、1つ前の積算されたレシプロカルカウント値の総和との差を求め、出力する。この出力は、レシプロカルカウント値の総和である。なお、レシプロカルカウント値の総和を求める方法としては、この方法に限定されず、他の方法を用いてもよい。また、第1実施形態で説明したように、例えば、ローパスフィルター、移動平均フィルター等のフィルター等を設けてもよい。
以上のような第2実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
また、第2実施形態では、被測定信号だけでなく、基準クロックについても、信号の反転を、信号の立ち上がりおよび立ち下がりの両方と規定しているので、さらに精度を向上させることができる。
<第3実施形態>
図6は、本発明のカウント値生成回路の1例であるレシプロカルカウント値生成回路1の第3実施形態を示すブロック図である。
以下、第3実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
なお、第3実施形態では、基準クロックおよび被測定信号のそれぞれについて、信号の反転は、信号の立ち上がりおよび立ち下がりの両方とする。
図6に示すように、第3実施形態のレシプロカルカウント値生成回路1は、エッジ検出部9と、遅延回路50と、第2のカウンターの1例であるカウンター11と、ラッチ18と、複数の第1のカウンターの1例であるカウンター30(図示は1つ)と、複数のラッチ17(図示は1つ)と、数え上げ部19と、乗算器25と、カウンター20と、ラッチ24と、ラッチ26と、加算器27とを備えている。エッジ検出部9および遅延回路50については、それぞれ、第1実施形態または第2実施形態と同様であるので、その説明は省略する。
本実施形態では、カウンター30は、第2実施形態の32個分のカウンター3と同様であり、1個で、32個分のカウンター3を示している(32個分のカウンター3の機能を有している)。
すなわち、ラッチ32は、第2実施形態の32個分のラッチ32と同様であり、1個で、32個分のラッチ32を示している。なお、32個のラッチ31は、図4に示されている。
同様に、排他的論理和回路330は、第2実施形態の32個分の排他的論理和回路33と同様であり、1個で、32個分の排他的論理和回路33を示している。
同様に、ラッチ17は、第2実施形態の32個分のラッチ14と同様であり、1個で、32個分のラッチ14を示している。したがって、カウンター30およびラッチ17については、その説明は省略する。
また、カウンター30と、ラッチ17と、数え上げ部19と、乗算器25と、加算器27とは、入力側から出力側に向って、この順序で接続されている。また、数え上げ部19は、「1」ビットの数え上げを行う機能を有している。
また、エッジ検出部9と、カウンター11と、ラッチ18と、乗算器25とは、入力側から出力側に向って、この順序で接続されている。
また、カウンター20と、ラッチ24とは、入力側から出力側に向って、この順序で接続されている。
また、カウンター20は、ラッチ21、ラッチ22および排他的論理和回路23を備えており、前記第1実施形態および第2実施形態のカウンター3と同様に構成されている。そして、被測定信号は、このカウンター20のラッチ21の入力端子に入力されている。
また、前記ラッチ17、ラッチ18、ラッチ21、ラッチ22およびラッチ26としては、それぞれ、例えば、Dラッチ等を用いることができる。
また、エッジ検出部9の出力端子は、カウンター30の各ラッチ31のクロック入力端子および各ラッチ32のクロック入力端子と、カウンター11の入力端子と、ラッチ18のクロック入力端子と、ラッチ26のクロック入力端子と、各ラッチ17のクロック入力端子と、カウンター20のラッチ21のクロック入力端子およびラッチ22のクロック入力端子と、ラッチ24のクロック入力端子とに、それぞれ、接続されている(図4、図6参照)。
また、エッジ検出部9の出力端子は、カウンター30の第2実施形態の各ラッチ31に相当する図示しない各ラッチのクロック入力端子および各ラッチ32のクロック入力端子と、カウンター11の入力端子と、ラッチ18のクロック入力端子と、ラッチ26のクロック入力端子と、各ラッチ17のクロック入力端子と、カウンター20のラッチ21のクロック入力端子およびラッチ22のクロック入力端子と、ラッチ24のクロック入力端子とに、それぞれ、接続されている。
また、乗算器25の出力端子は、加算器27の一方の入力端子に接続されている。また、加算器27の出力端子は、ラッチ26の入力端子に接続され、ラッチ26の出力端子は、加算器27の他方の入力端子に接続されている。また、ラッチ24の出力端子は、加算器27のリセット端子に接続されている。
また、被測定信号は、遅延回路50の排他的論理和回路56の一方の入力端子に入力されている(図4参照)。
また、基準クロックは、エッジ検出部9の排他的論理和回路92の一方の入力端子に接続されている遅延素子91の入力端子と、排他的論理和回路92の他方の入力端子とに、それぞれ、入力されている。
次に、レシプロカルカウント値生成回路1の動作について説明する。
図6に示すように、途中までは、第2実施形態と同様であり、カウンター30の排他的論理和回路330からは、被測定信号の立ち上がりおよび立ち下がりに対応してそれぞれ「1」が出力され、その他は「0」が出力される。
また、エッジ検出部9から出力され、基準クロックの立ち上がりエッジに同期したパルスおよび基準クロックの立ち下がりエッジに同期したパルスを有するパルス信号は、カウンター11と、ラッチ18のクロック入力端子と、ラッチ26のクロック入力端子と、ラッチ17のクロック入力端子と、カウンター20のラッチ21のクロック入力端子およびラッチ22のクロック入力端子と、ラッチ24のクロック入力端子とに、それぞれ、入力される。
また、カウンター30から出力された信号は、それぞれ、ラッチ17により、基準クロックの立ち上がりエッジ(エッジ検出部9から出力されたパルス信号のパルスの立ち上がりエッジ)に同期してラッチされ、出力される。
次に、数え上げ部19は、カウンター30から出力された信号の「1」ビットの数え上げを行う。すなわち、カウンター11の各カウント値のときのカウンター30から出力された信号の「1」の数を数える。
また、カウンター11から出力されたカウント値は、ラッチ18に入力される。ラッチ18は、基準クロックの立ち上がりエッジ(エッジ検出部9から出力されたパルス信号のパルスの立ち上がりエッジ)に同期して前記カウント値をラッチし、出力する。
次に、乗算器25は、数え上げ部19から出力された数値と、ラッチ18から出力されたカウンター11のカウント値とを乗算し、その乗算値を出力する。この乗算値は、加算器27の一方の入力端子に入力される。
また、カウンター20では、ラッチ21は、基準クロックの立ち上がりエッジ(エッジ検出部9から出力されたパルス信号のパルスの立ち上がりエッジ)に同期して被測定信号をラッチして第1データを出力し、ラッチ22は、基準クロックの立ち上がりエッジおよび立ち下がりエッジに同期して前記第1データをラッチして第2データを出力し、排他的論理和回路23は、前記第1データと前記第2データの排他的論理和を演算して出力データを生成し、出力する。すなわち、カウンター20からは、被測定信号の立ち上がりおよび立ち下がりに対応してそれぞれ「1」が出力され、その他は「0」が出力される。
カウンター20から出力された信号は、ラッチ24により、基準クロックの立ち上がりエッジおよび立ち下がりエッジに同期してラッチされ、出力され、加算器27のリセット端子に入力される。
乗算器25から出力された乗算値は、加算器27の一方の入力端子に入力される。また、加算器27の出力は、ラッチ26により、基準クロックの立ち上がりエッジおよび立ち下がりエッジに同期してラッチされ、出力され、加算器27の他方の入力端子に入力される。
加算器27は、現在の乗算値と、ラッチ26にラッチされている1つ前の乗算値とを加算し、出力する。この出力は、積算されたレシプロカルカウント値の総和である。
以降の動作については詳細な説明を省略するが、例えば、現在の積算されたレシプロカルカウント値の総和と、1つ前の積算されたレシプロカルカウント値の総和との差を求め、出力する。この出力は、レシプロカルカウント値の総和である。なお、レシプロカルカウント値の総和を求める方法としては、この方法に限定されず、他の方法を用いてもよい。また、第1実施形態で説明したように、例えば、ローパスフィルター、移動平均フィルター等のフィルター等を設けてもよい。
以上のような第3実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
<第4実施形態>
図7は、本発明のカウント値生成回路の1例であるレシプロカルカウント値生成回路の第4実施形態を示すブロック図である。
以下、第4実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
なお、第4実施形態では、基準クロックおよび被測定信号のそれぞれについて、信号の反転は、信号の立ち上がりおよび立ち下がりの両方とする。
第4実施形態のレシプロカルカウント値生成回路1は、基準クロック(Fs)の立ち上がりおよび立ち下がりを検出し、基準クロック(Fs)の立ち上がりおよび立ち下がりに同期するパルス信号(P)を生成する検出回路の1例であるエッジ検出部9を備えている。また、第2のカウンターの1例であるカウンター110は、基準クロック(Fs)の立ち上がりをカウントする第1のカウント部111と、基準クロック(Fs)の立ち下がりをカウントする第2のカウント部112とを備えている。そして、カウンター3(第1のカウンター)は、エッジ検出部9で検出されたパルス信号(P)を用いて、反転エッジの検出を行い、カウンター110(第2のカウンター)は、基準クロック(Fs)のカウントにおいて、第1のカウント部111により基準クロック(Fs)の立ち上がりをカウントし、第2のカウント部112により基準クロック(Fs)の立ち下がりをカウントする。
これにより、簡易な構成で実効的に2倍の周波数をカウントすることになり、SN比を向上させることができる。以下、具体的に説明する。
図7に示すように、第4実施形態のレシプロカルカウント値生成回路1は、エッジ検出部9と、第2のカウンターの1例であるカウンター110と、遅延回路50と、複数の第1のカウンターの1例である複数のカウンター3と、複数のラッチ13と、複数のラッチ141と、複数のラッチ142と、加算器4とを備えている。
なお、エッジ検出部9、遅延回路50および各カウンター3については、それぞれ、第1実施形態または第2実施形態と同様であるので、その説明は省略する。
カウンター110は、第1のカウント部111と、第2のカウント部112と、インバーター113(位相反転回路)とを備えている。第2のカウント部112は、インバーター113の出力側に接続されている。そして、インバーター113と第2のカウント部112とで構成される直列回路と、第1のカウント部111とは、並列に接続されている。また、第1のカウント部111の出力端子は、各ラッチ141の入力端子に接続され、第2のカウント部112の出力端子は、各ラッチ142の入力端子に接続されている。そして、各ラッチ141の出力端子および各ラッチ142の出力端子は、それぞれ、加算器4の入力端子に接続されている。また、第1のカウント部111および第2のカウント部112としては、それぞれ、例えば、アップカウンター等を用いることができる。
また、エッジ検出部9の出力端子は、各カウンター3のラッチ31のクロック入力端子およびラッチ32のクロック入力端子と、各ラッチ13のクロック入力端子とに、それぞれ、接続されている(図4、図7参照)。
また、各カウンター3の出力端子は、それぞれ、そのカウンター3に対応するラッチ13の入力端子に接続されている。また、各ラッチ13の出力端子は、それぞれ、そのラッチ13に対応するラッチ141のクロック入力端子およびラッチ142のクロック入力端子に接続されている。また、ラッチ13、ラッチ141およびラッチ142としては、それぞれ、例えば、Dラッチ等を用いることができる。
また、被測定信号は、遅延回路50の排他的論理和回路56の一方の入力端子に入力されている(図4参照)。
また、基準クロックは、エッジ検出部9の排他的論理和回路92の一方の入力端子に接続されている遅延素子91の入力端子と、排他的論理和回路92の他方の入力端子と、カウンター110の第1のカウント部111の入力端子およびインバーター113の入力端子とに、それぞれ、入力されている。
次に、レシプロカルカウント値生成回路1の動作について説明する。
図7に示すように、途中までは、第2実施形態と同様であり、各カウンター3からは、被測定信号の立ち上がりおよび立ち下がりに対応してそれぞれ「1」が出力され、その他は「0」が出力される。
一方、基準クロックは、カウンター110に入力される。第1のカウント部111は、基準クロックの立ち上がりエッジをカウントし、その基準クロックの立ち上がりエッジのカウント値を出力する。
また、基準クロックは、インバーター113で、その位相が反転され、第2のカウント部112に入力される。第2のカウント部112は、基準クロックの位相を反転してなる反転基準クロックの立ち上がりエッジ、すなわち、基準クロックの立ち下がりエッジをカウントし、その基準クロックの立ち下がりエッジのカウント値を出力する。
各カウンター3から出力された信号は、それぞれ、ラッチ13により、基準クロックの立ち上がりエッジおよび立ち下がりエッジに同期してラッチされ、出力される。
また、第1のカウント部111から出力されたカウント値は、各ラッチ141に入力される。各ラッチ141は、それぞれ、ラッチ13から出力された信号の立ち上がりエッジに同期して前記カウント値をラッチし、出力する。
同様に、第2のカウント部112から出力されたカウント値は、各ラッチ142に入力される。各ラッチ142は、それぞれ、ラッチ13から出力された信号の立ち上がりエッジに同期して前記カウント値をラッチし、出力する。
次に、加算器4は、各ラッチ141および各ラッチ142から出力されたカウント値を加算し、出力する。この出力は、積算されたレシプロカルカウント値の総和である。
以降の動作については詳細な説明を省略するが、例えば、現在の積算されたレシプロカルカウント値の総和と、1つ前の積算されたレシプロカルカウント値の総和との差を求め、出力する。この出力は、レシプロカルカウント値の総和である。なお、レシプロカルカウント値の総和を求める方法としては、この方法に限定されず、他の方法を用いてもよい。また、第1実施形態で説明したように、例えば、ローパスフィルター、移動平均フィルター等のフィルター等を設けてもよい。
以上のような第4実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
<物理量センサーの実施形態>
図8は、本発明の物理量センサーの1例である加速度センサーの実施形態における検出部の内部構造を示す図である。図9は、図8中のA−A線での断面図である。
以下、物理量センサーの1例である加速度センサーの実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図8および図9に示すように、本実施形態の加速度センサー100(物理量センサー)は、振動に関する物理量の1例である加速度を検出する検出部200と、検出部200から出力された被測定信号が入力されるレシプロカルカウント値生成回路1(レシプロカルカウント値生成回路1については、図1等を参照)とを備えている。検出部200とレシプロカルカウント値生成回路1とは電気的に接続されている。なお、レシプロカルカウント値生成回路1については、既に説明したので、その説明は省略する。
検出部200は、平板状のベース部210と、ベース部210に継ぎ手部211を介して接続された略矩形平板状の可動部212と、ベース部210と可動部212とに掛け渡された物理量検出素子の1例である加速度検出素子213と、少なくとも上記各構成要素を内部に収納するパッケージ220とを備えている。
この検出部200は、外部端子227、228、内部端子224、225、外部接続端子214e、214f、接続端子210b、210c等を経由して加速度検出素子213の励振電極に印加される駆動信号によって、加速度検出素子213の振動梁213a、213bが所定の周波数で発振(共振)する。そして、検出部200は、加わる加速度に応じて変化する加速度検出素子213の共振周波数を被測定信号(検出信号)として出力する。
この被測定信号は、レシプロカルカウント値生成回路1に入力され、レシプロカルカウント値生成回路1は、前記実施形態で説明したように動作する。
また、検出部200の数は、本実施形態では1つであるが、これに限らず、例えば、2つ、または3つでもよい。検出部200を3つ設け、各検出部200の検出軸を互いに直交(交差)させることにより、互いに直交する3つの検出軸のそれぞれの軸方向の加速度を検出することが可能である。
以上のような加速度センサー100によっても、その加速度センサー100が備えるレシプロカルカウント値生成回路1は、前述した実施形態と同様の効果を発揮することができる。これにより、加速度センサー100は、加速度を精度良く検出することができる。
以上、本発明の遅延回路、カウント値生成回路および物理量センサーを、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。
また、本発明は、前記各実施形態のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。
また、前記実施形態では、遅延回路を、レシプロカルカウント値生成回路(カウント値生成回路)に適用した場合を例に挙げて説明したが、本発明では、遅延回路の用途は、これに限定されず、各種の回路や装置に適用することができる。
また、前記実施形態では、物理量センサーとして、加速度センサーを例に挙げて説明したが、本発明では、物理量センサーは、物理量の変化を周波数変化として検出することが可能なものであれば、これに限定されず、この他、例えば、質量センサー、超音波センサー、角加速度センサー、容量センサー等が挙げられる。
また、本発明の物理量センサーは、例えば、傾斜計、地震計、ナビゲーション装置、姿勢制御装置、ゲームコントローラー、携帯電話、スマートフォン、デジタルスチルカメラ等の各種の電子機器や、自動車等の各種の移動体等に適用することが可能である。すなわち、本発明では、本発明の物理量センサーを備えた電子機器、本発明の物理量センサーを備えた移動体等を提供することが可能である。