JP2020529160A - 超伝導双方向電流ドライバ - Google Patents

超伝導双方向電流ドライバ Download PDF

Info

Publication number
JP2020529160A
JP2020529160A JP2020503925A JP2020503925A JP2020529160A JP 2020529160 A JP2020529160 A JP 2020529160A JP 2020503925 A JP2020503925 A JP 2020503925A JP 2020503925 A JP2020503925 A JP 2020503925A JP 2020529160 A JP2020529160 A JP 2020529160A
Authority
JP
Japan
Prior art keywords
superconducting
current
latch
bidirectional
superconducting latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020503925A
Other languages
English (en)
Other versions
JP2020529160A5 (ja
JP7155237B2 (ja
Inventor
ネイアマン、オフェル
エル． ミラー、ドナルド
エル． ミラー、ドナルド
エム． バーネット、ランドール
エム． バーネット、ランドール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2020529160A publication Critical patent/JP2020529160A/ja
Publication of JP2020529160A5 publication Critical patent/JP2020529160A5/ja
Application granted granted Critical
Publication of JP7155237B2 publication Critical patent/JP7155237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

一実施例は、超伝導双方向電流ドライバを含む。電流ドライバは、第１活性化信号に応答して活性化される第１方向超伝導ラッチと、第２活性化信号に応答して活性化される第２方向超伝導ラッチとを含む。第２方向超伝導ラッチは、第１方向超伝導ラッチを通過するとともに双方向電流負荷を第１方向に通過する入力電流の第１電流経路を提供するために活性化される。第１方向超伝導ラッチは、第２方向超伝導ラッチを通過するとともに双方向電流負荷を第１方向とは反対の第２方向に通過する入力電流の第２電流経路を提供するために活性化される。

Description

本開示は、概して、量子および古典的な回路システムに関し、具体的には、超伝導双方向電流ドライバに関する。本出願は、２０１７年７月２５日に出願された米国特許出願番号第１５／６５９，００５号の優先権を主張し、その全体が本明細書に組み込まれる。
超伝導デジタル技術は、これまでにない高速、低消費電力、低動作温度の恩恵を受ける演算および／または通信リソースを提供するものとなっている。超伝導デジタル技術は、ＣＭＯＳ技術の代替として開発されており、通常、超伝導ジョセフソン接合を利用した超伝導体ベースの単一磁束量子超伝導回路で構成され、２０Ｇｂ／ｓ（ギガバイト／秒）以上の典型的なデータレートで約４ｎＷ（ナノワット）の典型的な信号電力を有するとともに、約４ケルビンの温度で動作することが可能である。メモリや量子プロセッサなど様々に適用される超伝導回路では、一定の時間、回路内の特定の負荷デバイス（例えば、インダクタなど）に電流を流す必要があり得る。例えば、メモリ回路では、電流はビットまたはワード書き込み線に適用される「書き込み」信号として印加され、量子情報では、電流は量子ビットへの磁束バイアス信号として印加され、または、他の超伝導用途では、電流はプログラミング線またはイネーブル線に印加され得る。これらの用途では、印加電流を双方向に流す必要があり得る。
一実施例は、超伝導双方向電流ドライバを含む。この電流ドライバは、第１活性化信号に応答して活性化される第１方向超伝導ラッチと、第２活性化信号に応答して活性化される第２方向超伝導ラッチとを含む。前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに双方向電流負荷を第１方向に通過する入力電流の第１電流経路を提供するために活性化される。前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記双方向電流負荷を前記第１方向とは反対の第２方向に通過する入力電流の第２電流経路を提供するために活性化される。
別の実施例は、双方向電流負荷を第１方向または第２方向に通過する超伝導電流を提供するための方法を含む。この方法は、電流源を介して入力電流を生成することを含む。また、この方法は、第１活性化信号を対応する第１方向超伝導ラッチに供給して当該第１方向超伝導ラッチを活性化することにより、第２方向超伝導ラッチを通過し前記双方向電流負荷を前記第２方向に通過する前記電流源からの前記入力電流の電流経路を提供することを含む。この方法はさらに、第２活性化信号を対応する第２方向超伝導ラッチに提供して当該第２方向超伝導ラッチを活性化することにより、前記第１方向超伝導ラッチを通過し前記双方向電流負荷を前記第１方向に通過する前記電流源からの前記入力電流の電流経路を提供することを含む。
別の実施例は、双方向メモリ書き込み電流ドライバを含む。このメモリ書き込み電流ドライバは、入力電流を生成するように構成された電流源と、メモリアレイの行と列のうちの少なくとも一方に関連付けられた書き込み線とを含む。前記書き込み線は、前記入力電流が前記書き込み線を介して第１方向に供給されることに基づいて前記行と列のうちの少なくとも一方における少なくとも１つのメモリセルの第１メモリ状態を書き込み、前記入力電流が前記書き込み線を介して前記第１方向とは反対の第２方向に供給されることに基づいて前記行と列のうちの少なくとも一方における前記少なくとも１つのメモリセルの第２メモリ状態を書き込むように構成されている。また、前記メモリ書き込み電流ドライバは、超伝導双方向電流ドライバを含む。この電流ドライバは、第１活性化信号に応答して活性化される第１方向超伝導ラッチと、第２活性化信号に応答して活性化される第２方向超伝導ラッチとを含む。前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過し前記書き込み線を前記第１方向に通過する前記入力電流の第１電流経路を提供するために活性化される。前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過し前記書き込み線を前記第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される。
超伝導双方向電流ドライバシステムの例を示す図。 超伝導双方向電流ドライバの例を示す図。 超伝導双方向電流ドライバの電流方向の例を示す図。 超伝導双方向電流ドライバの電流方向の別の例を示す図。 超伝導双方向電流ドライバの別の例を示す図。 超伝導双方向電流ドライバのさらなる例を示す図。 超伝導双方向電流ドライバのさらに別の例を示す図。 超伝導双方向電流ドライバのさらなる例を示す図。 超伝導双方向メモリ書き込み電流ドライバシステムの例を示す図。 双方向電流負荷を第１方向または第２方向に通過する超伝導電流を供給するための方法の例を示す図。
本開示は、概して、量子および古典的な回路システムに関し、具体的には、超伝導双方向電流ドライバに関する。超伝導双方向電流ドライバは、第１方向および第２方向のうちの一方に双方向電流負荷を介して電流を供給するように構成されている。一例として、双方向性電流負荷は、メモリシステムの書き込み電流線に誘導的に結合され得るかまたは書き込み電流線に対応し得る誘導性負荷として構成され得るものであり、誘導性負荷を介して第１方向に流れる電流に基づいてメモリセルに第１論理状態が書き込まれ、誘導性負荷を介して第２方向に流れる電流に基づいてメモリセルに第２論理状態が書き込まれる。超伝導双方向電流ドライバは複数の超伝導ラッチを含み、これらの超伝導ラッチは、非活性の超伝導ラッチを通過するとともに双方向電流負荷を第１および第２方向のうちの一方に通過する電流源から供給される入力電流の電流経路を提供するように選択的に活性化される。
一例として、各超伝導ラッチは、電圧状態に切り替わるように活性化される磁束量子デバイス（例えば、超伝導量子干渉デバイス（ＳＱＵＩＤ）またはジョセフソン接合デバイス）として構成され得る。超伝導ラッチの活性化は、活性化コントローラから供給される活性化信号により実行され得る。このように、電圧状態に切り替えられることに応答して、超伝導ラッチはそれを流れる電流を迂回させる抵抗素子として機能する。したがって、超伝導双方向電流ドライバは、超伝導ラッチの選択的活性化に基づいて、双方向電流負荷に電流を流す。例えば、超伝導双方向電流ドライバは、それぞれ第１および第２方向に双方向電流負荷を流れる入力電流を供給するように活性化される超伝導ラッチの相補なペアを含むＨブリッジ回路として構成され得る。別の例として、超伝導双方向電流ドライバは、それぞれ第１および第２方向に双方向電流負荷を流れるとともに一対のインダクタに流れる入力電流を供給するように選択的に活性化される一対の超伝導ラッチを含むＡブリッジ回路として構成され得る。
図１は、超伝導双方向電流ドライバシステム１０の例を示す。超伝導双方向電流ドライバシステム１０は、双方向電流負荷１２に流れる双方向電流を提供するべく、量子または古典的なコンピュータシステムなどの様々な任意の用途で実装され得る。本明細書で詳細に説明するように、双方向電流負荷１２は、メモリセルに第１論理状態または第２論理状態を書き込むべく、メモリシステムの書き込み電流線に誘導的に結合され得るかまたは書き込み電流線として機能し得る誘導性負荷として構成され得る。
また、超伝導双方向電流ドライバシステム１０は、入力電流ＩＳを生成するように構成された電流源１４を含む。一例として、電流源１４は、ループ周りの一連のジョセフソン接合の連続的トリガに基づいて入力電流ＩＳを生成するように構成された磁束シャトルまたは磁束ポンプとして構成され、ジョセフソン接合の各トリガにより生じた電流の増分がストレージインダクタに記憶される。また、超伝導双方向電流ドライバシステム１０は、入力電流ＩＳを受け取り、第１方向および第２方向のうちの一方において双方向電流負荷１２に入力電流ＩＳを負荷電流ＩＬとして供給するように構成された超伝導双方向電流ドライバ１６を含み得る。図１の例では、超伝導双方向電流ドライバ１６は、双方向電流負荷１２に流れる負荷電流ＩＬの方向を制御するために選択的に活性化される複数の超伝導ラッチ１８を含む。これらの超伝導ラッチ１８は、活性化コントローラ２０から供給される対応する活性化信号ＡＣＴによって活性化され、活性化コントローラ２０は、双方向電流負荷１２に流れる負荷電流ＩＬの所望の方向に対応する各超伝導ラッチ１８を活性化するための適切な活性化信号ＡＣＴを供給する。一例として、活性化信号ＡＣＴは、単一磁束量子（ＳＦＱ）パルスまたは相互量子論理（ＲＱＬ）パルスとして供給され得る。
図２は、超伝導双方向電流ドライバ５０の例を示す。超伝導双方向電流ドライバ５０は、図１の例の超伝導双方向電流ドライバ１６に対応し得る。したがって、図２の例における以下の説明では、図１の例を参照する。
図２の例では、超伝導双方向電流ドライバ５０は、ノード５２と、グランドとして示される低電圧レールとの間に配置されたＨブリッジ回路として示されている。入力電流ＩＳは、例えば電流源１４からノード５２に供給される。超伝導双方向電流ドライバ５０は、第１超伝導ラッチ５４、第２超伝導ラッチ５６、第３超伝導ラッチ５８、および第４超伝導ラッチ６０を含み、これらは、インダクタ６２として示される双方向電流負荷に対してＨブリッジ構成で配置されている。図２の例では、超伝導ラッチ５４は、対応する活性化信号ＡＣＴ１によって活性化されるものとして示されており、超伝導ラッチ５６は、対応する活性化信号ＡＣＴ２によって活性化されるものとして示されており、超伝導ラッチ５８は、対応する活性化信号ＡＣＴ３によって活性化されるものとして示されており、超伝導ラッチ６０は、対応する活性化信号ＡＣＴ４によって活性化されるものとして示されている。一例として、活性化信号ＡＣＴ１，ＡＣＴ２，ＡＣＴ３，ＡＣＴ４は、活性化コントローラ２０によって供給され、対応する超伝導ラッチ５４，５６，５８，６０に誘導的に結合され得る。例えば、超伝導ラッチ５４，５６，５８，６０は、磁束量子デバイス（例えば、ＳＱＵＩＤまたはジョセフソン接合デバイス）として構成され、これらは、対応する活性化信号ＡＣＴ１，ＡＣＴ２，ＡＣＴ３，ＡＣＴ４に応答して（例えば、ジョセフソン接合の順次交互トリガに基づいて）電圧状態に切り替わるように構成されている。一例として、活性化信号ＡＣＴ１，ＡＣＴ２，ＡＣＴ３，ＡＣＴ４は、ＳＦＱパルスまたはＲＱＬパルスとして供給され得る。一例として、超伝導ラッチ５４，５６，５８，６０は、所定の期間が終了した後、またはラッチ電流の振幅が所定の閾値を下回ったときに、電圧状態から超伝導状態に復帰し得る。
図２の例では、超伝導双方向電流ドライバ５０はアイドル状態で示されており、インダクタ６２に電流は流れない。一例として、超伝導双方向電流ドライバ５０は、超伝導双方向電流ドライバ５０の初期時にアイドル状態を占有し得る。超伝導双方向電流ドライバ５０は、実質的に平衡配置で構成され、これにより、超伝導として構成されることに基づいて全体にわたりゼロ抵抗を有し得るものとなる。アイドル状態では、超伝導ラッチ５４，５６，５８，６０はすべて超伝導（例えば、抵抗がゼロ）とされ、平衡配置に基づいて入力電流を実質的に等しく伝導するように構成され得る。したがって、図２の例では、入力電流ＩＳは２つの電流経路、すなわち、第１超伝導ラッチ５４と第３超伝導ラッチ５８とを通る第１電流経路と、第２超伝導ラッチ５６と第４超伝導ラッチ６０とを通る第２電流経路とに分割される。各電流経路を流れる電流は、入力電流ＩＳの振幅の半分にほぼ等しい電流ＩＬ１として示されている。
図３は、超伝導双方向電流ドライバ５０における電流方向の例示的な図１００を示している。この図１００は、図２の例における超伝導双方向電流ドライバ５０に対応する。したがって、図２の例として提供される図３の例の説明では同様の参照番号を使用し、図３の例における以下の説明では、図１および図２の例を参照する。
図１００は、インダクタ６２を流れる入力電流ＩＳの第１電流状態を示している。図３の例では、活性化信号ＡＣＴ２，ＡＣＴ３はそれを受容可能な超伝導ラッチ５６，５８に供給されている。一例として、活性化信号ＡＣＴ２，ＡＣＴ３は、アイドル状態（例えば、図２の例）または第２電流状態（例えば、図４の例）にされている超伝導双方向電流ドライバ５０に供給され得る。したがって、活性化信号ＡＣＴ２，ＡＣＴ３の受信に応答して、超伝導ラッチ５６，５８は電圧状態（図３の例ではハッチングで示されている）に切り替わり、それによって入力電流ＩＳ（例えば、アイドル状態の電流ＩＬ１の部分、または第２電流状態からの電流ＩＬ）の伝導を停止する。その結果、図１００は、入力電流ＩＳにほぼ等しい振幅を有し得る負荷電流ＩＬがインダクタ６２を流れることを示している。一例として、負荷電流ＩＬは、非活性の超伝導ラッチ５４，５６，５８および／または６０と、インダクタ６２とを介した電流経路の総インダクタンスに依存し得る。したがって、負荷インダクタ６２は、例えば、電流源１４が磁束ポンプとして構成されていることに基づいて、または超伝導双方向電流ドライバ５０が誘導シャントを含んでいた場合などには、非活性のラッチを流れる負荷電流ＩＬが、アイドル状態にて超伝導ラッチ５４，５６，５８，６０を流れる電流の振幅に実質的に等しいままとなるように構成され得る。
特に、図３の例では、負荷電流ＩＬは、ノード５２から（例えば、電流源１４から）、非活性の（例えば、超伝導となっている）超伝導ラッチ５４を通過し、インダクタ６２を第１方向に通過し、さらには非活性の超伝導ラッチ６０を通過して、低電圧レールへと流れるものとして示されている。このため、図３の例では、超伝導ラッチ５４，６０は、第１方向にインダクタ６２を通過する負荷電流ＩＬの流れを促進するので「第１方向」超伝導ラッチと呼ばれる。ある期間が経過した後、超伝導ラッチ５６，５８は、電圧状態から非活性（例えば、超伝導）状態に戻る。しかしながら、超伝導ラッチ５４，６０の超伝導（例えば、ゼロ抵抗）状態に基づいて、実質的にすべての負荷電流ＩＬが、超伝導ラッチ５４，６０とインダクタ６２に第１電流状態（例えば、保持状態）で第１方向に流れ続け得る。第１電流状態または保持状態では、電流ＩＬは、インダクタ６２に対してΦの磁束を維持することができ、超伝導双方向電流ドライバ５０の超伝導構成によって無限に流れ続け得る。
図４は、超伝導双方向電流ドライバ５０における電流方向の別の例示的な図１５０を示している。この図１５０は、図２および図３の例における超伝導双方向電流ドライバ５０に対応する。したがって、図２および図３の例として提供される図４の例の説明では同様の参照番号を使用し、図４の例における以下の説明では、図１〜図３の例を参照する。
図１５０は、インダクタ６２に流れる入力電流ＩＳの第２電流状態を示している。図４の例では、活性化信号ＡＣＴ１，ＡＣＴ４はそれを受容可能な超伝導ラッチ５４，６０に供給されている。一例として、活性化信号ＡＣＴ１，ＡＣＴ４は、アイドル状態（例えば、図２の例）または第１電流状態（例えば、図３の例）にされている超伝導双方向電流ドライバ５０に供給され得る。したがって、活性化信号ＡＣＴ１，ＡＣＴ４の受信に応じて、超伝導ラッチ５４，６０は電圧状態（図４の例ではハッチングで示されている）に切り替わり、それによって入力電流ＩＳ（例えば、アイドル状態の電流ＩＬ１の部分、または第１電流状態からの電流ＩＬ）の伝導を停止する。その結果、図１５０は、入力電流ＩＳにほぼ等しい振幅であって、図３の例の負荷電流ＩＬに対して負の振幅を有し得る負荷電流ＩＬがインダクタ６２に流れることを示している。
特に、図４の例では、負荷電流ＩＬは、ノード５２から（例えば、電流源１４から）、非活性の（例えば、超伝導となっている）超伝導ラッチ５６を通過し、インダクタ６２を第１方向とは反対の第２方向に通過し、さらには非活性の超伝導ラッチ５８を通過して、低電圧レールへと流れるものとして示されている。このため、図４の例では、超伝導ラッチ５６，５８は、第２方向にインダクタ６２を通過する負荷電流ＩＬの流れを促進するので「第２方向」超伝導ラッチと呼ばれる。ある期間が経過した後、超伝導ラッチ５４，６０は、電圧状態から非活性（例えば、超伝導）状態に戻る。しかしながら、超伝導ラッチ５６，５８の超伝導（例えば、抵抗ゼロ）状態に基づいて、実質的にすべての負荷電流ＩＬが、超伝導ラッチ５６，５８とインダクタ６２に第２電流状態（例えば、保持状態）で第２方向に流れ続け得る。第２電流状態または保持状態では、電流ＩＬは、インダクタ６２に対して−Φの磁束を維持することができ、超伝導双方向電流ドライバ５０の超伝導構成によって無限に流れ続け得る。
図５は、超伝導双方向電流ドライバ２００の別の例を示している。この超伝導双方向電流ドライバ２００は、図１の例における超伝導双方向電流ドライバ１６に対応し得る。したがって、図５の例における以下の説明では、図１の例を参照する。
図５の例では、超伝導双方向電流ドライバ２００は、ノード２０２と、グランドとして示される低電圧レールとの間に配置されたＨブリッジ回路として示されている。入力電流ＩＳは、例えば電流源１４からノード２０２に供給される。超伝導双方向電流ドライバ２００は、第１超伝導ラッチ２０４、第２超伝導ラッチ２０６、第３超伝導ラッチ２０８、および第４超伝導ラッチ２１０を含み、これらは、インダクタ２１２として示される双方向電流負荷に対してＨブリッジ構成で配置されている。図５の例では、超伝導ラッチ２０４は、対応する活性化信号ＡＣＴ１によって活性化されるものとして示されており、超伝導ラッチ２０６は、対応する活性化信号ＡＣＴ２によって活性化されるものとして示されており、超伝導ラッチ２０８は、対応する活性化信号ＡＣＴ３によって活性化されるものとして示されており、超伝導ラッチ２１０は、対応する活性化信号ＡＣＴ４によって活性化されるものとして示されている。一例として、活性化信号ＡＣＴ１，ＡＣＴ２，ＡＣＴ３，ＡＣＴ４は、活性化コントローラ２０によって供給される。例えば、超伝導ラッチ２０４，２０６，２０８，２１０は、対応する活性化信号ＡＣＴ１，ＡＣＴ２，ＡＣＴ３，ＡＣＴ４に応答して電圧状態に切り替わるように構成される磁束量子デバイス（例えば、ＳＱＵＩＤ）として構成され、上述したように、所定の期間が終了すると、電圧状態から超伝導状態に復帰し得る。
このため、超伝導双方向電流ドライバ２００は、図２〜図４の例における超伝導双方向電流ドライバ５０と同様に構成され得る。したがって、超伝導双方向電流ドライバ２００は、図２〜図４の例においてそれぞれ上述したものと同様に、アイドル状態から第１電流状態および第２電流状態の一方に切り替えられ得る。しかしながら、図５の例では、超伝導双方向電流ドライバ２００は、インダクタ２１２に直列に配置されたリセット超伝導ラッチ２１４も含む。なお、このリセット超伝導ラッチ２１４は、インダクタ２１２と超伝導ラッチ２０６，２１０との間に配置されているが、これに代えて、インダクタ２１２と超伝導ラッチ２０４，２０８との間に配置できることが理解され得る。リセット超伝導ラッチ２１４は、図１の例における活性化コントローラ２０などからの活性化信号ＡＣＴＲを受信し、超伝導双方向電流ドライバ２００をリセットして第１電流状態および第２電流状態のうちの一方からアイドル状態に復帰させるように構成されている。
一例として、非活性状態において、リセット超伝導ラッチ２１４は、第１または第２電流状態のいずれかの負荷電流ＩＬのゼロ抵抗電流経路を提供するべく超伝導の状態となっている。リセット超伝導ラッチ２１４は、活性化信号ＡＣＴＲの受信に応答して、電圧状態に切り替わり、インダクタ２１２を介した負荷電流ＩＬの電流経路における電流の流れを止める（例えば、抵抗をもたらす）ように構成され得る。したがって、超伝導双方向電流ドライバ２００の平衡配置に基づいて、負荷電流ＩＬは、インダクタ２１２とリセット超伝導ラッチ２１４とを介した電流経路から迂回され、入力電流ＩＳは入力ノード２０２で分割されるものとなる。結果として、入力電流ＩＳは、超伝導ラッチ２０４，２０８の電流経路と、超伝導ラッチ２０６，２１０の電流経路とにそれぞれ電流ＩＬ１として実質的に等しく流れる。したがって、超伝導双方向電流ドライバ２００は、第１電流状態および第２電流状態のうちの一方からアイドル状態に設定される。
図６は、超伝導双方向電流ドライバ２５０のさらなる例を示している。超伝導双方向電流ドライバ２５０は、図１の例における超伝導双方向電流ドライバ１６に対応し得る。したがって、図６の例における以下の説明では、図１の例を参照する。
図６の例では、超伝導双方向電流ドライバ２５０は、ノード２５２と、グランドとして示される低電圧レールとの間に配置されたＨブリッジ回路として示されている。入力電流ＩＳは、例えば電流源１４からノード２５２に供給される。超伝導双方向電流ドライバ２５０は、第１超伝導ラッチ２５４、第２超伝導ラッチ２５６、第３超伝導ラッチ２５８、および第４超伝導ラッチ２６０を含み、これらは、インダクタ２６２として示される双方向電流負荷に対してＨブリッジ構成で配置されている。図６の例では、超伝導ラッチ２５４は、対応する活性化信号ＡＣＴ１によって活性化されるものとして示されており、超伝導ラッチ２５６は、対応する活性化信号ＡＣＴ２によって活性化されるものとして示されており、超伝導ラッチ２５８は、対応する活性化信号ＡＣＴ３によって活性化されるものとして示されており、超伝導ラッチ２６０は、対応する活性化信号ＡＣＴ４によって活性化されるものとして示されている。一例として、活性化信号ＡＣＴ１，ＡＣＴ２，ＡＣＴ３，ＡＣＴ４は、活性化コントローラ２０によって供給される。例えば、超伝導ラッチ２５４，２５６，２５８，２６０は、対応する活性化信号ＡＣＴ１，ＡＣＴ２，ＡＣＴ３，ＡＣＴ４に応答して電圧状態に切り替わるように構成される磁束量子デバイス（例えば、ＳＱＵＩＤ）として構成され、上述したように、所定の期間が終了すると、電圧状態から超伝導状態に復帰し得る。
このため、超伝導双方向電流ドライバ２５０は、図２〜図４の例における超伝導双方向電流ドライバ５０と同様に構成され得る。したがって、超伝導双方向電流ドライバ２５０は、図２〜図４の例においてそれぞれ上述したものと同様に、アイドル状態から第１電流状態および第２電流状態の一方に切り替えられ得る。また、超伝導双方向電流ドライバ２５０はさらに、入力ノード２５２と低電圧レールとを相互接続するシャント電流経路２６４を含む。図６の例では、シャント電流経路２６４は、入力ノード２５２と低電圧レールとの間に直列に配置されたインダクタＬＳおよび抵抗器ＲＳを含む。シャント電流経路２６４は、少なくとも超伝導ラッチ２５４と超伝導ラッチ２５６の同時活性化に応答して入力電流ＩＳの電流経路を提供するように構成されている。一例として、シャント電流経路２６４がない場合、競合状態または他のタイミングエラーなどに基づく超伝導ラッチ２５４，２５６または超伝導ラッチ２５８，２６０の同時活性化が起きると、入力電流ＩＳが超伝導ラッチ２５４，２５６を電圧状態にラッチするものとなる。その結果、超伝導ラッチ２５４，２５６が無限に電圧状態のままとなり、超伝導双方向電流ドライバ２５０の動作不能をもたらすものとなり得る。したがって、シャント電流経路２６４は、低電圧レールへの入力電流ＩＳの回避経路を提供して、障害回復機能として超伝導ラッチ２５４，２５６が超伝導状態に復帰できるようにする。なお、図５の例でも、シャント電流経路２６４を超伝導双方向電流ドライバ２００に同様に含めることができることが理解され得る。
図７は、超伝導双方向電流ドライバ３００のさらに別の例を示している。超伝導双方向電流ドライバ３００は、図１の例における超伝導双方向電流ドライバ１６に対応し得る。したがって、図７の例における以下の説明では、図１の例を参照する。
図７の例では、超伝導双方向電流ドライバ３００は、ノード３０２と、グランドとして示される低電圧レールとの間に配置されたＨブリッジ回路として示されている。入力電流ＩＳは、例えば電流源１４からノード３０２に供給される。超伝導双方向電流ドライバ３００は、第１超伝導ラッチ３０４、第２超伝導ラッチ３０６、第３超伝導ラッチ３０８、および第４超伝導ラッチ３１０を含み、これらは、インダクタ３１２として示される双方向電流負荷に対してＨブリッジ構成で配置されている。例えば、超伝導ラッチ３０４，３０６，３０８，３１０は、上述したものと同様に、磁束量子デバイス（例えば、ＳＱＵＩＤ）として構成されている。また、超伝導双方向電流ドライバ３００は、図５および図６の例において上述したものと同様に、リセット超伝導ラッチおよび／またはシャント電流経路を含み得る。このため、超伝導双方向電流ドライバ３００は、図２〜図４の例における超伝導双方向電流ドライバ５０と同様に構成され得る。
図７の例では、超伝導ラッチ３０４は、インダクタ３１２の第１端に対応するノード３１４に結合されるものとして示されており、超伝導ラッチ３０６は、インダクタ３１２の第２端に対応するノード３１６に結合されるものとして示されている。また、各超伝導ラッチ３０４，３０６は、対応する抵抗器Ｒ１，Ｒ２を介した低電圧レール（例えば、グランド）への抵抗経路を含む。各抵抗器Ｒ１，Ｒ２を介した抵抗経路は、超伝導ラッチ３０６，３０８がペアとして活性化され、同様に超伝導ラッチ３０４，３１０がペアとして活性化されることを保証するために高い抵抗値を有し得る。超伝導ラッチ３０８は、対応する活性化信号ＡＣＴ３によって活性化されるものとして示されており、超伝導ラッチ３１０は、対応する活性化信号ＡＣＴ４によって活性化されるものとして示されている。一例として、活性化信号ＡＣＴ３，ＡＣＴ４は、活性化コントローラ２０によって供給される。
上述したものと同様に、超伝導ラッチ３０８，３１０は、対応する活性化信号ＡＣＴ３，ＡＣＴ４に応答して電圧状態に切り替わるように構成されている。しかしながら、図７の例では、超伝導ラッチ３０８が活性化信号ＡＣＴ３によって電圧状態に切り替えられることに応答して、超伝導ラッチ３０６が同様に、ノード３１６に対する超伝導ラッチ３０６の導電性結合によって電圧状態に切り替えられる。特に、超伝導ラッチ３０８の電圧状態では、超伝導ラッチ３０６を活性化するべく超伝導ラッチ３０６に十分な刺激を与えるのに十分とされ得る電圧がノード３１６に供給され得る。したがって、ノード３１６は、超伝導ラッチ３０８の活性化に応答して、活性化信号ＡＣＴ２と同様な活性化信号として振る舞う。同様に、超伝導ラッチ３１０が活性化信号ＡＣＴ４によって電圧状態に切り替えられることに応答して、超伝導ラッチ３０４が同様に、ノード３１４に対する超伝導ラッチ３０４の導電性結合によって電圧状態に同様に切り替えられる。特に、超伝導ラッチ３１０の電圧状態では、超伝導ラッチ３０４を活性化するべく超伝導ラッチ３０４に十分な刺激を与えるのに十分とされ得る電圧がノード３１４に供給される。したがって、ノード３１４は、超伝導ラッチ３１０の活性化に応答して、活性化信号ＡＣＴ１と同様な活性化信号として振る舞う。
結果として、超伝導双方向電流ドライバ３００は、超伝導ラッチ３０４，３０６，３０８，３１０の活性化に関して生じ得るタイミング問題を低減するように構成され得る。例えば、超伝導ラッチ３０４，３０６，３０８，３１０の互いの入力の位置に依存して、および／または活性化信号ＡＣＴ１，ＡＣＴ２，ＡＣＴ３，ＡＣＴ４の生成に関連するタイミングに依存して、超伝導ラッチ３０４，３１０の相補なペアや、超伝導ラッチ３０６，３０８の相補なペアが、同時にではなく、順番に活性化されることにより、インダクタ３１２を流れる負荷電流ＩＬの方向を制御する上で問題が生じる場合がある。このため、相互に排他的に活性化される活性化信号ＡＣＴ３，ＡＣＴ４のペアのみを実装し、ノード３１４，３１６を超伝導ラッチ３０４，３０６のそれぞれの活性化信号として実装することによって、超伝導ラッチ３０４，３１０の相補なペアおよび超伝導ラッチ３０６，３０８の相補なペアの同時活性化が保証され得るものとなる。その結果、超伝導ラッチ３０４，３１０の相補なペアおよび超伝導ラッチ３０６，３０８の相補なペアの活性化に関連するタイミングの問題を低減することができる。
図８は、超伝導双方向電流ドライバ３５０のさらに別の例を示している。超伝導双方向電流ドライバ３５０は、図１の例における超伝導双方向電流ドライバ１６に対応し得る。したがって、図８の例における以下の説明では、図１の例を参照する。
図８の例では、超伝導双方向電流ドライバ３５０は、ノード３５２と、グランドとして示される低電圧レールとの間に配置されたＡブリッジ回路として示されている。入力電流ＩＳは、例えば電流源１４からノード３５２に供給される。超伝導双方向電流ドライバ３５０は、第１超伝導ラッチ３５４および第２超伝導ラッチ３５６を含み、これらは、インダクタ３５８として示される双方向電流負荷に結合されている。例えば、超伝導ラッチ３５４，３５６は、上述したものと同様に、磁束量子デバイス（例えば、ＳＱＵＩＤ）として構成されている。また、超伝導双方向電流ドライバ３５０は、入力ノード３５２と第１超伝導ラッチ３５４とを相互接続する第１インダクタＬ１と、入力ノード３５２と第２超伝導ラッチ３５６とを相互接続する第２インダクタＬ２とを含む。一例として、インダクタＬ１，Ｌ２は、インダクタ３５８よりも非常に大きな（例えば、少なくとも一桁大きい）インダクタンス値を有し得る。したがって、インダクタＬ１，Ｌ２と超伝導ラッチ３５４，３５６は、インダクタ３５８に対してＡブリッジ構成を形成する。また、超伝導双方向電流ドライバ３５０は、図５および図６の例において上述したものと同様に、リセット超伝導ラッチおよび／またはシャント電流経路を含み得る。
図８の例では、入力電流ＩＳは、図２の例において説明したものと同様に、入力電流ＩＳの振幅の半分に対応する電流ＩＬ１がそれぞれインダクタＬ１，Ｌ２に流れるように分割されるものとして示されている。したがって、アイドル状態では、電流ＩＬ１は、超伝導双方向電流ドライバ３５０の平衡化された超伝導配置に基づいて、上述したものと同様に、インダクタ３５８ではなく超伝導ラッチ３５４，３５６に流れるものとなる。しかしながら、活性化信号ＡＣＴ１による超伝導ラッチ３５４の活性化に応答して、インダクタＬ１を流れる電流ＩＬ１は、超伝導ラッチ３５４に流れることから迂回され、インダクタ３５８に第１方向に、すなわち第１電流状態で流れるようになる。しかしながら、インダクタＬ１，Ｌ２がインダクタ３５８に対して大きなインダクタンスであることに基づいて、インダクタＬ２を流れる電流ＩＬ１は、超伝導ラッチ３５４の活性化後もインダクタＬ２に流れ続け、インダクタ３５８を流れる電流ＩＬ１と結合して、全負荷電流ＩＬが超伝導ラッチ３５６を介して第１電流状態で低電圧レールに流れるようになる。このため、第１電流状態において、超伝導双方向電流ドライバ３５０は、インダクタ３５８に負荷電流ＩＬ１を供給するが、これは、電流源ＩＳの振幅が等しくかつ双方向電流ドライバ３５０の誘導性負荷が与えられた場合には、図２〜図７のそれぞれの例における超伝導双方向電流ドライバ５０，２００，２５０，３００にて示された誘導性負荷に流れる負荷電流ＩＬの振幅の約半分となり得る。
同様に、活性化信号ＡＣＴ２による超伝導ラッチ３５６の活性化に応答して、インダクタＬ２を流れる電流ＩＬ１（または全負荷電流ＩＬ）は、超伝導ラッチ３５６に流れることから迂回される。したがって、上述と同様に、インダクタＬ１，Ｌ２がインダクタ３５８に対して大きなインダクタンスであることに基づいて、インダクタＬ１を流れる電流ＩＬ１はインダクタ３５８に流れなくなり、代わりに、超伝導ラッチ３５４に流れ続ける。一方、インダクタＬ２を流れる電流ＩＬ１は超伝導ラッチ３５６に流れなくなり、インダクタ３５８に第２電流状態で第２方向に流れ始める。インダクタＬ１を流れる電流ＩＬ１は、インダクタ３５８を第２方向に流れる電流ＩＬ１と結合し、これにより、全負荷電流ＩＬが超伝導ラッチ３５４を介して第２電流状態で低電圧レールに流れるようになる。
このため、超伝導双方向電流ドライバ３５０は、図２〜図７のそれぞれの例における超伝導双方向電流ドライバ５０，２００，２５０，３００と実質的に同様に動作するが、インダクタ３５８を流れる負荷電流の振幅は約半分となる。しかしながら、超伝導双方向電流ドライバ３５０は、よりコンパクトで単純な方法で製造することができ、２つの活性化信号ＡＣＴ１，ＡＣＴ２のみを使用してより単純な方法で制御することが可能となる。
図９は、超伝導双方向メモリ書き込み電流ドライバシステム４００の例を示している。超伝導双方向メモリ書き込み電流ドライバシステム４００は、ジョセフソン磁気ランダムアクセスメモリ（ＪＭＲＡＭ）などのメモリシステムにおける書き込み動作を制御するシステムに対応し得るものであるが、これは、誘導性負荷として構成され図９の例では双方向書き込み線４０２として示される双方向電流負荷を介した双方向電流の流れに基づいてバイナリ論理状態を書き込むために双方向電流を必要とする。一例として、双方向書き込み線４０２は、メモリアレイの列に関連付けられたビット書き込み線、またはメモリアレイの行に関連付けられたワード書き込み線に対応し得る。
超伝導双方向電流ドライバシステム４００は、電流源（例えば、磁束シャトルループなどの図１の例における電流源１４）などから入力電流ＩＳを受け取り、この入力電流ＩＳを第１方向と第２方向のうちの一方において双方向書き込み線４０２に書き込み電流ＩＷとして供給するように構成された超伝導双方向電流ドライバ４０４を含む。図９の例では、超伝導双方向電流ドライバ４０４は、双方向書き込み線４０２を流れる書き込み電流ＩＷの方向を制御するために選択的に活性化される複数の超伝導ラッチ４０６を含む。これらの超伝導ラッチ４０６は、例えば活性化コントローラ２０から供給される対応する活性化信号ＡＣＴによって活性化される。活性化信号ＡＣＴは、双方向書き込み線４０２を流れる書き込み電流ＩＷの所望の方向に対応する超伝導ラッチ４０６を活性化し得る。一例として、活性化信号ＡＣＴは、単一磁束量子（ＳＦＱ）パルスまたは相互量子論理（ＲＱＬ）パルスとして供給され得る。超伝導双方向電流ドライバ４０４は、図２〜図８のそれぞれの例における超伝導双方向電流ドライバ５０，２００，２５０，３００，３５０のいずれかに対応し得る。
図９の例では、双方向書き込み線４０２は、点線４１０で示されるように、メモリセル４０８に誘導的に結合される。一例として、メモリセル４０８は、それぞれのメモリアレイの所与の行または列に関連付けられたメモリセルのセットに対応し得る。誘導結合４１０は、メモリセル４０８の１つ以上についてそのヒステリシスメモリ状態を設定する（例えば、双方向書き込み線４０２に関連付けられた行または列と交差する行または列に供給される別の（例えば、単方向の）書き込み電流に基づいて）などのために、双方向書き込み線４０２を流れる書き込み電流ＩＷによる、メモリセル４０８に対する磁場の誘起をもたらす。したがって、双方向書き込み線４０２を流れる書き込み電流ＩＷの方向は、メモリセル４０８に対して誘起される磁場の方向を決定し得る。したがって、超伝導双方向メモリ書き込み電流ドライバシステム４００は、双方向書き込み線４０２に双方向書き込み電流ＩＷを供給することに基づいて、メモリアレイの所与の行または列の書き込み動作を制御することができる。
上述した構造的および機能的な特徴を考慮して、本開示の種々の態様による方法は、図１０を参照することでより理解され得る。なお、説明を簡潔にするために、図１０の方法は順に実行されるものとして図示され記載されているが、本開示は図示された順序によって限定されるものではなく、本開示にしたがって、いくつかの態様は本開示において図示され記載された順序とは異なる順序でおよび／または他の態様と同時に生じ得ることが理解される。さらに、本開示の一態様による方法を実施するために、例示されているすべての特徴が必要とされるわけではない。
図１０は、第１方向（例えば、図５０における第１電流状態）または第２方向（例えば、図１００における第２電流状態）において双方向電流負荷（例えば、双方向電流負荷１２）に超伝導電流（例えば、負荷電流ＩＬまたは負荷電流ＩＬ１）を供給する方法４５０の例を示す。４５２において、入力電流（例えば、入力電流ＩＳ）が電流源（例えば、電流源１４）により生成される。４５４において、第１活性化信号（例えば、複数の活性化信号ＡＣＴのうちの１つ）が、対応する第１方向超伝導ラッチ（例えば、複数の超伝導ラッチ１８のうちの１つ）に供給され、その第１方向超伝導ラッチが活性化されることにより、第２方向超伝導ラッチ（例えば、複数の超伝導ラッチ１８のうちの１つ）を通過するとともに双方向電流負荷を第２方向に通過する電流源からの入力電流の電流経路が提供される。４５６において、第２活性化信号（例えば、複数の活性化信号ＡＣＴのうちの１つ）が、対応する第２方向超伝導ラッチ（例えば、複数の超伝導ラッチ１８のうちの１つ）に供給されてその第２方向超伝導ラッチが活性化されることにより、第１方向超伝導ラッチ（例えば、複数の超伝導ラッチ１８のうちの１つ）を通過するとともに双方向電流負荷を第１方向に通過する電流源からの入力電流の電流経路が提供される。
以上の説明は本発明の例である。当然のことながら、本発明を説明する目的のために構成要素または方法の考えられるあらゆる組み合わせを説明することは不可能であるが、当業者は、本発明のさらなる多くの組み合わせおよび置換が可能であることを認識し得る。したがって、本発明は、添付の特許請求の範囲内に含まれるすべてのそのような代替形態、変更形態、および変形形態を包含することが意図されている。さらに、開示または請求項が「１つの〜」、「第１の〜」、または「別の〜」という要素を列挙するかまたはそれらの同等物を列挙する場合、１つまたは２つ以上のそのような要素を含むと解釈されるべきであり、２つ以上のそのような要素を必須とするものでも、２つ以上のそのような要素を除外するものでもない。本明細書で使用される「含む」という用語は、含むがそれに限定されないことを意味する。「に基づく」という用語は、少なくとも部分的に基づくことを意味する。
以上の説明は本発明の例である。当然のことながら、本発明を説明する目的のために構成要素または方法の考えられるあらゆる組み合わせを説明することは不可能であるが、当業者は、本発明のさらなる多くの組み合わせおよび置換が可能であることを認識し得る。したがって、本発明は、添付の特許請求の範囲内に含まれるすべてのそのような代替形態、変更形態、および変形形態を包含することが意図されている。さらに、開示または請求項が「１つの〜」、「第１の〜」、または「別の〜」という要素を列挙するかまたはそれらの同等物を列挙する場合、１つまたは２つ以上のそのような要素を含むと解釈されるべきであり、２つ以上のそのような要素を必須とするものでも、２つ以上のそのような要素を除外するものでもない。本明細書で使用される「含む」という用語は、含むがそれに限定されないことを意味する。「に基づく」という用語は、少なくとも部分的に基づくことを意味する。
本開示に含まれる技術的思想を以下に記載する。
（付記１）
超伝導双方向電流ドライバであって、
第１活性化信号に応答して活性化される第１方向超伝導ラッチと、
第２活性化信号に応答して活性化される第２方向超伝導ラッチと、を備え、
前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに双方向電流負荷を第１方向に通過する入力電流の第１電流経路を提供するために活性化され、
前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記双方向電流負荷を前記第１方向とは反対の第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される、超伝導双方向電流ドライバ。
（付記２）
前記第１方向超伝導ラッチおよび前記第２方向超伝導ラッチはそれぞれ、活性化コントローラから供給される対応する第１活性化信号および第２活性化信号に応答して活性化され少なくとも１つのジョセフソン接合のトリガに応答して前記第１方向超伝導ラッチまたは前記第２方向超伝導ラッチを電圧状態に設定するように構成された磁束量子デバイスとして構成されている、付記１に記載の超伝導双方向電流ドライバ。
（付記３）
前記超伝導双方向電流ドライバはＨブリッジ回路として構成され、前記第１方向超伝導ラッチは、電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含み、前記第２方向超伝導ラッチは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む、付記１に記載の超伝導双方向電流ドライバ。
（付記４）
前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとを結合するノードと、前記双方向電流負荷とを相互接続するリセットラッチをさらに備え、前記リセットラッチは、前記入力電流が前記双方向電流負荷に供給される電流状態から、前記双方向電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化される、付記３に記載の超伝導双方向電流ドライバ。
（付記５）
前記電流源と前記低電圧レールとを相互接続するシャント電流経路をさらに備え、前記シャント電流経路は、少なくとも前記所与の第１および第２方向超伝導ラッチの同時活性化に応答して前記入力電流の電流経路を提供するように構成されている、付記３に記載の超伝導双方向電流ドライバ。
（付記６）
前記双方向電流負荷の前記第１端は、前記所与の第２方向超伝導ラッチに対する活性化入力として結合されるとともに、前記双方向電流負荷の前記第２端は、前記所与の第１方向超伝導ラッチに対する活性化入力として結合され、前記所与の第１方向超伝導ラッチは、活性化コントローラから供給される第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化される、付記３に記載の超伝導双方向電流ドライバ。
（付記７）
前記超伝導双方向電流ドライバはＡブリッジ回路として構成され、前記第１方向超伝導ラッチは、前記双方向電流負荷の第１端と低電圧レールとの間に結合され、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合され、前記超伝導双方向電流ドライバはさらに、
電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
を備える、付記１に記載の超伝導双方向電流ドライバ。
（付記８）
前記電流源は、ストレージインダクタにおいて前記入力電流を生じさせるように構成された磁束シャトルループ電流源として構成され、前記ストレージインダクタは、前記超伝導双方向電流ドライバに前記入力電流を供給するように構成されている、付記１に記載の超伝導双方向電流ドライバ。
（付記９）
付記１に記載の超伝導双方向電流ドライバを備えたメモリ書き込みドライバであって、前記双方向電流負荷は、メモリアレイの行と列のうちの少なくとも一方に誘導的に結合される双方向誘導電流負荷として構成されており、前記双方向誘導電流負荷は、前記入力電流が前記双方向誘導電流負荷に第１方向に供給されることに基づいて前記第１方向に書き込み電流を供給して第１メモリ状態を書き込むとともに、前記入力電流が前記第１方向とは反対の第２方向に前記双方向誘導電流負荷に供給されることに基づいて前記第２方向に前記書き込み電流を書き込み線に供給して第２メモリ状態を書き込むように構成されている、メモリ書き込みドライバ。
（付記１０）
双方向電流負荷に第１方向または第２方向に超伝導電流を供給するための方法であって、
電流源によって入力電流を生成すること、
第１活性化信号を対応する第１方向超伝導ラッチに供給して当該第１方向超伝導ラッチを活性化することにより、第２方向超伝導ラッチを通過し前記双方向電流負荷を前記第２方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
第２活性化信号を対応する第２方向超伝導ラッチに供給して当該第２方向超伝導ラッチを活性化することにより、前記第１方向超伝導ラッチを通過し前記双方向電流負荷を前記第１方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
を備える方法。
（付記１１）
前記第１活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第１方向超伝導ラッチに前記第１活性化信号を供給して当該第１方向超伝導ラッチを電圧状態に設定することを含み、前記第２活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第２方向超伝導ラッチに前記第２活性化信号を供給して当該第２方向超伝導ラッチを前記電圧状態に設定することを含む、付記１０に記載の方法。
（付記１２）
前記第１活性化信号を供給することは、前記電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチを活性化することを含み、前記第２活性化信号を供給することは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第２方向超伝導ラッチを活性化することを含む、付記１０に記載の方法。
（付記１３）
前記別の第１方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第２端の導電性結合に基づいて、前記所与の第１方向超伝導ラッチを活性化することに応答して前記別の第１方向超伝導ラッチを活性化することを含み、前記別の第２方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第１端の導電性結合に基づいて、前記所与の第２方向超伝導ラッチを活性化することに応答して前記別の第２方向超伝導ラッチを活性化することを含む、付記１２に記載の方法。
（付記１４）
前記双方向電流負荷に結合されたリセットラッチに第３活性化信号を供給して前記リセットラッチを活性化することにより、前記双方向電流負荷への前記入力電流の流れを停止させることをさらに備える付記１０に記載の方法。
（付記１５）
前記第１活性化信号を供給することは、前記双方向電流負荷の第１端と低電圧レールとの間に結合された第１方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第１端とを相互接続する第１インダクタを通過し、前記双方向電流負荷を前記第２方向に通過し、さらに前記第２方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含み、
前記第２活性化信号を供給することは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合された第２方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第２端とを相互接続する第２インダクタを通過し、前記双方向電流負荷を前記第１方向に通過し、さらに前記第１方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含む、付記１０に記載の方法。
（付記１６）
超伝導双方向メモリ書き込み電流ドライバであって、
入力電流を生成するように構成された電流源と、
メモリアレイの行と列のうちの少なくとも一方に関連付けられた書き込み線であって、前記入力電流が前記書き込み線に第１方向に供給されることに基づいて、前記行と列のうちの少なくとも一方の少なくとも１つのメモリセルの第１メモリ状態を書き込み、前記入力電流が前記第１方向とは反対の第２方向に前記書き込み線に供給されることに基づいて、前記行と列のうちの少なくとも一方の少なくとも１つのメモリセルの第２メモリ状態を書き込むように構成された前記書き込み線と、
超伝導双方向電流ドライバと、を備え、前記超伝導双方向電流ドライバは、
第１活性化信号に応答して活性化される第１方向超伝導ラッチと、
第２活性化信号に応答して活性化される第２方向超伝導ラッチと、を含み、
前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに前記書き込み線を前記第１方向に通過する前記入力電流の第１電流経路を提供するために活性化され、
前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記書き込み線を前記第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される、超伝導双方向メモリ書き込み電流ドライバ。
（付記１７）
前記超伝導双方向電流ドライバはＨブリッジ回路として構成され、前記第１方向超伝導ラッチは、前記電流源と双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含み、前記第２方向超伝導ラッチは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む、付記１６に記載の超伝導双方向メモリ書き込み電流ドライバ。
（付記１８）
前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとを結合するノードと、前記双方向誘導電流負荷とを相互接続するリセットラッチをさらに備え、前記リセットラッチは、前記入力電流が前記双方向誘導電流負荷に供給される電流状態から、前記双方向誘導電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化される、付記１７に記載の超伝導双方向メモリ書き込み電流ドライバ。
（付記１９）
前記双方向電流負荷の前記第１端は、前記所与の第２方向超伝導ラッチに対する活性化入力として結合されるとともに、前記双方向電流負荷の前記第２端は、前記所与の第１方向超伝導ラッチに対する活性化入力として結合され、前記所与の第１方向超伝導ラッチは、活性化コントローラから供給される第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化される、付記１７に記載の超伝導双方向メモリ書き込み電流ドライバ。
（付記２０）
前記超伝導双方向電流ドライバはＡブリッジ回路として構成され、前記第１方向超伝導ラッチは、双方向電流負荷の第１端と低電圧レールとの間に結合された第１方向超伝導ラッチを含み、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合された第２方向超伝導ラッチを含み、前記超伝導双方向電流ドライバはさらに、
前記電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
を含む、付記１６に記載の超伝導双方向メモリ書き込み電流ドライバ。

Claims (20)

  1. 超伝導双方向電流ドライバであって、
    第１活性化信号に応答して活性化される第１方向超伝導ラッチと、
    第２活性化信号に応答して活性化される第２方向超伝導ラッチと、を備え、
    前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに双方向電流負荷を第１方向に通過する入力電流の第１電流経路を提供するために活性化され、
    前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記双方向電流負荷を前記第１方向とは反対の第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される、超伝導双方向電流ドライバ。
  2. 前記第１方向超伝導ラッチおよび前記第２方向超伝導ラッチはそれぞれ、活性化コントローラから供給される対応する第１活性化信号および第２活性化信号に応答して活性化され少なくとも１つのジョセフソン接合のトリガに応答して前記第１方向超伝導ラッチまたは前記第２方向超伝導ラッチを電圧状態に設定するように構成された磁束量子デバイスとして構成されている、請求項１に記載の超伝導双方向電流ドライバ。
  3. 前記超伝導双方向電流ドライバはＨブリッジ回路として構成され、前記第１方向超伝導ラッチは、電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含み、前記第２方向超伝導ラッチは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む、請求項１に記載の超伝導双方向電流ドライバ。
  4. 前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとを結合するノードと、前記双方向電流負荷とを相互接続するリセットラッチをさらに備え、前記リセットラッチは、前記入力電流が前記双方向電流負荷に供給される電流状態から、前記双方向電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化される、請求項３に記載の超伝導双方向電流ドライバ。
  5. 前記電流源と前記低電圧レールとを相互接続するシャント電流経路をさらに備え、前記シャント電流経路は、少なくとも前記所与の第１および第２方向超伝導ラッチの同時活性化に応答して前記入力電流の電流経路を提供するように構成されている、請求項３に記載の超伝導双方向電流ドライバ。
  6. 前記双方向電流負荷の前記第１端は、前記所与の第２方向超伝導ラッチに対する活性化入力として結合されるとともに、前記双方向電流負荷の前記第２端は、前記所与の第１方向超伝導ラッチに対する活性化入力として結合され、前記所与の第１方向超伝導ラッチは、活性化コントローラから供給される第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化される、請求項３に記載の超伝導双方向電流ドライバ。
  7. 前記超伝導双方向電流ドライバはＡブリッジ回路として構成され、前記第１方向超伝導ラッチは、前記双方向電流負荷の第１端と低電圧レールとの間に結合され、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合され、前記超伝導双方向電流ドライバはさらに、
    電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
    前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
    を備える、請求項１に記載の超伝導双方向電流ドライバ。
  8. 前記電流源は、ストレージインダクタにおいて前記入力電流を生じさせるように構成された磁束シャトルループ電流源として構成され、前記ストレージインダクタは、前記超伝導双方向電流ドライバに前記入力電流を供給するように構成されている、請求項１に記載の超伝導双方向電流ドライバ。
  9. 請求項１に記載の超伝導双方向電流ドライバを備えたメモリ書き込みドライバであって、前記双方向電流負荷は、メモリアレイの行と列のうちの少なくとも一方に誘導的に結合される双方向誘導電流負荷として構成されており、前記双方向誘導電流負荷は、前記入力電流が前記双方向誘導電流負荷に第１方向に供給されることに基づいて前記第１方向に書き込み電流を供給して第１メモリ状態を書き込むとともに、前記入力電流が前記第１方向とは反対の第２方向に前記双方向誘導電流負荷に供給されることに基づいて前記第２方向に前記書き込み電流を書き込み線に供給して第２メモリ状態を書き込むように構成されている、メモリ書き込みドライバ。
  10. 双方向電流負荷に第１方向または第２方向に超伝導電流を供給するための方法であって、
    電流源によって入力電流を生成すること、
    第１活性化信号を対応する第１方向超伝導ラッチに供給して当該第１方向超伝導ラッチを活性化することにより、第２方向超伝導ラッチを通過し前記双方向電流負荷を前記第２方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
    第２活性化信号を対応する第２方向超伝導ラッチに供給して当該第２方向超伝導ラッチを活性化することにより、前記第１方向超伝導ラッチを通過し前記双方向電流負荷を前記第１方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
    を備える方法。
  11. 前記第１活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第１方向超伝導ラッチに前記第１活性化信号を供給して当該第１方向超伝導ラッチを電圧状態に設定することを含み、前記第２活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第２方向超伝導ラッチに前記第２活性化信号を供給して当該第２方向超伝導ラッチを前記電圧状態に設定することを含む、請求項１０に記載の方法。
  12. 前記第１活性化信号を供給することは、前記電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチを活性化することを含み、前記第２活性化信号を供給することは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第２方向超伝導ラッチを活性化することを含む、請求項１０に記載の方法。
  13. 前記別の第１方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第２端の導電性結合に基づいて、前記所与の第１方向超伝導ラッチを活性化することに応答して前記別の第１方向超伝導ラッチを活性化することを含み、前記別の第２方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第１端の導電性結合に基づいて、前記所与の第２方向超伝導ラッチを活性化することに応答して前記別の第２方向超伝導ラッチを活性化することを含む、請求項１２に記載の方法。
  14. 前記双方向電流負荷に結合されたリセットラッチに第３活性化信号を供給して前記リセットラッチを活性化することにより、前記双方向電流負荷への前記入力電流の流れを停止させることをさらに備える請求項１０に記載の方法。
  15. 前記第１活性化信号を供給することは、前記双方向電流負荷の第１端と低電圧レールとの間に結合された第１方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第１端とを相互接続する第１インダクタを通過し、前記双方向電流負荷を前記第２方向に通過し、さらに前記第２方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含み、
    前記第２活性化信号を供給することは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合された第２方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第２端とを相互接続する第２インダクタを通過し、前記双方向電流負荷を前記第１方向に通過し、さらに前記第１方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含む、請求項１０に記載の方法。
  16. 超伝導双方向メモリ書き込み電流ドライバであって、
    入力電流を生成するように構成された電流源と、
    メモリアレイの行と列のうちの少なくとも一方に関連付けられた書き込み線であって、前記入力電流が前記書き込み線に第１方向に供給されることに基づいて、前記行と列のうちの少なくとも一方の少なくとも１つのメモリセルの第１メモリ状態を書き込み、前記入力電流が前記第１方向とは反対の第２方向に前記書き込み線に供給されることに基づいて、前記行と列のうちの少なくとも一方の少なくとも１つのメモリセルの第２メモリ状態を書き込むように構成された前記書き込み線と、
    超伝導双方向電流ドライバと、を備え、前記超伝導双方向電流ドライバは、
    第１活性化信号に応答して活性化される第１方向超伝導ラッチと、
    第２活性化信号に応答して活性化される第２方向超伝導ラッチと、を含み、
    前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに前記書き込み線を前記第１方向に通過する前記入力電流の第１電流経路を提供するために活性化され、
    前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記書き込み線を前記第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される、超伝導双方向メモリ書き込み電流ドライバ。
  17. 前記超伝導双方向電流ドライバはＨブリッジ回路として構成され、前記第１方向超伝導ラッチは、前記電流源と双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含み、前記第２方向超伝導ラッチは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む、請求項１６に記載の超伝導双方向メモリ書き込み電流ドライバ。
  18. 前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとを結合するノードと、前記双方向誘導電流負荷とを相互接続するリセットラッチをさらに備え、前記リセットラッチは、前記入力電流が前記双方向誘導電流負荷に供給される電流状態から、前記双方向誘導電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化される、請求項１７に記載の超伝導双方向メモリ書き込み電流ドライバ。
  19. 前記双方向電流負荷の前記第１端は、前記所与の第２方向超伝導ラッチに対する活性化入力として結合されるとともに、前記双方向電流負荷の前記第２端は、前記所与の第１方向超伝導ラッチに対する活性化入力として結合され、前記所与の第１方向超伝導ラッチは、活性化コントローラから供給される第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化される、請求項１７に記載の超伝導双方向メモリ書き込み電流ドライバ。
  20. 前記超伝導双方向電流ドライバはＡブリッジ回路として構成され、前記第１方向超伝導ラッチは、双方向電流負荷の第１端と低電圧レールとの間に結合された第１方向超伝導ラッチを含み、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合された第２方向超伝導ラッチを含み、前記超伝導双方向電流ドライバはさらに、
    前記電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
    前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
    を含む、請求項１６に記載の超伝導双方向メモリ書き込み電流ドライバ。
JP2020503925A 2017-07-25 2018-07-17 超伝導双方向電流ドライバ Active JP7155237B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/659,005 US10122351B1 (en) 2017-07-25 2017-07-25 Superconducting bi-directional current driver
US15/659,005 2017-07-25
PCT/US2018/042466 WO2019023000A1 (en) 2017-07-25 2018-07-17 BIDIRECTIONAL CURRENT ATTACK CIRCUIT SUPERCONDUCTING

Publications (3)

Publication Number Publication Date
JP2020529160A true JP2020529160A (ja) 2020-10-01
JP2020529160A5 JP2020529160A5 (ja) 2020-11-12
JP7155237B2 JP7155237B2 (ja) 2022-10-18

Family

ID=63244968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020503925A Active JP7155237B2 (ja) 2017-07-25 2018-07-17 超伝導双方向電流ドライバ

Country Status (7)

Country Link
US (2) US10122351B1 (ja)
EP (1) EP3659179B1 (ja)
JP (1) JP7155237B2 (ja)
KR (1) KR102286182B1 (ja)
AU (2) AU2018307322B2 (ja)
CA (1) CA3070090C (ja)
WO (1) WO2019023000A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211722B2 (en) 2017-03-09 2021-12-28 Microsoft Technology Licensing, Llc Superconductor interconnect system
US10333503B1 (en) * 2018-11-26 2019-06-25 Quantum Machines Quantum controller with modular and dynamic pulse generation and routing
US10454459B1 (en) 2019-01-14 2019-10-22 Quantum Machines Quantum controller with multiple pulse modes
US10505524B1 (en) 2019-03-06 2019-12-10 Quantum Machines Synchronization in a quantum controller with modular and dynamic pulse generation and routing
US11164100B2 (en) 2019-05-02 2021-11-02 Quantum Machines Modular and dynamic digital control in a quantum controller
US10931267B1 (en) 2019-07-31 2021-02-23 Quantum Machines Frequency generation in a quantum controller
US11245390B2 (en) 2019-09-02 2022-02-08 Quantum Machines Software-defined pulse orchestration platform
US10862465B1 (en) 2019-09-02 2020-12-08 Quantum Machines Quantum controller architecture
US11507873B1 (en) 2019-12-16 2022-11-22 Quantum Machines Highly scalable quantum control
US11126926B1 (en) 2020-03-09 2021-09-21 Quantum Machines Concurrent results processing in a quantum control system
US11043939B1 (en) 2020-08-05 2021-06-22 Quantum Machines Frequency management for quantum control
US11671180B2 (en) 2021-04-28 2023-06-06 Quantum Machines System and method for communication between quantum controller modules
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
US12080343B2 (en) * 2021-10-28 2024-09-03 William Robert Reohr Read and write enhancements for arrays of superconducting magnetic memory cells
US12111352B2 (en) 2022-01-24 2024-10-08 Quantum Machines Machine learning for syncing multiple FPGA ports in a quantum system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203318A (en) * 1981-06-10 1982-12-13 Hitachi Ltd Superconductive digital circuit
JPS6387697A (ja) * 1986-09-30 1988-04-18 Fujitsu Ltd ジヨセフソンメモリ
JPH07302687A (ja) * 1993-12-28 1995-11-14 Philips Electron Nv ランプ動作用回路
JPH09298323A (ja) * 1996-05-08 1997-11-18 Agency Of Ind Science & Technol ジョセフソン集積回路用高周波電源供給装置
JP2000268579A (ja) * 1999-03-16 2000-09-29 Agency Of Ind Science & Technol 超伝導メモリセル及びこれを用いた超伝導メモリ装置
JP2001345488A (ja) * 2000-03-27 2001-12-14 Hitachi Ltd 超電導信号増幅回路
WO2009157532A1 (ja) * 2008-06-26 2009-12-30 国立大学法人京都大学 超電導電力変換器
JP2016538809A (ja) * 2013-10-02 2016-12-08 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ ジョセフソンａｃ／ｄｃ変換器システム及び方法

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341380A (en) 1964-12-28 1967-09-12 Gen Electric Method of producing semiconductor devices
DE2713820C2 (de) 1977-03-29 1985-11-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Josephson-Kontakt-Element für einen Wanderwellenverstärker
US4117354A (en) 1977-06-30 1978-09-26 International Business Machines Corporation Two-part current injection interferometer amplifiers and logic circuits
US4149097A (en) 1977-12-30 1979-04-10 International Business Machines Corporation Waveform transition sensitive Josephson junction circuit having sense bus and logic applications
US4274015A (en) 1978-12-29 1981-06-16 International Business Machines Corporation Self-resetting Josephson digital current amplifier
US4360898A (en) * 1980-06-30 1982-11-23 International Business Machines Corporation Programmable logic array system incorporating Josephson devices
US4365317A (en) * 1980-08-06 1982-12-21 International Business Machines Corporation Superconductive latch circuit
JPS6192036A (ja) * 1984-10-11 1986-05-10 Tsutomu Yamashita 超伝導電子回路
JP2547588B2 (ja) 1987-09-09 1996-10-23 新技術事業団 超伝導回路
US5051627A (en) * 1989-12-29 1991-09-24 Trw Inc. Superconducting nonhysteretic logic design
EP0441299B1 (en) 1990-02-06 1996-11-20 Fujitsu Limited Superconducting circuit having an output conversion circuit
US5191236A (en) 1990-07-16 1993-03-02 Hewlett-Packard Company System and circuits using josephson junctions
JP2838596B2 (ja) 1991-03-14 1998-12-16 科学技術振興事業団 超伝導トグルフリップフロップ回路およびカウンタ回路
SE512591C2 (sv) 1995-06-30 2000-04-10 Ericsson Telefon Ab L M Anordning och förfarande avseende digital information
US5963351A (en) 1996-08-23 1999-10-05 Conductus, Inc. Digital optical receiver with instantaneous Josephson clock recovery circuit
US5942950A (en) 1997-05-12 1999-08-24 Ail Systems, Inc. Varactor tuned strip line resonator and VCO using same
US6184477B1 (en) 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6486756B2 (en) 2000-03-27 2002-11-26 Hitachi, Ltd. Superconductor signal amplifier
US6507234B1 (en) 2000-11-13 2003-01-14 Trw Inc. Active timing arbitration in superconductor digital circuits
US6452520B1 (en) 2000-11-29 2002-09-17 Trw Inc. Gated counter analog-to-digital converter with error correction
US6549059B1 (en) 2001-02-23 2003-04-15 Trw Inc. Underdamped Josephson transmission line
JP4681755B2 (ja) 2001-05-14 2011-05-11 富士通株式会社 単一磁束量子論理回路および単一磁束量子出力変換回路
US6518786B2 (en) 2001-06-15 2003-02-11 Trw Inc. Combinational logic using asynchronous single-flux quantum gates
US6518673B2 (en) 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
JP3806619B2 (ja) 2001-06-15 2006-08-09 株式会社日立製作所 超電導単一磁束量子回路
AU2002330905A1 (en) * 2001-07-23 2003-02-17 Fernand D. Bedard Superconductive crossbar switch
US6678540B2 (en) 2001-08-22 2004-01-13 Northrop Grumman Corporation Transmission line single flux quantum chip-to -chip communication with flip-chip bump transitions
US6580310B2 (en) 2001-08-22 2003-06-17 Northrop Grumman Corporation Double flux quantum superconductor driver
US6865639B2 (en) 2001-12-19 2005-03-08 Northrop Grumman Corporation Scalable self-routing superconductor switch
US6900454B2 (en) 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
FR2839389B1 (fr) 2002-05-03 2005-08-05 Commissariat Energie Atomique Dispositif de bit quantique supraconducteur a jonctions josephson
US6617643B1 (en) 2002-06-28 2003-09-09 Mcnc Low power tunneling metal-oxide-semiconductor (MOS) device
JP4044807B2 (ja) 2002-08-05 2008-02-06 株式会社日立製作所 超電導ドライバ回路
JP4066012B2 (ja) 2002-08-12 2008-03-26 富士通株式会社 超電導ドライバ回路及び超電導機器
US7170960B2 (en) 2002-12-20 2007-01-30 Northrop Grumman Corporation Instantaneous clock recovery circuit
US6917216B2 (en) 2003-04-11 2005-07-12 Northrop Grumman Corporation Superconductor output amplifier
US6836141B2 (en) 2003-04-11 2004-12-28 Northrop Grumman Corporation Superconductor ballistic RAM
US6750794B1 (en) 2003-05-05 2004-06-15 Northrop Grumman Corporation Application of single flux quantum pulse interaction to the simultaneous sampling in-phase and quadrature analog-to-digital converter
US7230266B2 (en) 2003-05-15 2007-06-12 D-Wave Systems Inc. Conditional Rabi oscillation readout for quantum computing
US7081417B2 (en) 2003-06-27 2006-07-25 Hitachi, Ltd. Manufacturing method for electronic device and multiple layer circuits thereof
US6909109B2 (en) 2003-07-28 2005-06-21 Northrop Grumman Corporation Superconducting digital first-in first-out buffer using physical back pressure mechanism
US7129870B2 (en) 2003-08-29 2006-10-31 Fujitsu Limited Superconducting latch driver circuit generating sufficient output voltage and pulse-width
JP4047795B2 (ja) 2003-10-31 2008-02-13 株式会社東芝 量子計算方法および量子計算機
FR2862151B1 (fr) 2003-11-07 2007-08-24 Commissariat Energie Atomique Dispositif de reinitialisation d'un dispositif de bit quantique a deux etats d'energie
US6917484B2 (en) * 2003-12-02 2005-07-12 Texas Instruments Incorporated Damping resistor boost writer architecture
US7212070B2 (en) * 2003-12-22 2007-05-01 Silicon Laboratories Inc. Circuit and method of reducing noise in an RF power amplifier
US7613764B1 (en) 2004-03-26 2009-11-03 D-Wave Systems Inc. Methods for quantum processing
US7135701B2 (en) 2004-03-29 2006-11-14 D-Wave Systems Inc. Adiabatic quantum computation with superconducting qubits
US20060091490A1 (en) 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
JP4499002B2 (ja) 2005-09-05 2010-07-07 富士通株式会社 超電導回路
WO2008050864A1 (fr) 2006-10-27 2008-05-02 Dai Nippon Printing Co., Ltd. Procédé d'enregistrement de transfert de chaleur, procédé de formation d'image et article formé par image
US7724020B2 (en) 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US7782077B2 (en) 2007-01-18 2010-08-24 Northrop Grumman Systems Corporation Method and apparatus for ballistic single flux quantum logic
US8098179B2 (en) 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US7498832B2 (en) 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
JP4996407B2 (ja) 2007-09-27 2012-08-08 株式会社東芝 単一光子発生装置、量子ビット読出装置および方法
US7772871B2 (en) 2008-04-28 2010-08-10 Northrop Grumman Corporation Method and apparatus for high density superconductor circuit
US7932514B2 (en) 2008-05-23 2011-04-26 International Business Machines Corporation Microwave readout for flux-biased qubits
US7969178B2 (en) 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
CA3077980C (en) 2008-09-03 2023-06-13 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
US7772872B2 (en) 2008-09-08 2010-08-10 Altera Corporation Multi-row block supporting row level redundancy in a PLD
US8022722B1 (en) 2010-06-04 2011-09-20 Northrop Grumman Systems Corporation Quantum logic gates utilizing resonator mediated coupling
US8111083B1 (en) 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor
WO2012157012A1 (en) 2011-05-13 2012-11-22 Murata Manufacturing Co., Ltd. Power transmitting device, power receiving device, and power transmission system
US8654578B2 (en) 2011-06-17 2014-02-18 Northrop Grumman Systems Corporation Phase qubit cell having enhanced coherence
US8508280B2 (en) 2011-07-11 2013-08-13 Northrop Grumman Systems Corporation Qubit readout via resonant scattering of josephson solitons
US8861619B2 (en) 2011-08-16 2014-10-14 Wisconsin Alumni Research Foundation System and method for high-frequency amplifier
JP2013058998A (ja) 2011-09-09 2013-03-28 Fujitsu Ltd 複数磁束量子出力ドライバ及び電子デバイス
US8975912B2 (en) 2012-07-30 2015-03-10 International Business Machines Corporation Multi-tunable superconducting circuits
US9208861B2 (en) 2013-10-01 2015-12-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US9355364B2 (en) 2014-03-10 2016-05-31 Northrop Grumman Systems Corporation Reciprocal quantum logic comparator for qubit readout
WO2016127021A1 (en) 2015-02-06 2016-08-11 Massachusetts, University Of Squid-based traveling wave parametric amplifier
US9281057B1 (en) 2015-03-11 2016-03-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US10122350B2 (en) 2015-11-17 2018-11-06 Northrop Grumman Systems Corporation Josephson transmission line (JTL) system
US10740688B2 (en) 2016-03-11 2020-08-11 Rigetti & Co, Inc. Impedance-matched microwave quantum circuit systems
US9735776B1 (en) 2016-09-26 2017-08-15 International Business Machines Corporation Scalable qubit drive and readout
US10122352B1 (en) 2018-05-07 2018-11-06 Northrop Grumman Systems Corporation Current driver system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57203318A (en) * 1981-06-10 1982-12-13 Hitachi Ltd Superconductive digital circuit
JPS6387697A (ja) * 1986-09-30 1988-04-18 Fujitsu Ltd ジヨセフソンメモリ
JPH07302687A (ja) * 1993-12-28 1995-11-14 Philips Electron Nv ランプ動作用回路
JPH09298323A (ja) * 1996-05-08 1997-11-18 Agency Of Ind Science & Technol ジョセフソン集積回路用高周波電源供給装置
JP2000268579A (ja) * 1999-03-16 2000-09-29 Agency Of Ind Science & Technol 超伝導メモリセル及びこれを用いた超伝導メモリ装置
JP2001345488A (ja) * 2000-03-27 2001-12-14 Hitachi Ltd 超電導信号増幅回路
WO2009157532A1 (ja) * 2008-06-26 2009-12-30 国立大学法人京都大学 超電導電力変換器
JP2016538809A (ja) * 2013-10-02 2016-12-08 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ ジョセフソンａｃ／ｄｃ変換器システム及び方法

Also Published As

Publication number Publication date
EP3659179A1 (en) 2020-06-03
US10122351B1 (en) 2018-11-06
EP3659179B1 (en) 2022-07-06
KR20200028456A (ko) 2020-03-16
KR102286182B1 (ko) 2021-08-06
US20190036515A1 (en) 2019-01-31
AU2018307322B2 (en) 2020-11-12
AU2021200464B2 (en) 2021-11-18
AU2018307322A1 (en) 2020-01-30
AU2021200464A1 (en) 2021-02-25
CA3070090C (en) 2021-10-19
WO2019023000A1 (en) 2019-01-31
JP7155237B2 (ja) 2022-10-18
US10622977B2 (en) 2020-04-14
CA3070090A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
JP7155237B2 (ja) 超伝導双方向電流ドライバ
JP6940653B2 (ja) 超電導ゲートメモリ回路
KR101953653B1 (ko) 초전도 게이트 시스템
JP6357592B2 (ja) 相ヒステリシス磁気ジョセフソン接合メモリセル
EP3433861B1 (en) Superconducting cell array logic circuit system
JP7077422B2 (ja) 電流ドライバシステム
JP2020529160A5 (ja)
JP7210743B2 (ja) ジョセフソン電流源システム
JP4955232B2 (ja) 超伝導記憶セル

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211105

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20211116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211210

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211214

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220218

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220222

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220308

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220517

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220726

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220802

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220906

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221005

R150 Certificate of patent or registration of utility model

Ref document number: 7155237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150