JP4955232B2 - 超伝導記憶セル - Google Patents
超伝導記憶セル Download PDFInfo
- Publication number
- JP4955232B2 JP4955232B2 JP2005211372A JP2005211372A JP4955232B2 JP 4955232 B2 JP4955232 B2 JP 4955232B2 JP 2005211372 A JP2005211372 A JP 2005211372A JP 2005211372 A JP2005211372 A JP 2005211372A JP 4955232 B2 JP4955232 B2 JP 4955232B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- memory cell
- signal
- read
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004907 flux Effects 0.000 claims description 52
- 238000013016 damping Methods 0.000 claims description 11
- 210000004027 cell Anatomy 0.000 description 80
- 230000007704 transition Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
本発明の第1の実施の形態について、図1を参照して説明する。図1は、本発明による超伝導記憶セルの第1の実施の形態を示す等価回路図である。まず、本超伝導記憶セルの構成と機能について説明する。
ここで、M1はインダクタンスL1とインダクタンスL5の間の相互インダクタンス、MW1はインダクタンスLW1とインダクタンスLW3の間の相互インダクタンス、MW2はインダクタンスLW2とインダクタンスLW4の間の相互インダクタンス、MW3はインダクタンスLW1とインダクタンスLW5の間の相互インダクタンス、MW4はインダクタンスLW2とインダクタンスLW6の間の相互インダクタンス、MS1はインダクタンスLS1とインダクタンスLS3の間の相互インダクタンス、MS2はインダクタンスLS2とインダクタンスLS4の間の相互インダクタンスである。また、全てのジョセフソン接合は臨界電流密度JC=2.5kA/cm2、接合特性のクオリティファクタ(臨界電流値とサブギャップ抵抗の積)Vm=50mVのNb/AlOx/Nb接合を想定した。
本発明の第2の実施の形態について、図3を参照して説明する。図3には、本発明による超伝導記憶セルの第2の実施の形態を示す等価回路図である。本第2の実施の形態は、第1の実施の形態の構成において、第1の超伝導ループに磁気的に結合するように配置された制御配線が2本で構成されたことを特徴とする。列方向読み出し信号(ISY)の入力端に接続されているインダクタンス(L5)を含む制御配線に加えて、行方向の第2の読み出し信号(ISX2)の入力端に接続されているインダクタンス(L6)を含む制御配線が追加されている。インダクタンス(L5)及びインダクタンス(L6)は、第1の超伝導ループ(SL1)に含まれるインダクタンス(L1)とそれぞれ磁気的に結合するように配置されている。図1に示された要素と同じ要素には同一参照番号あるいは同一符号を付している。
ここで、M1はインダクタンスL1とインダクタンスL5の間の相互インダクタンス、M2はインダクタンスL1とインダクタンスL6の間の相互インダクタンスである。
G2 読み出しゲート
SL1 第1の超伝導ループ
SL2 第2の超伝導ループ
JW1、JW2、JS1、JS2、J1 ジョセフソン接合
L1、L2、L3、L4、L5、L6、LW1、LW2、LW3、LW4、LW5、LW6、LS1、LS2、LS3、LS4 インダクタンス
Rd1、Rd2 ダンピング抵抗
ID データ信号
IWX 行方向書き込み信号
IWY 列方向書き込み信号
ISX 行方向読み出し信号
ISX2 第2の行方向読み出し信号
ISY 列方向読み出し信号
ISL1 第1の超伝導ループを流れる電流
ISL2 第2の超伝導ループを流れる電流
VOUT 読み出しゲートの出力電圧
“1”W データ“1”の書き込み動作
“0”W データ“0”の書き込み動作
R 読み出し動作
HS 半選択状態に対する読み出し動作
T1 第1のクロック周期
T2 第2のクロック周期
T3 第3のクロック周期
T4 第4のクロック周期
T5 第5のクロック周期
T6 第6のクロック周期
Claims (13)
- 書き込みゲートと第1のジョセフソン接合を含む第1の超伝導ループと、前記第1のジョセフソン接合を含む第2の超伝導ループと、前記第2の超伝導ループに磁気的に結合するように配置された読み出しゲートと、少なくとも1本の読出し信号用の制御配線とを備え、
前記書き込みゲートは、前記書き込みゲート内の超伝導ループと、前記書き込みゲート内の超伝導ループと磁気的に結合するように配置された単極性信号用の制御配線を有し、少なくとも1本の前記読出し信号用の制御配線は、前記第1の超伝導ループと磁気的に結合されるように配置されている単極性信号用の制御配線であることを特徴とする超伝導記憶セル。 - 請求項1記載の第1の超伝導ループにおいて、前記第1の超伝導ループの全インダクタンス値と前記書き込みゲートの超伝導臨界電流値の積が単一磁束量子Φ0以上になるように前記第1の超伝導ループの全インダクタンス及び前記書き込みゲートの超伝導臨界電流値が所望の値に設定されたことを特徴とする超伝導記憶セル。
- 請求項1記載の第2の超伝導ループにおいて、前記第2の超伝導ループの全インダクタンス値と前記第1のジョセフソン接合の超伝導臨界電流値の積が単一磁束量子Φ0以下になるように前記第2の超伝導ループの全インダクタンス及び前記第1のジョセフソン接合の超伝導臨界電流値が所望の値に設定されたことを特徴とする超伝導記憶セル。
- 請求項1記載の書き込みゲートが、磁気的に結合した2本の単極性信号用の制御配線を有する超伝導量子干渉ゲートで構成されたことを特徴とする超伝導記憶セル。
- 請求項1記載の読み出しゲートが、磁気的に結合した1本の読出し信号用の制御配線を有する超伝導量子干渉ゲートで構成されていることを特徴とする超伝導記憶セル。
- 請求項1記載の超伝導記憶セルにおいて、前記書き込みゲートと並列に第1のダンピング抵抗が接続され、前記第1のジョセフソン接合と並列に第2のダンピング抵抗が接続されたことを特徴とする超伝導記憶セル。
- 請求項1記載の読み出しゲートは、1本の読出し信号用の制御配線を備え、前記1本の読出し信号用の制御配線は第2の超伝導ループの一部分で構成されていることを特徴とする超伝導記憶セル。
- 請求項1記載の書き込みゲートは、2本の単極性信号用の制御配線を備え、前記2本の単極性信号用の制御配線の内のいずれか一方の制御配線に行方向の書き込み信号が入力され、他方の制御配線に列方向の書き込み信号が入力されることを特徴とする超伝導記憶セル。
- 請求項1記載の第1の超伝導ループに磁気的に結合するように配置された少なくとも1本の前記読出し信号用の制御配線に列方向の読み出し信号が入力されることを特徴とする超伝導記憶セル。
- 請求項1記載の読み出しゲートに行方向の読み出し信号が入力されることを特徴とする超伝導記憶セル。
- 請求項1記載の書き込みゲートを含む第1の超伝導ループにデータ信号が入力されることを特徴とする超伝導記憶セル。
- 請求項1〜11のいずれかに一項に記載の超伝導記憶セルにおいて、行方向及び列方向の書き込み信号とデータ信号が入力された時にデータ“1”が書き込まれ、行方向及び列方向の書き込み信号が入力された時にデータ“0”が書き込まれ、列方向の読み出し信号と行方向の読み出し信号が入力された時に超伝導ループに保持されたデータの読み出しが行われることを特徴とする超伝導記憶セル。
- 請求項1〜12のいずれかに一項に記載の超伝導記憶セルを備えたことを特徴とする超伝導集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005211372A JP4955232B2 (ja) | 2005-07-21 | 2005-07-21 | 超伝導記憶セル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005211372A JP4955232B2 (ja) | 2005-07-21 | 2005-07-21 | 超伝導記憶セル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007027636A JP2007027636A (ja) | 2007-02-01 |
| JP4955232B2 true JP4955232B2 (ja) | 2012-06-20 |
Family
ID=37787961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005211372A Expired - Fee Related JP4955232B2 (ja) | 2005-07-21 | 2005-07-21 | 超伝導記憶セル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4955232B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9384827B1 (en) * | 2015-03-05 | 2016-07-05 | Northrop Grumman Systems Corporation | Timing control in a quantum memory system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4365317A (en) * | 1980-08-06 | 1982-12-21 | International Business Machines Corporation | Superconductive latch circuit |
| JPS6233395A (ja) * | 1985-08-07 | 1987-02-13 | Agency Of Ind Science & Technol | ジョセフソン記憶回路 |
-
2005
- 2005-07-21 JP JP2005211372A patent/JP4955232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007027636A (ja) | 2007-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2021200464B2 (en) | Superconducting bi-directional current driver | |
| AU2014400659B2 (en) | Superconductive gate system | |
| US10923646B2 (en) | Superconducting switch having a persistent and a non-persistent state | |
| CN108352180B (zh) | 具有电感分流器的约瑟夫森磁性随机存取存储器 | |
| US10102902B2 (en) | Superconducting gate memory circuit | |
| AU2017237713B2 (en) | Superconducting cell array logic circuit system | |
| JPS61224520A (ja) | 構成を変更可能な論理要素 | |
| EP3675126A1 (en) | A circuit cell for a memory device or logic device | |
| CN110427170A (zh) | 一种基于自旋轨道矩的全加器 | |
| JP4955232B2 (ja) | 超伝導記憶セル | |
| US20240386950A1 (en) | Read and write enhancements for arrays of superconducting memory cells | |
| US6678200B2 (en) | Systems and methods for communicating with memory blocks | |
| JPH03235419A (ja) | 直流電源駆動ジョセフソン集積回路 | |
| JP7789427B1 (ja) | 不揮発集積回路 | |
| JPS6387697A (ja) | ジヨセフソンメモリ | |
| JP4517846B2 (ja) | 磁気メモリデバイス用書込回路および磁気メモリデバイス | |
| JP2006268928A (ja) | 直流電源駆動型超伝導センス回路 | |
| USRE28853E (en) | Superconductive shift register utilizing Josephson tunnelling devices | |
| GB2409776A (en) | MRAM with word line repeaters | |
| JPH01138748A (ja) | ガリウム砒素半導体メモリ集積回路 | |
| Bradley et al. | An Approach for Dense Superconducting Memories with Column Sense | |
| JPS58175191A (ja) | 超伝導材料素子を用いたメモリ回路装置及びその駆動方法 | |
| JPS62114196A (ja) | ジヨセフソン効果を用いた記憶セル | |
| JPS62114197A (ja) | ジヨセフソン効果を用いた記憶セル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120307 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |
