JP4955232B2 - 超伝導記憶セル - Google Patents

超伝導記憶セル Download PDF

Info

Publication number
JP4955232B2
JP4955232B2 JP2005211372A JP2005211372A JP4955232B2 JP 4955232 B2 JP4955232 B2 JP 4955232B2 JP 2005211372 A JP2005211372 A JP 2005211372A JP 2005211372 A JP2005211372 A JP 2005211372A JP 4955232 B2 JP4955232 B2 JP 4955232B2
Authority
JP
Japan
Prior art keywords
superconducting
memory cell
signal
read
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005211372A
Other languages
English (en)
Other versions
JP2007027636A (ja
Inventor
秀一 永沢
睦夫 日高
圭一 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Superconductivity Technology Center
NEC Corp
Original Assignee
International Superconductivity Technology Center
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Superconductivity Technology Center, NEC Corp filed Critical International Superconductivity Technology Center
Priority to JP2005211372A priority Critical patent/JP4955232B2/ja
Publication of JP2007027636A publication Critical patent/JP2007027636A/ja
Application granted granted Critical
Publication of JP4955232B2 publication Critical patent/JP4955232B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

本発明は、極低温で動作する超伝導集積回路で使用される記憶回路に関する。本発明は特に、超低消費電力で且つ超高速動作可能な超伝導ランダムアクセスメモリ(RAM)の超伝導記憶セルに関するものである。
超伝導記憶セルは、従来様々な回路が提案されているが、一般的にジョセフソン接合を含んだ超伝導ループを基本にして構成されている。この超伝導ループに流れる循環電流の有無あるいは循環電流の流れる方向を2進数の“0”“1”に対応させて、LI積がnФという量子化条件で情報を蓄えるという特徴をもっている。ここで、nは整数、Φは磁束量子(2.07×10-15 Wb)、Lは超伝導ループのインダクタンス値、Iは超伝導ループを流れる循環電流値である。
超伝導ループを流れる循環電流は、抵抗が零で流れ続けるため(超伝導電流)、情報の保持に対しては電力を消費しないという特徴がある。また、“0”“1”の状態の遷移は、nФ程度の磁束が超伝導ループにジョセフソン接合を介して出入りすることによって引き起こされる。この状態遷移に要する時間は、ジョセフソン接合のギャップ電圧をVとするとnФ/Vで評価でき、蓄える磁束量子の数nが小さいほど状態遷移に要する時間は短くなる。通常、nは1個または数個で設計され、Vは数ミリボルト(mV)であるので、この状態遷移に要する時間は数ピコ秒(ps)程度となり、超高速の動作が可能なことが解る。この様に超伝導記憶セルは、その動作の基本原理から考えて超低消費電力性と超高速性という特徴を持っている。
ランダムアクセスメモリの構成では、多数の記憶セルは2次元のマトリックスアレイ状に配置される。この構成では、このマトリックスアレイの行方向(横)と列方向(縦)の2方向から信号を加えて、これら2つの信号が同時に印加された記憶セルが選択される(これを一致論理と呼ぶこともある)。この選択された記憶セルに対して情報の書き込みや読み出しが行われる。
しかしながら、この2次元のマトリックスアレイの中で特定の記憶セルを選択するために行方向(横)及び列方向(縦)の信号が印加されると、行方向(横)又は列方向(縦)の一方の信号のみが加えられた状態(これを半選択状態と呼ぶ)の選択されない記憶セルがランダムアクセスメモリの構成でおいては必ず存在する。この半選択状態の記憶セルに対して情報の書き込みや読み出しが行われることは全て誤動作になる。このため、ランダムアクセスメモリの記憶セルは、この半選択状態に対しても広い動作マージンを有する必要がある。
従来、この様なランダムアクセスメモリの超伝導記憶セルの代表的なものの一つとして、下記の非特許文献1に報告されている超伝導記憶セルがある。この超伝導記憶セルは、一般的にヘンケル型記憶セルとも呼ばれている(以降、ヘンケル型記憶セルと呼称する)。他の一つは、特開昭62−33395号公報(特許文献1)に開示されている超伝導記憶セルである。この超伝導記憶セルも、一般的に磁束量子転移型記憶セルと呼ばれている(以降、磁束量子転移型記憶セルと呼称する)。
図4は、従来技術の一例であるヘンケル型記憶セルの等価回路図である。この超伝導記憶セルは、3個のジョセフソン接合で構成された超伝導量子干渉素子からなる書き込みゲート(G)と、この書き込みゲートを含んだ超伝導ループ(SL)と、この超伝導ループに磁気的に結合した2個のジョセフソン接合で構成された超伝導量子干渉素子からなる読み出しゲート(G)とダンピング抵抗(Rd1)とから構成されている。
このヘンケル型記憶セルの動作を簡単に述べる。データ“1”の書き込み(“1”W)は、行方向書き込み信号(IWX)と列方向書き込み信号(IWY)及びデータ信号(I)の入力により行われる。この時、書き込みゲート(G)が一時的に電圧状態にスイッチすることで、超伝導ループ(SL)に少なくとも1個以上の単一磁束量子(SFQ)が保持され、データ“1”の書き込みが完了する。
データ“0”の書き込み(“0”W)は、行方向書き込み信号(IWX)と列方向書き込み信号(IWY)の入力により行われる。データ“1”を保持している状態で、行方向書き込み信号(IWX)と列方向書き込み信号(IWY)を入力すると、書き込みゲート(G)が一時的に電圧状態にスイッチし、超伝導ループ(SL)に保持していた単一磁束量子(SFQ)が排除され、データ“0”の書き込みが完了する。
データの読み出し(R)は、データ信号(I)と読み出し信号(I)の入力により行われる。データ“1”を保持している状態で、データ信号(I)が入力されると、保持していた単一磁束量子に起因した超伝導電流に加えてデータ信号(I)が加わるため、超伝導ループ(SL)に流れる電流が増大する。その結果、この超伝導ループ(SL)に磁気的に結合している読み出しゲート(G)が電圧状態にスイッチすることで、データ“1”の読み出しが完了する。一方、データ“0”を保持している状態で、データ信号(I)が入力されても、超伝導ループ(SL)にはデータ信号(I)の一部が流れるだけであるため、読み出しゲート(G)は電圧状態にスイッチしない。これにより、データ“0”の読み出しが完了する。
この様に、ヘンケル型記憶セルでは、行方向書き込み信号(IWX)と列方向書き込み信号(IWY)の2つの信号が同時に印加(一致論理)された時に書き込み動作を行い、データ信号(I)と読み出し信号(I)の2つの信号が同時に印加(一致論理)された時に読み出し動作を行うように設定されている。言い換えれば、一方の信号のみが印加された半選択状態では、書き込みや読み出し動作が行われないよう設定されている。また、上記全ての入力信号は、単極性の信号で動作するように設定されている。従って、ヘンケル型記憶セルを用いることで、単極性の信号で動作可能なランダムアクセスメモリの記憶セルを実現することができる。
しかしながら、超伝導ループ(SL)にデータ“1”が保持されているヘンケル型記憶セルでは、これに起因した超伝導電流が常に読み出しゲート(G2)に印加されているため、読み出し時の半選択状態に対する動作マージンがあまり広く取れないという問題点があった。この問題点を解決するために、情報を保持する超伝導ループと読み出しのための超伝導ループを分離して、2個の超伝導ループを具備する磁束量子転移型記憶セルが提案された。
図5は、この従来技術の他の一例である磁束量子転移型記憶セルの等価回路図である。磁束量子転移型記憶セルは、ジョセフソン接合(J)とダンピング抵抗(R)を含む第1の超伝導ループ(SL)と、ジョセフソン接合(J)とダンピング抵抗(R)を含む第2の超伝導ループ(SL)と、第1の超伝導ループ(SL)に直結された制御配線(I)と、第1の超伝導ループ(SL)に磁気的に結合するように配置された二つの制御配線(I,IDC)と、第2の超伝導ループ(SL)に磁気的に結合するように配置された読み出しゲート(G)とから構成されている。
この磁束量子転移型記憶セルの動作を簡単に述べる。第1の超伝導ループ(SL)で情報(磁束量子)を蓄え、読み出し動作時には第1の超伝導ループ(SL)の状態に応じて第2の超伝導ループ(SL)が磁束量子転移を起こして、第2の超伝導ループ(SL)に磁気的に結合した読み出しゲート(G)に情報を伝達する。この様に、磁束量子転移型記憶セルでは情報の保持は第1の超伝導ループ(SL)で行われ、読み出しゲート(G)は第1の超伝導ループ(SL)に直接結合していないため、保持しているデータに起因した磁場の影響をほとんど受けない。このため、上記従来のヘンケル型記憶セルで問題となった読み出し時の半選択状態に対する動作マージンの低下という問題を除去できる。従って、磁束量子転移型記憶セルは、ランダムアクセスメモリを構成した場合に読み出し時の半選択状態に対しても動作マージンを広くとれるという利点がある。
しかしながら、この磁束量子転移型記憶セルで記憶動作を行うためには2つの制御信号IとIの電流の流れる方向(極性)を変化させる必要がある。即ち、データ“1”を書き込む時にはIとIに共に負の電流を流し、データ“0”を書き込む時にはIとIに共に正の電流を流し、読み出し時にはIに正Iに負の電流を流す(図5の等価回路でIでは左から右に向かう方向、Iでは上から下に向かう方向を電流の正の方向とした)。
磁束量子転移型記憶セルでは、データ“1”の書き込みにより、第1の超伝導ループに反時計回りの方向の超伝導電流(磁束量子)が保持され、データ“0”の書き込みにより、第1の超伝導ループに時計回りの方向の超伝導電流(磁束量子)が保持される。即ち、データの“1”と“0”を超伝導電流の流れる向きに対応させて保存している(直流の入力電流(IDC)が入力されているため、時計回りの方向の電流が打ち消されて、見かけ上は超伝導電流の有無に対応させて保存しているように見える)。
この様に、磁束量子転移型記憶セルでは2つの制御信号IとIの極性の組み合わせでデータ“1”と“0”の書き込みや読み出しを行う。正と負の二つの極性を有する信号を両極性の信号と呼ぶ。従って、磁束量子転移型記憶セルは、入力信号として両極性の信号を必要とするが、ランダムアクセスメモリの半選択状態に対しても広い動作マージンが得られるという特徴がある。
特開昭62−33395号公報 「J. Appl. Phys.」, vol.50, no. 12, pp. 8143-8168, Dec. 1979
上記したように従来のヘンケル型記憶セルは、ランダムアクセスメモリを構成した際の半選択状態に対して読み動作の動作マージンが狭いという問題点がある。また、従来の磁束量子転移型記憶セルは、この半選択状態に対しても広い動作マージンを有するが、両極性の入力信号が必要であるという問題点がある。両極性の信号を発生させる回路(ドライバ回路)は、単極性の信号を発生させる回路に比べて複雑になり、そのために動作マージンが低下する、或いは回路方式によっては両極性の信号を発生することができないといった問題点がある。
本発明の目的は、読み出し時の半選択状態に対しても動作マージンが広く、且つ単極性の入力信号で動作可能な超伝導記憶セル及びこれらを備えた超伝導集積回路を提供することにある。
本発明の超伝導記憶セルは、上記目的を達成するために、下記の構成及び特徴を有する。
第1に、書き込みゲートと第1のジョセフソン接合を含む第1の超伝導ループと、前記第1のジョセフソン接合を含む第2の超伝導ループと、前記第2の超伝導ループに磁気的に結合するように配置された読み出しゲートと、前記第1の超伝導ループに磁気的に結合するように配置された少なくとも1本の制御配線とから構成される。第1の超伝導ループの全インダクタンス値と書き込みゲートの超伝導臨界電流値の積が単一磁束量子Φ以上になるように第1の超伝導ループの全インダクタンス及び書き込みゲートの超伝導臨界電流値が所望の値に設定され、第2の超伝導ループの全インダクタンス値と第1のジョセフソン接合の超伝導臨界電流値の積が単一磁束量子Φ以下になるように第2の超伝導ループの全インダクタンス及び第1のジョセフソン接合の超伝導臨界電流値が所望の値に設定されたことを特徴とする。
また、書き込みゲートは、磁気的に結合した2本の制御配線を有する超伝導量子干渉ゲートで構成され、読み出しゲートは、磁気的に結合した1本の制御配線を有する超伝導量子干渉ゲートで構成され、書き込みゲートと並列に第1のダンピング抵抗が接続され、第1のジョセフソン接合と並列に第2のダンピング抵抗が接続され、読み出しゲートの1本の制御配線が第2の超伝導ループの一部分で構成されていることを特徴とする。
第2に、書き込みゲートの2本の制御配線の内のいずれか一方の制御配線に行方向の書き込み信号が入力され、他方の制御配線に列方向の書き込み信号が入力され、第1の超伝導ループに磁気的に結合するように配置された少なくとも1本の制御配線に列方向の読み出し信号が入力され、読み出しゲートに行方向の読み出し信号が入力され、書き込みゲートを含む第1の超伝導ループにデータ信号が入力され、これらの書き込み信号、読み出し信号、及びデータ信号は全て単極性の信号であることを特徴とする。
第3に、本発明の超伝導記憶セルにおいて、行方向及び列方向の書き込み信号とデータ信号が入力された時にデータ“1”が書き込まれ、行方向及び列方向の書き込み信号が入力された時にデータ“0”が書き込まれ、列方向の読み出し信号と行方向の読み出し信号が入力された時に超伝導ループに保持されたデータの読み出しが行われることを特徴とする。
本発明の超伝導集積回路は、上記記載の超伝導記憶セルを備えたことを特徴とする。
本発明の超伝導記憶セルの構成は、情報(データ)を保持するための第1の超伝導ループと読み出しの際に使用する第2の超伝導ループの2個の超伝導ループを具備する点は従来の磁束量子転移型記憶セルと類似しているが、第1の超伝導ループへの情報の書き込みは、ヘンケル型記憶セルで使用されている超伝導量子干渉素子で構成された書き込みゲートを使用している点が異なっている。このため、情報(データ)の書き込み動作は、磁束量子転移型記憶セルの動作とは異なり、ヘンケル型記憶セルと類似した動作になっている。
具体的には、データ“1”の書き込みは、データ信号が入力された状態で書き込みゲートを電圧状態にスイッチさせることで、少なくとも1個の単一磁束量子が第1の超伝導ループに保持されることで完了する。
一方、データ“0”の書き込みは、データ信号が入力されていない状態で書き込みゲートを電圧状態にスイッチさせることで、第1の超伝導ループに保持されていた単一磁束量子が全て第1の超伝導ループから排除されることで完了する。
また、情報の読み出し動作は、第1の超伝導ループに保存したデータの量子状態(単一磁束量子の有無)に応じて、第1のジョセフソン接合がスイッチすることで、情報を第2の超伝導ループに伝播し、第2の超伝導ループに磁気的に結合した読み出しゲートがこの情報を受け取ることで達成される。この読み出し動作は、従来の磁束量子転移型記憶セルの読み出し動作と類似しているが、読み出し信号の入力方法において根本的に異なっている。即ち、従来の磁束量子転移型記憶セルでは両極性の信号の組み合わせで読み出し動作を行うが、本発明の超伝導記憶セルでは、第1の超伝導ループに磁気的に結合するように配置された少なくとも1本の制御配線を用いて行う点が異なっている。
具体的には、第1の超伝導ループにデータ“1”が保持された状態で、第1の超伝導ループに磁気的に結合した制御配線に列方向の読み出し信号が入力されると、保持していた磁束量子に起因した超伝導電流に加えて列方向の読み出し信号に起因した電流が第1のジョセフソン接合に入力されるため、第1のジョセフソン接合は一時的に電圧状態にスイッチする。このため、第1のジョセフソン接合を介して流れていた電流は、第2の超伝導ループを介して流れるようになる(別の言い方をすると、第1の超伝導ループに保持されていた磁束量子が第2の超伝導ループに一時的に転移されたと考えることもできる)。この時、同時に読み出しゲートに行方向の読み出し信号が入力されていると、読み出しゲートが電圧状態にスイッチして、データ“1”の読み出しが行われる。
一方、第1の超伝導ループにデータ“0”が保持された状態で、第1の超伝導ループに磁気的に結合した制御配線に列方向の読み出し信号が入力されても、この列方向の読み出し信号に起因した電流だけが第1のジョセフソン接合に入力されるため、第1のジョセフソン接合は電圧状態にスイッチしない。このため、第1のジョセフソン接合を介して流れていた電流は変化せず、第2の超伝導ループに電流は流れない。従って、読み出しゲートに行方向の読み出し信号が入力されても、読み出しゲートは電圧状態にスイッチせず、データ“0”の読み出しが行われる。
なお、第1の超伝導ループの全インダクタンス値と書き込みゲートの超伝導臨界電流値の積が単一磁束量子Φ以上になるように第1の超伝導ループの全インダクタンス及び書き込みゲートの超伝導臨界電流値を所望の値に設定することで、少なくとも1個の単一磁束量子を第1の超伝導ループに保持することを可能にしている。
また、第2の超伝導ループの全インダクタンス値と第1のジョセフソン接合の超伝導臨界電流値の積が単一磁束量子Φ以下になるように第2の超伝導ループの全インダクタンス及び第1のジョセフソン接合の超伝導臨界電流値を所望の値に設定することで、読み出し時に第2の超伝導ループに転移された磁束量子が保持されずに、読み出しが終了した時には、元の第1の超伝導ループに戻ることを可能にしている。
この様に、本発明の超伝導記憶セルは、従来の磁束量子転移型記憶セルとヘンケル型記憶セルの特徴を部分的には具備しているが、全体としての回路構成および信号の入力方式において根本的に異なっている。
この様な構成と取ることで、単極性の入力信号で動作可能であるというヘンケル型記憶セルの利点と、読み出し時の半選択状態に対する動作マージンが広いという磁束量子転移型記憶セルの利点を併せ持つ超伝導記憶セルを構成できるという効果がある。
次に、本発明について図面を参照して説明する。
(第1の実施の形態)
本発明の第1の実施の形態について、図1を参照して説明する。図1は、本発明による超伝導記憶セルの第1の実施の形態を示す等価回路図である。まず、本超伝導記憶セルの構成と機能について説明する。
第1の実施形態は、2本の制御配線を有する書き込みゲート(G)、1本の制御配線を有する読み出しゲート(G)、ジョセフソン接合(J)、インダクタンス(L、L、L、L)、ダンピング抵抗(Rd1、Rd2)、インダクタンス(L)を含む制御配線とから構成されている。
書き込みゲート(G)、インダクタンス(L)、インダクタンス(L)、ジョセフソン接合(J)、インダクタンス(L)、インダクタンス(L)とで第1の超伝導ループ(SL)が構成されている。
インダクタンス(L)、ジョセフソン接合(J)、インダクタンス(LS3)、インダクタンス(LS4)とで第2の超伝導ループ(SL)が構成されている。第2の超伝導ループ(SL)の一部分であるインダクタンス(LS3)とインダクタンス(LS4)が、読み出しゲート(G)の制御配線になっている。
書き込みゲート(G)は、ジョセフソン接合(JW1、JW2)とインダクタンス(LW1、LW2)を含む書き込みゲート内の超伝導ループと、行方向の書き込み信号(IWX)の入力端に接続されたインダクタンス(LW3、LW4)を含む制御配線と、列方向の書き込み信号(IWY)の入力端に接続されたインダクタンス(LW5、LW6)を含む制御配線とで構成され、これら2つの制御配線は書き込みゲート内の超伝導ループに対して磁気的に結合するように配置されている。
読み出しゲート(G)は、ジョセフソン接合(JS1、JS2)とインダクタンス(LS1、LS2)を含む読み出しゲート内の超伝導ループと、インダクタンス(LS3、LS4)を含む制御配線とで構成され、この制御配線は読み出しゲート内の超伝導ループに対して磁気的に結合するように配置されている。また、読み出しゲート(G)は、行方向読み出し信号(ISX)の入力端に接続されている。
列方向読み出し信号(ISY)の入力端に接続されているインダクタンス(L)を含む制御配線は、第1の超伝導ループ(SL)に含まれるインダクタンス(L)と磁気的に結合するように配置されている。
ダンピング抵抗(Rd1)は、書き込みゲート(G)の直列接続されたジョセフソン接合(JW1)とインダクタンス(LW1)、ジョセフソン接合(JW2)とインダクタンス(LW2)とに並列接続されている。さらにダンピング抵抗(Rd2)は、ジョセフソン接合(J)に並列接続されている。
次に、本実施の形態の超伝導記憶セルの動作について説明する。
表1にデータ“1”又は“0”の書き込みと読み出し動作に対する入力信号の組み合わせを示す。各動作を行うために必要な入力信号を矢印(↓)で示した。この超伝導記憶セルへのデータ“1”の書き込みは、データ信号(I)、行方向書き込み信号(IWX)、列方向書き込み信号(IWY)の入力により行われる。データ“0”書き込みは、行方向書き込み信号(IWX)、列方向書き込み信号(IWY)の入力により行われる。読み出しは、列方向読み出し信号(ISY)、行方向読み出し信号(ISX)の入力により行うことができる。これら入力信号は、全て矢印の方向に入力される単極性の信号である。
Figure 0004955232
図2に、本実施の形態の超伝導記憶セルの動作波形の概略図を示す。この動作波形に基づいて、本実施の形態の回路動作を詳細に説明する。図2において、縦軸は電流値(mA)又は電圧値(mV)であり、横軸は時間(ps)である。上から、データ信号(I)、行方向書き込み信号(IWX)、列方向書き込み信号(IWY)、列方向読み出し信号(ISY)、行方向読み出し信号(ISX)、第1の超伝導ループ(SL)を流れる電流(ISL1)、第2の超伝導ループ(SL)を流れる電流(ISL2)、読み出しゲート(G)の発生電圧(VOUT)の波形を示す。
図2には、6つのクロック周期の動作波形を示している。具体的には、第1のクロック周期(T)でデータ“1”の書き込み動作(“1”W)、第2のクロック周期(T)でデータ“1”の読み出し動作(“1”R)、第3のクロック周期(T)で半選択状態の読み出し動作(HS)、第4のクロック周期(T)でデータ“0”の書き込み動作(“0”W)、第5のクロック周期(T)でデータ“0”の読み出し動作(“0”R)、第6のクロック周期(T)で半選択状態の読み出し動作(HS)を行った場合の動作波形を示している。
第1のクロック周期(T)では、行方向書き込み信号(IWX)と列方向書き込み信号(IWY)及びデータ信号(I)が入力され、データ“1”の書き込み動作(“1”W)が行われている。この時、書き込みゲート(G)が一時的に電圧状態にスイッチし、データ信号(I)を第1の超伝導ループ(SL)に注入することで、第1の超伝導ループ(SL)に単一磁束量子(SFQ)が保持される。このため、第1の超伝導ループ(SL)を流れる電流(ISL1)が増大し、次のクロック周期に渡って流れ続ける。
この時、第2の超伝導ループ(SL)にも僅かに電流(ISL2)が流れる。この値は、第1のジョセフソン接合(J)の分岐に含まれるインダクタンス(L)と第2の超伝導ループのインダクタンス(LS3+LS4)の比で流れるもので、インダクタンスLは、インダクタンスLS3+LS4に比べて十分に小さく設定されているので、大部分の電流は第1のジョセフソン接合(J)を介してながれ、第2の超伝導ループにはほとんど流れない様に設定されている。
第2のクロック周期(T)では、列方向読み出し信号(ISY)と行方向読み出し信号(ISX)が入力され、読み出し動作(R)が行われている。データ“1”を保持している状態で、行方向読み出し信号(ISX)と列方向読み出し信号(ISY)が入力されると、ジョセフソン接合(J)には保持していた単一磁束量子に起因した超伝導電流に加えて列方向読み出し信号(ISY)が加わるため、ジョセフソン接合(J)が一時的に電圧状態にスイッチする。このため、第2の超伝導ループ(SL)に電流(ISL2)が注入され、第2の超伝導ループ(SL)に磁気的に結合している読み出しゲート(G)が電圧状態にスイッチする(VOUT)。列方向読み出し信号(ISY)が零になると、第2の超伝導ループ(SL)に流れていた電流の大部分は、第1の超伝導ループに戻る。これにより、データ“1”の非破壊読み出しが完了する。
第3のクロック周期(T)では、行方向読み出し信号(ISX)のみが入力され、半選択状態に対する読み出し動作(R)が行われている。ここでは、列方向読み出し信号(ISY)が入力されていないため、データ“1”が保持されていても、ジョセフソン接合(J)は電圧状態にスイッチしない。このため、第2の超伝導ループ(SL)にはほとんど電流が流れず、読み出しゲート(G)は電圧状態にスイッチしない。この様に、第1の超伝導ループにデータ“1”が保持されている状態でも、それに起因した電流が読み出しゲート(G)にほとんど印加されないため、行方向読み出し信号(ISX)だけが入力されていても読み出しゲート(G)は影響をほとんど受けない。これにより、半選択状態に対する読み出し動作の動作マージンが広がるという効果がある。
第4のクロック周期(T)では、行方向書き込み信号(IWX)と列方向書き込み信号(IWY)が入力され、データ“0”の書き込み動作(“0”W)が行われている。データ“1”を保持している状態で、行方向書き込み信号(IWX)と列方向書き込み信号(IWY)が入力されると、書き込みゲート(G)が一時的に電圧状態にスイッチし、第1の超伝導ループ(SL)に保持していた単一磁束量子(SFQ)が排除され、データ“0”の書き込みが完了する。これにより、第1の超伝導ループ(SL)に流れていた電流(ISL1)が零になる。
第5のクロック周期(T)では、再び、列方向読み出し信号(ISY)と行方向読み出し信号(ISX)が入力され、読み出し(R)動作が行われている。第1の超伝導ループ(SL)に流れていた電流(ISL1)が零、即ち、データ“0”を保持している状態で、行方向読み出し信号(ISX)と列方向読み出し信号(ISY)が入力されても、ジョセフソン接合(J)には列方向読み出し信号(ISY)だけが印加されるだけであるため、ジョセフソン接合(J)は電圧状態にスイッチしない。従って、第2の超伝導ループ(SL)に電流が注入されないため、読み出しゲート(G)は電圧状態にスイッチしない。これにより、データ“0”の読み出しが完了する。
第6のクロック周期(T)では、行方向読み出し信号(ISX)のみが入力され、データ“0”の状態での半選択状態に対する読み出し動作(R)が行われている。ここでは、データ“0”の状態に加えて列方向読み出し信号(ISY)も入力されないため、第2の超伝導ループ(SL)には全く電流が流れない。このため、行方向読み出し信号(ISX)だけが入力されても、読み出しゲート(G)は全く影響を受けない。
また、図1において、具体的な回路定数は例えば以下のように設定することが出来る。
W1=0.10mA,JW2=0.10mA,JS1=0.08mA,JS2=0.08mA,J=0.06mA,L=10pH,L=0.5pH,L=2pH,L=1pH,L=15pH,LW1=5pH,LW2=5pH,LW3=8pH,LW4=8pH,LW5=8pH,LW6=8pH,LS1=4pH,LS2=4pH,LS3=6pH,LS4=6pH,M=8pH,MW1=4pH,MW2=4pH,MW3=4pH,MW4=4pH,MS1=2.6pH,MS2=2.6pH,Rd1=2Ω,Rd2=6Ω,I=0.15mA、IWX=0.15mA,IWY=0.15mA、ISX=0.1mA,ISY=0.25mA
ここで、MはインダクタンスLとインダクタンスLの間の相互インダクタンス、MW1はインダクタンスLW1とインダクタンスLW3の間の相互インダクタンス、MW2はインダクタンスLW2とインダクタンスLW4の間の相互インダクタンス、MW3はインダクタンスLW1とインダクタンスLW5の間の相互インダクタンス、MW4はインダクタンスLW2とインダクタンスLW6の間の相互インダクタンス、MS1はインダクタンスLS1とインダクタンスLS3の間の相互インダクタンス、MS2はインダクタンスLS2とインダクタンスLS4の間の相互インダクタンスである。また、全てのジョセフソン接合は臨界電流密度J=2.5kA/cm、接合特性のクオリティファクタ(臨界電流値とサブギャップ抵抗の積)V=50mVのNb/AlOx/Nb接合を想定した。
これらの定数は、上記定数に限定されることなく、自由に設定できる。例えば、第1の超伝導ループの全インダクタンス値と書き込みゲートの超伝導臨界電流値の積が単一磁束量子Φ以上になるように第1の超伝導ループの全インダクタンス及び書き込みゲートの超伝導臨界電流値を所望の値に設定する。このように設定することで、少なくとも1個の単一磁束量子を第1の超伝導ループに保持することを可能にする。
また、第2の超伝導ループの全インダクタンス値と第1のジョセフソン接合の超伝導臨界電流値の積が単一磁束量子Φ以下になるように第2の超伝導ループの全インダクタンス及び第1のジョセフソン接合の超伝導臨界電流値を所望の値に設定する。このように設定することで、読み出し時に第2の超伝導ループに転移された磁束量子が保持されずに、読み出しが終了した時には、元の第1の超伝導ループに戻ることを可能にする。
以上説明したように、本発明の超伝導記憶セルにより、データ“1”又は“0”の書き込みと読み出し動作を単極性の信号により行うことができる。また、読み出しゲート(G)がデータを保持する超伝導ループに直接結合していないため、データの読み出しに対して動作マージンが広いという特徴がある。
本実施の形態の超伝導記憶セルにより、半選択に対しても動作マージンが広く、且つ単極性の制御信号で動作可能な超伝導記憶セルを実現できるという効果がある。
本実施の形態では、書き込みゲート(G)及び読み出しゲート(G)を2個のジョセフソン接合で構成された磁気結合型量子干渉ゲートを使用したが、3個のジョセフソン接合で構成された磁気結合型量子干渉ゲートを用いても同様の効果を得ることができる。
(第2の実施の形態)
本発明の第2の実施の形態について、図3を参照して説明する。図3には、本発明による超伝導記憶セルの第2の実施の形態を示す等価回路図である。本第2の実施の形態は、第1の実施の形態の構成において、第1の超伝導ループに磁気的に結合するように配置された制御配線が2本で構成されたことを特徴とする。列方向読み出し信号(ISY)の入力端に接続されているインダクタンス(L)を含む制御配線に加えて、行方向の第2の読み出し信号(ISX2)の入力端に接続されているインダクタンス(L)を含む制御配線が追加されている。インダクタンス(L)及びインダクタンス(L)は、第1の超伝導ループ(SL)に含まれるインダクタンス(L)とそれぞれ磁気的に結合するように配置されている。図1に示された要素と同じ要素には同一参照番号あるいは同一符号を付している。
次に、本実施の形態の超伝導記憶セルの動作について説明する。表2に、本実施の形態の超伝導記憶セルの“1”又は“0”の書き込みと読み出し動作に対する入力信号の組み合わせを示す。各動作に対する入力する信号を矢印(↓)で示した。これらの入力信号は、全て単極性の信号である。
Figure 0004955232
本実施例の超伝導記憶セルへのデータの書き込みは、第1の実施の形態の超伝導記憶セルと同様である。即ち、データ“1”の書き込みは、データ信号(I)、行方向書き込み信号(IWX)、列方向書き込み信号(IWY)の入力により行われる。データ“0”書き込みは、行方向書き込み信号(IWX)、列方向書き込み信号(IWY)の入力により行われる。
読み出しは、第1の実施の形態の超伝導記憶セルの動作と異なり、列方向読み出し信号(ISY)と行方向の第2の読み出し信号(ISX2)及び行方向読み出し信号(ISX)の入力により行うことができる。
具体的には、データ“1”を保持している状態で、行方向読み出し信号(ISX)と行方向の第2の読み出し信号(ISX2)及び列方向読み出し信号(ISY)が入力されると、ジョセフソン接合(J)には保持していた単一磁束量子に起因した超伝導電流に加えて列方向読み出し信号(ISY)と行方向の第2の読み出し信号(ISX2)の二つの信号が加わるため、ジョセフソン接合(J)が一時的に電圧状態にスイッチする。このため、第2の超伝導ループ(SL)に電流(ISL2)が注入され、第2の超伝導ループ(SL)に磁気的に結合している読み出しゲート(G)が電圧状態にスイッチする(VOUT)。列方向読み出し信号(ISY)と行方向の第2の読み出し信号(ISX2)が零になると、第2の超伝導ループ(SL)に流れていた電流の大部分は、第1の超伝導ループに戻る。これにより、データ“1”の非破壊読み出しが完了する。
一方、データ“0”を保持している状態では、行方向読み出し信号(ISX)と列方向読み出し信号(ISY)及び行方向の第2の読み出し信号(ISX2)が入力されても、ジョセフソン接合(J)は、列方向読み出し信号(ISY)と行方向の第2の読み出し信号(ISX2)の二つの信号だけでは電圧状態にスイッチしないように設定されている。従って、第2の超伝導ループ(SL)に電流が注入されないため、読み出しゲート(G)は電圧状態にスイッチしない。これにより、データ“0”の読み出しが完了する。
この様に、第1の超伝導ループに保持している単一磁束量子に起因した超伝導電流と列方向読み出し信号(ISY)及び行方向の第2の読み出し信号(ISX2)の三つ信号が印加された時にジョセフソン接合(J)が電圧状態にスイッチし、これらの信号のいずれか二つ以下の信号だけが印加された時にはジョセフソン接合(J)は電圧状態にスイッチしないように、列方向読み出し信号(ISY)及び行方向の第2の読み出し信号(ISX2)の値が設定されている。
具体的には、図3において、上記に関連した回路定数は例えば以下のように設定することが出来る。その他の回路定数は、全て図1の第1の実施の形態の回路定数と同じである。
=15pH,L=15pH,ISY=0.125mA,ISX2=0.125mA,M=8pH,M=8pH
ここで、MはインダクタンスLとインダクタンスLの間の相互インダクタンス、MはインダクタンスLとインダクタンスLの間の相互インダクタンスである。
本実施の形態の超伝導記憶セルも第1の実施の形態と同様の動作が可能であり、同様の効果を有する。
以上説明した様に、本実施の形態の超伝導記憶セルのデータ“1”又は“0”の書き込み動作は、第1の実施の形態のものと全く同じであり、異なる点は読み出し動作にある。第1の実施の形態では、列方向読み出し信号(ISY)と行方向の読み出し信号(ISX)の一致論理により、セルが選択されて読み出し動作が行われる。これに対して、本実施の形態では、列方向読み出し信号(ISY)と行方向の第2の読み出し信号(ISX2)との一致論理によりセルが選択されて読み出し動作が行われる。従って、本実施の形態では、上記入力信号により選択されたセルでのみ、第2の超伝導ループに磁束量子を転移させて読み出し動作を行う。
従って、セルの選択は列方向読み出し信号(ISY)と行方向の第2の読み出し信号(ISX2)により行われるので、読み出しゲート(G)に直接接続された行方向の読み出し信号(ISX)で一致論理を取る必要はなくなる。このため、例えば、行方向の読み出し信号(ISX)は、常時流れている状態、即ち、直流電流でバイアスされている状態であっても良い。読み出しゲート(G)を常時、直流電流でバイアスされた状態で使用することで、読み出しゲート(G)に関しては入力信号のタイミングマージンを設定する必要がなくなるため、第1の実施の形態の超伝導記憶セルに比べてさらに高速動作が可能になるという効果がある。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明による超伝導記憶セルの第1の実施の形態を説明するための等価回路図である。 本発明による超伝導記憶セルの第1の実施の形態の動作波形の概略図である。 本発明による超伝導記憶セルの第2の実施の形態を説明するための等価回路図である。 従来技術の超伝導記憶セルの一例を説明するための等価回路図である。 従来技術の超伝導記憶セルの他の一例を説明するための等価回路図である。
符号の説明
書き込みゲート
読み出しゲート
SL 第1の超伝導ループ
SL 第2の超伝導ループ
W1、JW2、JS1、JS2、J ジョセフソン接合
、L、L、L、L、L、LW1、LW2、LW3、LW4、LW5、LW6、LS1、LS2、LS3、LS4 インダクタンス
d1、Rd2 ダンピング抵抗
データ信号
WX 行方向書き込み信号
WY 列方向書き込み信号
SX 行方向読み出し信号
SX2 第2の行方向読み出し信号
SY 列方向読み出し信号
SL1 第1の超伝導ループを流れる電流
SL2 第2の超伝導ループを流れる電流
OUT 読み出しゲートの出力電圧
“1”W データ“1”の書き込み動作
“0”W データ“0”の書き込み動作
R 読み出し動作
HS 半選択状態に対する読み出し動作
第1のクロック周期
第2のクロック周期
第3のクロック周期
第4のクロック周期
第5のクロック周期
第6のクロック周期

Claims (13)

  1. 書き込みゲートと第1のジョセフソン接合を含む第1の超伝導ループと、前記第1のジョセフソン接合を含む第2の超伝導ループと、前記第2の超伝導ループに磁気的に結合するように配置された読み出しゲートと、少なくとも1本の読出し信号用の制御配線とを備え、
    前記書き込みゲートは、前記書き込みゲート内の超伝導ループと、前記書き込みゲート内の超伝導ループと磁気的に結合するように配置された単極性信号用の制御配線を有し、少なくとも1本の前記読出し信号用の制御配線は、前記第1の超伝導ループと磁気的に結合されるように配置されている単極性信号用の制御配線であることを特徴とする超伝導記憶セル。
  2. 請求項1記載の第1の超伝導ループにおいて、前記第1の超伝導ループの全インダクタンス値と前記書き込みゲートの超伝導臨界電流値の積が単一磁束量子Φ0以上になるように前記第1の超伝導ループの全インダクタンス及び前記書き込みゲートの超伝導臨界電流値が所望の値に設定されたことを特徴とする超伝導記憶セル。
  3. 請求項1記載の第2の超伝導ループにおいて、前記第2の超伝導ループの全インダクタンス値と前記第1のジョセフソン接合の超伝導臨界電流値の積が単一磁束量子Φ0以下になるように前記第2の超伝導ループの全インダクタンス及び前記第1のジョセフソン接合の超伝導臨界電流値が所望の値に設定されたことを特徴とする超伝導記憶セル。
  4. 請求項1記載の書き込みゲートが、磁気的に結合した2本の単極性信号用の制御配線を有する超伝導量子干渉ゲートで構成されたことを特徴とする超伝導記憶セル。
  5. 請求項1記載の読み出しゲートが、磁気的に結合した1本の読出し信号用の制御配線を有する超伝導量子干渉ゲートで構成されていることを特徴とする超伝導記憶セル。
  6. 請求項1記載の超伝導記憶セルにおいて、前記書き込みゲートと並列に第1のダンピング抵抗が接続され、前記第1のジョセフソン接合と並列に第2のダンピング抵抗が接続されたことを特徴とする超伝導記憶セル。
  7. 請求項1記載の読み出しゲートは、1本の読出し信号用の制御配線を備え、前記1本の読出し信号用の制御配線は第2の超伝導ループの一部分で構成されていることを特徴とする超伝導記憶セル。
  8. 請求項1記載の書き込みゲートは、2本の単極性信号用の制御配線を備え、前記2本の単極性信号用の制御配線の内のいずれか一方の制御配線に行方向の書き込み信号が入力され、他方の制御配線に列方向の書き込み信号が入力されることを特徴とする超伝導記憶セル。
  9. 請求項1記載の第1の超伝導ループに磁気的に結合するように配置された少なくとも1本の前記読出し信号用の制御配線に列方向の読み出し信号が入力されることを特徴とする超伝導記憶セル。
  10. 請求項1記載の読み出しゲートに行方向の読み出し信号が入力されることを特徴とする超伝導記憶セル。
  11. 請求項1記載の書き込みゲートを含む第1の超伝導ループにデータ信号が入力されることを特徴とする超伝導記憶セル。
  12. 請求項1〜11のいずれかに一項に記載の超伝導記憶セルにおいて、行方向及び列方向の書き込み信号とデータ信号が入力された時にデータ“1”が書き込まれ、行方向及び列方向の書き込み信号が入力された時にデータ“0”が書き込まれ、列方向の読み出し信号と行方向の読み出し信号が入力された時に超伝導ループに保持されたデータの読み出しが行われることを特徴とする超伝導記憶セル。
  13. 請求項1〜12のいずれかに一項に記載の超伝導記憶セルを備えたことを特徴とする超伝導集積回路。
JP2005211372A 2005-07-21 2005-07-21 超伝導記憶セル Expired - Fee Related JP4955232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005211372A JP4955232B2 (ja) 2005-07-21 2005-07-21 超伝導記憶セル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005211372A JP4955232B2 (ja) 2005-07-21 2005-07-21 超伝導記憶セル

Publications (2)

Publication Number Publication Date
JP2007027636A JP2007027636A (ja) 2007-02-01
JP4955232B2 true JP4955232B2 (ja) 2012-06-20

Family

ID=37787961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005211372A Expired - Fee Related JP4955232B2 (ja) 2005-07-21 2005-07-21 超伝導記憶セル

Country Status (1)

Country Link
JP (1) JP4955232B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384827B1 (en) * 2015-03-05 2016-07-05 Northrop Grumman Systems Corporation Timing control in a quantum memory system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365317A (en) * 1980-08-06 1982-12-21 International Business Machines Corporation Superconductive latch circuit
JPS6233395A (ja) * 1985-08-07 1987-02-13 Agency Of Ind Science & Technol ジョセフソン記憶回路

Also Published As

Publication number Publication date
JP2007027636A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
AU2021200464B2 (en) Superconducting bi-directional current driver
AU2014400659B2 (en) Superconductive gate system
US10923646B2 (en) Superconducting switch having a persistent and a non-persistent state
CN108352180B (zh) 具有电感分流器的约瑟夫森磁性随机存取存储器
US10102902B2 (en) Superconducting gate memory circuit
AU2017237713B2 (en) Superconducting cell array logic circuit system
JPS61224520A (ja) 構成を変更可能な論理要素
EP3675126A1 (en) A circuit cell for a memory device or logic device
CN110427170A (zh) 一种基于自旋轨道矩的全加器
JP4955232B2 (ja) 超伝導記憶セル
US20240386950A1 (en) Read and write enhancements for arrays of superconducting memory cells
US6678200B2 (en) Systems and methods for communicating with memory blocks
JPH03235419A (ja) 直流電源駆動ジョセフソン集積回路
JP7789427B1 (ja) 不揮発集積回路
JPS6387697A (ja) ジヨセフソンメモリ
JP4517846B2 (ja) 磁気メモリデバイス用書込回路および磁気メモリデバイス
JP2006268928A (ja) 直流電源駆動型超伝導センス回路
USRE28853E (en) Superconductive shift register utilizing Josephson tunnelling devices
GB2409776A (en) MRAM with word line repeaters
JPH01138748A (ja) ガリウム砒素半導体メモリ集積回路
Bradley et al. An Approach for Dense Superconducting Memories with Column Sense
JPS58175191A (ja) 超伝導材料素子を用いたメモリ回路装置及びその駆動方法
JPS62114196A (ja) ジヨセフソン効果を用いた記憶セル
JPS62114197A (ja) ジヨセフソン効果を用いた記憶セル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120307

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees