JP2020513608A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2020513608A5 JP2020513608A5 JP2019523718A JP2019523718A JP2020513608A5 JP 2020513608 A5 JP2020513608 A5 JP 2020513608A5 JP 2019523718 A JP2019523718 A JP 2019523718A JP 2019523718 A JP2019523718 A JP 2019523718A JP 2020513608 A5 JP2020513608 A5 JP 2020513608A5
- Authority
- JP
- Japan
- Prior art keywords
- noise
- frequency
- feedback node
- electronic circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (5)
- 電子回路システムであって、
周波数とノイズとを含むアナログ信号を受信する入力であって、前記ノイズが或る範囲で変動する入力参照ノイズを含む、前記入力と、
信号経路であって、
フィードバックノードと、
クロック周期に応答してデジタル出力値を提供し、前記アナログ信号と前記フィードバックノードにおける信号スウィングとに応答して前記デジタル出力値を更に提供するアナログ・デジタルコンバータと、
前記クロック周期の期間の間に前記ノイズのＲＭＳ値より大きくならないように前記フィードバックノードにおける信号スウィングを制限する回路要素であって、
第１の状態を有する前記デジタル出力値に応答して前記フィードバックノードに電流をソースする第１の電流源と、
前記第１の状態と異なる第２の状態を有する前記デジタル出力値に応答して前記フィードバックノードから電流をシンクする第２の電流源と、
を含む、前記回路要素と、
を含む、前記信号経路と、
を含む、電子回路システム。 - 電子回路システムであって、
周波数とノイズとを含むアナログ信号を受信する入力であって、前記ノイズが或る範囲で変動する入力参照ノイズを含む、前記入力と、
信号経路であって、
フィードバックノードと、
クロック周期に応答してデジタル出力値を提供し、前記アナログ信号と前記フィードバックノードにおける信号スウィングとに応答して前記デジタル出力値を更に提供するアナログ・デジタルコンバータと、
前記クロック周期の期間の間に前記ノイズのＲＭＳ値より大きくならないように前記フィードバックノードにおける信号スウィングを制限する回路要素と、
を含む、前記信号経路と、
エントロピーソースに応答して前記アナログ信号を提供する回路要素と、
を含む、電子回路システム。 - 電子回路システムであって、
周波数とノイズとを含むアナログ信号を受信する入力であって、前記ノイズが或る範囲で変動する入力参照ノイズを含む、前記入力と、
信号経路であって、
フィードバックノードと、
クロック周期に応答してデジタル出力値を提供し、前記アナログ信号と前記フィードバックノードにおける信号スウィングとに応答して前記デジタル出力値を更に提供するアナログ・デジタルコンバータであって、コンパレータを含む、前記アナログ・デジタルコンバータと、
前記クロック周期の期間の間に前記ノイズのＲＭＳ値より大きくならないように前記フィードバックノードにおける信号スウィングを制限する回路要素と、
を含む、前記信号経路と、
を含み、
前記周波数が第１の周波数を含み、前記クロック周期が前記第１の周波数より小さい第２の周波数を有する、電子回路システム。 - 請求項３に記載の電子回路システムであって、
前記デジタル出力値を入力し、前記第２の周波数より小さい第３の周波数でクロックされるフィリップロップを更に含む、電子回路システム。 - 請求項３に記載の電子回路システムであって、
前記第２の周波数が、前記コンパレータによる比較動作が完了したとの前記コンパレータにおける内部指示に応答する、電子回路システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021130790A JP7256504B2 (ja) | 2016-11-01 | 2021-08-10 | デジタル変調器エントロピーソース |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/339,931 US9780798B1 (en) | 2016-11-01 | 2016-11-01 | Digital modulator entropy source |
| US15/339,931 | 2016-11-01 | ||
| PCT/US2017/059527 WO2018085396A1 (en) | 2016-11-01 | 2017-11-01 | Digital modulator entropy source |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021130790A Division JP7256504B2 (ja) | 2016-11-01 | 2021-08-10 | デジタル変調器エントロピーソース |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020513608A JP2020513608A (ja) | 2020-05-14 |
| JP2020513608A5 true JP2020513608A5 (ja) | 2020-12-17 |
| JP6940737B2 JP6940737B2 (ja) | 2021-09-29 |
Family
ID=59929295
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019523718A Active JP6940737B2 (ja) | 2016-11-01 | 2017-11-01 | デジタル変調器エントロピーソース |
| JP2021130790A Active JP7256504B2 (ja) | 2016-11-01 | 2021-08-10 | デジタル変調器エントロピーソース |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021130790A Active JP7256504B2 (ja) | 2016-11-01 | 2021-08-10 | デジタル変調器エントロピーソース |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9780798B1 (ja) |
| EP (1) | EP3535848A4 (ja) |
| JP (2) | JP6940737B2 (ja) |
| KR (1) | KR102585834B1 (ja) |
| CN (2) | CN116719508A (ja) |
| WO (1) | WO2018085396A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10606560B1 (en) * | 2017-05-10 | 2020-03-31 | Verily Life Sciences Llc | Mitigating deterministic asymmetry in a random number generator |
| WO2022252229A1 (zh) * | 2021-06-04 | 2022-12-08 | 中国科学院微电子研究所 | 量化器、∑-δ调制器及噪声整形方法 |
| DE102021117008A1 (de) * | 2021-07-01 | 2023-01-05 | Lisa Dräxlmaier GmbH | Verfahren und steuergerät zum erzeugen eines zufallswerts unter verwendung eines microcontrollers |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218973B1 (en) | 1999-03-05 | 2001-04-17 | Motorola, Inc. | Binary random number generator |
| JP4583689B2 (ja) * | 1999-10-27 | 2010-11-17 | エヌエックスピー ビー ヴィ | デジタル−アナログ・コンバータ |
| JP4648996B2 (ja) * | 2000-10-11 | 2011-03-09 | ローム株式会社 | アナログ−デジタル変換器 |
| JP5395429B2 (ja) * | 2005-06-03 | 2014-01-22 | シナプティクス インコーポレイテッド | シグマデルタ測定法を使用してキャパシタンスを検出するための方法およびシステム |
| GB0617848D0 (en) * | 2006-09-11 | 2006-10-18 | Global Silicon Ltd | A random number generator |
| JP2008099362A (ja) * | 2006-10-06 | 2008-04-24 | Canon Inc | Δς変調器回路及びδς変調回路を備えたスイッチング電源 |
| US8736473B2 (en) * | 2010-08-16 | 2014-05-27 | Nxp, B.V. | Low power high dynamic range sigma-delta modulator |
| US20120185692A1 (en) * | 2011-01-18 | 2012-07-19 | Christopher Luis Hamlin | Secure cloud computing system |
| GB201102562D0 (en) * | 2011-02-14 | 2011-03-30 | Nordic Semiconductor Asa | Analogue-to-digital converter |
| EP2555432B1 (en) * | 2011-08-03 | 2014-07-23 | Nxp B.V. | Successive approximation register ADC circuits and methods |
| EP2696506A1 (en) * | 2012-08-09 | 2014-02-12 | Innovaciones Microelectronicas S.L. | Two-stage analog-to-digital converter for high-speed image sensor |
| JP6468188B2 (ja) * | 2013-07-11 | 2019-02-13 | 株式会社ソシオネクスト | 電流型ｄ／ａ変換器、デルタシグマ変調器および通信装置 |
| TWI506541B (zh) | 2013-10-18 | 2015-11-01 | Storart Technology Co Ltd | 自回授亂數產生器及其自回授亂數產生方法 |
| US9054731B2 (en) * | 2013-11-06 | 2015-06-09 | Analog Devices Global | Integrator output swing reduction |
| US9503121B2 (en) * | 2014-10-17 | 2016-11-22 | Infineon Technologies Ag | Very high dynamic-range switched capacitor ADC with large input impedance for applications tolerating increased distortion and noise at large input signal levels |
| CN108028662B (zh) * | 2015-09-15 | 2022-01-25 | 皇家飞利浦有限公司 | 执行模数转换的方法 |
-
2016
- 2016-11-01 US US15/339,931 patent/US9780798B1/en active Active
-
2017
- 2017-08-31 US US15/691,827 patent/US10491228B2/en active Active
- 2017-11-01 CN CN202310746884.4A patent/CN116719508A/zh active Pending
- 2017-11-01 EP EP17867386.9A patent/EP3535848A4/en active Pending
- 2017-11-01 JP JP2019523718A patent/JP6940737B2/ja active Active
- 2017-11-01 CN CN201780067311.1A patent/CN109891750B/zh active Active
- 2017-11-01 KR KR1020197012219A patent/KR102585834B1/ko active IP Right Grant
- 2017-11-01 WO PCT/US2017/059527 patent/WO2018085396A1/en unknown
-
2021
- 2021-08-10 JP JP2021130790A patent/JP7256504B2/ja active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020513608A5 (ja) | ||
| JP2011055196A5 (ja) | ||
| JP6064500B2 (ja) | Ａｄ変換回路、半導体装置及びａｄ変換方法 | |
| JP2013058909A5 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| JP2010273118A (ja) | 時間デジタル変換器 | |
| EP2779463A3 (en) | Background calibration of adc reference voltage errors due to input signal dependency | |
| TW200935071A (en) | Time to digital converting circuit and related method thereof | |
| JP2011044795A5 (ja) | ||
| TW201340520A (zh) | 電源保護電路 | |
| EP2773046A3 (en) | Analogue to digital converter | |
| JP2016513898A (ja) | タイムインターリーブ型アナログ／デジタル変換器の欠陥の推定 | |
| SG10201805776PA (en) | Sequential circuit having increased negative setup time | |
| JP2018036632A5 (ja) | 半導体装置 | |
| JP2018513613A5 (ja) | ||
| MY177593A (en) | Signal conversion | |
| JP2018129627A5 (ja) | ||
| KR101636610B1 (ko) | 전압 제어 지연 라인을 이용한 시간 증폭 방법 및 장치 | |
| JP7488860B2 (ja) | 電子回路 | |
| KR102262941B1 (ko) | 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법 | |
| US10404246B2 (en) | Non-oscillating comparator | |
| JP6789727B2 (ja) | アナログデジタル混在回路 | |
| MY170385A (en) | Clock adjustment circuit and digital to analog converting device | |
| TW201510706A (zh) | 電源開啟重置電路 | |
| JP2010124449A5 (ja) | ||
| JP2015133631A (ja) | アナログデジタル変換装置 |