JP2020502809A - 下位構造材料に直接ｒｆ曝露しない共形の気密性誘電体封入のためのｓｉｂｎ膜 - Google Patents

下位構造材料に直接ｒｆ曝露しない共形の気密性誘電体封入のためのｓｉｂｎ膜 Download PDF

Info

Publication number
JP2020502809A
JP2020502809A JP2019532948A JP2019532948A JP2020502809A JP 2020502809 A JP2020502809 A JP 2020502809A JP 2019532948 A JP2019532948 A JP 2019532948A JP 2019532948 A JP2019532948 A JP 2019532948A JP 2020502809 A JP2020502809 A JP 2020502809A
Authority
JP
Japan
Prior art keywords
precursor
memory
nitrogen
encapsulation layer
dielectric encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019532948A
Other languages
English (en)
Other versions
JP7191023B2 (ja
JP2020502809A5 (ja
Inventor
ミリンド ガドレ，
ミリンド ガドレ，
シャウナック ムケルジー，
シャウナック ムケルジー，
プラケット ピー． ジャー，
プラケット ピー． ジャー，
ディーネッシュ パディ，
ディーネッシュ パディ，
ツーチン トアン，
ツーチン トアン，
アブヒジット バス マリック，
アブヒジット バス マリック，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020502809A publication Critical patent/JP2020502809A/ja
Publication of JP2020502809A5 publication Critical patent/JP2020502809A5/ja
Application granted granted Critical
Publication of JP7191023B2 publication Critical patent/JP7191023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本明細書に開示される実施形態は、メモリデバイスを形成するための方法に関し、より詳細には、メモリデバイス内のメモリ材料の上に誘電体封入層を形成するための改良された方法に関する。１つの実施形態では、方法は、メモリ材料のサーマルバジェットの温度未満の温度で、メモリ材料の上に第１の材料を熱的に堆積することと、第１の材料に窒素を取り込むために、第１の材料を窒素プラズマに曝露することと、メモリ材料の上に気密性の共形誘電体封入層を形成するために、熱堆積及び窒素プラズマ工程を繰り返すこととを含む。したがって、メモリ材料の上に気密性の共形誘電体封入層を有するメモリデバイスが形成される。【選択図】図２Ｃ

Description

本明細書で開示される実施形態は、メモリデバイスを形成するための方法に関し、より詳細には、メモリセルデバイスの遷移金属ベースの材料などの高アスペクト比材料の上に誘電体封入層を形成するための方法に関する。
不揮発性ランダムアクセスメモリ（ＲＡＭ）デバイスは、一般に、０及び１でのメモリ記憶に有用な、銅（Ｃｕ）などの遷移金属ベースの材料を含む何百万ものメモリセルを含む。メモリ状態を管理する金属相互接続からメモリ材料を誘電的に分離することは、メモリセルの動作を最大化することに寄与する。誘電体封入材料の堆積は、通常、プラズマＣＶＤ（ＰＥＣＶＤ）などの高温プラズマ処理プロセスによって達成される。しかしながら、メモリ材料は、熱的損傷を避けるために、固定されたサーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）を有する。加えて、メモリ材料は、プラズマ損傷にも敏感である。敏感なメモリ材料が劣化する場合、メモリ材料のストレージ容量は、一般に減少するか又は完全になくなる。
したがって、メモリデバイス用の誘電体封入層を堆積するための改善された方法が必要とされる。
本明細書に開示される実施形態は、メモリデバイスを形成するための方法に関し、より詳細には、メモリデバイス内のメモリ材料の上に誘電体封入層を形成するための改良された方法に関する。１つの実施形態では、方法は、メモリ材料のサーマルバジェットの温度未満の温度で、メモリ材料の上に第１の材料を熱的に堆積することと、第１の材料に窒素を取り込むために、第１の材料を窒素プラズマに曝露することと、メモリ材料の上に気密性の共形誘電体封入層を形成するために、熱的な堆積及び窒素プラズマ工程を繰り返すこととを含む。したがって、メモリ材料の上に気密性の共形誘電体封入層を有するメモリデバイスが形成される。
１つの実施形態では、方法が開示される。方法は、メモリ材料のサーマルバジェット未満の温度で、メモリ材料の上に第１の前駆体を流すことによって、メモリ材料の上に第１の材料を熱的に堆積することと、第１の材料に窒素を取り込むために、第１の材料を窒素プラズマに曝露することと、メモリ材料の上に所定の厚さを有する誘電体封入層を形成するために、第１の材料を熱的に堆積すること及び第１の材料を窒素プラズマに曝露することとを繰り返すこととを含む。
別の実施形態では、方法が開示される。方法は、熱化学気相堆積プロセスによってメモリ材料の上に第１の材料を堆積することであって、シラン及びジシランのうちの１つ又は複数を含むケイ素含有の第１の前駆体を流すこと、約３００℃未満の温度で、メモリ材料の上にジボランを含むホウ素含有の第１の前駆体を流すこと、並びに第１の材料を堆積するために、ケイ素含有の第１の前駆体と前記ホウ素含有の第１の前駆体とを反応させることを含む、第１の材料を堆積することと、窒素ガス及びアンモニアからなる群から選択された１つ又は複数の窒素含有ガスを含む窒素プラズマに、第１の材料を曝露することと、メモリ材料の上に共形の窒素がドープされたホウ化ケイ素誘電体封入層を形成するために、第１の材料を堆積すること及び第１の材料を窒素プラズマに曝露することを繰り返すこととを含む。
更に別の実施形態では、メモリデバイスが開示される。メモリデバイスは、基板と、基板の一部の上に配置されたメモリ材料と、メモリ材料及び基板の露出部分の上に配置されたＳｉＢＮを含む誘電体封入層とを含む。
本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されている本開示のより詳細な説明が、実施形態を参照することによって得られ、それらの実施形態の一部が付随する図面に示される。しかしながら、添付の図面は例示的な実施形態を示しているに過ぎず、したがって、本開示は他の同等に有効な実施形態を許容しうるため、範囲を限定するものとみなされるべきではないことに留意されたい。
誘電体封入層を堆積するためのプロセスフローである。 本明細書に開示されるプロセスフローに従って形成されたデバイスの断面図である。 本明細書に開示されるプロセスフローに従って形成されたデバイスの断面図である。 本明細書に開示されるプロセスフローに従って形成されたデバイスの断面図である。
理解を容易にするため、可能な場合には、図面に共通する同一の要素を示すのに同一の参照番号を使用した。１つの実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれ得ると想定されている。
本明細書に開示される実施形態は、メモリデバイスを形成するための方法に関し、より詳細には、メモリデバイス内のメモリ材料の上に誘電体封入層を形成するための改良された方法に関する。１つの実施形態では、方法は、メモリ材料のサーマルバジェットの温度未満の温度で、メモリ材料の上に第１の材料を熱的に堆積することと、第１の材料に窒素を取り込むために、第１の材料を窒素プラズマに曝露することと、メモリ材料の上に気密性の共形誘電体封入層を形成するために、熱的な堆積及び窒素プラズマ工程を繰り返すこととを含む。したがって、メモリ材料の上に気密性の共形誘電体封入層を有するメモリデバイスが形成される。
図１は、誘電体封入層を堆積するためのプロセスフロー１００である。プロセスフロー１００は、工程１１０において、メモリ材料及びデバイスの基板の露出部分の上に第１の材料の層を熱的に堆積することによって、開始する。工程１２０では、デバイスは、窒化物を第１の材料に取り込むために、窒素プラズマ処理に曝露される。工程１３０において、適切な厚さの誘電体封入層がメモリ材料及び基板の露出部分の上に堆積されるまで、工程１１０及び１２０が周期的に繰り返される。プロセスフロー１００は、メモリ材料を損傷する可能性がある高温又はプラズマ処理プロセスなしに、デバイスのメモリ材料の上に誘電体封入層を形成する。
図２Ａから図２Ｃは、プロセスフロー１００などの本明細書に開示されるプロセスフローに従って形成された、メモリデバイスなどのデバイス２００の断面図である。図２Ａに示すように、デバイス２００は、基板２１０とメモリ材料２２０を含む。基板２１０は、一般に、非結晶シリコン、ポリシリコン、又は結晶シリコンを含むケイ素基板材料、並びにゲルマニウム又はケイ素−ゲルマニウム基板を含むがこれらに限定されない、任意の適切な基板材料である。情報をメモリに記憶するために使用されるメモリ材料２２０は、一般に、銅（Ｃｕ）、鉄（Ｆｅ）、ハフニウム（Ｈｆ）及び／又はコバルト（Ｃｏ）を含むがこれらに限定されない任意の適切なメモリ材料を含む。メモリ材料２２０は、一般に、基板２１０の上に１つ又は複数の特徴を形成する。図２Ａに示す実施形態では、メモリ材料２２０の１つ又は複数の特徴は、基板２１０の上で基板２１０と接触している１つ又は複数のトレンチによって分離されているが、特徴は、任意の適切な形状及びサイズでありうる。１つの実施形態では、デバイス２００は、高アスペクト比、例えば９０ナノメートル（ｎｍ）×４０ｎｍのアスペクト比を有する。アスペクト比は、一般に、１つ又は複数の特徴の高さ（ｈ）対幅（ｗ）の比を指す。更なる実施形態では、デバイス２００は、３：１、４：１、５：４、４：３、１６：１０及び１６：９などの任意の他の適切なアスペクト比を有しうる。
１つの実施形態では、熱的な堆積は、熱化学気相堆積（ＣＶＤ）である。第１の材料２３０の熱的な堆積は、一般に、メモリ材料２２０のサーマルバジェット未満のプロセス温度で、メモリ材料２２０及び基板２１０の露出部分の上に第１の材料前駆体を流すことを含む。１つの実施形態では、プロセス温度は、約３００℃未満、例えば、約２３５℃といった約２００℃から約２５０℃の間などである。第１の前駆体は、一般的に、ケイ素（Ｓｉ）含有前駆体及び／又はホウ素（Ｂ）含有前駆体を含むが、これらに限定されない。ケイ素含有の第１の前駆体の例は、シラン（ＳｉＨ４）及び／又はジシラン（Ｓｉ２Ｈ６）、又は高次シランを含むが、これらに限定されない。ホウ素の第１の前駆体の例は、ジボラン（Ｂ２Ｈ６）である。第１の前駆体のためのキャリアガスは、アルゴン（Ａｒ）及びヘリウム（Ｈｅ）を含むが、これらに限定されない。ケイ素含有の第１の前駆体のためのガス流量は、一般に、毎分約１００標準立方センチメートル（ｓｃｃｍ）から約７００ｓｃｃｍの間である。ホウ素の第１の前駆体のガス流量は、一般に、約２０ｓｃｃｍから約４００ｓｃｃｍの間である。アルゴンのガス流量は、一般に、毎分約５リットル（Ｌｐｍ）から約１０Ｌｐｍの間である。ヘリウムのガス流量は、一般に、約１Ｌｐｍから約５Ｌｐｍの間である。
第１の前駆体は、互いに反応して、メモリ材料２２０及び基板２１０の露出部分の上に、第１の材料２３０の第１の層を形成する。ケイ素含有前駆体及びホウ素含有前駆体を用いる例では、第１の材料２３０は、ホウ化ケイ素（ＳｉＢｎ）材料又はホウ素がドープされた非結晶性のケイ素（ａＳｉ）材料である。しかしながら、第１の材料は、後述するように窒素を吸収することができる他の材料を含みうる。第１の材料２３０の第１の層は、低温で、かつプラズマなしで堆積されるので、メモリ材料２２０は、損傷を受けない。それとは対照的に、従来の誘電体封入層堆積方法は、高温及び／又はプラズマ処理を使用し、メモリ材料が損傷する。第１の材料２３０の第１の層は、約５オングストローム（Å）から約５０Åの間、例えば約１０Åから約３０Åの間、又は約１５Åから約２５Åの間、例えば約２０Åでありうる。
第１の材料２３０の第１の層がメモリ材料２２０の上に堆積された後に、デバイス２００は、窒化プロセスを受ける。より具体的には、デバイス２００は、一般に、窒素プラズマ処理に曝露され、窒素含有量を有する誘電体封入層２４０を形成する。１つの実施形態では、デバイス２００は、窒化物などの窒素を第１の材料２３０に取り込むために、窒素プラズマ処理に曝露される。窒素プラズマ処理は、一般に、窒化ガスなどの窒素含有ガスに第１の材料を曝露することを含む。窒素含有ガスの例は、窒素ガス（Ｎ２）及び／又はアンモニア（ＮＨ３）を含むが、これらに限定されない。窒素ガスのガス流量は、一般に、約５Ｌｐｍから約８Ｌｐｍの間である。アンモニアガスのガス流量は、一般に、約５００ｓｃｃｍから約２Ｌｐｍの間である。窒素プラズマ処理のプラズマ電力は、一般に、約１３．５６メガヘルツ（ＭＨｚ）のプラズマ周波数（例えば、高周波ＲＦ）で約１００ワット（Ｗ）から約５００Ｗの間である。
窒素プラズマは、第１の材料２３０の第１の層と反応して、窒素、例えば窒化物、第１の材料２３０を取り込み、誘電体封入層２４０を形成する。ケイ素含有及びホウ素含有の第１の前駆体が第１の材料２３０を堆積するために使用されるとき、結果として生じる誘電体封入層２４０は、窒素がドープされたホウ化ケイ素（ＳｉＢＮ）を含む。
堆積及び窒化プロセスは、図２Ｃに示すように、所定の厚さの誘電体封入層２４０がメモリ材料２２０及び基板２１０の露出部分の上に堆積されるまで周期的に繰り返される。所定の厚さは、例えば、約２００Åから約３００Åの間でありうる。誘電体封入層２４０の所定の厚さが約２００Åであり、プロセスフローが約２０Åの第１の材料を熱的に堆積することを含む実施形態では、堆積及び窒化プロセスは、一般に、約１０回繰り返される。誘電体封入層２４０の所定の厚さが約３００Åであり、プロセスフローが約２０Åの第１の材料２３０を熱的に堆積することを含む実施形態では、堆積及び窒化プロセスは、約１５回繰り返される。
誘電体封入層を堆積するための記載された方法の利点は、高温又はプラズマプロセスにメモリ材料を曝露することなく、メモリ材料の上に低い 漏れ電流及び高い破壊電圧を有する薄い（例えば、数ナノメートル以下）、気密性の共形誘電体層を形成することを含むが、これに限定されない。本明細書に記載の方法は、低温で、かつメモリ材料をプラズマに曝露することなく実行されるので、メモリ材料の完全性は、メモリ材料が効果的に情報を記憶しうるように維持される。加えて、誘電体封入層の気密特性は、水分拡散及びメモリベアリング材料への他の損傷を低減又は防止する。
本明細書に記載の実施形態は、低温条件下で、メモリ材料及び基板の露出部分の上に第１の材料を堆積する。低温条件は、そうでなければプラズマプロセスの高温を使用して引き起こされるであろうメモリ材料への損傷を最小にするか又は回避する。続いて、第１の材料が、窒化物又は窒素イオン又はラジカルに曝露され、第１の膜を窒化し、それによって誘電体封入膜を形成する。第１の膜は、メモリ材料をプラズマへの曝露から保護し、したがってプラズマ曝露による損傷からメモリ材料を保護するので、誘電体封入膜は、プラズマプロセスを使用して形成されうる。周期的堆積及び窒化を利用することにより、最終封入材料の適切かつ均一な窒化が可能になる。
前述は、ＰＲＡＭデバイスなどのメモリデバイス上に誘電体封入層を堆積することを企図しているが、本明細書に記載の方法は、熱、湿気、及び／又はプラズマから保護するための封入が望まれる任意の温度感受性及びプラズマ感受性デバイス又は材料の上に誘電体封入層を堆積するのに適用可能である。
以上の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱することなく本開示の他の実施形態及び更なる実施形態が考案されてもよく、本開示の範囲は、以下の特許請求の範囲によって決定される。

Claims (15)

  1. メモリ材料のサーマルバジェット未満の温度で、前記メモリ材料の上に第１の前駆体を流すことによって、前記メモリ材料の上に第１の材料を熱的に堆積することと、
    前記第１の材料に窒素を取り込むために、前記第１の材料を窒素プラズマに曝露することと、
    前記メモリ材料の上に所定の厚さを有する誘電体封入層を形成するために、前記第１の材料を熱的に堆積すること、及び前記第１の材料を前記窒素プラズマに曝露することを繰り返すことと
    を含む方法。
  2. 前記温度が約３００℃未満である、請求項１に記載の方法。
  3. 前記第１の前駆体が、ケイ素含有前駆体及びホウ素含有前駆体を含む、請求項１に記載の方法。
  4. 前記ケイ素含有前駆体が、シラン（ＳｉＨ４）及びジシラン（Ｓｉ２Ｈ６）のうちの１つ又は複数を含み、前記ホウ素含有前駆体が、ジボラン（Ｂ２Ｈ６）である、請求項３に記載の方法。
  5. 前記窒素プラズマが、窒素ガス（Ｎ２）及びアンモニア（ＮＨ３）のうちの１つ又は複数を含む、請求項１に記載の方法。
  6. Ｎ２の流量が約５Ｌｐｍから約８Ｌｐｍの間であり、ＮＨ３の流量が約５００ｓｃｃｍから約２Ｌｐｍの間である、請求項５に記載の方法。
  7. 前記誘電体封入層が、窒素がドープされたホウ化ケイ素（ＳｉＢＮ）を含む、請求項１に記載の方法。
  8. 前記誘電体封入層の前記所定の厚さが、約２００Åから約３００Åの間である、請求項１に記載の方法。
  9. 熱化学気相堆積プロセスによってメモリ材料の上に第１の材料を堆積することであって、
    シラン及びジシランのうちの１つ又は複数を含むケイ素含有の第１の前駆体を流すこと、
    約３００℃未満の温度で、前記メモリ材料の上にジボランを含むホウ素含有の第１の前駆体を流すこと、並びに
    前記第１の材料を堆積するために、前記ケイ素含有の第１の前駆体と前記ホウ素含有の第１の前駆体とを反応させること
    を含む、第１の材料を堆積することと、
    窒素ガス及びアンモニアからなる群から選択された１つ又は複数の窒素含有ガスを含む窒素プラズマに、前記第１の材料を曝露することと、
    前記メモリ材料の上に共形の窒素がドープされたホウ化ケイ素誘電体封入層を形成するために、前記第１の材料を堆積すること及び前記第１の材料を前記窒素プラズマに曝露することを繰り返すことと
    を含む方法。
  10. 前記温度が約２００℃から約２５０℃の間である、請求項９に記載の方法。
  11. 前記第１の材料を堆積すること及び前記第１の材料を前記窒素プラズマに曝露することが、約１０回から約１５回の間で繰り返される、請求項９に記載の方法。
  12. 前記ケイ素含有の第１の前駆体の流量が、約１００ｓｃｃｍから約７００ｓｃｃｍの間であり、前記ホウ素含有の第１の前駆体の流量が、一般に約２０ｓｃｃｍから約４００ｓｃｃｍの間である、請求項９に記載の方法。
  13. 前記第１の材料を窒素プラズマに曝露するためのプラズマ出力が、約１００Ｗから約５００Ｗの間である、請求項９に記載の方法。
  14. 基板と、
    前記基板の一部の上に配置されたメモリ材料の１つ又は複数の高アスペクト比特徴と、
    前記メモリ材料及び前記基板の露出部分の上に配置されたＳｉＢＮを含む誘電体封入層と
    を含むメモリデバイス。
  15. 前記誘電体封入層の厚さが、約２００Åから約３００Åの間である、請求項１４に記載のメモリデバイス。
JP2019532948A 2016-12-22 2017-11-16 下位構造材料に直接ｒｆ曝露しない共形の気密性誘電体封入のためのｓｉｂｎ膜 Active JP7191023B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662437986P 2016-12-22 2016-12-22
US62/437,986 2016-12-22
PCT/US2017/061976 WO2018118288A1 (en) 2016-12-22 2017-11-16 Sibn film for conformal hermetic dielectric encapsulation without direct rf exposure to underlying structure material

Publications (3)

Publication Number Publication Date
JP2020502809A true JP2020502809A (ja) 2020-01-23
JP2020502809A5 JP2020502809A5 (ja) 2021-01-07
JP7191023B2 JP7191023B2 (ja) 2022-12-16

Family

ID=62627181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019532948A Active JP7191023B2 (ja) 2016-12-22 2017-11-16 下位構造材料に直接ｒｆ曝露しない共形の気密性誘電体封入のためのｓｉｂｎ膜

Country Status (5)

Country Link
US (1) US11011371B2 (ja)
JP (1) JP7191023B2 (ja)
KR (1) KR102551237B1 (ja)
CN (1) CN110168698B (ja)
WO (1) WO2018118288A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115280467A (zh) * 2019-11-08 2022-11-01 应用材料公司 减少材料表面粗糙度的方法
US11515145B2 (en) 2020-09-11 2022-11-29 Applied Materials, Inc. Deposition of silicon boron nitride films
US11676813B2 (en) 2020-09-18 2023-06-13 Applied Materials, Inc. Doping semiconductor films
KR20240023608A (ko) * 2021-06-18 2024-02-22 어플라이드 머티어리얼스, 인코포레이티드 Sib 막들을 증착하기 위한 프로세스들

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166594A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2010251654A (ja) * 2009-04-20 2010-11-04 Elpida Memory Inc 成膜方法および半導体装置の製造方法
US20160148806A1 (en) * 2014-11-24 2016-05-26 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
WO2016160800A1 (en) * 2015-03-31 2016-10-06 Air Products And Chemicals, Inc. Boron-containing compounds, compositions, and methods for the deposition of boron containing films

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712193A (en) * 1994-12-30 1998-01-27 Lucent Technologies, Inc. Method of treating metal nitride films to reduce silicon migration therein
US6002202A (en) * 1996-07-19 1999-12-14 The Regents Of The University Of California Rigid thin windows for vacuum applications
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
DE60143541D1 (de) * 2000-09-19 2011-01-05 Mattson Tech Inc Verfahren zur ausbildung dielektrischer filme
CN1244145C (zh) * 2001-11-21 2006-03-01 哈娄利公司 双monos单元制造方法及集成电路组件
KR100449028B1 (ko) * 2002-03-05 2004-09-16 삼성전자주식회사 원자층 증착법을 이용한 박막 형성방법
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
JP4506677B2 (ja) * 2005-03-11 2010-07-21 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7294543B2 (en) * 2006-03-22 2007-11-13 International Business Machines Corporation DRAM (Dynamic Random Access Memory) cells
US8084105B2 (en) * 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
WO2009012067A1 (en) * 2007-07-13 2009-01-22 Applied Materials, Inc. Boron derived materials deposition method
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
CN101903990B (zh) * 2007-12-18 2013-11-06 杨秉春 嵌入式互连系统的形成方法、双重嵌入式互连系统的形成方法及集成电路装置的形成方法
JP2011023576A (ja) * 2009-07-16 2011-02-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8426085B2 (en) * 2010-12-02 2013-04-23 Intermolecular, Inc. Method and apparatus for EUV mask having diffusion barrier
US9252019B2 (en) * 2011-08-31 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
US9234276B2 (en) * 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US20140187045A1 (en) * 2013-01-02 2014-07-03 Applied Materials, Inc. Silicon nitride gapfill implementing high density plasma
JP6267080B2 (ja) * 2013-10-07 2018-01-24 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置
US10023958B2 (en) * 2013-11-22 2018-07-17 Applied Materials, Inc. Atomic layer deposition of films comprising silicon, carbon and nitrogen using halogenated silicon precursors
US9685325B2 (en) * 2014-07-19 2017-06-20 Applied Materials, Inc. Carbon and/or nitrogen incorporation in silicon based films using silicon precursors with organic co-reactants by PE-ALD
US9355837B2 (en) * 2014-09-25 2016-05-31 Micron Technology, Inc. Methods of forming and using materials containing silicon and nitrogen
CN107112200B (zh) * 2014-11-17 2021-03-26 Sage电致变色显示有限公司 多阻挡层封装叠层
US20170323785A1 (en) * 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166594A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2010251654A (ja) * 2009-04-20 2010-11-04 Elpida Memory Inc 成膜方法および半導体装置の製造方法
US20160148806A1 (en) * 2014-11-24 2016-05-26 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
WO2016160800A1 (en) * 2015-03-31 2016-10-06 Air Products And Chemicals, Inc. Boron-containing compounds, compositions, and methods for the deposition of boron containing films

Also Published As

Publication number Publication date
JP7191023B2 (ja) 2022-12-16
CN110168698A (zh) 2019-08-23
KR20190090026A (ko) 2019-07-31
US11011371B2 (en) 2021-05-18
CN110168698B (zh) 2024-03-22
WO2018118288A1 (en) 2018-06-28
US20190326110A1 (en) 2019-10-24
KR102551237B1 (ko) 2023-07-03

Similar Documents

Publication Publication Date Title
JP7191023B2 (ja) 下位構造材料に直接ｒｆ曝露しない共形の気密性誘電体封入のためのｓｉｂｎ膜
US9984868B2 (en) PEALD of films comprising silicon nitride
US9349587B2 (en) Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
JP4896016B2 (ja) 先端トランジスタ製造のための低熱量窒化シリコンの形成
CN100459065C (zh) 氮化硅薄膜及其制造方法
JP5829196B2 (ja) シリコン酸化物膜の成膜方法
US6268299B1 (en) Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability
US20080292798A1 (en) Boron nitride and boron nitride-derived materials deposition method
US20060223333A1 (en) Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
CN100590805C (zh) 原子层沉积方法以及形成的半导体器件
US20200211834A1 (en) Methods for forming films containing silicon boron with low leakage current
TW201610204A (zh) 矽碳氮氧化物的低溫分子層沉積
US20130230975A1 (en) Method of forming a germanium thin film
US20180040476A1 (en) Low-temperature atomic layer deposition of boron nitride and bn structures
JP2020502809A5 (ja)
EP1312697A1 (en) CVD of dielectric films
WO2022086800A1 (en) Conformal silicon oxide film deposition
JP7211969B2 (ja) ３ｄ ｎａｎｄに適用するための低誘電率酸化物および低抵抗のｏｐスタック
TWI825674B (zh) 半導體元件的製備方法
WO2017176566A1 (en) Magnetic memory device and techniques for forming
CN111979524B (zh) 一种多晶硅层形成方法、多晶硅层以及半导体结构
Kim et al. The annealing effect on work function variation of WNxCy films deposited by remote plasma atomic layer deposition
CN115084144A (zh) 半导体结构的形成方法、半导体结构及存储器
WO2022245641A1 (en) Flowable cvd film defect reduction
Li et al. Effects of Si Source Gases (SiH4 and Si2 H 6) on Polycrystalline‐Si1− x Ge x Deposited on Oxide by RTCVD

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221007

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221017

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221206

R150 Certificate of patent or registration of utility model

Ref document number: 7191023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150