KR20190090026A - 기저 구조 재료에 대한 직접적인 rf 노출 없이 등각성의 밀폐 유전체 캡슐화를 위한 sibn 필름 - Google Patents

기저 구조 재료에 대한 직접적인 rf 노출 없이 등각성의 밀폐 유전체 캡슐화를 위한 sibn 필름 Download PDF

Info

Publication number
KR20190090026A
KR20190090026A KR1020197020710A KR20197020710A KR20190090026A KR 20190090026 A KR20190090026 A KR 20190090026A KR 1020197020710 A KR1020197020710 A KR 1020197020710A KR 20197020710 A KR20197020710 A KR 20197020710A KR 20190090026 A KR20190090026 A KR 20190090026A
Authority
KR
South Korea
Prior art keywords
memory
way
nitrogen
precursor
memory material
Prior art date
Application number
KR1020197020710A
Other languages
English (en)
Other versions
KR102551237B1 (ko
Inventor
밀린드 가드레
샤우낙 무케르지
프라켓 피. 자
디네쉬 파디
지킹 두안
아비지트 바수 말릭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20190090026A publication Critical patent/KR20190090026A/ko
Application granted granted Critical
Publication of KR102551237B1 publication Critical patent/KR102551237B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H01L27/115—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본원에서 개시되는 실시예들은 메모리 디바이스들을 형성하기 위한 방법들에 관한 것으로, 더 구체적으로는 메모리 디바이스의 메모리 재료 위에 유전체 캡슐화 층을 형성하기 위한 개선된 방법들에 관한 것이다. 일 실시예에서, 방법은, 메모리 재료의 열적 버짓 온도 미만의 온도에서 메모리 재료 위에 제1 재료를 열적으로 증착시키는 단계, 제1 재료에 질소를 혼입(incorporate)시키기 위해 제1 재료를 질소 플라즈마에 노출시키는 단계, 및 메모리 재료 위에 밀폐적인 등각성의 유전체 캡슐화 층을 형성하기 위해, 열적 증착 및 질소 플라즈마 동작들을 반복하는 단계를 포함한다. 따라서, 메모리 재료 위에 밀폐적인 등각성의 유전체 캡슐화 층을 갖는 메모리 디바이스가 형성된다.

Description

기저 구조 재료에 대한 직접적인 RF 노출 없이 등각성의 밀폐 유전체 캡슐화를 위한 SIBN 필름
[0001] 본원에서 개시되는 실시예들은 메모리 디바이스들을 형성하기 위한 방법들에 관한 것으로, 더 구체적으로는 메모리 셀 디바이스의 전이 금속계 재료와 같은 고종횡비 재료 위에 유전체 캡슐화 층을 형성하기 위한 방법들에 관한 것이다.
[0002] 비-휘발성 랜덤 액세스 메모리(RAM; Random Access Memory) 디바이스들은 일반적으로, 0(들) 및 1(들)의 메모리 저장에 유용한 전이 금속계 재료들, 이를테면 구리(Cu)를 함유하는 수백만 개의 메모리 셀들을 포함한다. 메모리 상태를 관리하는 금속 인터커넥트들로부터 메모리 재료를 유전성으로(dielectrically) 분리시키는 것은 메모리 셀들의 동작을 최대화하는 데 기여한다. 유전체 캡슐화 재료들의 증착은 전형적으로, 고온 플라즈마 처리 프로세스들, 이를테면, 플라즈마 강화-CVD(PECVD)에 의해 달성된다. 그러나, 메모리 재료들은 열적 손상을 피하기 위해 고정된 열적 버짓(fixed thermal budget)을 갖는다. 부가적으로, 메모리 재료들은 또한 플라즈마 손상에 민감하다. 민감한 메모리 재료가 열화되는 경우, 메모리 재료의 저장 능력은 일반적으로 감소되거나 또는 완전히 제거된다.
[0003] 따라서, 메모리 디바이스들을 위한 유전체 캡슐화 층들을 증착하기 위한 개선된 방법들이 필요하다.
[0004] 본원에서 개시되는 실시예들은 메모리 디바이스들을 형성하기 위한 방법들에 관한 것으로, 더 구체적으로는 메모리 디바이스의 메모리 재료 위에 유전체 캡슐화 층을 형성하기 위한 개선된 방법들에 관한 것이다. 일 실시예에서, 방법은, 메모리 재료의 열적 버짓 온도 미만의 온도에서 메모리 재료 위에 제1 재료를 열적으로 증착시키는 단계, 제1 재료에 질소를 혼입(incorporate)시키기 위해 제1 재료를 질소 플라즈마에 노출시키는 단계, 및 메모리 재료 위에 밀폐적인 등각성의 유전체 캡슐화 층을 형성하기 위해, 열적 증착 및 질소 플라즈마 동작들을 반복하는 단계를 포함한다. 따라서, 메모리 재료 위에 밀폐적인 등각성의 유전체 캡슐화 층을 갖는 메모리 디바이스가 형성된다.
[0005] 일 실시예에서, 방법이 개시된다. 방법은, 메모리 재료의 열적 버짓 미만의 온도에서 메모리 재료 위로 제1 전구체들을 유동시킴으로써, 메모리 재료 위에 제1 재료를 열적으로 증착시키는 단계, 제1 재료에 질소를 혼입시키기 위해 제1 재료를 질소 플라즈마에 노출시키는 단계, 및 메모리 재료 위에 미리 결정된 두께를 갖는 유전체 캡슐화 층을 형성하기 위해, 제1 재료를 열적으로 증착시키는 단계 및 제1 재료를 질소 플라즈마에 노출시키는 단계를 반복하는 단계를 포함한다.
[0006] 다른 실시예에서, 방법이 개시된다. 방법은, 열적 화학 기상 증착 프로세스에 의해 메모리 재료 위에 제1 재료를 증착시키는 단계 ― 제1 재료를 증착시키는 단계는, 실란 및 디실란 중 하나 이상을 포함하는 실리콘-함유 제1 전구체를 유동시키는 단계 및 대략 300℃ 미만의 온도에서 메모리 재료 위로 디보란을 포함하는 보론-함유 제1 전구체를 유동시키는 단계, 및 제1 재료를 증착시키기 위해 실리콘-함유 제1 전구체와 보론-함유 제1 전구체를 반응시키는 단계를 포함함 ―, 제1 재료를 질소 가스 및 암모니아로 이루어진 그룹으로부터 선택된 하나 이상의 질소-함유 가스들을 포함하는 질소 플라즈마에 노출시키는 단계, 및 메모리 재료 위에 등각성의 질소-도핑된 실리콘 보라이드 유전체 캡슐화 층을 형성하기 위해, 제1 재료를 증착시키는 단계 및 제1 재료를 질소 플라즈마에 노출시키는 단계를 반복하는 단계를 포함한다.
[0007] 또 다른 실시예에서, 메모리 디바이스가 개시된다. 메모리 디바이스는, 기판, 기판의 부분들 위에 배치된 메모리 재료, 및 기판의 노출된 부분들 및 메모리 재료 위에 배치된, SiBN을 포함하는 유전체 캡슐화 층을 포함한다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 유전체 캡슐화 층을 증착시키기 위한 프로세스 흐름이다.
[0010] 도 2a-도 2c는 본원에서 개시되는 프로세스 흐름에 따라 형성된 디바이스의 단면도들이다.
[0011] 이해를 용이하게 하기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 실시예의 엘리먼트들 및 피처(feature)들이 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있음이 고려된다.
[0012] 본원에서 개시되는 실시예들은 메모리 디바이스들을 형성하기 위한 방법들에 관한 것으로, 더 구체적으로는 메모리 디바이스의 메모리 재료 위에 유전체 캡슐화 층을 형성하기 위한 개선된 방법들에 관한 것이다. 일 실시예에서, 방법은, 메모리 재료의 열적 버짓 온도 미만의 온도에서 메모리 재료 위에 제1 재료를 열적으로 증착시키는 단계, 제1 재료에 질소를 혼입시키기 위해 제1 재료를 질소 플라즈마에 노출시키는 단계, 및 메모리 재료 위에 밀폐적인 등각성의 유전체 캡슐화 층을 형성하기 위해, 열적 증착 및 질소 플라즈마 동작들을 반복하는 단계를 포함한다. 따라서, 메모리 재료 위에 밀폐적인 등각성의 유전체 캡슐화 층을 갖는 메모리 디바이스가 형성된다.
[0013] 도 1은 유전체 캡슐화 층을 증착시키기 위한 프로세스 흐름(100)이다. 프로세스 흐름(100)은, 동작(110)에서, 디바이스의 기판의 노출된 부분들 및 메모리 재료 위에 제1 재료의 층을 열적으로 증착시킴으로써 시작된다. 동작(120)에서, 디바이스는, 나이트라이드를 제1 재료에 혼입시키기 위해 질소 플라즈마 처리에 노출된다. 동작(130)에서, 기판의 노출된 부분들 및 메모리 재료 위에 적절한 두께의 유전체 캡슐화 층이 증착될 때까지, 동작들(110 및 120)이 순환하여 반복된다. 프로세스 흐름(100)은, 메모리 재료를 손상시킬 수 있는 고온 또는 플라즈마 처리 프로세스들 없이, 디바이스의 메모리 재료 위에 유전체 캡슐화 층을 형성한다.
[0014] 도 2a-도 2c는 본원에서 개시되는 프로세스 흐름, 이를테면, 프로세스 흐름(100)에 따라 형성되는 디바이스(200), 이를테면, 메모리 디바이스의 단면도들이다. 도 2a에 도시된 바와 같이, 디바이스(200)는 기판(210) 및 메모리 재료(220)를 포함한다. 기판(210)은 일반적으로, 게르마늄 또는 실리콘-게르마늄 기판들뿐만 아니라 비정질, 폴리-, 또는 결정질 실리콘을 포함하는 실리콘 기판 재료들을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 기판 재료(들)이다. 메모리에 정보를 저장하는 데 사용되는 메모리 재료(220)는 일반적으로, 구리(Cu), 철(Fe), 하프늄(Hf) 및/또는 코발트(Co)를 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 메모리 재료(들)를 포함한다. 메모리 재료(220)는 일반적으로, 기판(210) 위에 하나 이상의 피처(feature)들을 형성한다. 도 2a에 예시된 실시예에서, 메모리 재료(220)의 하나 이상의 피처들은 기판(210) 상의 그리고 기판(210)과 접촉하는 하나 이상의 트렌치들에 의해 분리되지만; 피처들은 임의의 적절한 형상 및 크기일 수 있다. 일 실시예에서, 디바이스(200)는 고종횡비, 예컨대 90 나노미터(nm) × 40 nm의 종횡비를 갖는다. 종횡비는 일반적으로, 하나 이상의 피처들의 높이(h) 대 폭(w)의 비율을 지칭한다. 추가의 실시예들에서, 디바이스(200)는 임의의 다른 적절한 종횡비들, 이를테면, 3:1, 4:1, 5:4, 4:3, 16:10 및 16:9를 가질 수 있다.
[0015] 일 실시예에서, 열적 증착은 열적 화학 기상 증착(CVD; chemical vapor deposition)이다. 제1 재료(230)의 열적 증착은 일반적으로, 메모리 재료(220)의 열적 버짓 미만의 프로세스 온도에서 기판(210)의 노출된 부분들 및 메모리 재료(220) 위로 제1 재료 전구체들을 유동시키는 것을 포함한다. 일 실시예에서, 프로세스 온도는 대략 섭씨 300도(℃) 미만, 예컨대 대략 200℃ 내지 대략 250℃, 이를테면, 대략 235℃이다. 제1 전구체들은 일반적으로, 실리콘(Si)-함유 전구체 및/또는 보론(B)-함유 전구체를 포함한다(그러나 이에 제한되지 않음). 실리콘-함유 제1 전구체의 예들은 실란(SiH4) 및/또는 디실란(Si2H6), 또는 더 고차의 실란들을 포함한다(그러나 이제 제한되지 않음). 보론 제1 전구체의 예는 다이보레인(B2H6)이다. 제1 전구체들에 대한 캐리어 가스들은 아르곤(Ar) 및 헬륨(He)을 포함한다(그러나 이에 제한되지 않음). 실리콘-함유 제1 전구체에 대한 가스 유량은 일반적으로, 대략 100 sccm(standard cubic cm per minute) 내지 대략 700 sccm이다. 보론 제1 전구체에 대한 가스 유량은 일반적으로, 대략 20 sccm 내지 대략 400 sccm이다. 아르곤에 대한 가스 유량은 일반적으로, 대략 5 Lpm(liter per minute) 내지 대략 10 Lpm이다. 헬륨에 대한 가스 유량은 일반적으로, 대략 1 Lpm 내지 대략 5 Lpm이다.
[0016] 제1 전구체들은 서로 반응하여, 기판(210)의 노출된 부분들 및 메모리 재료(220) 위에 제1 재료(230)의 제1 층을 형성한다. 실리콘-함유 및 보론-함유 전구체들을 사용하는 예에서, 제1 재료(230)는 실리콘 보라이드(SiBn) 재료 또는 보론 도핑된 비정질 실리콘(aSi) 재료이다. 그러나, 제1 재료는, 아래에서 설명되는 바와 같이 질소를 흡수할 수 있는 다른 재료들을 포함할 수 있다. 제1 재료(230)의 제1 층이 저온에서 그리고 플라즈마 없이 증착되기 때문에, 메모리 재료(220)는 손상되지 않는다. 반면에, 대조적으로, 종래의 유전체 캡슐화 층 증착 방법들은 고온 및/또는 플라즈마 처리들을 사용하는데, 이는 메모리 재료를 손상시킨다. 제1 재료(230)의 제1 층은 대략 5 옹스트롬(Å) 내지 대략 50 Å, 예컨대 대략 10 Å 내지 대략 30 Å, 또는 대략 15 Å 내지 대략 25 Å, 이를테면, 대략 20 Å일 수 있다.
[0017] 제1 재료(230)의 제1 층이 메모리 재료(220) 위에 증착된 후에, 디바이스(200)는 질화 프로세스를 겪는다. 더 구체적으로, 디바이스(200)는 일반적으로, 질소 함량을 갖는 유전체 캡슐화 층(240)을 형성하기 위해, 질소 플라즈마 처리에 노출된다. 일 실시예에서, 디바이스(200)는, 질소, 이를테면, 나이트라이드를 제1 재료(230)에 혼입시키기 위해 질소 플라즈마 처리에 노출된다. 질소 플라즈마 처리는 일반적으로, 제1 재료가 질소-함유 가스, 이를테면, 질화 가스에 노출되는 것을 포함한다. 질소-함유 가스의 예들은 질소 가스(N2) 및/또는 암모니아(NH3)를 포함한다(그러나 이에 제한되지 않음). 질소 가스에 대한 가스 유량은 일반적으로, 대략 5 Lpm 내지 대략 8 Lpm이다. 암모니아 가스에 대한 가스 유량은 일반적으로, 대략 500 sccm 내지 대략 2 Lpm이다. 질소 플라즈마 처리를 위한 플라즈마 전력은 일반적으로, 대략 13.56 메가헤르츠(MHz)의 플라즈마 주파수(예컨대, 고주파 RF)에서 대략 100 와트(W) 내지 대략 500 W이다.
[0018] 질소 플라즈마는 제1 재료(230)의 제1 층과 반응하고, 질소를 제1 재료(230)에 혼입시켜, 예컨대 제1 재료(230)를 질화시켜, 유전체 캡슐화 층(240)을 형성한다. 실리콘-함유 및 보론-함유 제1 전구체들이 제1 재료(230)를 증착시키는 데 사용될 때, 결과적인 유전체 캡슐화 층(240)은 질소-도핑된 실리콘 보라이드(SiBN)를 포함한다.
[0019] 증착 및 질화 프로세스들은, 도 2c에 도시된 바와 같이, 기판(210)의 노출된 부분들 및 메모리 재료(220) 위에 미리 결정된 두께의 유전체 캡슐화 층(240)이 증착될 때까지, 순환하여 반복된다. 미리 결정된 두께는 예컨대, 대략 200 Å 내지 대략 300 Å일 수 있다. 유전체 캡슐화 층(240)의 미리 결정된 두께가 대략 200 Å이고 그리고 프로세스 흐름이, 제1 재료의 대략 20 Å을 열적으로 증착시키는 것을 포함하는 실시예에서, 증착 및 질화 프로세스들은 일반적으로 대략 10회 반복된다. 유전체 캡슐화 층(240)의 미리 결정된 두께가 대략 300 Å이고 그리고 프로세스 흐름이, 제1 재료(230)의 대략 20 Å을 열적으로 증착시키는 것을 포함하는 실시예에서, 증착 및 질화 프로세스들은 대략 15회 반복된다.
[0020] 유전체 캡슐화 층들을 증착시키기 위한 설명된 방법들의 이익들은, 메모리 재료를 고온 또는 플라즈마 프로세스에 노출시키지 않으면서 메모리 재료 위에, 누설 전류가 낮고 파괴 전압이 높은, 얇고(예컨대, 수 나노미터 이하) 밀폐적이고 그리고 등각성인 유전체 층을 형성하는 것을 포함한다(그러나 이에 제한되지 않음). 본원에서 설명된 방법들이 저온에서 그리고 메모리 재료를 플라즈마에 노출시키지 않으면서 수행되기 때문에, 메모리 재료의 무결성이 유지되어서, 메모리 재료가 정보를 효과적으로 저장할 수 있다. 부가적으로, 유전체 캡슐화 층의 밀폐적 특성은, 메모리-베어링 재료(memory-bearing material)에 대한 수분 확산 및 다른 손상을 감소시키거나 방지한다.
[0021] 본원에서 설명된 실시예들은 저온 조건들 하에서 기판의 노출된 부분들 및 메모리 재료 위에 제1 재료를 증착시킨다. 저온 조건들은, 저온 조건들이 아니었다면 고온의 플라즈마 프로세스들을 사용하여 야기되었을, 메모리 재료에 대한 손상을 최소화하거나 회피한다. 후속적으로, 제1 재료는 나이트라이드 또는 질소 이온들 또는 라디칼들에 노출되고 제1 필름을 질화시켜서, 유전체 캡슐화 필름을 형성한다. 유전체 캡슐화 필름은 플라즈마 프로세스를 사용하여 형성될 수 있는데, 왜냐하면, 제1 필름은 메모리 재료를 플라즈마에 대한 노출로부터 보호하고, 그에 따라, 플라즈마 노출로 인한 손상으로부터 메모리 재료를 보호하기 때문이다. 순환적인 증착 및 질화의 활용은 최종 캡슐화 재료의 적절하고 균일한 질화를 가능하게 한다.
[0022] 전술한 내용이 PRAM 디바이스와 같은 메모리 디바이스 상에 유전체 캡슐화 층을 증착시키는 것을 고려하지만, 본원에서 설명되는 방법들은, 열, 수분, 및/또는 플라즈마로부터 보호하기 위한 캡슐화가 요구되는 임의의 온도-민감 및 플라즈마-민감 디바이스 또는 재료 상에 유전체 캡슐화 층을 증착시키는 데 적용가능하다.
[0023] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이, 본 개시내용의 기본적인 범위를 벗어나지 않으면서 고안될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 메모리 재료의 열적 버짓(thermal budget) 미만의 온도에서 상기 메모리 재료 위로 제1 전구체들을 유동시킴으로써, 상기 메모리 재료 위에 제1 재료를 열적으로 증착시키는 단계;
    상기 제1 재료에 질소를 혼입(incorporate)시키기 위해 상기 제1 재료를 질소 플라즈마에 노출시키는 단계; 및
    상기 메모리 재료 위에 미리 결정된 두께를 갖는 유전체 캡슐화 층을 형성하기 위해, 상기 제1 재료를 열적으로 증착시키는 단계 및 상기 제1 재료를 질소 플라즈마에 노출시키는 단계를 반복하는 단계를 포함하는,
    방법.
  2. 제1 항에 있어서,
    상기 온도는 대략 300℃ 미만인,
    방법.
  3. 제1 항에 있어서,
    상기 제1 전구체들은 실리콘-함유 전구체 및 보론-함유 전구체를 포함하는,
    방법.
  4. 제3 항에 있어서,
    상기 실리콘-함유 전구체는 실란(SiH4) 및 디실란(Si2H6) 중 하나 이상을 포함하고, 그리고 상기 보론-함유 전구체는 디보란(B2H6)인,
    방법.
  5. 제1 항에 있어서,
    상기 질소 플라즈마는 질소 가스(N2) 및 암모니아(NH3) 중 하나 이상을 포함하는,
    방법.
  6. 제5 항에 있어서,
    N2의 유량은 대략 5 Lpm 내지 대략 8 Lpm이고, 그리고 NH3의 유량은 대략 500 sccm 내지 대략 2 Lpm인,
    방법.
  7. 제1 항에 있어서,
    상기 유전체 캡슐화 층은 질소-도핑된 실리콘 보라이드(SiBN)를 포함하는,
    방법.
  8. 제1 항에 있어서,
    상기 유전체 캡슐화 층의 미리 결정된 두께는 대략 200 Å 내지 대략 300 Å인,
    방법.
  9. 열적 화학 기상 증착 프로세스에 의해 메모리 재료 위에 제1 재료를 증착시키는 단계 ― 상기 제1 재료를 증착시키는 단계는,
    실란 및 디실란 중 하나 이상을 포함하는 실리콘-함유 제1 전구체를 유동시키는 단계;
    대략 300℃ 미만의 온도에서 상기 메모리 재료 위로 디보란을 포함하는 보론-함유 제1 전구체를 유동시키는 단계; 및
    상기 제1 재료를 증착시키기 위해 상기 실리콘-함유 제1 전구체와 상기 보론-함유 제1 전구체를 반응시키는 단계를 포함함 ―;
    상기 제1 재료를 질소 가스 및 암모니아로 이루어진 그룹으로부터 선택된 하나 이상의 질소-함유 가스들을 포함하는 질소 플라즈마에 노출시키는 단계; 및
    상기 메모리 재료 위에 등각성의 질소-도핑된 실리콘 보라이드 유전체 캡슐화 층을 형성하기 위해, 상기 제1 재료를 증착시키는 단계 및 상기 제1 재료를 질소 플라즈마에 노출시키는 단계를 반복하는 단계를 포함하는,
    방법.
  10. 제9 항에 있어서,
    상기 온도는 대략 200℃ 내지 대략 250℃인,
    방법.
  11. 제9 항에 있어서,
    상기 제1 재료를 증착시키는 단계 및 상기 제1 재료를 질소 플라즈마에 노출시키는 단계는 대략 10회 내지 대략 15회 반복되는,
    방법.
  12. 제9 항에 있어서,
    상기 실리콘-함유 제1 전구체의 유량은 대략 100 sccm 내지 대략 700 sccm이고, 그리고 상기 보론-함유 제1 전구체의 유량은 일반적으로 대략 20 sccm 내지 대략 400 sccm인,
    방법.
  13. 제9 항에 있어서,
    상기 제1 재료를 질소 플라즈마에 노출시키기 위한 플라즈마 전력은 대략 100 W 내지 대략 500 W인,
    방법.
  14. 기판;
    상기 기판의 부분들 위에 배치된 메모리 재료의 하나 이상의 고종횡비 피처(feature)들; 및
    상기 기판의 노출된 부분들 및 상기 메모리 재료 위에 배치된, SiBN을 포함하는 유전체 캡슐화 층을 포함하는,
    메모리 디바이스.
  15. 제14 항에 있어서,
    상기 유전체 캡슐화 층의 두께는 대략 200 Å 내지 대략 300 Å인,
    메모리 디바이스.
KR1020197020710A 2016-12-22 2017-11-16 기저 구조 재료에 대한 직접적인 rf 노출 없이 등각성의 밀폐 유전체 캡슐화를 위한 sibn 필름 KR102551237B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662437986P 2016-12-22 2016-12-22
US62/437,986 2016-12-22
PCT/US2017/061976 WO2018118288A1 (en) 2016-12-22 2017-11-16 Sibn film for conformal hermetic dielectric encapsulation without direct rf exposure to underlying structure material

Publications (2)

Publication Number Publication Date
KR20190090026A true KR20190090026A (ko) 2019-07-31
KR102551237B1 KR102551237B1 (ko) 2023-07-03

Family

ID=62627181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197020710A KR102551237B1 (ko) 2016-12-22 2017-11-16 기저 구조 재료에 대한 직접적인 rf 노출 없이 등각성의 밀폐 유전체 캡슐화를 위한 sibn 필름

Country Status (5)

Country Link
US (1) US11011371B2 (ko)
JP (1) JP7191023B2 (ko)
KR (1) KR102551237B1 (ko)
CN (1) CN110168698B (ko)
WO (1) WO2018118288A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023500375A (ja) 2019-11-08 2023-01-05 アプライド マテリアルズ インコーポレイテッド 材料の表面粗さを減少させる方法
US11515145B2 (en) * 2020-09-11 2022-11-29 Applied Materials, Inc. Deposition of silicon boron nitride films
US11676813B2 (en) 2020-09-18 2023-06-13 Applied Materials, Inc. Doping semiconductor films
US20220406594A1 (en) * 2021-06-18 2022-12-22 Applied Materials, Inc. Processes for depositing sib films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279511A (ja) * 1994-12-30 1996-10-22 Applied Materials Inc シリコン移動を減少させる金属窒化物膜処理方法
KR20030072104A (ko) * 2002-03-05 2003-09-13 삼성전자주식회사 원자층 증착법을 이용한 박막 형성방법
KR20150040769A (ko) * 2013-10-07 2015-04-15 도쿄엘렉트론가부시키가이샤 실리콘 질화물 막의 성막 방법 및 성막 장치
KR20150103227A (ko) * 2013-01-02 2015-09-09 어플라이드 머티어리얼스, 인코포레이티드 고밀도 플라즈마를 구현하는 실리콘 질화물 갭필

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002202A (en) * 1996-07-19 1999-12-14 The Regents Of The University Of California Rigid thin windows for vacuum applications
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
CN100342500C (zh) * 2000-09-19 2007-10-10 马特森技术公司 形成介电薄膜的方法
CN1244145C (zh) * 2001-11-21 2006-03-01 哈娄利公司 双monos单元制造方法及集成电路组件
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
JP4506677B2 (ja) * 2005-03-11 2010-07-21 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7294543B2 (en) * 2006-03-22 2007-11-13 International Business Machines Corporation DRAM (Dynamic Random Access Memory) cells
JP2008166594A (ja) 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US8084105B2 (en) * 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
KR20100042644A (ko) * 2007-07-13 2010-04-26 어플라이드 머티어리얼스, 인코포레이티드 보론 유도 물질 증착 방법
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
WO2009079657A2 (en) * 2007-12-18 2009-06-25 Byung Chun Yang High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
JP2010251654A (ja) 2009-04-20 2010-11-04 Elpida Memory Inc 成膜方法および半導体装置の製造方法
JP2011023576A (ja) * 2009-07-16 2011-02-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8426085B2 (en) 2010-12-02 2013-04-23 Intermolecular, Inc. Method and apparatus for EUV mask having diffusion barrier
US9252019B2 (en) * 2011-08-31 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
US9234276B2 (en) * 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10023958B2 (en) 2013-11-22 2018-07-17 Applied Materials, Inc. Atomic layer deposition of films comprising silicon, carbon and nitrogen using halogenated silicon precursors
US9685325B2 (en) * 2014-07-19 2017-06-20 Applied Materials, Inc. Carbon and/or nitrogen incorporation in silicon based films using silicon precursors with organic co-reactants by PE-ALD
US9355837B2 (en) * 2014-09-25 2016-05-31 Micron Technology, Inc. Methods of forming and using materials containing silicon and nitrogen
JP6946185B2 (ja) * 2014-11-17 2021-10-06 セイジ・エレクトロクロミクス，インコーポレイテッド 複数バリア層封止積層体
US9589790B2 (en) * 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US10763103B2 (en) 2015-03-31 2020-09-01 Versum Materials Us, Llc Boron-containing compounds, compositions, and methods for the deposition of a boron containing films
US10157736B2 (en) * 2016-05-06 2018-12-18 Lam Research Corporation Methods of encapsulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279511A (ja) * 1994-12-30 1996-10-22 Applied Materials Inc シリコン移動を減少させる金属窒化物膜処理方法
KR20030072104A (ko) * 2002-03-05 2003-09-13 삼성전자주식회사 원자층 증착법을 이용한 박막 형성방법
KR20150103227A (ko) * 2013-01-02 2015-09-09 어플라이드 머티어리얼스, 인코포레이티드 고밀도 플라즈마를 구현하는 실리콘 질화물 갭필
KR20150040769A (ko) * 2013-10-07 2015-04-15 도쿄엘렉트론가부시키가이샤 실리콘 질화물 막의 성막 방법 및 성막 장치

Also Published As

Publication number Publication date
WO2018118288A1 (en) 2018-06-28
KR102551237B1 (ko) 2023-07-03
JP2020502809A (ja) 2020-01-23
CN110168698A (zh) 2019-08-23
US20190326110A1 (en) 2019-10-24
CN110168698B (zh) 2024-03-22
JP7191023B2 (ja) 2022-12-16
US11011371B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
US11289327B2 (en) Si precursors for deposition of SiN at low temperatures
KR102533116B1 (ko) 반도체 표면의 패시베이션 방법 및 관련 시스템들
US10460933B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
KR102551237B1 (ko) 기저 구조 재료에 대한 직접적인 rf 노출 없이 등각성의 밀폐 유전체 캡슐화를 위한 sibn 필름
US9349587B2 (en) Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
US8501632B2 (en) Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
KR100390831B1 (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR102271768B1 (ko) 반응성 어닐링을 사용하는 갭충전
US8415259B2 (en) Method of depositing dielectric film by modified PEALD method
WO2017070192A1 (en) METHODS OF DEPOSITING FLOWABLE FILMS COMPRISING SiO and SiN
US20140273530A1 (en) Post-Deposition Treatment Methods For Silicon Nitride
CN100590805C (zh) 原子层沉积方法以及形成的半导体器件
KR102269470B1 (ko) 실리콘 갭충전을 위한 2-단계 프로세스
WO2020142307A1 (en) Methods for forming films containing silicon boron with low leakage current
JP2020517098A (ja) 酸化ケイ素の核形成／接着の向上により膜粗さを改善するための処理アプローチ
JP2023550385A (ja) 共形のシリコンゲルマニウム膜堆積
TW202231905A (zh) 共形氧化矽膜沉積
TWI762470B (zh) 形成磁性裝置的方法
US20060172489A1 (en) Method for producing a dielectric material on a semiconductor device and semiconductor device
US11367614B2 (en) Surface roughness for flowable CVD film
KR102553773B1 (ko) 반도체 디바이스에 구조를 형성하는 방법
CN115084144A (zh) 半导体结构的形成方法、半导体结构及存储器
WO2022245641A1 (en) Flowable cvd film defect reduction
JP2003224124A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant