TW202231905A - 共形氧化矽膜沉積 - Google Patents

共形氧化矽膜沉積 Download PDF

Info

Publication number
TW202231905A
TW202231905A TW110138484A TW110138484A TW202231905A TW 202231905 A TW202231905 A TW 202231905A TW 110138484 A TW110138484 A TW 110138484A TW 110138484 A TW110138484 A TW 110138484A TW 202231905 A TW202231905 A TW 202231905A
Authority
TW
Taiwan
Prior art keywords
silicon
processing chamber
containing film
substrate
conformal
Prior art date
Application number
TW110138484A
Other languages
English (en)
Inventor
沈澤清
波 戚
愛柏亥吉巴蘇 馬里克
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202231905A publication Critical patent/TW202231905A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

揭示在基板上沉積含矽膜的方法。此方法包括將處理腔室加熱至大於或等於200°C的溫度；將處理腔室維持在小於或等於300托的壓力；將矽前驅物與一氧化二氮(N 2O)共伴流入處理腔室，及在基板上沉積共形含矽膜。此含矽膜具有介電常數(k值)於範圍從約3.8至約4.0，具有在1mA/cm 2之漏電流下的大於8 MV/cm的崩潰電壓及具有在2MV/cm下的小於1nA/cm 2的漏電流。

Description

共形氧化矽膜沉積
本發明的實施例關於電子裝置製造的領域，及具體地關於積體電路(IC)製造。更具體地，本發明的實施例提供藉由化學氣相沉積來沉積共形氧化矽膜的方法。
積體電路已經演化成在單一晶片上可包括數百萬計的電晶體、電容、及電阻的複雜裝置。晶片設計的演化持續地要求更快速的電路及更大的電路密度。對於具有更大的電路密度之更快速電路的需求施加相應需求於用於製造此類積體電路的材料。具體地，當積體電路部件的尺度降低，必須使用低電阻導電材料及低介電常數絕緣材料以從此類部件獲得合適的電氣效能。
基板表面上的膜沉積是各種工業中的重要處理，此等工業包括半導體處理、半導體製造設備、擴散阻障塗層、及用於磁性讀/寫頭的介電質。在半導體工業中，作為一實例，微型化需要薄膜沉積的原子級控制以在高深寬比結構上生產共形塗層。
一種沉積膜的方法是原子層沉積(ALD)。大部分的ALD處理是基於二元反應序列，其中兩個表面反應的每一者依序地發生。因為表面反應是依序的，兩個氣相反應並未接觸，及可形成與沉積顆粒的可能氣相反應被限制。當ALD相較於傳統化學氣相沉積(CVD)傾向於造成更加共形的膜，用於ALD的處理於沉積金屬氧化物與金屬氮化物膜已經是最有效的。所揭示的方法改良共形膜的熱CVD沉積以與透過ALD獲得的結果競爭。
形成高品質穩定的氧化矽介電層已經涉及直接利用基板的矽的熱反應，及利用各種前驅物與氧源的CVD沉積。這些熱及CVD沉積傾向需要高溫，此高溫不必然適合用於在基板上的沉積，此基板已經歷經先前處理，或已經進行至後段製程(BEOL)處理。此外，這些膜會具有高漏電及不佳的介電效能。具有較小厚度的膜也難以藉由這些方法來生產。因此，有著對於形成具有低漏電及改良介電效能的高品質的氧化矽共形層之處理的需求。
揭示沉積膜的方法。在一或多個實施例中，沉積膜的方法包含在大於或等於200 °C的溫度及小於或等於300托的壓力下將表面暴露至矽前驅物及氧源，以在表面上形成共形含矽膜，含矽膜具有在1E -3A/cm 2的漏電流下的大於8 MV/cm的崩潰電壓及在2MV/cm下的小於1*10 -9Å/cm 2的漏電流。
一或多個實施例提供沉積膜的方法。此方法包含加熱處理腔室至溫度大於或等於約200°C，反應腔室包含基板；維持處理在壓力小於或等於約300托；共伴流矽前驅物與一氧化二氮(N 2O)進入反應腔室；及在基板上沉積共形含矽膜。含矽膜具有介電常數(k值)於範圍從約3.8至約4.0，在1mA/cm 2的漏電流下之大於8 MV/cm的崩潰電壓及在2MV/cm下的小於1nA/cm 2的漏電流。
一或多個實施例關於包括指令的非暫態電腦可讀取媒體，當指令藉由處理腔室的控制器實行時，致使處理腔室進行以下操作：加熱處理腔室至溫度大於或等於約200°C，處理腔室包含基板；維持處理腔室在壓力小於或等於約300托；共伴流矽前驅物與一氧化二氮(N 2O)進入反應腔室，矽前驅物選自二矽烷、三矽烷、四矽烷、與聚矽烷的一者或多者；及在基板上沉積共形含矽膜。含矽膜具有介電常數(k值)於範圍從約3.8至約4.0，在1mA/cm 2的漏電流下之大於8 MV/cm的崩潰電壓及在2MV/cm下的小於1nA/cm 2的漏電流。
在說明本發明的數個範例實施例之前，將理解到本發明不侷限於在接下來的說明書所述的建構或處理步驟的細節。本發明可為其他的實施例且可以各種方式實行或執行。
當在本說明書與隨附申請專利範圍中使用時，用語「基板」指稱表面、或表面的一部分，處理在表面或表面的一部分之上執行。除非上下文清楚地指明並非如此，本領域的通常知識者也將理解到關於一基板也可僅指稱基板的一部分。此外，關於在基板上的沉積可意指裸基板與具有沉積或形成在其上的一或多個膜或特徵的基板。
在此使用的「基板」指稱在製造處理期間，在其上方執行膜處理的任何基板或形成在基板上的材料表面。例如，上方可執行處理的基板表面包括材料，諸如矽、氧化矽、應變矽、絕緣體上矽(SOI)、碳摻雜氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石、及任何其他材料，諸如金屬、金屬氮化物、金屬合金、及其他導電材料，取決於應用。基板不受限地包括半導體晶圓。基板可暴露至預處理製程以拋光、蝕刻、還原、氧化、羥基化(或者產生或嫁接目標化學部分(moiety)以賦予化學功能性)、退火及/或烘烤基板表面。除了直接在基板本身表面上的膜處理之外，在本發明中，所揭示的任何膜處理步驟也可執行在形成在基板上的下方層之上，如之後更詳細揭示的，及用語「基板表面」意於包括當上下文所指示的此種下方層。因此，例如，當膜/層或部分膜/層已沉積在基板表面上時，新沉積的膜/層的暴露表面成為基板表面。給定的基板表面所包含的將取決於將被沉積的膜及所使用的特定化學品。
在本說明書與隨附申請專利範圍中使用時，用語「前驅物」、「反應物」、「反應氣體」及類似用語可互換地使用以指稱可以基板表面反應的任何氣態物種。在一或多個實施例中，前驅物是矽基前驅物。
一或多個實施例有利地提供透過使用熱化學氣相沉積(CVD)處理形成高品質的穩定氧化矽介電層。此外，一或多個實施例的熱CVD處理形成高品質的含矽膜的共形層，其具有低漏電及改良介電效能。
參照圖示來說明本發明的一或多個實施例。第1A可繪示根據一或多個實施例之裝置100的剖面視圖。在一或多個實施例中，特徵106形成在基板102的頂表面104上。基板102被提供用於處理。在本說明書與隨附申請專利範圍中使用時，用語「被提供」意指使得基板可用於處理(例如，被定位在處理腔室中)。在一些實施例中，基板102可包含半導體基板、處理腔室部件、工件、台座、及加熱器的一者或多者。在此使用時，用語「工件」指稱任何部件、部件或裝置的部分、或任何可整合進入較大及/或較複雜部件或裝置的任何物體。
圖示顯示具有單一特徵的基板以用於例示；然而，本領域的通常知識者將理解到可有著多於一個特徵。特徵106的形狀可為任何合適形狀，包括但不限於尖峰、溝槽、與通孔。以此方式使用時，用語「特徵」意指任何有意的表面不規則。特徵的合適實例包括但不限於溝槽與通孔，其具有頂表面、至少一側壁及底表面，及尖峰，其具有頂表面108與至少一側壁112。特徵可具有任何合適深寬比(特徵的深度對於特徵的寬度的比例)。在一些實施例中，深寬比大於或等於約5:1、10:1、15:1、20:1、25:1、30:1、35:1或40:1。
參照第1B圖，含矽膜110共形地沉積在基板102的頂表面104上及特徵106的頂表面108上與至少一側壁112上。在一或多個實施例中，藉由化學氣相沉積來沉積含矽膜110。在此使用時，「化學氣相沉積」指稱基板表面被同時或實質上同時地暴露至前驅物及/或共試劑的處理。在此使用時，「實質上同時」指稱共伴流或者有著前驅物的暴露的大部分重疊。
在一或多個實施例的CVD處理中，將例如，矽前驅物與一氧化二氮源的處理氣體引進反應腔室。反應氣體接著分解以從矽前驅物創造激發的SiH自由基。激發的SiH自由基化學鍵結至基板表面並與一氧化二氮(N 2O)反應，形成含矽膜110。反應的氣態副產物接著被解吸附並從反應腔室移除。
在一或多個實施例中，矽前驅物包含二矽烷、三矽烷、四矽烷、與聚矽烷的一者或多者。在此使用時，用語「聚矽烷」指稱具有聚合物主鏈的有機-無機聚合物種類，此聚合物主鏈由矽-矽鍵結所構成，此矽-矽鍵結具有附接至每個矽原子的兩個取代基。此等取代基通常為氫、烷基、及/或芳基團。例如，在一些實施例中，聚矽烷包括至不限於二甲基-聚矽烷(DMPS)、聚(甲基苯基矽烷)(PMPS)、聚(苯基矽烷)(PPSi)、癸苯基環戊矽烷(DPPS)、及聚(二甲基矽烯)([CH 3) 2Si] x)、及類似物。
在一或多個實施例中，矽前驅物包含二矽烷。在一些實施例中，矽前驅物包含三矽烷。在其他實施例中，矽前驅物包含四矽烷。在進一步實施例中，矽前驅物包含聚矽烷。
在一或多個實施例中，表面104、108在大於或等於200°C的溫度及小於或等於300托的壓力下暴露至矽前驅物與一氧化二氮(N 2O)，以在表面104、108上形成共形含矽膜110。
在一或多個實施例中，溫度大於或等於400°C。在其他實施例中，溫度大於或等於200°C。不欲受理論所侷限，相信溫度係取決於所使用的矽前驅物及矽前驅物所裂解的溫度。如通常知識者所認知的，熱裂解是分子(或化合物)經受溫度以斷裂分子鍵結的處理。在一或多個實施例中，矽前驅物包含二矽烷，及溫度大於或等於450°C。在其他實施例中，矽前驅物包含三矽烷，及溫度大於或等於350°C。在其他實施例中，矽前驅物包含四矽烷與聚矽烷的一者或多者，及溫度大於或等於200°C。
一或多個實施例的熱CVD處理可執行在壓力於從約1托至約300托的範圍，包括範圍從約1托至約200托、或範圍從約1托至約100托。在一或多個實施例中，壓力小於或等於約300托。
在一或多個實施例中，矽前驅物及一氧化二氮(N 2O)與載氣共伴流入反應腔室。載氣可為通常知識者所知的任何合適載氣。在一或多個實施例中，載氣包含氬(Ar)、氦(He)、氮(N 2)、及氫(H 2)的一者或多者。
在一或多個實施例中，可控制矽前驅物與一氧化二氮的比例以調整含矽膜110的矽含量。
在一或多個實施例中，含矽膜110是共形膜。在本說明書與隨附申請專利範圍中使用時，用語「共形」意指適應特徵或層的輪廓的層。層的共形性通常藉由沉積在特徵的側壁上的層的平均厚度對於在基板的區域或上表面上的相同沉積層的平均厚度的比例來量化。藉由本文所述方法所沉積的層被觀察到具有共形性為大於約30%，諸如70%或更大、約7:10或更大，諸如約80%或更大，約4:5或更大，至約100%，約1:1，或至約200%或更大，約2:1。在一或多個實施例中，在深寬比為10：1之約25 nm的關鍵尺寸(CD)開口的共形性可大於約90%。
在一些實施例中，含矽膜110為連續膜。在此使用時，用語「連續」指稱覆蓋整個暴露表面而沒有顯露在沉積層下方的材料的間隙或光禿點的層。連續層可具有小於約1%的膜的總表面積的間隙或光禿點的表面積。在一些實施例中，含矽膜110是無針孔膜。在此使用時，用語「無針孔」指稱覆蓋整個暴露表面而沒有顯露在沉積層下方的材料的間隙、光禿點、孔洞、針孔、及類似物的層。無針孔層可具有小於約1%的膜的總表面積的孔洞或針孔的表面積。
在一或多個實施例中，含矽膜具有介電常數，即，k值，於範圍從約3.8至約4.0。在一或多個實施例中，含矽膜110包含氧化矽(SiO x)。儘管用語「氧化矽」可用以敘述含矽膜110，通常知識者將認知到本發明並不受限於特定化學計量。例如，用語「氧化矽」與「二氧化矽」兩者可用以敘述具有在任何合適化學計量比例之矽及氧原子的材料。在一或多個實施例中，含矽膜110包含小於10%的氫及具有矽對於氧的比例為1:2。在一些實施例中，含矽膜110包含小於約8%的氫，或小於約5%的氫。
在一或多個實施例中，含矽膜110有利地具有在1E -3A/cm 2的漏電流下的大於8 MV/cm的崩潰電壓及在2MV/cm下的小於1*10 -9Å/cm 2的漏電流。在一或多個實施例中，含矽膜110有利地具有在1E -3A/cm 2的漏電流下的大於9 MV/cm的崩潰電壓及在2MV/cm下的小於1*10 -9Å/cm 2的漏電流。在一或多個實施例中，含矽膜110有利地具有在1E -3A/cm 2的漏電流下的大於10 MV/cm的崩潰電壓及在2MV/cm下的小於1*10 -9Å/cm 2的漏電流。
在一或多個實施例中，含矽膜110具有厚度在範圍從約5 nm至約5000 nm。在其他實施例中，含矽膜110具有厚度在範圍從約5 nm至約100 nm。在一些實施例中，含矽膜110具有厚度在範圍從約1000 nm至約5000 nm。
第2圖繪示根據一或多個實施例之方法200的處理流程圖。在一或多個實施例中，在操作202，基板被提供進入反應腔室。在一些實施例中，注意到基板包含可已經存在於反應腔室中的工件。在一或多個實施例中，在操作204，基板被暴露至矽前驅物與一氧化二氮。在一些實施例中，基板被同時地或實質上同時地暴露至矽前驅物及一氧化二氮。在操作206，含矽膜被沉積在基板表面上。在決定點208，考慮沉積膜的厚度或處理的循環次數。若沉積膜已經達到預定厚度或已經達到處理循環的預定次數，方法200移動至任選的處理後操作210。若沉積膜的厚度或處理循環的次數尚未達到預定門檻，方法200返回操作204以將基板再次暴露至矽前驅物與一氧化二氮。
任選的處理後操作210可為例如調整膜性質的處理(例如，退火)或進一步膜沉積處理(例如，額外的ALD或CVD處理)以成長額外的膜。在一些實施例中，處理後操作210可為調整沉積膜的性質的處理。在一些實施例中，處理後操作210包含退火此膜。在一些實施例中，退火完成在溫度於範圍為約300°C、400°C、500°C、600°C、700°C、800°C、900°C或1000°C。一些實施例的退火環境包含惰性氣體(例如，分子氮(N 2)、氬(Ar))或還原氣體(例如，分子氫(H 2)或氨(NH 3))或氧化劑(諸如但不限於氧(O 2)、臭氧(O 3)、或過氧化物)的一者或多者。可執行退火持續任何合適的時間長度。
本文所述的關於熱CVD處理的實施例可使用任何合適薄膜沉積系統來執行。合適系統的實例包括PRECISION 5000®系統、PRODUCER®系統、PRODUCER® GTTM系統、PRODUCER® XP Precision™系統、PRODUCER® SETM系統，全部皆在商業上可從加州聖克拉拉的應用材料公司取得。能夠執行CVD處理的其他工具也可調適以從本文所揭示的實施例得益。此外，能夠進行本文所述的熱CVD處理的任何系統可用以得益。本文所述的任何設備說明是例示性且不應理解或解釋作為限制本文所述的實施方式的範疇。
在一或多個實施例中，使用控制器可控制CVD處理腔室。控制器可為可控制處理腔室的任何合適部件。例如，控制器可為電腦，包括中央處理器(CPU)、記憶體、輸入/輸出、合適電路、及儲存。
處理通常可儲存在控制器的記憶體中作為軟體程序，當軟體程序藉由處理器實行時，致使處理腔室執行本發明的處理。軟體程序也可藉由第二處理器儲存及/或實行，第二處理器位於藉由處理器所控制的硬體的遠端處。一些或所有的本發明的方法也可執行在硬體中。因此，處理可以軟體實施及使用電腦系統實行在硬體中，例如作為應用特定積體電路或其他類型的硬體實施，或作為軟體或硬體的組合。當藉由處理器實行時，軟體程序將通用電腦轉變成特定目的電腦(控制器)，其控制腔室操作，以執行處理。
在一些實施例中，CVD處理腔室是用於處理一或多個基板的工具的部分。在一些實施例中，CVD處理腔室是在包含多個腔室的模組系統中的處理腔室，該等腔室執行各種功能，包括基板中心找尋及定向、除氣、退火、沉積及/或蝕刻。根據一或多個實施例，模組系統至少包括第一處理腔室及中央移送腔室。中央移送腔室可容納機器人，此機器人可使基板在處理腔室與裝載閘腔室之間與之中穿梭。移送腔室通常維持在真空狀態及提供中間階段以用於使基板從一腔室穿梭至另一腔室及/或至定位在群集工具的前端之裝載閘腔室。可調適用於本發明的兩種廣為人知的模組系統為PRODUCER® XP Precision及PRECISION 5000®系統，兩者皆可從加州聖克拉拉的應用材料公司取得。
本發明的一或多個實施例關於包括指令的非暫態電腦可讀取媒體，當指令藉由處理腔室的控制器實行時，致使處理腔室處理以下操作：加熱處理腔室至溫度大於或等於約200 °C，處理腔室包含基板；維持處理腔室在壓力小於或等於約300托；共伴流矽前驅物與一氧化二氮(N 2O)進入反應腔室，矽前驅物選自二矽烷、三矽烷、四矽烷、與聚矽烷的一者或多者；及在基板上沉積共形含矽膜，共形含矽膜具有介電常數(k值)於範圍從約3.8至約4.0，具有在1mA/cm 2的漏電流下之大於8 MV/cm的崩潰電壓及在2MV/cm下的小於1nA/cm 2的漏電流。
空間性相對用語，諸如「在下」、「之下」、「下部」、「之上」、「上部」及類似用語在此可用以簡化說明，以敘述一元件或特徵對於另一元件或特徵的關係，如圖示所繪示。將理解到空間性相對用語意於涵蓋除了圖示中所描繪的定向之外之裝置的於使用或操作中的不同定向。例如，若圖示中的裝置被顛倒，敘述為在其他元件或特徵「之下」或「在下」的元件將會接著被定向為在其他元件或特徵「之上」。因此，範例用語「之下」可涵蓋之上及之下兩者的定向。裝置可被另外定向(旋轉90度或在其他定向)且本文所使用的空間性相對用語被相應的解釋。
在上下文中敘述本文(尤其是在隨後申請專利範圍的上下文中)所論述的材料與方法的用語「一(a)」與「一(an)」及「該」和類似參照語的使用係被理解為涵蓋單數與複數兩者，除非在本文中指示並非如此或明顯地與上下文矛盾。本文所提供的數值範圍僅意於作為單獨地參照落在此範圍內的各分開數值的速記方法，除非本文指示並非如此，及各分開數值被併入本說明書中當作其在本文所被單獨地提及。本文所述的所有方法可以任何合適順序執行，除非本文指示並非如此或明顯地與上下文矛盾。本文所提供的任何及所有的實例或範例語言(例如，「諸如」)的使用僅意於更佳地闡明材料與方法且不施加限制於範疇，除非另外聲明。本說明書中沒有語言應被解釋作為指示任何非聲明的元件對於所揭示的材料與方法的實行是必需的。
貫穿本說明書之參照「一實施例(one embodiment)」、「某些實施例」、「一或多個實施例」、或「一實施例(an embodiment)」意指關於實施例所敘述的特定特徵、結構、材料、或特性被包括在本發明的至少一實施例中。因此，貫穿本說明書的各種地方出現的諸如「在一或多個實施例中」、「在某些實施例中」、「在一實施例中(in one embodiment)」或「在一實施例中(in an embodiment)」的片語不必然指稱本發明的相同實施例。在一或多個實施例中，特定特徵、結構、材料、或特性以任何合適方式組合。
雖然在此已經參照特定實施例說明本發明，將注意到這些實施例僅為本發明的原理與應用的例示。在不背離本發明的精神與範疇下，可對本發明的方法與設備進行各種修改與變化，對於本領域的通常知識者會是顯示易見。因此，意欲本發明包括在隨附申請專利範圍及其等效物的範疇內的修改及變化。
100:裝置 102:基板 104:頂表面 106:特徵 108:頂表面 110:含矽膜 112:側壁 200:方法 202,204,206,210:操作 208:決定點
藉由參照實施例，一些實施例繪示在隨附圖式中，可獲得簡知總結於上之本發明的更具體的說明，藉此可詳細地理解本發明的上述特徵。然而，將注意到隨附圖式僅繪示本發明的典型實施例且因而不被當作限制其範疇，由於本發明可允許其他等效實施例。本文所揭示的實施例係作為實例而說明且不受限在隨附圖式中的圖示，在隨附圖式中的同樣符號指示類似部件。
第1A圖繪示根據一或多個實施例之基板的剖面視圖；
第1B圖繪示根據一或多個實施例之基板的剖面視圖；及
第2圖繪示根據一或多個實施例之方法的處理流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
102:基板
106:特徵
110:含矽膜

Claims (20)

  1. 一種沉積一膜的方法，該方法包含以下步驟： 在大於或等於200°C的一溫度及小於或等於300托的一壓力下，將一表面暴露至一矽前驅物與一氧化二氮(N 2O)，以在該表面上形成一共形含矽膜，該共形含矽膜具有在1E -3A/cm 2的一漏電流下的大於8 MV/cm 的一崩潰電壓及在2MV /cm下的小於1*10 -9Å/cm 2的一漏電流。
  2. 如請求項1所述之方法，其中該矽前驅物包含二矽烷、三矽烷、四矽烷、與一聚矽烷的一者或多者。
  3. 如請求項1所述之方法，其中該矽前驅物包含二矽烷及該溫度大於或等於400°C。
  4. 如請求項1所述之方法，其中該矽前驅物包含三矽烷及該溫度大於或等於350°C。
  5. 如請求項1所述之方法，其中該矽前驅物包含四矽烷或聚矽烷及該溫度大於或等於200°C。
  6. 如請求項1所述之方法，其中該壓力在從1托至約300托的一範圍。
  7. 如請求項1所述之方法，其中該共形含矽膜具有一介電常數(k值)在從約3.8至約4.0的一範圍。
  8. 如請求項1所述之方法，其中該矽前驅物與一氧化二氮共伴流在一載氣中。
  9. 如請求項8所述之方法，其中該載氣包含氬(Ar)、氦(He)、氮(N 2)、與氫(H 2)的一者或多者。
  10. 如請求項1所述之方法，其中該表面包含一半導體基板、一處理腔室部件、一工件、一台座、與一加熱器的一者或多者。
  11. 如請求項1所述之方法，其中該共形含矽膜包含氧化矽(SiO x)。
  12. 如請求項1所述之方法，其中該共形含矽膜包含小於10%的氫及矽對於氧的比例為1：2。
  13. 如請求項12所述之方法，其中一半導體基板、一工件、一台座、與一加熱器的一者或多者包含在其上方的至少一特徵。
  14. 如請求項13所述之方法，其中該至少一特徵選自一尖峰、一溝槽、與一通孔。
  15. 一種沉積一膜的方法，該方法包含以下步驟： 將一處理腔室加熱至大於或等於約200°C的一溫度，該處理腔室包含一基板； 將該處理腔室維持在小於或等於約300托的一壓力； 將一矽前驅物與一氧化二氮(N 2O)共伴流入該處理腔室；及 在該基板上沉積一共形含矽膜，該共形含矽膜具有一介電常數(k值)在從約3.8至約4.0的一範圍，具有在1mA/cm 2的一漏電流下的大於8 MV/cm 的一崩潰電壓及在2MV /cm下的小於1nÅ/cm 2的一漏電流。
  16. 如請求項15所述之方法，其中該共形含矽膜作為一厚度在從約5 nm至約5000 nm的一範圍。
  17. 如請求項15所述之方法，其中該矽前驅物包含二矽烷、三矽烷、四矽烷、與一聚矽烷的一者或多者。
  18. 如請求項15所述之方法，其中該共形含矽膜包含小於10%的氫(H)及矽對於氧的比例為1：2。
  19. 如請求項15所述之方法，其中該矽前驅物與一氧化二氮共伴流在一載氣中，該載氣包含氬(Ar)、氦(He)、氮(N 2)、與氫(H 2)的一者或多者。
  20. 一種包括多個指令的非暫態電腦可讀取媒體，該等指令當藉由一處理腔室的一控制器實行時，致使該處理腔室執行以下操作： 將一處理腔室加熱至大於或等於約200°C的一溫度，該處理腔室包含一基板； 將該處理腔室維持在小於或等於約300托的一壓力； 將一矽前驅物與一氧化二氮(N 2O)共伴流入該處理腔室，該矽前驅物選自二矽烷、三矽烷、四矽烷、與聚矽烷的一者或多者；及 在該基板上沉積一共形含矽膜，該共形含矽膜具有一介電常數(k值)在從約3.8至約4.0的一範圍，具有在1mA/cm 2的一漏電流下的大於8 MV/cm 的一崩潰電壓及在2MV /cm下的小於1nÅ/cm 2的一漏電流。
TW110138484A 2020-10-23 2021-10-18 共形氧化矽膜沉積 TW202231905A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/078,985 US11658026B2 (en) 2020-10-23 2020-10-23 Conformal silicon oxide film deposition
US17/078,985 2020-10-23

Publications (1)

Publication Number Publication Date
TW202231905A true TW202231905A (zh) 2022-08-16

Family

ID=81256736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110138484A TW202231905A (zh) 2020-10-23 2021-10-18 共形氧化矽膜沉積

Country Status (6)

Country Link
US (1) US11658026B2 (zh)
JP (1) JP2023550013A (zh)
KR (1) KR20230088827A (zh)
CN (1) CN116507756A (zh)
TW (1) TW202231905A (zh)
WO (1) WO2022086800A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610776B2 (en) * 2021-02-08 2023-03-21 Applied Materials, Inc. Method of linearized film oxidation growth

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851602A (en) 1993-12-09 1998-12-22 Applied Materials, Inc. Deposition of high quality conformal silicon oxide thin films for the manufacture of thin film transistors
US6630413B2 (en) 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6884464B2 (en) 2002-11-04 2005-04-26 Applied Materials, Inc. Methods for forming silicon comprising films using hexachlorodisilane in a single-wafer deposion chamber
US7867923B2 (en) 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
KR20140138276A (ko) 2012-03-09 2014-12-03 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 박막 트랜지스터 소자 상에 실리콘 함유 막을 제조하는 방법
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US9875888B2 (en) 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology
US9570287B2 (en) 2014-10-29 2017-02-14 Applied Materials, Inc. Flowable film curing penetration depth improvement and stress tuning
US20170092492A1 (en) 2015-09-28 2017-03-30 Applied Materials, Inc. Methods for forming a silicon containing dielectric film using a gas mixture with ar gas dilusion
CN114245832A (zh) * 2019-06-07 2022-03-25 朗姆研究公司 原子层沉积期间的膜特性的原位控制

Also Published As

Publication number Publication date
US11658026B2 (en) 2023-05-23
US20220130658A1 (en) 2022-04-28
CN116507756A (zh) 2023-07-28
JP2023550013A (ja) 2023-11-30
KR20230088827A (ko) 2023-06-20
WO2022086800A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US20060286818A1 (en) Method for silicon based dielectric chemical vapor deposition
TW202231900A (zh) 用於在基板上形成鈷層的方法
KR20180058232A (ko) SiO 및 SiN을 포함하는 유동성 막들을 증착시키는 방법들
TW201441408A (zh) 包含氮化矽之膜的電漿輔助原子層沉積
JP7118511B2 (ja) シリコン間隙充填のための二段階プロセス
US9685325B2 (en) Carbon and/or nitrogen incorporation in silicon based films using silicon precursors with organic co-reactants by PE-ALD
KR102394249B1 (ko) 코발트에 대한 망간 배리어 층 및 접착 층
KR20190041024A (ko) 선택적인 증착을 위한 선택비 개선을 위한 인-시튜 사전-세정
TWI819257B (zh) 具有可調整碳含量之碳氮化矽間隙填充
WO2012106612A2 (en) In-situ hydroxylation system
WO2004044898A2 (en) Nitridation of high-k dielectrics
KR20210109046A (ko) 질화규소를 증착하는 방법들
TW202231905A (zh) 共形氧化矽膜沉積
TW202236388A (zh) 使用電漿調諧金屬氮化物膜性質的方法
JP7465287B2 (ja) 自己形成バリア層を備えた低誘電率誘電体
WO2013052145A1 (en) In-situ hydroxylation apparatus
TWI719269B (zh) 金屬膜之沉積
TWI840569B (zh) 低k介電質之自形成阻障層
TW201443274A (zh) 使用二矽氧烷先質之膜的沉積
US20230142684A1 (en) Single Precursor Low-K Film Deposition and UV Cure for Advanced Technology Node
US10366879B2 (en) Dry and wet etch resistance for atomic layer deposited TiO2 for SIT spacer application
US20210388499A1 (en) Low-k films
TW202409321A (zh) 用於高品質選擇性氮化矽沉積的集成方法及工具
JP2024506395A (ja) シリコンベースの誘電体膜の堆積
TW202225442A (zh) 間隙填充的非晶碳