TW202409321A - 用於高品質選擇性氮化矽沉積的集成方法及工具 - Google Patents
用於高品質選擇性氮化矽沉積的集成方法及工具 Download PDFInfo
- Publication number
- TW202409321A TW202409321A TW112113580A TW112113580A TW202409321A TW 202409321 A TW202409321 A TW 202409321A TW 112113580 A TW112113580 A TW 112113580A TW 112113580 A TW112113580 A TW 112113580A TW 202409321 A TW202409321 A TW 202409321A
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon
- containing dielectric
- dielectric layer
- material layer
- processing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 118
- 229910052581 Si3N4 Inorganic materials 0.000 title claims description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims description 27
- 230000008021 deposition Effects 0.000 title claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 145
- 239000010703 silicon Substances 0.000 claims abstract description 143
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 142
- 239000000463 material Substances 0.000 claims abstract description 110
- 238000012545 processing Methods 0.000 claims abstract description 97
- 238000000151 deposition Methods 0.000 claims abstract description 28
- 239000003966 growth inhibitor Substances 0.000 claims abstract description 28
- 238000003672 processing method Methods 0.000 claims abstract description 19
- 238000004140 cleaning Methods 0.000 claims abstract description 14
- 238000012546 transfer Methods 0.000 claims description 32
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 239000012528 membrane Substances 0.000 claims description 6
- 239000003112 inhibitor Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000000280 densification Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052743 krypton Inorganic materials 0.000 claims description 4
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052754 neon Inorganic materials 0.000 claims description 4
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 207
- 239000000758 substrate Substances 0.000 description 51
- 210000002381 plasma Anatomy 0.000 description 25
- 235000012431 wafers Nutrition 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 19
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 150000001343 alkyl silanes Chemical class 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 8
- -1 silicon halide Chemical class 0.000 description 8
- 239000012686 silicon precursor Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- RWRDLPDLKQPQOW-UHFFFAOYSA-N Pyrrolidine Chemical compound C1CCNC1 RWRDLPDLKQPQOW-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 description 5
- 239000000376 reactant Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 238000011068 loading method Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- NQLVIKZJXFGUET-UHFFFAOYSA-N trimethyl(pyrrolidin-1-yl)silane Chemical compound C[Si](C)(C)N1CCCC1 NQLVIKZJXFGUET-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 125000005103 alkyl silyl group Chemical group 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QULMGWCCKILBTO-UHFFFAOYSA-N n-[dimethylamino(dimethyl)silyl]-n-methylmethanamine Chemical compound CN(C)[Si](C)(C)N(C)C QULMGWCCKILBTO-UHFFFAOYSA-N 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 125000000719 pyrrolidinyl group Chemical group 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Abstract
提供了製造記憶體元件之方法。該方法包括預清潔膜堆疊之頂表面，該膜堆疊包括第一材料層及第二材料層之交替層且具有記憶體孔及延伸經過膜堆疊之狹縫圖案開口中的一或更多者；將膜堆疊之頂表面暴露於生長抑制劑；在膜堆疊之區域中選擇性沉積含矽介電層；及使含矽介電層緻密化。處理方法係在不破壞真空的情況下於處理工具中執行。
Description
本揭示案之實施例係關於電子元件及用於製造電子元件之方法及裝置的領域。更特定而言，本揭示案之實施例提供用於形成具有高品質含矽介電層之3D-NAND元件的方法。
半導體技術已飛速進步，且元件尺寸已隨著技術進步而縮小以提供每單位空間更快的處理及儲存。在NAND元件中，串電流需要足夠高，以獲得足夠電流來區分接通(ON)及關斷(OFF)單元。串電流取決於載流子遷移率，該載流子遷移率係藉由擴大矽通道之晶粒大小來增強。
3D-NAND製造中所採用之當前製程使用高溫原子層沉積(atomic layer deposition; ALD)或化學氣相沉積(chemical vapor deposition; CVD)氮化矽(SiN)連同後續額外的圖案化步驟。SiN之選擇性沉積可消除圖案化步驟。然而，選擇性沉積需要相對低的沉積溫度，如此會產生不良品質之膜。
因此，此項技術中需要具有高品質SiN膜之3D-NAND元件。另外，此項技術中需要用於形成3D-NAND元件之方法及裝置。
本揭示案之一或更多個實施例係針對一種形成邏輯或記憶體元件之處理方法。在一或更多個實施例中，一種形成邏輯或記憶體元件之處理方法包括：預清潔膜堆疊之頂表面，該膜堆疊包括第一材料層及第二材料層之交替層且具有記憶體孔及延伸經過膜堆疊之狹縫圖案開口中的一或更多者；將膜堆疊之頂表面暴露於生長抑制劑；在膜堆疊之區域中選擇性沉積含矽介電層；及使含矽介電層緻密化，其中該處理方法係在不破壞真空的情況下於處理工具中執行。
本揭示案之進一步實施例係針對一種處理工具。在一個實施例中，一種處理工具包括：中央移送站，其包括經配置以移動晶圓之機器人；複數個製程站，每一製程站連接至中央移送站並提供與相鄰製程站之處理區域分離開的處理區域，該複數個製程站包括預清潔腔室、抑制劑浸泡腔室、選擇性沉積腔室及緻密化腔室中之一或更多者；及控制器，其連接至中央移送站及該複數個製程站，該控制器經配置以啟動機器人以便使晶圓在製程站之間移動，並控制發生在該等製程站中之每一者中的製程。
在描述本揭示案之若干示例性實施例之前，應理解，本揭示案並不限於以下描述中所闡述之構造或製程步驟的細節。本揭示案能夠具有其他實施例且能夠以各種方式來實踐或執行。
一或更多個實施例提供在整合式處理工具中之處理方法，以准許經由高深寬比記憶體孔或經由3D NAND單元膜堆疊中之狹縫圖案開口在多晶矽側壁上或在穿隧氧化物側壁上選擇性沉積含矽介電膜，例如，氮化矽。
含矽介電膜（例如，氮化矽）的選擇性沉積為導致不良品質膜之低溫製程。在旨在不受理論限制的情況下，認為若不良品質之經選擇性沉積的含矽介電膜無法轉換成高品質之含矽膜，則經選擇性沉積之含矽膜（特定地為氮化矽）無法用以形成3D NAND單元結構。
參考諸圖來描述本揭示案之一或更多個實施例。在一或更多個實施例之方法中，製造了邏輯或記憶體元件。在特定實施例中，製造了3D NAND單元結構。在一些實施例中，該方法包括預清潔膜堆疊之頂表面，該膜堆疊包括第一材料層及第二材料層之交替層且具有記憶體孔及延伸經過膜堆疊之狹縫圖案開口中的一或更多者；將膜堆疊之頂表面暴露於生長抑制劑；在膜堆疊之區域中選擇性沉積含矽介電層；及使含矽介電層緻密化。在一些實施例中，在不破壞真空的情況下於處理工具中執行處理方法。
第1圖圖示用於形成記憶體元件之示例性方法10的流程圖。本領域技藝人士將認識到，方法10可包括所繪示製程中之任一者或全部。另外，對於一些部分而言，個別製程之次序可變化。在不偏離本揭示案的情況下，方法10可以所枚舉製程中之任一者開始。參考第1圖，在操作12處，提供膜堆疊。如本文中所使用，術語「提供」意謂使得基板可用於處理（例如，定位在處理腔室中）。在操作14處，膜堆疊之表面經清除掉任何雜質，例如，原生氧化物。在操作16處，將膜堆疊暴露於生長抑制劑。在操作18處，在膜堆疊之區域中選擇性沉積含矽介電層。在操作20處，使含矽介電層緻密化。在操作22處，可視情況使含矽介電層氧化。
第2A圖至第5圖圖示遵循為第1圖中的方法10所繪示之製程流程之電子元件100的一部分。第2A圖圖示根據本揭示案之一或更多個實施例的電子元件100。在一些實施例中，如所繪示，第2A圖中所示之電子元件100按層形成在基板105（其可為裸基板）上。第2A圖之電子元件由基板105、半導體層110、可選犧牲層120、堆疊130及可選氧化物層140構成。
基板105可為本領域技藝人士所已知之任何適當材料。如在本說明書及附加申請專利範圍中所使用，術語「基板」代表製程在其上起作用之表面，或表面的一部分。熟習此項技術者亦將理解，除非上下文中另外明確指出，否則對基板之引用可僅代表基板的一部分。另外，對在基板上沉積的引用可意謂裸基板及具有沉積或形成於其上之一或更多個膜或特徵的基板。
如本文中所使用，「基板」代表在製造製程期間在其上執行膜處理的任何基板或形成於基板上之材料表面。舉例而言，取決於應用，可在其上執行處理之基板表面包括諸如以下各者之材料：矽、氧化矽、應變矽、絕緣體上矽(silicon on insulator; SOI)、摻碳氧化矽、非晶矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石，及任何其他材料，諸如金屬、金屬氮化物、金屬合金及其他導電材料。基板包括但不限於半導體晶圓。可將基板暴露於預處理製程，以研磨、蝕刻、還原、氧化、羥基化、退火及/或烘烤基板表面。除了直接在基板自身之表面上進行膜處理以外，在本揭示案中，亦可在形成於基板上的底層上執行所揭示之膜處理步驟中的任一者，如下文更詳細地揭示，且術語「基板表面」旨在包括此底層，如上下文所指示。因此，例如，在膜/層或部分膜/層已沉積至基板表面上的情況下，最新沉積之膜/層的已暴露表面成為基板表面。
在一或更多個實施例中，半導體層110在基板105上。在一些實施例中，半導體層110亦可稱作共用源極線。半導體層110可藉由本領域技藝人士所已知之任何適當技術形成，且可由任何適當材料製成，包括但不限於多晶矽(polysilicon, poly-Si)。在一些實施例中，半導體層110為共用源極線，其由導電的或半導體材料製成。
在一或更多個實施例中，可選犧牲層120形成在半導體層110上且可由任何適當材料製成。在一些實施例中，在稍後製程中移除並替換可選犧牲層120。在一些實施例中，可選犧牲層120未經移除且保留在電子元件100內。在此情形下，術語「犧牲」具有擴展含義以包括永久層且可稱作導電層。在一或更多個實施例中，可選犧牲層120包括可相對於相鄰半導體層110及第二材料層132選擇性被移除之材料。
在一或更多個實施例中，堆疊130形成在可選犧牲層120上。在所示實施例中，堆疊130包括複數個交替的第二材料層132及第一材料層134。在一或更多個實施例中，第一材料層134包括氮化物層且第二材料層132包括氧化物層。在一些實施例中，堆疊130包括非替換閘極，諸如，交替的氧化物及多晶矽，或氧化物及金屬，或氧化物及犧牲層。第一材料層134包括相對於第二材料層132有蝕刻選擇性之材料，以使得可在實質上不影響第二材料層132的情況下移除第一材料層134。在一或更多個實施例中，第一材料層134包括多晶矽、氮化矽(SiN)、碳化矽(SiC)、氧碳化矽(SiOC)、鍺(Ge)及氮化鈦(TiN)中之一或更多者。在一或更多個實施例中，第一材料層134包括氮化矽。在一或更多個實施例中，第二材料層132包括氧化矽。
個別交替層經形成為任何適當厚度。在一些實施例中，每一第二材料層132之厚度大致相等。在一或更多個實施例中，每一第二材料層132具有第一第二層厚度。在一些實施例中，每一第一材料層134之厚度大致相等。如在此方面所使用，大致相等之厚度彼此相差+/-5%以內。在一些實施例中，在第二材料層132與第一材料層134之間形成矽層（未示出）。與第二材料層132或第一材料層134之層的厚度相比較而言，矽層之厚度可相對薄。
在一或更多個實施例中，經由堆疊130打開記憶體孔通道150。在一些實施例中，打開記憶體孔通道150包括蝕刻穿過可選氧化物層140、堆疊130、可選犧牲層120並蝕刻至半導體層110中。參考第2B圖（其為區域103之擴展視圖），記憶體孔通道150具有延伸穿過堆疊130之側壁，從而暴露第二材料層132之表面138及第一材料層134之表面139。
在一或更多個實施例中，記憶體孔通道150具有高的深寬比。如本文中所使用，術語「高的深寬比」代表具有大於或等於約10、20或50或更大之高度:寬度比率的特徵。
在一或更多個實施例中，可選犧牲層120具有表面122，該表面122經暴露而作為記憶體孔通道150之側壁。記憶體孔通道150延伸至半導體層110中達一距離，以使得記憶體孔通道150之側壁表面112及底部114形成在半導體層110內。記憶體孔通道150之底部114可形成在半導體層110的厚度內之任一點處。在一些實施例中，記憶體孔通道150延伸至半導體層110中之厚度在半導體層110的厚度之自約10%至約90%之範圍中，或在自約20%至約80%之範圍中，或在自約30%至約70%之範圍中，或在自約40%至約60%之範圍中。在一些實施例中，記憶體孔通道150延伸至半導體層110中之距離大於或等於半導體層110的厚度之10%、20%、30%、40%、50%、60%、70%或80%。
參考第1圖及第2A圖及第2B圖，在操作14處，可清潔/預清潔膜堆疊之（若干）已暴露表面，例如，第二材料層132之表面138、第一材料層134之表面139及記憶體孔通道150之底部114。在一些實施例中，清潔/預清潔製程包括用於原生氧化物移除之昇華蝕刻。該蝕刻製程可為基於電漿或基於熱的。電漿製程可為任何適當電漿（例如，導電耦合電漿、電感耦合電漿、微波電漿）。在一或更多個實施例中，清潔製程可包括習知電漿蝕刻或遠端電漿輔助乾式蝕刻製程，諸如，可購自位於加利福尼亞州聖克拉拉市的應用材料有限公司之SiCoNi
TM蝕刻製程。在SiCoNi
TM蝕刻製程中，將元件或膜堆疊暴露於H
2、NF
3及/或NH
3電漿物種，例如，電漿激發之氫及氟物種。舉例而言，在一些實施例中，元件或膜堆疊可能經歷同時暴露於H
2、NF
3及NH
3電漿。SiCoNi
TM蝕刻製程可在SiCoNi
TM預清潔腔室中執行，其可整合至多種多處理平臺中之一者中，包括可購自Applied Materials
®的Centura
®、Dual ACP、Producer
®GT及Endura
®平臺。濕式蝕刻製程可包括氫氟(HF)酸最後製程，亦即，所謂「HF最後」製程，其中執行表面的HF蝕刻，使得表面以氫封端。或者，可採用任何其他基於液體之預清潔製程。
參考第1圖，在一或更多個實施例中，在操作16處，將電子元件100暴露於生長抑制劑以避免沉積。生長抑制劑可經添加在第二材料層132上以防止在第二材料層上之沉積。在操作18處，可選擇性地在第一材料層134上而非（或大體上非）在第二材料層132上沉積含矽介電層152。可藉由本領域技藝人士所已知之任何適當手段來沉積含矽介電層152。在一或更多個實施例中，含矽介電層152係在小於500℃之溫度下沉積（例如，原子層沉積(ALD)或化學氣相沉積(CVD)）。
一或更多個實施例中之方法10為整合式方法。在一或更多個實施例中，可在不破壞操作12、14、16、18、20及22中的任一者之間的真空的情況下在一或更多個處理腔室中執行方法10。
第3A圖至第5圖繪示一或更多個實施例，其中經由記憶體孔通道150在與第一材料層134相鄰之凹陷區域142上沉積含矽層。特定而言，第3A圖繪示經由記憶體孔通道150使第一材料層134相對於第二材料層132凹陷。在一或更多個實施例中，形成凹陷區域142。可根據本領域技藝人士所已知之任何適當製程使第一材料層134凹陷。在其他實施例中，可結構性地形成記憶體孔通道150，例如：可在SiN/SiO/SiN堆疊之記憶體孔中沉積多晶矽通道材料，其後移除SiN並修整SiO，留下具有對多晶矽通道開放之凹槽的SiO結構。在此情形下，134不僅凹陷而且完全被移除，且填充之通道材料被暴露。
在一或更多個實施例中，參考第1圖，在操作16處，使用表面處理（例如，暴露於生長抑制劑）以確保在第二材料層132上存在不同封端基團，以使得將基於不同表面來區分後續的ALD膜生長。舉例而言，為了製備以Si-H基團封端之裸Si表面，可使用稀釋的HF濕式清潔或基於電漿之乾式清潔以移除Si表面上之原生氧化物並形成Si-H鍵。為了製備可阻止ALD膜生長之鈍化表面，可在氧化矽表面上形成疏水性表面單層。舉例而言，烷基胺基矽烷可吸附至氧化矽表面上，以在SiO表面上形成烷基矽基。一些實施例之ALD膜生長化學性質係基於鹵化矽及氨反應，其可選擇性地在裸Si表面上而非鈍化SiO表面上生長。一些實施例可實現之最大厚度為在裸Si上約100 Å的生長，其中在鈍化SiO表面上大體上無膜生長。週期性SiO表面再生及鈍化可用以在裸Si上進行比SiO更厚之生長。
第3B圖至第3C圖示出根據本揭示案的一或更多個實施例之操作16的表示。在一或更多個實施例中，第二材料層132可具有以羥基封端之表面，而第一材料層134可具有以氫封端之表面。在一些未繪示實施例中，第一材料層134亦可具有形成在其上之一些原生氧化物。雖然第3B圖至第3C圖所繪示之實施例示出與基板表面之簡單單鍵，但熟習此項技術者將理解此僅出於說明目的，並理解表面原子鍵合並非如所繪示一樣簡單。舉例而言，氧化物表面可為鍵合至多於一個矽原子之橋接氧原子，且表面之化學計量及整體組成未必為一對一的。
第一材料層134及第二材料層132可為用於選擇性沉積之任何適當表面。在一些實施例中，第二材料層132包括具有-OH端基之介電表面，且第一材料層134包括具有Si-H基團之矽表面（該矽表面具有或不具有原生氧化物）。在一些實施例中，第二材料層132包括具有-OH端基之介電表面，且第一材料層134包括具有或不具有原生氧化物之金屬表面。在一些實施例中，第二材料層132包括具有-OH端基之金屬氧化物表面，且第一材料層134包括具有Si-H基團之矽表面（該矽表面具有或不具有原生氧化物）。在一些實施例中，第二材料層132包括具有-OH端基之金屬氧化物表面，且第一材料層134包括不具有原生氧化物之清潔金屬表面。
若在第一材料層134上存在原生氧化物，則移除原生氧化物可允許更有效之選擇性沉積製程。將基板暴露於蝕刻製程可自第一材料層134移除原生氧化物。該蝕刻製程可為濕式蝕刻製程（例如，暴露於稀釋的HF(1%)）或乾式蝕刻製程（例如，暴露於電漿）。在一些實施例中，蝕刻製程為基於電漿之製程。在一些實施例中，基於電漿之蝕刻製程包括將基板暴露於氨及氫氟酸之電漿。
在一些實施例中，自第一材料層134移除原生氧化物提供了具有大體上僅氫封端之表面。如以此方式所使用，術語「大體上僅氫封端」意謂對於大於或等於約98%之表面積而言，表面封端為氫。在一些實施例中，自第一材料層134移除原生氧化物提供了具有大體上無氧封端之表面。如以此方式所使用，術語「大體上無氧封端」意謂包括小於表面積的約2%之表面封端包含氧原子。
在一或更多個實施例中，用以自第一材料層134移除原生氧化物之製程亦使第二材料層132氧化以提供具有大體上無氫封端之表面。如以此方式所使用，術語「大體上無氫封端」意謂對於小於或等於約2%之表面積而言，所述表面之表面封端為氫。在一些實施例中，第二材料層132大體上僅包括羥基封端。如以此方式所使用，術語「大體上僅羥基封端」意謂對於大於或等於約98%之表面積而言，標的表面之表面封端為羥基基團。
包括第一材料層134及第二材料層132之基板可暴露於生長抑制劑以與羥基封端之表面反應以形成阻擋層170。一些實施例之生長抑制劑包括烷基矽烷。在一些實施例中，具有通式SiR
4，其中每一R獨立地為C
1-C
6烷基、取代或未取代的胺、取代或未取代的環胺。
在一些實施例中，烷基矽烷大體上不包括Si-H鍵。如以此方式所使用，術語「大體上無Si-H鍵」意謂生長抑制劑基於矽鍵之總數包括小於約1%的Si-H鍵。一些實施例之生長抑制劑在第二材料層132上形成表面封端-OSiR
x，替換-OH封端。在一些實施例中，生長抑制劑包括1-(三甲基矽基)吡咯啶或雙(二甲基胺基)二甲基矽烷中之一或更多者。
在一些實施例中，烷基矽烷包括至少一種取代或未取代的環胺，該環胺帶有具有範圍在4至10個原子之環。在一些實施例中，烷基矽烷包括具有一個氮原子之環胺。在一些實施例中，環胺具有不多於一個的氮原子且不少於一個的氮原子。在一或更多個實施例中，環胺包括吡咯啶，其中吡咯啶之氮原子鍵合至烷基矽烷之矽原子。在一些實施例中，烷基矽烷包括1-(三甲基矽基)吡咯啶。在一或更多個實施例中，烷基矽烷基本上由1-(三甲基矽基)吡咯啶組成。如以此方式所使用，術語「基本上由…組成」意謂以分子計，烷基矽烷大於或等於約98%的1-(三甲基矽基)吡咯啶。
基板可在任何適當溫度及壓力下暴露於生長抑制劑。在一些實施例中，基板在約50℃至約550℃之範圍中或在約100℃至約400℃之範圍中的溫度下暴露於生長抑制劑。在一些實施例中，基板在約30托至約120托之範圍中、或在約40托至約100托之範圍中、或在約50托至約90托之範圍中的壓力下暴露於生長抑制劑。在一或更多個實施例中，在不具有電漿之熱製程中將基板暴露於生長抑制劑。
第4A圖至第4B圖示出操作14，其中在凹陷區域142中選擇性沉積含矽介電層152。在一或更多個實施例中，含矽介電層152可藉由本領域技藝人士所已知之任何適當手段來沉積。在一或更多個實施例中，在小於500℃之溫度下沉積（例如，原子層沉積(ALD)或化學氣相沉積(CVD)）含矽介電層152。在其他實施例中，在小於500℃之溫度下沉積含矽介電層152，包括小於490℃、小於450℃、小於400℃、小於350℃及小於300℃。
含矽介電層152可包括本領域技藝人士所已知之任何適當材料的介電材料。如本文中所使用，術語「介電材料」代表為可在電場中極化之電絕緣體的材料層。在一或更多個實施例中，含矽介電層152包括氮化矽(SiN)、碳氮化矽(SiCN)、氧氮化矽(SiON)、氧碳氮化矽(SiOCN)、硼化矽(SiB)及矽硼氮化物(SiBN)中之一或更多者。在特定實施例中，含矽介電層152包括氮化矽(SiN)。
在一或更多個實施例中，含矽介電層152之沉積相比於第二材料層132而言對第一材料層134有選擇性，使得含矽介電層152沉積在與第一材料層134相鄰之凹陷區域142中。在一或更多個實施例中，選擇性大於2:1、大於5:1、大於10:1或大於100:1。
在一或更多個實施例中，含矽介電層152具有在自大於0 Å至25 Å之範圍中的厚度。
在不受理論限制的情況下，認為，相對低的沉積溫度（亦即，小於490℃）會導致不良品質之含矽介電層152。因此，不良品質之含矽介電層152具有大於300 Å之不良濕式蝕刻速率(poor wet etch rate; WER)。
如第4A圖及第4B圖中所繪示，在形成阻擋層170之後，將基板暴露於一或更多種沉積氣體中以相比於第二材料層132選擇性地在第一材料層134上沉積含矽介電層152。如在此方面所使用，術語「相比於…選擇性地」意謂在第一材料層134上形成膜的程度比可在第二材料層132上形成膜的程度更大。舉例而言，可在第一材料層134上形成之含矽介電層152可比在第二材料層132上形成之膜厚達大於或等於20倍、30倍、40倍或50倍。
含矽介電層152的形成可藉由任何適當技術（包括但不限於原子層沉積）發生。在一或更多個實施例中，含矽介電層152形成在單個處理腔室中。在其他實施例中，含矽介電層152形成在批量處理腔室中，如在第8圖中所示。舉例而言，含矽介電層152可藉由依序暴露於矽前驅物及反應物而形成。一些實施例之含矽介電層152包括SiN、SiO、SiON、SiC、SiCO、SiCN或SiCON中之一或更多者。在一些實施例中，含矽介電層152包括矽及氧、碳或氮原子中之一或更多者。在一些實施例中，含矽介電層152以原子計按高達約百分之二的量摻雜有硼(B)、砷(As)或磷(P)中之一或更多者。
在一些實施例中，矽前驅物包括鹵化矽且反應物包括氨。在一些實施例中，矽前驅物包括具有或不具有鹵素原子之有機矽化合物。在一些實施例中，反應物包括貢獻氮之物種、貢獻氧之物種及/或貢獻碳之物種。在一些實施例中，矽前驅物為含矽介電層152貢獻氮、氧或碳中之一或更多者。
在單個處理腔室中，基板可在處理腔室之同一製程區域中暴露於矽前驅物及反應物。在批量處理腔室中，基板可在處理腔室之交替製程區域中暴露於矽前驅物及反應物。
基板可在任何適當製程腔室中暴露於生長抑制劑。在一些實施例中，基板在預清潔腔室中暴露於生長抑制劑。在一些實施例中，基板在單獨抑制腔室中暴露於生長抑制劑。在一些實施例中，基板在批量處理腔室中暴露於生長抑制劑。舉例而言，批量處理腔室之製程區域可改變，以使得用生長抑制劑替換在製程區域中流動之反應性氣體。在形成阻擋層170之後，可用矽前驅物及反應物替換生長抑制劑在製程區域中的流動。
膜厚度可經沉積至預定量。一段時間後，含矽介電層152可開始沉積在第二材料層132上，即使存在阻擋層170。在不受任何特定操作理論限制的情況下，據信，可藉由重複暴露於沉積反應物而移除阻擋層170。為了增加含矽介電層152之厚度並維持選擇性，可週期性地補充阻擋層170。在一些實施例中，在不多於20、30、40、50、60、70、80、90或100個原子層沉積循環後將基板暴露於生長抑制劑以沉積含矽介電層152。在一些實施例中，在含矽介電層152形成至在約30 Å至約100 Å之範圍內的厚度後，或在含矽介電層152形成至高達約20 Å、30 Å、40 Å、50 Å、60 Å或70 Å後，將基板暴露於生長抑制劑。
可藉由任何適當製程進行阻擋層170之再生。舉例而言，可在約1托至約30托之範圍中的壓力下藉由惰性氣體（例如，N
2或He）淨化基板之表面，歷時在約10分鐘至約60分鐘之範圍中的時間。在淨化表面後，可再次將基板暴露於生長抑制劑以再生阻擋層170。在一些實施例中，淨化該表面歷時在約15分鐘至約50分鐘之範圍中的時間，或在約20分鐘至約40分鐘之範圍中的時間。在一些實施例中，該表面在約10托至約25托之範圍中或在約15托至約20托之範圍中的壓力下淨化。
在一些實施例中，阻擋層170係藉由首先蝕刻基板之整個表面繼而暴露於生長抑制劑來再生。蝕刻製程可為用以預清潔表面之同一製程或可為不同蝕刻製程。
可在任何適當溫度下形成含矽介電層152。在一些實施例中，含矽介電層152在約200℃至約700℃之範圍中、或在約300℃至約500℃之範圍中或在約350℃至約450℃之範圍中的溫度下形成。在一些實施例中，含矽介電層152係藉由無電漿暴露之熱製程來形成。在一些實施例中，含矽介電層152係藉由電漿增強製程來形成。
所沉積之含矽介電層152可具有可藉由沉積後處理最佳化或改良之膜性質。舉例而言，所沉積之氮化矽膜可具有高的濕式蝕刻速率。將膜暴露於沉積後製程可用以改良所沉積之含矽介電層152之濕式蝕刻速率。在一些實施例中，沉積後製程改良了膜品質。在一些實施例中，所改良之膜品質包括濕式蝕刻速率、折射率、密度或氫濃度中之一或更多者。
一些實施例之沉積後製程包括將基板表面暴露於去耦電漿。一或更多個實施例之去耦電漿包括氦。在一些實施例中，去耦電漿基本上由氦組成。如在此方面所使用，術語「基本上由氦組成」意謂電漿包括大於或等於約95原子百分比之氦。一些實施例之處理壓力在約1毫托至約1托之範圍中。較低壓力可用於高深寬比結構之各向同性處理。處理期間之晶圓溫度的範圍可為自約室溫至約500℃。
在一些實施例中，處理平臺具有在清潔後不易氧化基板表面之環境。如在此方面所使用，術語「環境」指代在至少中央移送站內之周圍條件。一些實施例之處理平臺的環境亦包括沉積製程中所使用之任何處理腔室。舉例而言，若在製程中使用兩個處理腔室，則「環境」可包括該兩個處理腔室及中央移送站。在一些實施例中，處理平臺之環境包括水蒸汽。水蒸汽可與惰性氣體混合或為純淨的。在一些實施例中，以重量計，水蒸汽以在約0.1%至約90%之範圍中的量存在於惰性氣體中。在一些實施例中，以重量計，水蒸汽以在約1%至約80%之範圍中、或在約2%至約70%之範圍中、或在約3%至約60%之範圍中、或在約4%至約50%之範圍中、或在約5%至約40%之範圍中、或在約10%至約20%之範圍中的量存在。在一些實施例中，環境包括氮、氫、氦、氬、氪、氖或氙中之一或更多者，其中水蒸汽的量大於或等於約0.1%、0.5%、1%、2%、3%、4%、5%、6%、7%、8%、9%、10%、12%、14%、16%、18%或20%。
根據一或更多個實施例，在形成該層之前及/或之後，基板經歷處理。此處理可在同一腔室中或在一或更多個單獨處理腔室中執行。在一些實施例中，將基板自第一腔室移動至單獨的第二腔室用於進一步處理。可直接將基板自第一腔室移動至單獨處理腔室，或可將其自第一腔室移動至一或更多個移送腔室，並接著移動至單獨處理腔室。因此，處理裝置可包括與移送站連通之多個腔室。此種裝置可稱作「群集工具」或「群集系統」，及其類似者。
第5圖示出操作16及操作18，其中含矽介電層152經緻密化以形成高品質含矽介電膜154。含矽介電層152可藉由本領域技藝人士所已知之任何適當手段來緻密化。在一或更多個實施例中，在不將氧添加至含矽層中的情況下，藉由熱製程或其他處理中之一或更多者使含矽介電層152緻密化。在一或更多個實施例中，含矽介電層152經暴露於快速熱處理(rapid thermal processing; RTP)以提供高品質含矽介電膜154。在其他實施例中，使含矽介電層緻密化包括在小於或等於500℃之溫度及小於1托之壓力下將含矽介電層152暴露於高密度電漿。高密度電漿可選自氦(He)、氫(H
2)、氖(Ne)、氬(Ar)、氪(Kr)及氙(Xe)中之一或更多者。
在一或更多個實施例中，在操作18處，在大於800℃之溫度下將選擇性沉積之含矽介電層152緻密化以提供含矽介電膜154。在一些實施例中，在大於1000℃之溫度下處理含矽介電層152以提供含矽介電膜154。在一或更多個實施例中，在處理後，含矽介電膜154為高品質膜且具有小於4 Å/min之濕式蝕刻速率，包括小於3 Å/min、小於2 Å/min及小於1 Å/min之濕式蝕刻速率。
在一或更多個實施例中，含矽介電膜154具有在自大於0 Å至25 Å之範圍中的厚度。
一或更多個實施例中之方法為整合式方法。在一或更多個實施例中，可在不破壞真空的情況下在一或更多個處理腔室中執行該方法。
參考第1圖，在操作22處，在一或更多個實施例中，視情況使高品質含矽介電膜154之表面氧化。
在一或更多個未繪示替代實施例中，可經由第一材料層上之記憶體孔來沉積含矽層，其中第一材料層尚未凹陷。
參考第6圖至第7圖，在一或更多個替代實施例中，在處理期間，在移除堆疊130中之第二材料層132以在模具中形成開口200並形成狹縫圖案開口202之後，可經由字線狹縫圖案開口202在（若干）不含氧化物之材料上選擇性沉積含矽介電層152，從而在元件之字線側上與電晶體層204相鄰地沉積含矽介電層152。
第7圖示出其中將含矽介電層152緻密化以形成高品質含矽介電膜154之操作。可藉由本領域技藝人士所已知之任何適當手段來使含矽介電層152緻密化。在一或更多個實施例中，在不將氧添加至含矽層中的情況下，藉由熱製程或其他處理中之一或更多者使含矽介電層152緻密化。在一或更多個實施例中，將含矽介電層152暴露於快速熱處理(RTP)以提供高品質含矽介電膜154。在其他實施例中，使含矽介電層緻密化包括在小於或等於500℃之溫度及小於1托之壓力下將含矽介電層152暴露於高密度電漿中。高密度電漿可選自氦(He)、氫(H
2)、氖(Ne)、氬(Ar)、氪(Kr)及氙(Xe)中之一或更多者。
在一或更多個實施例中，在大於800℃之溫度下將選擇性沉積之含矽介電層152緻密化以提供含矽介電膜154。在一些實施例中，在大於1000℃之溫度下處理含矽介電層152以提供含矽介電膜154。在一或更多個實施例中，在處理後，含矽介電膜154為高品質膜且具有小於4 Å/min之濕式蝕刻速率，包括小於3 Å/min、小於2 Å/min及小於1 Å/min之濕式蝕刻速率。
在一或更多個實施例中，含矽介電膜154具有在自大於0 Å至25 Å之範圍中的厚度。
一或更多個實施例中之方法為整合式方法。在一或更多個實施例中，可在不破壞真空的情況下在一或更多個處理腔室中執行該方法。
本揭示案之額外實施例針對用於所述邏輯或記憶體元件及方法的形成之處理工具900，如第8圖中所示。
在一或更多個實施例中，處理工具900為群集工具，其包括具有複數個側之至少一個中央移送站，例如，第一移送腔室921及第二移送腔室931。至少一個機器人925、935定位在該至少一個中央移送站（例如，第一移送腔室921及第二移送腔室931）內，且經配置以將機器人葉片及晶圓移動至複數個側中之每一者。
在一或更多個實施例中，處理工具900為群集工具，其包括連接至中央移送站之複數個處理腔室902、904、906、908、910、912、914、916及918（亦稱作製程站）。各種處理腔室提供與相鄰製程站相隔離之單獨處理區域。處理腔室可為任何適當腔室，包括但不限於預清潔(SiCoNi
TM)腔室、抑制劑浸泡腔室、選擇性沉積(ALD)腔室及緻密化腔室(RTP)。製程腔室及部件之特定佈置可取決於群集工具而變化，且不應被視為限制本揭示案之範疇。
在第8圖中所示之實施例中，工廠介面950連接至處理工具900之前部。工廠介面950包括在工廠介面950之前部上的裝載腔室954及卸載腔室956。雖然將裝載腔室954示為在左邊且將卸載腔室956示為在右邊，但熟習此項技術者將理解，此僅代表一種可能的配置。
裝載腔室954及卸載腔室956之大小及形狀可取決於（例如）正在處理工具900（例如，群集工具）中處理之基板而變化。在所示實施例中，確定裝載腔室954及卸載腔室956的大小以保持晶圓盒，該晶圓盒具有定位在該盒內之複數個晶圓。
機器人952在工廠介面950內且可在裝載腔室954與卸載腔室956之間移動。機器人952能夠經由工廠介面950將晶圓自裝載腔室954中之盒移送至裝載閘腔室960。機器人952亦能夠經由工廠介面950將晶圓自裝載閘腔室962移送至卸載腔室956中之盒。如熟習此項技術者將理解，工廠介面950可具有多於一個機器人952。舉例而言，工廠介面950可具有在裝載腔室954與裝載閘腔室960之間移送晶圓的第一機器人，及在裝載閘腔室962與卸載腔室956之間移送晶圓的第二機器人。
在一或更多個實施例中，處理工具900為具有第一部分920及第二部分930之群集工具。第一部分920經由裝載閘腔室960、962連接至工廠介面950。第一部分920包括第一移送腔室921，該第一移送腔室921具有定位於其中之至少一個機器人925。該至少一個機器人925亦稱作機器人式晶圓運輸機構。第一移送腔室921關於裝載閘腔室960、962、處理腔室902、904、916、918及緩衝腔室922、924居中定位。一些實施例之該至少一個機器人925為多臂機器人，其能夠一次獨立地移動多於一個晶圓。在一些實施例中，第一移送腔室921包括多於一個機器人式晶圓移送機構。第一移送腔室921中之該至少一個機器人925經配置以在第一移送腔室921周圍的腔室之間移動晶圓。個別晶圓被承載在位於第一機器人式機構之遠端處的晶圓運輸葉片上。
在第一部分920中處理了晶圓之後，可經由直通腔室將該晶圓傳遞至第二部分930。舉例而言，腔室922、924可為單向或雙向的直通腔室。直通腔室922、924可用以（例如）在第二部分930中的處理之前低溫冷卻晶圓，或允許在移回至第一部分920之前進行晶圓冷卻或後期處理。
系統控制器990與第一機器人925、第二機器人935、第一複數個處理腔室902、904、916、918及第二複數個處理腔室906、908、910、912、914通訊。系統控制器990可為可控制處理腔室及機器人之任何適當部件。舉例而言，系統控制器990可為包括中央處理單元、記憶體、適當電路及儲存器之電腦。
製程可大體作為軟體常用程式儲存在系統控制器990之記憶體中，當由處理器執行時，該軟體常用程式使製程腔室執行本揭示案之製程。亦可藉由第二處理器（未示出）來儲存及/或執行軟體常用程式，該第二處理器位於遠離處理器所控制的硬體之處。亦可以硬體執行本揭示案之方法的部分或全部。如此，製程可以軟體實施並使用電腦系統執行，以硬體實施為（例如）特殊應用積體電路或其他類型之硬體實施，或實施為軟體與硬體之組合。當藉由處理器執行時，軟體常用程式將通用電腦轉型為專用電腦（控制器），其控制腔室操作以使得製程得以執行。
在一些實施例中，系統控制器990具有一種配置以控制選擇性沉積腔室在小於490℃之溫度下在膜堆疊的區域中選擇性沉積含矽介電層。在一些實施例中，系統控制器990具有一種配置以啟動電漿處理腔室以暴露含矽介電層以在大於800℃之溫度下熱處理含矽介電層，以提供具有小於4 Å/min之濕式蝕刻速率的含矽介電膜。
在一或更多個實施例中，一種處理工具包括：中央移送站，其包括經配置以移動晶圓之機器人；複數個製程站，每一製程站連接至中央移送站並提供與相鄰製程站之處理區域分離開的處理區域，該複數個製程站包括預清潔腔室、抑制劑浸泡腔室、選擇性沉積腔室及緻密化腔室中之一或更多者；及控制器，其連接至中央移送站及該複數個製程站，該控制器經配置以啟動機器人以便使晶圓在製程站之間移動，並控制發生在該等製程站中之每一者中的製程。在一或更多個實施例中，控制器導致處理工具執行如下操作：預清潔膜堆疊之頂表面，該膜堆疊包括第一材料層及第二材料層之交替層且具有記憶體孔及延伸穿過膜堆疊之狹縫圖案開口中的一或更多者；將膜堆疊之頂表面暴露於生長抑制劑；在膜堆疊之區域中選擇性沉積含矽介電層；及使含矽介電層緻密化。在一或更多個實施例中，在每一處理操作期間將處理工具維持在真空下。
在描述本文論述之材料及方法的上下文中（尤其在以下申請專利範圍之上下文中），應將術語「一(a)」及「一(an)」及「該」以及類似代表的使用解釋為涵蓋單數及複數，除非本文中另外指定或與上下文明顯矛盾。除非本文中另外指定，否則本文中對值範圍之列舉僅旨在用作單獨代表在該範圍內之每一單獨值的簡寫方法，且每一單獨值皆被併入本說明書中，就如同其在本文中被單獨列舉一樣。除非本文中另外指出或明顯與上下文矛盾，否則本文所述之所有方法可以任何適當次序執行。除非另有聲明，否則本文所提供之任何及所有實例或示例性語言（例如，「諸如」）的使用僅旨在更佳地闡明材料及方法，且不對範疇構成限制。說明書中之語言皆不應被解釋為指示任何未聲明之要素對於所揭示材料及方法的實踐係必不可少的。
貫穿本說明書對「一個實施例」、「某些實施例」、「一或更多個實施例」或「一實施例」之引用意謂結合實施例描述之特定特徵、結構、材料或特性被包括在本揭示案之至少一個實施例中。因此，貫穿本說明書各處出現的諸如「在一或更多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」之片語未必代表本揭示案之同一實施例。另外，可在一或更多個實施例中以任何適當方式組合特定特徵、結構、材料或特性。
儘管已參考特定實施例描述了本文中之揭示內容，但應理解，此些實施例僅說明本揭示案之原理及應用。熟習此項技術者將顯而易見，可在不脫離本揭示案之精神及範疇的情況下對本揭示案之方法及裝置作出各種修改及變化。因此，預期本揭示案包括在附加申請專利範圍及其等效物之範疇內的修改及變化。
10:方法
12:操作
14:操作
16:操作
18:操作
20:操作
22:操作
100:電子元件
103:區域
105:基板
110:半導體層
112:側壁表面
114:底部
120:可選犧牲層
122:表面
130:堆疊
132:第二材料層
134:第一材料層
138:表面
139:表面
140:可選氧化物層
142:凹陷區域
150:記憶體孔通道
152:含矽介電層
154:高品質含矽介電膜
170:阻擋層
200:開口
202:狹縫圖案開口
204:電晶體層
900:處理工具
902:處理腔室
904:處理腔室
906:處理腔室
908:處理腔室
910:處理腔室
912:處理腔室
914:處理腔室
916:處理腔室
918:處理腔室
920:第一部分
921:第一移送腔室
922:緩衝腔室
924:緩衝腔室
925:機器人
930:第二部分
931:第二移送腔室
935:機器人
950:工廠介面
952:機器人
954:裝載腔室
956:卸載腔室
960:裝載閘腔室
962:裝載閘腔室
990:系統控制器
因此，可詳細理解本揭示案之上述特徵的方式，可藉由參考實施例來獲得以上簡要概述的本揭示案之更特定描述，在附加圖式中繪示出該等實施例中之一些。然而，應注意，附加圖式僅繪示本揭示案之典型實施例，且因此不應被視為對本揭示案之範疇的限制，因為本揭示案可准許其他同等有效的實施例。在隨圖之諸圖中藉助於實例而非限制的方式繪示如本文所述之實施例，其中相同元件符號指示類似元件。
第1圖圖示根據本文所述實施例之方法的一或更多個實施例之製程流程圖。
第2A圖圖示根據一或更多個實施例的元件之橫截面圖。
第2B圖圖示根據一或更多個實施例的第2A圖的元件之區域103的放大橫截面圖。
第3A圖圖示根據一或更多個實施例的元件之橫截面圖。
第3B圖圖示根據一或更多個實施例的第3A圖的元件之區域103的放大橫截面圖。
第3C圖圖示根據一或更多個實施例的第3A圖的元件之區域103的放大橫截面圖。
第4A圖圖示根據一或更多個實施例的第3A圖的元件之區域103的放大橫截面圖。
第4B圖圖示根據一或更多個實施例的元件之橫截面圖。
第5圖圖示根據一或更多個實施例的元件之橫截面圖。
第6圖圖示根據一或更多個替代實施例的元件之橫截面圖。
第7圖圖示根據一或更多個替代實施例的元件之橫截面圖。
第8圖圖示根據一或更多個實施例之群集工具。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
10:方法
12:操作
14:操作
16:操作
18:操作
20:操作
22:操作
Claims (21)
- 一種形成一邏輯或記憶體元件之處理方法，該處理方法包括以下步驟： 預清潔一膜堆疊之一頂表面，該膜堆疊包括一第一材料層及一第二材料層之交替層且具有一記憶體孔及延伸穿過該膜堆疊之一狹縫圖案開口中的一或更多者； 將該膜堆疊之該頂表面暴露於一生長抑制劑； 在該膜堆疊之一區域中選擇性沉積一含矽介電層；以及 使該含矽介電層緻密化， 其中在不破壞真空的情況下於一處理工具中執行該處理方法。
- 如請求項1所述之處理方法，其中該第二材料層包括一氧化物層。
- 如請求項1所述之處理方法，其中該區域為藉由經由該記憶體孔使該第一材料層相對於該第二材料層凹陷而形成之一凹陷區域。
- 如請求項1所述之處理方法，其中該區域在該膜堆疊之一字線側上。
- 如請求項1所述之處理方法，其中該第一材料層包括多晶矽、氮化矽、碳化矽、碳氮化矽、鍺及氮化鈦中之一或更多者。
- 如請求項1所述之處理方法，其中該含矽介電層包括氮化矽(SiN)、碳氮化矽(SiCN)、氧氮化矽、氧碳氮化矽(SiOCN)、硼化矽(SiB)及矽硼氮化物(SiBN)中之一或更多者。
- 如請求項6所述之處理方法，其中該含矽介電層包括氮化矽。
- 如請求項1所述之處理方法，其中選擇性沉積該含矽介電層之步驟包括以下步驟：在小於500℃之一溫度下的沉積。
- 如請求項1所述之處理方法，其中該含矽介電層具有小於1 Å/min之一濕式蝕刻速率。
- 如請求項1所述之處理方法，其中使該含矽介電層緻密化之步驟包括以下步驟：將該含矽介電層暴露於一快速熱處理(RTP)製程。
- 如請求項1所述之處理方法，其中使該含矽介電層緻密化之步驟包括以下步驟：在小於或等於500℃之一溫度及小於1托之一壓力下將該含矽介電層暴露於一高密度電漿，該高密度電漿選自氦(He)、氫(H 2)、氖(Ne)、氬(Ar)、氪(Kr)及氙(Xe)中之一或更多者。
- 如請求項1所述之處理方法，其中該含矽介電層具有在自大於0 Å至25 Å之一範圍中的一厚度。
- 如請求項1所述之處理方法，進一步包括以下步驟：使該含矽介電層氧化。
- 如請求項1所述之處理方法，其中該處理工具選自由一單處理腔室及一批量處理腔室組成之群組。
- 一種處理工具，包括： 一中央移送站，包括經配置以移動一晶圓之一機器人； 複數個製程站，每一製程站連接至該中央移送站並提供與相鄰製程站之處理區域分離的一處理區域，該複數個製程站包括一預清潔腔室、一抑制劑浸泡腔室、一選擇性沉積腔室及一緻密化腔室中之一或更多者；以及 一控制器，連接至該中央移送站及該複數個製程站，該控制器經配置以啟動該機器人在製程站之間移動該晶圓，並控制在該等製程站中之每一者中發生的一製程。
- 如請求項15所述之處理工具，其中該控制器導致該處理工具執行如下的該等操作： 預清潔一膜堆疊之一頂表面，該膜堆疊包括一第一材料層及一第二材料層之交替層且具有一記憶體孔及延伸穿過該膜堆疊之一狹縫圖案開口中的一或更多者； 將該膜堆疊之該頂表面暴露於一生長抑制劑； 在該膜堆疊之一區域中選擇性沉積一含矽介電層；以及 使該含矽介電層緻密化， 其中該處理工具被維持在真空下。
- 如請求項16所述之處理工具，其中該區域在該膜堆疊之一字線側上。
- 如請求項16所述之處理工具，其中該區域為藉由經由該記憶體孔使該第二材料層相對於該第一材料層凹陷而形成之一凹陷區域。
- 如請求項16所述之處理工具，其中該第一材料層包括一氧化物層，且該第二材料層包括多晶矽、氮化矽、碳化矽、碳氮化矽、鍺及氮化鈦中之一或更多者。
- 如請求項16所述之處理工具，其中該含矽介電層包括氮化矽(SiN)、碳氮化矽(SiCN)、氧氮化矽、氧碳氮化矽(SiOCN)、硼化矽(SiB)及矽硼氮化物(SiBN)中之一或更多者。
- 如請求項16所述之處理工具，其中選擇性沉積該含矽介電層包括在小於500℃之一溫度下的沉積。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63/341,242 | 2022-05-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202409321A true TW202409321A (zh) | 2024-03-01 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110226214B (zh) | 用于介电膜的选择性沉积的方法及设备 | |
| US20170372919A1 (en) | Flowable Amorphous Silicon Films For Gapfill Applications | |
| US11011384B2 (en) | Gapfill using reactive anneal | |
| CN103069552B (zh) | 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管 | |
| KR102271729B1 (ko) | 고 종횡비 구조들에서의 갭충전을 위한 방법들 | |
| US10096514B2 (en) | Seamless trench fill using deposition/etch techniques | |
| US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
| US10580642B2 (en) | Two-step process for silicon gapfill | |
| WO2008008753A2 (en) | A method for fabricating a gate dielectric layer utilized in a gate structure | |
| US20190385838A1 (en) | In-Situ Pre-Clean For Selectivity Improvement For Selective Deposition | |
| CN110612596B (zh) | 用于沉积低介电常数膜的方法与设备 | |
| JP6946463B2 (ja) | ワードライン抵抗を低下させる方法 | |
| KR20230129520A (ko) | Cd 의존 갭 충전 및 컨포멀 막들 | |
| EP4302320A1 (en) | Treatments to improve device performance | |
| TW202409321A (zh) | 用於高品質選擇性氮化矽沉積的集成方法及工具 | |
| US20230420232A1 (en) | Integrated method and tool for high quality selective silicon nitride deposition | |
| EP4295386A1 (en) | Sequential plasma and thermal treatment | |
| US20210193468A1 (en) | Treatments To Improve Device Performance | |
| US20230136499A1 (en) | Selective Passivation Of Damaged Nitride | |
| WO2021178478A1 (en) | Low temperature steam free oxide gapfill |