JP2020201345A - 液晶表示装置 - Google Patents

Abstract

【課題】ギャップ異常を抑制することが可能な液晶表示装置を提供することにある。【解決手段】実施形態に係る液晶表示装置は、複数の画素が配置された表示領域を有する一対の基板と、複数の画素の各々を区画するために配置された遮光部材と、一対の基板の間に位置する液晶層と、液晶層を形成する間隙を保持するために配置された保持部材とを具備する。遮光部材は、第１方向と交差する第２方向に延在する第１遮光部材及び第２遮光部材と、第１方向に延在する第３遮光部材とを含む。第１遮光部材は、第３遮光部材に接続される第１端部を有する。第２遮光部材は、第３遮光部材に接続される第２端部を有し、第２遮光部材とは反対の方向に延在する。保持部材は、平面視において第１端部及び第２端部と重畳する位置に配置される。【選択図】図７

Description

本発明の実施形態は、液晶表示装置に関する。

液晶表示装置においては、液晶層を形成するギャップ（間隙）を保持するためにスペーサが設けられている。スペーサは、ギャップ異常を抑制するために適切な位置に設けられる必要がある。

特開２０１７−１６１８５３号公報

近年、液晶表示装置においては、表示領域の高精細化が進んでおり、画素幅は画素間隔が狭くなる一方、スペーサは所定の大きさを維持する必要があり、スペーサの配置がこれまで以上に表示品質に影響を及ぼしてきている。

そこで、本発明が解決しようとする課題は、ギャップ異常を抑制することが可能な液晶表示装置を提供することにある。

実施形態に係る液晶表示装置は、複数の画素が配置された表示領域を有する一対の基板と、前記複数の画素の各々を区画するために配置された遮光部材と、前記一対の基板の間に位置する液晶層と、前記液晶層を形成する間隙を保持するために配置された保持部材とを具備する。前記遮光部材は、平面視において第１方向と交差する第２方向に延在する第１遮光部材及び第２遮光部材と、前記第１方向に延在する第３遮光部材とを含む。前記第１遮光部材は、前記第３遮光部材に接続される第１端部を有する。前記第２遮光部材は、前記第３遮光部材に接続される第２端部を有し、平面視において前記第１遮光部材とは反対の方向に延在する。前記保持部材は、平面視において前記第１端部及び前記第２端部と重畳する位置に配置される。

実施形態に係る液晶表示装置の概略構成を示す図。 表示パネルの構成の一例について説明するための図。 セグメント画素に備えられる画素回路及び液晶素子の構成の一例を示す図。 副画素及びセグメント画素の配置について概要を説明するための図。 画素回路のレイアウトの一例を示す図。 液晶表示装置におけるスペーサの配置例について具体的に説明するための図。 メインスペーサの拡大図。 メインスペーサの断面図。 サブスペーサの拡大図。 サブスペーサの断面図。 クランク形状を形成しないようにブラックマトリクスが配置された例を示す図。 クランク形状を形成するようにブラックマトリクスが配置された例を示す図。 サブスペーサとクランク部分との位置関係の他の例を示す図。 サブスペーサとクランク部分との位置関係の更に別の例を示す図。 サブスペーサとクランク部分との位置関係の更に別の例を示す図。 サブスペーサとクランク部分との位置関係の更に別の例を示す図。 サブスペーサとクランク部分との位置関係の更に別の例を示す図。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実施の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一または類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態に係る液晶表示装置ＤＳＰの概略構成を示す。本実施形態に係る液晶表示装置ＤＳＰは、例えばスマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に適用可能である。

液晶表示装置ＤＳＰは、一対の基板を有する表示パネルＰＮＬを備える。液晶表示装置ＤＳＰにおいては、この一対の基板の間に液晶層が位置する。

表示パネルＰＮＬは、画像を表示する表示領域及び当該表示領域を囲む額縁状の非表示領域（表示領域の周辺に位置する領域）を有する。表示パネルＰＮＬの表示領域には、複数の画素が例えばマトリクス状に配置されている。複数の画素の各々は、スイッチング素子を含む。スイッチング素子としては、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられる。なお、表示パネルＰＮＬの構成については後述する。

また、液晶表示装置ＤＳＰは、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、共通電極駆動回路ＣＤ及び制御回路（タイミングコントローラ）ＴＣを備える。

信号線駆動回路ＳＤは、複数の画素の各々に含まれるスイッチング素子のソース電極と信号線（ソース線）を介して電気的に接続されている。

走査線駆動回路ＧＤは、複数の画素の各々に含まれるスイッチング素子のゲート電極と走査線（ゲート線）を介して電気的に接続されている。

なお、複数の画素の各々に含まれるスイッチング素子のドレイン電極は、後述するメモリ部と電気的に接続される。

共通電極駆動回路ＣＤは、画素電極と絶縁膜を介して対向配置される共通電極と電気的に接続されている。

制御回路ＴＣは、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ及び共通電極駆動回路ＣＤを駆動するための各種タイミング信号を生成する。なお、制御回路ＴＣは、信号線駆動回路ＳＤとともにＤＤＩＣ内に収容されている。

液晶表示装置ＤＳＰにおいては、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ及び共通電極駆動回路ＣＤが制御回路ＴＣからのタイミング信号に基づいて駆動することによって表示パネルＰＮＬが有する表示領域に画像を表示することができる。

なお、図１においては、便宜的に、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、共通電極駆動回路ＣＤ及び制御回路ＴＣが表示パネルＰＮＬの外部に配置されているが、これらの回路は、例えば表示パネルＰＮＬ上に配置されていてもよい。また、表示パネルＰＮＬはフレキシブル配線基板を介してＣＰＵ等の外部装置に接続されるが、当該フレキシブル配線基板上に上記回路を設ける構成も採用可能である。

次に、図２を参照して、表示パネルＰＮＬの構成の一例について説明する。図２においては、上記した信号線駆動回路ＳＤ及び走査線駆動回路ＧＤが表示パネルＰＮＬ上に配置されている例を示している。また、図２において、共通電極駆動回路ＣＤ及び制御回路ＴＣは省略されている。

表示パネルＰＮＬは、上記したように画像を表示する表示領域ＤＡ及び当該表示領域ＤＡを囲む非表示領域ＮＤＡを備えている。表示パネルＰＮＬは、表示領域ＤＡにおいて、信号線Ｓ、走査線Ｇ、画素ＰＸ及び図示しない各種電圧を伝送するための配線や電源線等を備えている。

複数の画素（単位画素）ＰＸは、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面上に規則的に配列されている。画素ＰＸは、カラー画像を構成する最小単位である。画素ＰＸは、複数の副画素Ｐから構成されている。具体的には、１つの画素ＰＸは、副画素Ｐとして、例えば赤色（Ｒ）を表示する副画素、赤色寄りの緑色（ＲＧ）を表示する副画素、青色寄りの緑色（ＢＧ）を表示する副画素及び青色（Ｂ）を表示する副画素を備えている。なお、赤色寄りの緑色のスペクトルのピーク及び青色寄りの緑色のスペクトルのピークは、緑色として視認される光のスペクトルのピークと重複する部分を有する。また、赤色寄りの緑色のスペクトルは、青色寄りの緑色のスペクトル及び緑色のスペクトルに比して赤色のスペクトル側に寄っている。また、青色寄りの緑色のスペクトルは、赤色寄りの緑色のスペクトル及び緑色のスペクトルに比して青色のスペクトル側に寄っている。

なお、複数の副画素Ｐによって表示される色はこれら４色に限定されない。複数の副画素Ｐは、複数の異なる色を表示するものであればよく、例えば赤色を表示する副画素、緑色を表示する副画素、青色を表示する副画素及び白色を表示する副画素を備えていてもよい。

更に、各副画素Ｐは、複数のセグメント画素ＳＧから構成されている。各セグメント画素ＳＧには、信号線Ｓ及び走査線Ｇが接続されている。

セグメント画素ＳＧは、画素回路ＣＲと当該画素回路ＣＲに接続された液晶素子ＬＤとを備えている。図２においては示されていないが、液晶素子ＬＤは、画素電極と、共通電極のうち当該画素電極と対向するように配置された一部分と、当該画素電極と当該共通電極の一部分との間に位置する液晶層とを有する。画素電極は、少なくとも金属層を含んで形成されており、当該金属層によって外部からの光を反射させる。なお、各セグメント画素ＳＧの構成については後述する。

このような表示パネルＰＮＬは、例えば外光や補助光といった表示面側からの入射光を各セグメント画素ＳＧの画素電極で選択的に反射させることにより画像を表示する反射表示機能を備えた反射型の表示パネルである。

複数の信号線Ｓの各々は、第１方向Ｘに並べて配置され、信号線駆動回路ＳＤに接続されている。信号線駆動回路ＳＤは、例えば所定の階調に対応した信号電位を、対応する信号線Ｓに出力する。なお、所定の階調に対応した信号電位とは、表示パネルＰＮＬに画像を表示するための画素信号（データ信号）に相当する。

複数の走査線Ｇの各々は、第１方向Ｘに交差する第２方向Ｙに並べて配置され、走査線駆動回路ＧＤに接続されている。走査線駆動回路ＧＤは、セグメント画素ＳＧへの画素信号の書き込み動作を制御するためのゲート駆動信号を、対応する走査線Ｇに出力する。

なお、信号線駆動回路ＳＤ及び走査線駆動回路ＧＤは、表示パネルＰＮＬの非表示領域ＮＤＡに形成されているが、表示パネルＰＮＬに実装されるＩＣチップに内蔵されていてもよいし、表示パネルＰＮＬに接続されるフレキシブルプリント回路基板に形成されていてもよい。

また、図２においては１つの走査線駆動回路ＧＤのみが示されているが、表示パネルＰＮＬは、複数（例えば、２つ）の走査線駆動回路ＧＤを備える構成であってもよい。２つの走査線駆動回路ＧＤを備える構成の場合、例えば走査線駆動回路ＧＤのうちの一方の走査線駆動回路ＧＤに一部の走査線Ｇが接続され、他方の走査線駆動回路ＧＤに残りの走査線Ｇが接続されるように構成される。この場合、一方の走査線駆動回路ＧＤに接続される一部の走査線Ｇが奇数行の走査線Ｇであり、他方の走査線駆動回路ＧＤに接続される残りの走査線Ｇが偶数行の走査線Ｇであってもよい。更に、同一の行の走査線Ｇが、一方の走査線駆動回路ＧＤに接続される走査線と、他方の走査線駆動回路ＧＤに接続される走査線とに分割されていてもよい。また、２つの走査線駆動回路ＧＤが同一の走査線Ｇに接続される構成であってもよい。なお、２つの走査線駆動回路ＧＤは、表示領域ＤＡを挟んで対向するように配置される。

図２においては省略されているが、表示パネルＰＮＬは、上記した信号線駆動回路ＳＤ及び走査線駆動回路ＧＤ以外に、電源回路等を更に備えていてもよい。

図３は、図２に示すセグメント画素ＳＧに備えられる画素回路ＣＲ及び液晶素子ＬＤの構成の一例を示す。本実施形態に係る液晶表示装置ＤＳＰは、各セグメント画素ＳＧ内にデータ信号（画素信号）を記憶可能なメモリ部を有するＭＩＰ（Memory In Pixel）方式を採用した構成を有している。このような構成によれば、セグメント画素ＳＧ内のメモリ部に２値のデータ（論理「１」または論理「０」）を記憶し、当該２値のデータに基づいて、当該セグメント画素ＳＧのオン状態及びオフ状態を実現できる。また、面積が同一または異なる複数のセグメント画素ＳＧによって１つの副画素Ｐを構成し、これら複数のセグメント画素ＳＧのオン及びオフの組み合わせによって当該副画素Ｐにおけるオン状態の面積を変化させる。このようなオン状態の面積の違いによって各副画素Ｐでの階調表示が実現される。このような階調表現方式は、面積階調法とも称される。なお、面積階調法とは、例えば画素電極の面積比を２^０、２^１、２^２、…、２^ｎ−１、のように重み付けしたＮ個のセグメント画素ＳＧで２^ｎ個の階調を表現する階調表現方式である。

上記したＭＩＰ方式を採用した液晶表示装置ＤＳＰの場合、メモリ部に保持されているデータ信号を用いるため、階調を反映したデータ信号（信号電位）の書き込み動作をフレーム周期で実行する必要がない。

また、表示領域ＤＡに表示される画像（表示画面）のうちの一部のみを書き換える場合がある。この場合、部分的にセグメント画素ＳＧのデータ信号を書き換えることで対応可能である。すなわち、書き換える必要のあるセグメント画素ＳＧのみにデータ信号を出力し、書き換え不要のセグメント画素ＳＧについてはデータ信号を出力する必要がない。

このため、ＭＩＰ方式を採用した液晶表示装置ＤＳＰにおいては、当該液晶表示装置ＤＳＰの消費電力を抑制することができるという利点がある。

ここで、１つのセグメント画素ＳＧは、上記したように画素回路ＣＲ及び液晶素子ＬＤを備えている。なお、図３に示す画素電極ＰＥ、共通電極ＣＥ及び液晶層ＬＣは、液晶素子ＬＤを構成する。

画素電極ＰＥは、セグメント画素ＳＧの各々に配置され、画素回路ＣＲと電気的に接続されている。共通電極ＣＥは、セグメント画素ＳＧの各々に配置される複数の画素電極ＰＥと対向している。この共通電極ＣＥには、ＣＯＭ駆動信号に基づいて駆動する共通電極駆動回路ＣＤによってコモン電圧Ｖｃｏｍが印加される。液晶素子ＬＤは、画素電極ＰＥと共通電極ＣＥとの間で発生する液晶層ＬＣの容量成分（液晶容量）を形成する。

画素回路ＣＲは、３つのスイッチＳＷ１〜ＳＷ３及びメモリ部１００（ラッチ部）を備えている。スイッチＳＷ１は、例えばＮｃｈＭＯＳトランジスタによって構成されている。スイッチＳＷ１は、当該スイッチＳＷ１の一端が信号線Ｓに接続され、他端がメモリ部１００に接続されている。スイッチＳＷ１のオン及びオフは、走査線Ｇから供給されるゲート駆動信号（制御信号）によって制御される。すなわち、スイッチＳＷ１は、上記した走査線駆動回路ＧＤから走査線Ｇを介してゲート駆動信号φＶが与えられることによってオン状態となり、信号線駆動回路ＳＤから信号線Ｓを介して供給されるデータ信号（階調に対応した画素信号）ＳＩＧを取り込むためのスイッチング素子である。なお、信号線駆動回路ＳＤからデータ信号ＳＩＧが供給される信号線Ｓは、当該信号線駆動回路ＳＤに入力されるソース駆動信号に基づいて選択される。

メモリ部１００は、互いに逆向きに並列接続されたインバータＩＶ１及びＩＶ２を備える。この場合、インバータＩＶ１の出力端子がインバータＩＶ２の入力端子と接続され、インバータＩＶ２の出力端子がインバータＩＶ１の入力端子と接続されている。インバータＩＶ１の出力端子及びインバータＩＶ２の入力端子側のノードはスイッチＳＷ３と接続され、インバータＩＶ２の出力端子及びインバータＩＶ１の入力端子側のノードはスイッチＳＷ２と接続されている。なお、インバータＩＶ１及びＩＶ２の各々は、複数のＴＦＴから構成される例えばＣＭＯＳインバータである。このように、メモリ部１００は、スイッチＳＷ１によって取り込まれたデータ信号ＳＩＧに応じた電位を保持（ラッチ）するＳＲＡＭ構造となっている。

スイッチＳＷ２及びＳＷ３の各々は、例えばＮｃｈＭＯＳトランジスタ及びＰｃｈＭＯＳトランジスタが並列に接続されてなるトランスファスイッチによって構成されているが、他の構成のトランジスタを用いて構成することも可能である。

コモン電圧Ｖｃｏｍが交流電圧である場合、スイッチＳＷ２の一端にはコモン電圧Ｖｃｏｍと逆相の電圧ＸＦＲＰが与えられ、スイッチＳＷ３の一端にはコモン電圧Ｖｃｏｍと同相の電圧ＦＲＰが与えられる。一方、コモン電圧Ｖｃｏｍが直流電圧である場合、スイッチＳＷ２の一端には交流電圧ＸＦＲＰが与えられ、スイッチＳＷ３の一端にはコモン電圧Ｖｃｏｍと同じ電位が与えられる。スイッチＳＷ２及びＳＷ３の各々の他端は、互いに接続され、かつ、画素電極ＰＥと電気的に接続されることにより、画素回路ＣＲの出力ノードＮｏｕｔを構成する。

スイッチＳＷ２及びＳＷ３は、メモリ部１００の保持電位（メモリ部１００に記憶されているデータ信号）の極性に応じて一方がオン状態となる。これにより、共通電極ＣＥにコモン電圧Ｖｃｏｍが印加されている画素電極ＰＥに対して、同相の電圧ＦＲＰまたは逆相の電圧ＸＦＲＰが印加される。

次に、図４を参照して、本実施形態における画素ＰＸを構成する副画素Ｐ及びセグメント画素ＳＧの配置について概要を説明する。なお、図４においては、便宜的に、１つの画素ＰＸのみが示されている。

図４において、画素ＰＸは、ＳＱＵＡＲＥ配列の４つの副画素Ｐ１〜Ｐ４を有している。副画素Ｐ１は、例えば赤色を表示する副画素である。副画素Ｐ２は、例えば黄緑色を表示する副画素である。副画素Ｐ３は、例えば青緑色を表示する副画素である。副画素Ｐ４は、例えば青色を表示する副画素である。

副画素Ｐ１及びＰ２は、第２方向Ｙに沿って隣り合うように並べて配置されている。副画素Ｐ３及びＰ４は、第２方向Ｙに沿って隣り合うように並べて配置されている。また、副画素Ｐ１及びＰ４は、第１方向Ｘに沿って隣り合うように並べて配置されている。更に、副画素Ｐ２及びＰ３は、第１方向Ｘに沿って隣り合うように並べて配置されている。

なお、各副画素Ｐ１〜Ｐ４において表示する色は、当該副画素Ｐ１〜Ｐ４の各々の画素電極ＰＥと対向して配置されるカラーフィルタによって実現される。

ここで、副画素Ｐ１〜Ｐ４の各々は、複数のセグメント画素ＳＧから構成されている。以下、副画素Ｐ１〜Ｐ４のうち副画素Ｐ１を構成するセグメント画素ＳＧの一例について説明する。

図４に示すように、副画素Ｐ１は、セグメント画素ＳＧ１〜ＳＧ３を備える。セグメント画素ＳＧ１は、略正方形（四角形）の形状に形成されており、副画素Ｐ１及びＰ２の境界線と副画素Ｐ１及びＰ４の境界線とで形成される副画素Ｐ１の角部に配置されている。セグメント画素ＳＧ２は、Ｌ字形状に形成されており、セグメント画素ＳＧ１と接する位置に配置されている。セグメント画素ＳＧ３は、Ｌ字形状に形成されており、セグメント画素ＳＧ２と接する位置に配置されている。副画素Ｐ１は、上記したセグメント画素ＳＧ１〜ＳＧ３を組み合わせることによって形成される矩形形状を有する。セグメント画素ＳＧ１〜ＳＧ３の形状は、ここで説明した形状以外であってもよい。

なお、セグメント画素ＳＧ１〜ＳＧ３は面積比が例えば１：２：４（＝２^０：２^１：２^２）となるように形成されており、画素ＰＸの中心側に小面積のセグメント画素ＳＧ１が配置され、画素ＰＸの外側に大面積のセグメント画素ＳＧ３が配置され、当該セグメント画素ＳＧ１とＳＧ３との間にセグメント画素ＳＧ２が配置される。本実施形態において、この面積比は、各セグメント画素ＳＧにおいて実質的に表示に寄与する領域の面積に基づくものであり、表示に寄与しない例えば遮光部材と重なる領域等の面積は含まれない。なお、セグメント画素ＳＧ１〜ＳＧ３の面積比の組み合わせは、上記の例に限定されるものではない。

セグメント画素ＳＧ１は、３ビットの面積階調における最下位のビット（例えば、２^０）に相当する表示領域である。セグメント画素ＳＧ３は、３ビットの面積階調における最上位のビット（例えば、２^２）に相当する表示領域である。セグメント画素ＳＧ２は、３ビットの面積階調における中間のビット（例えば、２^１）に相当する表示領域である。これらのセグメント画素ＳＧ１〜ＳＧ３の組み合わせにより、３ビットの面積階調表示が可能となる。

ここでは、副画素Ｐ１（セグメント画素ＳＧ１〜ＳＧ３）について説明したが、他の副画素Ｐ２〜Ｐ４についても同様に、３つのセグメント画素ＳＧから構成される。

なお、各副画素Ｐ１〜Ｐ４の各々は、ブラックマトリクスと称される遮光部材によって区画される。同様に、副画素Ｐ１〜Ｐ４の各々を構成する各セグメント画素ＳＧは、ブラックマトリクス（遮光部材）によって区画される。

ところで、上記したように副画素Ｐ１〜Ｐ４の各々を構成するセグメント画素ＳＧはそれぞれ画素回路ＣＲ及び液晶素子ＬＤを備えている。このため、画素ＰＸにおいて副画素Ｐ１〜Ｐ４及び当該副画素Ｐ１〜Ｐ４の各々を構成する複数のセグメント画素ＳＧが図４に示すように配置されている場合、信号線駆動回路ＳＤには、表示パネルＰＮＬにおいて第１方向Ｘに配置されるセグメント画素ＳＧの数と同数の信号線Ｓが接続されることになる。

なお、例えば副画素Ｐ１及びＰ２のような第２方向Ｙに隣接する副画素Ｐ（セグメント画素ＳＧ）においては、信号線Ｓは共用される。

一方、走査線駆動回路ＧＤには、第２方向Ｙに配置される副画素Ｐの数と同数の走査線Ｇが接続されることになる。

図５は、図４に示す例えば副画素Ｐ１を構成する各セグメント画素ＳＧ１〜ＳＧ３の各々に備えられる画素回路ＣＲのレイアウト（つまり、画素回路ＣＲが配置される領域）の一例を示す。

ここでは、画素回路ＣＲは、図５中の一点鎖線で示す領域に形成されるものとする。図５においては、画素回路ＣＲ１〜ＣＲ３が示されている。

画素回路ＣＲ１は、副画素Ｐ１を構成するセグメント画素ＳＧ１に備えられる画素回路である。画素回路ＣＲ２は、副画素Ｐ１を構成するセグメント画素ＳＧ２に備えられる画素回路である。画素回路ＣＲ３は、副画素Ｐ１を構成するセグメント画素ＳＧ３に備えられる画素回路である。

ここで、画素回路ＣＲ１〜ＣＲ３の各々は図５に示すようなレイアウトで配置されるが、セグメント画素ＳＧ１〜ＳＧ３（画素電極ＰＥ）の各々は、上記した図４に示す形状に形成される。

すなわち、例えば画素回路ＣＲ１と接続される液晶素子ＬＤ（つまり、セグメント画素ＳＧ１の表示に寄与する領域）は、当該セグメント画素ＳＧ１と重畳する領域に配置される。

また、画素回路ＣＲ２と接続される液晶素子ＬＤ（つまり、セグメント画素ＳＧ２の表示に寄与する領域）は、当該セグメント画素ＳＧ２と重畳する領域に配置される。

更に、画素回路ＣＲ３と接続される液晶素子ＬＤ（つまり、セグメント画素ＳＧ３の表示に寄与する領域）は、当該セグメント画素ＳＧ３と重畳する領域に配置される。

ここでは、副画素Ｐ１を構成する各セグメント画素ＳＧ１〜ＳＧ３の各々に備えられる画素回路ＣＲのレイアウトについてのみ説明したが、他の副画素Ｐ２〜Ｐ４等についても同様である。

なお、図２に示すように、各セグメント画素ＳＧ１〜ＳＧ３は液晶素子ＬＤ（画素電極ＰＥ）と画素回路ＣＲとを１つずつ有する構成となっているが、この画素回路ＣＲは、複数の画素回路ＣＲを並べて形成される画素回路層を形成し、また、画素電極ＰＥは、複数の画素電極ＰＥを並べて形成される画素電極層を構成する。また、画素回路層は、平坦化膜層を介して画素電極層下に設けられる。本実施形態は透過型ではなく反射型の液晶表示装置であり、各画素電極ＰＥは、上記したように反射のための金属層を有している。すなわち、画素電極ＰＥでの反射によって表示画像が形成される一方、画素電極層下の回路形状は表示に影響しない。このため、画素電極層における各画素電極ＰＥの平面形状と、当該画素電極層下に設けられる画素回路層の各画素回路ＣＲの平面形状とを一致させる必要はなく、図５に示すようにそれぞれ別個の平面形状を採用することができる。

より具体的には、図５に示すように、セグメント画素ＳＧ１〜ＳＧ３の並びや大きさは、面積階調のビット数や精細度によって異なる一方、各画素回路ＣＲは同じ構成を有するため、同じ平面形状で形成される。したがって、図５に示すように、３つのセグメント画素ＳＧ１〜ＳＧ３の画素回路ＣＲ１〜ＣＲ３上に当該セグメント画素ＳＧ１〜ＳＧ３とは異なる形状の３つの画素電極ＰＥが重なる構成を採用できる。更に、セグメント画素ＳＧ１〜ＳＧ３が配置される領域と画素回路ＣＲ１〜ＣＲ３が配置される領域とは必ずしも一致している必要はなく、これらは平面視で上下左右等にずれていても構わない。

ここで、本実施形態に係る液晶表示装置ＤＳＰにおいて、液晶層ＬＣは、一対の基板の間に封入されて形成される。このため、液晶表示装置ＤＳＰにおいては、液晶層ＬＣを形成するギャップ（間隙）を保持するために一対の基板の間にスペーサと称される保持部材を配置する必要がある。このスペーサは、例えば液晶層ＬＣの厚さ（セルギャップ）を均一にするために用いられる。

なお、本実施形態に係る液晶表示装置ＤＳＰにおいて複数の画素ＰＸ、副画素Ｐ、セグメント画素ＳＧの各々はブラックマトリクスによって区画されているところ、上記したスペーサは、平面視において当該ブラックマトリクスと重畳する位置（ブラックマトリクスの下部）に配置されることが一般的である。具体的には、スペーサは、例えばアクリル樹脂等により形成されているが、表示領域ＤＡにおける画像の表示に影響を与えるため、例えば第１方向Ｘに延在するブラックマトリクスと第２方向Ｙに延在するブラックマトリクスとが十字に交差する位置（十字に交差したブラックマトリクスの中心）に配置されることが好ましい。なお、本実施形態において、「ブラックマトリクスが十字に交差する位置に配置する」とは、平面視において、ブラックマトリクスが十字に交差する領域と重畳する位置に配置することを意味するものとする。このような構成によれば、本実施形態に係る反射型の液晶表示装置ＤＳＰにおける反射領域（つまり、表示に寄与する開口率）を確保することができる。

ところで、上記した図４においては副画素Ｐ及びセグメント画素ＳＧの典型的な配置例を説明しているが、画素ＰＸにおいて副画素Ｐ１〜Ｐ４の各々の面積比率を変更する場合がある。

このような画素ＰＸの場合、副画素Ｐ１〜Ｐ４及び当該副画素Ｐ１〜Ｐ４の各々を構成する複数のセグメント画素ＳＧを区画するブラックマトリクスＢＭの全てを十字に交差させることができないため、スペーサを配置することができる位置が制限される。したがって、上記したように例えば４色の副画素Ｐ１〜Ｐ４の面積比率の柔軟な変更を可能とし、かつ、ギャップ異常を抑制するためには、ブラックマトリクスが十字に交差する部分以外にスペーサを配置する必要がある。

以下、図６を参照して、本実施形態に係る液晶表示装置ＤＳＰにおけるスペーサの配置例について具体的に説明する。図６は、平面視における主に１つの画素ＰＸ（副画素Ｐ１〜Ｐ４）及び当該画素ＰＸと重畳するように配置されるスペーサの位置を示している。

図６に示す例において、画素ＰＸは、副画素Ｐ１〜Ｐ４を有している。なお、副画素Ｐ１は例えば赤色を表示する副画素（Ｒ）であり、副画素Ｐ２は例えば赤色寄りの緑色を表示する副画素（ＲＧ）であり、副画素Ｐ３は例えば青色寄りの緑色を表示する副画素（ＢＧ）であり、副画素Ｐ４は例えば青色を表示する副画素（Ｂ）である。

ここで、図６に示すように、副画素Ｐ１は、セグメント画素ＳＧ１１〜ＳＧ１３から構成されている。

また、副画素Ｐ２は、セグメント画素ＳＧ２１〜ＳＧ２３から構成されている。
副画素Ｐ３は、セグメント画素ＳＧ３１〜ＳＧ３３から構成されている。更に、副画素Ｐ４は、セグメント画素ＳＧ４１〜ＳＧ４３から構成されている。

なお、上記した副画素Ｐ１を構成するセグメント画素ＳＧ１１〜ＳＧ１３の形状及び配置等については、上記した図４において説明した通りであるため、ここではその詳しい説明を省略する。副画素Ｐ２〜Ｐ４の各々を構成するセグメント画素ＳＧ２１〜ＳＧ２３、ＳＧ３１〜ＳＧ３３及びＳＧ４１〜ＳＧ４３についても同様である。また、これらのセグメント画素ＳＧの形状及びサイズは、当該セグメント画素ＳＧにおける画素電極ＰＥの形状及びサイズに相当する。

ここで、画素ＰＸは、ブラックマトリクスＢＭ（遮光部材）によって区画されている。図６に示す例では、画素ＰＸは、第１方向Ｘに延在する２つのブラックマトリクスＢＭ１１及びＢＭ１２と、第２方向Ｙに延在する２つのブラックマトリクスＢＭ１３及び１４とによって区画されている。

また、副画素Ｐ１〜Ｐ４は、ブラックマトリクスＢＭによって区画されている。図６に示す例では、副画素Ｐ１は、ブラックマトリクスＢＭ１１、ＢＭ１３、ＢＭ２１及びＢＭ２２によって区画されている。なお、ブラックマトリクスＢＭ２１は、画素ＰＸの中央付近を第１方向Ｘに延在するブラックマトリクスである。また、ブラックマトリクスＢＭ２２は、副画素Ｐ１及びＰ４の境界に配置され、第２方向Ｙに延在するブラックマトリクスである。

副画素Ｐ２は、ブラックマトリクスＢＭ１２、ＢＭ１３、ＢＭ２１及びＢＭ２３によって区画されている。なお、ブラックマトリクスＢＭ２３は、副画素Ｐ２及びＰ３の境界に配置され、第２方向に延在するブラックマトリクスである。

副画素Ｐ３は、ブラックマトリクスＢＭ１２、ＢＭ１４、ＢＭ２１及びＢＭ２３によって区画されている。副画素Ｐ４は、ブラックマトリクスＢＭ１１、ＢＭ１４、ＢＭ２１及びＢＭ２２によって区画されている。

更に、セグメント画素ＳＧ１１〜ＳＧ１３、セグメント画素ＳＧ２１〜ＳＧ２３、セグメント画素ＳＧ３１〜ＳＧ３３、セグメント画素ＳＧ４１〜ＳＧ４３の各々は、ブラックマトリクスＢＭによって区画されている。

図６に示す例では、セグメント画素ＳＧ１１は、ブラックマトリクスＢＭ２１、ＢＭ２２及びＢＭ３１によって区画されている。また、セグメント画素ＳＧ１２は、ブラックマトリクスＢＭ２１、ＢＭ２２、ＢＭ３１及びＢＭ３２によって区画されている。また、セグメント画素ＳＧ１３は、ブラックマトリクスＢＭ１１、ＢＭ１３、ＢＭ２１、ＢＭ２２及びＢＭ３２によって区画されている。なお、ブラックマトリクスＢＭ３１はセグメント画素ＳＧ１１及びＳＧ１２の境界に配置されたＬ字形状のブラックマトリクスであり、ブラックマトリクスＢＭ３２はセグメント画素ＳＧ１２及びＳＧ１３の境界に配置されたＬ字形状のブラックマトリクスである。

セグメント画素ＳＧ２１は、ブラックマトリクスＢＭ２１、ＢＭ２３及びＢＭ３３によって区画されている。また、セグメント画素ＳＧ２２は、ブラックマトリクスＢＭ２１、ＢＭ２３、ＢＭ３３及びＢＭ３４によって区画されている。また、セグメント画素ＳＧ２３は、ブラックマトリクスＢＭ１２、ＢＭ１３、ＢＭ２１、ＢＭ２３及びＢＭ３４によって区画されている。なお、ブラックマトリクスＢＭ３３はセグメント画素ＳＧ２１及びＳＧ２２の境界に配置されたＬ字形状のブラックマトリクスであり、ブラックマトリクスＢＭ３４はセグメント画素ＳＧ２２及びＳＧ２３の境界に配置されたＬ字形状のブラックマトリクスである。

セグメント画素ＳＧ３１は、ブラックマトリクスＢＭ２１、ＢＭ２３及びＢＭ３５によって区画されている。また、セグメント画素ＳＧ３２は、ブラックマトリクスＢＭ２１、ＢＭ２３、ＢＭ３５及びＢＭ３６によって区画されている。また、セグメント画素ＳＧ３３は、ブラックマトリクスＢＭ１２、ＢＭ１４、ＢＭ２１、ＢＭ２３及びＢＭ３６によって区画されている。なお、ブラックマトリクスＢＭ３５はセグメント画素ＳＧ３１及びＳＧ３２の境界に配置されたＬ字形状のブラックマトリクスであり、ブラックマトリクスＢＭ３６はセグメント画素ＳＧ３２及びＳＧ３３の境界に配置されたＬ字形状のブラックマトリクスである。

セグメント画素ＳＧ４１は、ブラックマトリクスＢＭ２１、ＢＭ２２及びＢＭ３７によって区画されている。また、セグメント画素ＳＧ４２は、ブラックマトリクスＢＭ２１、ＢＭ２２、ＢＭ３７及びＢＭ３８によって区画されている。また、セグメント画素ＳＧ４３は、ブラックマトリクスＢＭ１１、ＢＭ１４、ＢＭ２１、ＢＭ２２及びＢＭ３８によって区画されている。なお、ブラックマトリクスＢＭ３７はセグメント画素ＳＧ４１及びＳＧ４２の境界に配置されたＬ字形状のブラックマトリクスであり、ブラックマトリクスＢＭ３８はセグメント画素ＳＧ４２及びＳＧ４３の境界に配置されたＬ字形状のブラックマトリクスである。

以下の説明においては、図６に示す画素ＰＸ、副画素Ｐ及びセグメント画素ＳＧの各々が上記したブラックマトリクスＢＭ１１〜ＢＭ１４、ＢＭ２１〜ＢＭ２４及びＢＭ３１〜ＢＭ３８によって区画されているものとして説明する。

なお、本実施形態においては、例えば副画素Ｐ１を構成するセグメント画素ＳＧ１１〜ＳＧ１３の各々の第２方向Ｙの長さと、副画素Ｐ４を構成するセグメント画素ＳＧ４１〜ＳＧ４３の第２方向Ｙの長さとを同一とする。これによれば、Ｌ字状のブラックマトリクスＢＭ３１の第１方向Ｘに延在する部分とＬ字状のブラックマトリクスＢＭ３７の第１方向Ｘに延在する部分とが同一直線上に並ぶ。同様に、Ｌ字状のブラックマトリクスＢＭ３２の第１方向Ｘに延在する部分とＬ字状のブラックマトリクスＢＭ３８の第１方向Ｘに延在する部分とが同一直線上に並ぶ。

この場合、副画素Ｐ１の第１方向Ｘの長さと、副画素Ｐ４の第１方向Ｘの長さとは、同一であってもよいし、異なっていてもよい。すなわち、副画素Ｐ１の第１方向Ｘの長さと、副画素Ｐ４の第１方向Ｘの長さとは、副画素Ｐ１及びＰ４の面積比率によって、適宜、調整可能である。図６においては、副画素Ｐ１の第１方向Ｘの長さと副画素Ｐ４の第１方向Ｘの長さとが異なる例が示されている。

同様に、例えば副画素Ｐ２を構成するセグメント画素ＳＧ２１〜ＳＧ２３の各々の第２方向Ｙの長さと、副画素Ｐ３を構成するセグメント画素ＳＧ３１〜ＳＧ３３の各々の第２方向Ｙの長さとを同一とする。これによれば、Ｌ字状のブラックマトリクスＢＭ３３の第１方向Ｘに延在する部分とＬ字状のブラックマトリクスＢＭ３５の第１方向Ｘに延在する部分とが同一直線上に並ぶ。同様に、Ｌ字状のブラックマトリクスＢＭ３４の第１方向Ｘに延在する部分とＬ字状のブラックマトリクスＢＭ３６の第１方向Ｘに延在する部分とが同一直線上に並ぶ。

この場合、副画素Ｐ２の第１方向Ｘの長さと、副画素Ｐ３の第１方向Ｘの長さとは、同一であってもよいし、異なっていてもよい。すなわち、副画素Ｐ２の第１方向Ｘの長さと、副画素Ｐ３の第１方向Ｘの長さとは、副画素Ｐ２及びＰ３の面積比率によって、適宜、調整可能である。図６においては、副画素Ｐ２の第１方向Ｘの長さと副画素Ｐ３の第１方向Ｘの長さとが同一である例が示されている。

更に、副画素Ｐ１〜Ｐ４の面積比率は、副画素Ｐ１及びＰ４の第２方向Ｙの長さと、副画素Ｐ２及びＰ３の第２方向Ｙの長さとを変更することによっても調整可能である。

なお、ここでは便宜的に１つの画素ＰＸについてのみ説明したが、当該画素ＰＸの周辺（上下左右）には、当該画素ＰＸと同様に副画素Ｐ１〜Ｐ４（セグメント画素ＳＧ１１〜ＳＧ１３、ＳＧ２１〜ＳＧ２３、ＳＧ３１〜ＳＧ３３、ＳＧ４１〜ＳＧ４３）を有し、これらの画素がブラックマトリクスＢＭで区画された他の画素ＰＸが配置されている。

ここで、本実施形態においては、図６に示すように、例えば副画素Ｐ１を構成するセグメント画素ＳＧ１１〜ＳＧ１３の第１方向Ｘの長さと、副画素Ｐ２を構成するセグメント画素ＳＧ２１〜ＳＧ２３の第１方向Ｘの長さとが同一でない。このため、例えばＬ字状のブラックマトリクスＢＭ３１の第２方向Ｙに延在する部分とＬ字状のブラックマトリクスＢＭ３３の第２方向Ｙに延在する部分とは、直線形状となるように配置されず、ブラックマトリクスＢＭ２１の一部とともにクランク形状を形成する。

具体的には、例えばブラックマトリクスＢＭ３１の第２方向Ｙに延在する部分（第１遮光部材）は、ブラックマトリクスＢＭ２１（第３遮光部材）に接続される端部（第１端部）を有する。同様に、Ｌ字状のブラックマトリクスＢＭ３３の第２方向Ｙに延在する部分（第２遮光部材）は、ブラックマトリクスＢＭ２１に接続される端部（第２端部）を有する。なお、Ｌ字状のブラックマトリクスＢＭ３１の第２方向Ｙに延在する部分は、ブラックマトリクスＢＭ２１を挟んでＬ字状のブラックマトリクスＢＭ３３の第２方向Ｙに延在する部分とは反対の方向に延在している。また、上記したＬ字状のブラックマトリクスＢＭ３１の端部（第１端部）と、Ｌ字状のブラックマトリクスＢＭ３３の端部（第２端部）とは、第２方向Ｙにおいて互いに向き合わない（つまり、Ｌ字状のブラックマトリクスＢＭ３１及びＢＭ３３とが直線形状とならない）ように配置されている。

この場合、クランク形状とは、Ｌ字状のブラックマトリクスＢＭ３１の第２方向Ｙに延在する部分と、ブラックマトリクスＢＭ２１のうちのＬ字状のブラックマトリクスＢＭ３１の端部からＬ字状のブラックマトリクス３３の端部までの部分と、Ｌ字状のブラックマトリクスＢＭ３３の第２方向Ｙに延在する部分とによって形成される形状をいう。

同様に、Ｌ字状のブラックマトリクスＢＭ３２の第２方向Ｙに延在する部分と、ブラックマトリクスＢＭ２１の一部と、Ｌ字状のブラックマトリクスＢＭ３４の第２方向Ｙに延在する部分とは、クランク形状を形成する。

ここでは、副画素Ｐ１及びＰ２に跨るようにクランク形状を形成するブラックマトリクスＢＭについて説明したが、副画素Ｐ３及びＰ４においても同様にクランク形状を形成するようにブラックマトリクスＢＭが配置されている。

更に、図６に示す例では、副画素Ｐ１及びＰ４の境界に配置されるブラックマトリクスＢＭ２２と、ブラックマトリクスＢＭ２１の一部と、副画素Ｐ２及びＰ３の境界に配置されるブラックマトリクスＢＭ２３とは、同様にクランク形状を形成している。

なお、本実施形態において画素ＰＸ及び副画素Ｐ１〜Ｐ４を区画するように配置されたブラックマトリクスＢＭは、第２方向に延在する部分よりも第１方向Ｘに延在する部分の方が幅が広くなるように形成されている。具体的には、図６に示すように、画素ＰＸ及び副画素Ｐ１〜Ｐ４を区画するように配置されたブラックマトリクスＢＭのうち第１方向Ｘに延在するブラックマトリクスＢＭ１１、ＢＭ１２及びＢＭ２１の第２方向Ｙの幅は６．００μｍであるのに対し、第２方向Ｙに延在するブラックマトリクスＢＭ１３、ＢＭ１４、ＢＭ２２及びＢＭ２３の第１方向Ｘの幅は５．００μｍである。なお、各セグメント画素ＳＧの境界に配置されるＬ字状のブラックマトリクスＢＭ３１〜Ｂ３８においては、第１方向Ｘに延在する部分と、第２方向Ｙに延在する部分とで幅は変わらないものとする（例えば、５．００μｍ）。

ここで説明したブラックマトリクスＢＭの幅は、一例であり、必要に応じて変更されてもよい。また、第１方向Ｘに延在するブラックマトリクスＢＭよりも第２方向Ｙに延在するブラックマトリクスＢＭの方が幅が広くなるようにブラックマトリクスＢＭを形成してもよい。

次に、上記したように画素ＰＸ（副画素Ｐ１〜Ｐ４）及びブラックマトリクスＢＭが形成されている場合におけるスペーサの配置について具体的に説明する。

本実施形態においては上記したように一対の基板の間に液晶層ＬＣを形成するためのギャップを保持するスペーサが配置されるが、当該スペーサには、メインスペーサ（第１保持部材）と当該メインスペーサを補助するために用いられるサブスペーサ（第２保持部材）とが含まれる。

まず、メインスペーサの配置について説明する。上記したようにスペーサは第１方向Ｘに延在するブラックマトリクスＢＭと第２方向Ｙに延在するブラックマトリクスＢＭとが十字に交差する位置に配置されることが好ましい。このため、メインスペーサは、例えば画素ＰＸ及び副画素Ｐを区画するために第１方向Ｘ及び第２方向Ｙに延在するブラックマトリクスＢＭが十字に交差する位置に配置される。

図６に示す例では、画素ＰＸには、メインスペーサとして、メインスペーサＳＰ１１〜ＳＰ１６が配置されている。

メインスペーサＳＰ１１は、画素ＰＸを区画するために第１方向Ｘに延在するブラックマトリクスＢＭ２１と、画素ＰＸを区画するために第２方向Ｙに延在するブラックマトリクスＢＭ１３とが交差する位置に配置されている。

ここで、図７は、図６に示すメインスペーサＳＰ１１の拡大図である。メインスペーサＳＰ１１は、例えば下面ＳＰ１１ａと当該下面ＳＰ１１ａよりも面積が大きい上面ＳＰ１１ｂとを有し、当該上面ＳＰ１１ｂから下面ＳＰ１１ａに向けて逆テーパ形状に形成されている。メインスペーサＳＰ１１の下面ＳＰ１１ａ及び上面ＳＰ１１ｂは略円形形状を有し、例えば下面ＳＰ１１ａの直径は９．５μｍ程度であるものとする。

上記したようにメインスペーサＳＰ１１は、ブラックマトリクスＢＭ１１及びＢＭ１３が十字に交差する位置に配置される。この場合、メインスペーサＳＰ１１は、平面視における当該メインスペーサＳＰ１１の中心とブラックマトリクスＢＭ１１及びＢＭ１３が十字に交差する領域の中心とが一致するように（つまり、十字に交差するブラックマトリクスＢＭＢＭ１１及びＢＭ１３の中心に）配置される。これによれば、メインスペーサＳＰ１１の例えば頂面は、平面視において、十字に交差するブラックマトリクスＢＭ１１及びＢＭ１３によって区画される４つの画素（つまり、副画素Ｐ１〜Ｐ４）のそれぞれと同じように重畳する。

図８は、図７に示すＡ−Ａ´線に沿ったメインスペーサＳＰ１１の断面図である。図８に示すように、本実施形態に係る液晶表示装置ＤＳＰは、一対の基板として、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を有する。

第１基板ＳＵＢ１は、例えば画素電極ＰＥ及び配向膜ＡＬ１等を備える。画素電極ＰＥは、反射電極ＲＥと、当該反射電極ＲＥに積層された透明な保護電極ＴＥとを備えている。反射電極ＲＥは、可視光の反射率が高いアルミニウムや銀等の金属材料によって形成されている。保護電極ＴＥは、ＩＴＯやＩＺＯ等の透明導電材料によって形成されている。

配向膜ＡＬ１は、画素電極ＰＥを覆い、液晶層ＬＣと接している。配向膜ＡＬ１は、ラビング処理または光配向処理等の配向処理が施されている。

第２基板ＳＵＢ２は、ブラックマトリクスＢＭ１１、カラーフィルタ層ＣＦ及びオーバーコート層ＯＣ、共通電極ＣＥ及び配向膜ＡＬ２等を備える。

上記したように図８は図７に示すＡ−Ａ´線に沿った断面図であるため、図８においてメインスペーサＳＰ１１と重畳する位置に配置されているブラックマトリクスＢＭ１１の左側に位置するカラーフィルタ層ＣＦは青色寄りの緑色（ＢＧ）のカラーフィルタであり、当該ブラックマトリクスＢＭ１１の右側に位置するカラーフィルタ層ＣＦは赤色（Ｒ）のカラーフィルタである。

オーバーコート層ＯＣは、カラーフィルタ層ＣＦを覆うとともに、当該カラーフィルタ層ＣＦの表面を平坦化している。

配向膜ＡＬ２は、配向膜ＡＬ１と同様に、ラビング処理または光配向処理等の配向処理が施されている。なお、共通電極ＣＥは、オーバーコート層ＯＣと配向膜ＡＬ２の間に配置されている。

また、上記したように一対の基板（第１基板ＳＵＢ１及び第２基板ＳＵＢ２）の間には液晶層ＬＣが配置されるが、本実施形態におけるメインスペーサＳＰ１１は、上記したように逆テーパ形状を有し、当該液晶層ＬＣを形成するためのギャップを保持するようにブラックマトリクスＢＭ１１と重畳する位置に配置される。この場合、メインスペーサＳＰ１１の下面ＳＰ１１ａは、例えば配向膜ＡＬ１に接している。一方、メインスペーサＳＰ１１の上面ＳＰ１１ｂは、共通電極ＣＥ及び配向膜ＡＬ２の端部に接触している。

ここではメインスペーサＳＰ１１について主に説明したが、メインスペーサＳＰ１２〜ＳＰ１６は、配置される位置（領域）が異なる点以外はメインスペーサＳＰ１１と同様である。

なお、メインスペーサＳＰ１２は、ブラックマトリクスＢＭ１２と、ブラックマトリクスＢＭ１３とが交差する位置に配置されている。メインスペーサＳＰ１３は、ブラックマトリクスＢＭ１２と、ブラックマトリクスＢＭ１４とが交差する位置に配置されている。メインスペーサ１４は、ブラックマトリクスＢＭ１１と、ブラックマトリクスＢＭ１４とが交差する位置に配置されている。

また、メインスペーサＳＰ１５は、ブラックマトリクスＢＭ２１と、ブラックマトリクスＢＭ１３とが交差する位置に配置されている。メインスペーサＳＰ１６は、ブラックマトリクスＢＭ２１と、ブラックマトリクスＢＭ１４とが交差する位置に配置されている。

上記したように各画素ＰＸはそれぞれ異なる色を表示する副画素Ｐ１〜Ｐ４を備えるが、本実施形態において、メインスペーサは、当該４つの色を表示する副画素Ｐ１〜Ｐ４を区画するようにブラックマトリクスＢＭが十字に交差する位置（つまり、副画素Ｐ１〜Ｐ４の境界部分）に配置されるものとする。

次に、サブスペーサの配置について説明する。メインスペーサはサブスペーサと比較して安定してギャップを保持することが可能であるが、気泡不良等を避けるためには、メインスペーサを低密度で配置することが好ましい。

このため、メインスペーサは上記した位置に配置し、ブラックマトリクスＢＭが交差する領域のうちメインスペーサが配置されていない領域にはサブスペーサを配置するものとする。

図６に示す例では、画素ＰＸには、サブスペーサとして、サブスペーサＳＰ２１〜ＳＰ２３が配置されている。

サブスペーサＳＰ２１は、Ｌ字状のブラックマトリクスＢＭ３１の第１方向Ｘに延在する部分と、Ｌ字状のブラックマトリクスＢＭ３７の第１方向Ｘに延在する部分と、ブラックマトリクスＢＭ２２とが交差する位置に配置されている。

サブスペーサＳＰ２２は、Ｌ字状のブラックマトリクスＢＭ３２の第１方向Ｘに延在する部分と、Ｌ字状のブラックマトリクスＢＭ３８の第１方向Ｘに延在する部分と、ブラックマトリクスＢＭ２２とが交差する位置に配置されている。

サブスペーサＳＰ２３は、Ｌ字状のブラックマトリクスＢＭ３４の第１方向Ｘに延在する部分と、Ｌ字状のブラックマトリクスＢＭ３６の第１方向Ｘに延在する部分と、ブラックマトリクスＢＭ２３とが交差する位置に配置されている。

なお、サブスペーサＳＰ２１〜ＳＰ２３以外のサブスペーサとして、例えばＬ字状のブラックマトリクスＢＭ３３の第１方向Ｘに延在する部分と、Ｌ字状のブラックマトリクスＢＭ３５の第１方向Ｘに延在する部分と、ブラックマトリクスＢＭ２３とが交差する位置に更にサブスペーサが配置されてもよい。この場合、上記したサブスペーサＳＰ２１〜ＳＰ２３のうちの少なくとも１つが省略されてもよい。

ここで、上記したように第１方向Ｘに延在するブラックマトリクスＢＭと第２方向Ｙに延在するブラックマトリクスＢＭとが十字に交差する位置にのみスペーサ（メインスペーサＳＰ１１〜ＳＰ１６及びサブスペーサＳＰ２１〜ＳＰ２３）を配置した場合には、当該スペーサの数が十分でない。この場合、画面が押圧される等した場合にギャップが正常に戻るのに時間がかかる、あるいは戻りきらなくなるといったギャップ異常を生じる可能性がある。

そこで、本実施形態においては、上記したようにブラックマトリクスＢＭによってクランク形状が形成されている位置（以下、クランク部分と表記）に更にサブスペーサを配置するものとする。図６に示す例では、サブスペーサＳＰ２４及びＳＰ２５が配置されている。

サブスペーサＳＰ２４は、ブラックマトリクスＢＭ２１の一部と、Ｌ字状のブラックマトリクスＢＭ３２の第２方向Ｙに延在する部分と、Ｌ字状のブラックマトリクスＢＭ３４の第２方向Ｙに延在する部分とによって形成されるクランク部分に配置されている。

上記したようにブラックマトリクスＢＭ２１、ＢＭ３２及びＢＭ３４がクランク形状を形成する場合には、Ｌ字状のブラックマトリクスＢＭ３２の端部がブラックマトリクスＢＭ２１に接続され、Ｌ字状のブラックマトリクスＢＭ３４の端部がブラックマトリクスＢＭ２１に接続される。この場合において、「スペーサ（例えば、サブスペーサ）がクランク部分に配置される」とは、平面視において、当該スペーサがＬ字状のブラックマトリクスＢＭ３２の端部及びＬ字状のブラックマトリクスＢＭ３４の端部と重畳する位置に配置されることを意味する。

ここで、図９は、図６に示すサブスペーサＳＰ２４の拡大図である。サブスペーサＳＰ２４は、上記したメインスペーサと同様に、例えば下面ＳＰ２４ａと当該下面ＳＰ２４ａよりも面積が大きい上面ＳＰ２４ｂとを有し、当該上面ＳＰ２４ｂから下面ＳＰ２４ａに向けて逆テーパ形状に形成されている。サブスペーサＳＰ２４の下面ＳＰ２４ａ及び上面ＳＰ２４ｂは略円形形状を有し、当該下面ＳＰ２４ａの直径は例えば９．０μｍ程度であるものとする。なお、サブスペーサＳＰ２４の下面ＳＰ２４ａ及び上面ＳＰ２４ｂの面積は、例えば上記したメインスペーサＳＰ１１〜ＳＰ１６よりも小さくなるように形成されているものとする。

上記したようにサブスペーサＳＰ２４は、平面視においてＬ字状のブラックマトリクスＢＭ３２の端部Ｅ１とＬ字状のブラックマトリクスＢＭ３４の端部Ｅ２と重畳する位置に配置されている。この場合、サブスペーサＳＰ２４は、例えば平面視における当該サブスペーサＳＰ２４の中心から端部Ｅ１の中心線までの第１方向Ｘの距離と当該スペーサＳＰ２４の中心から端部Ｅ２の中心線までの第１方向Ｘの距離とが等しくなる位置に配置される。また、サブスペーサＳＰ２４は、平面視においてクランク形状を形成するブラックマトリクスＢＭ２１、ＢＭ３４及びＢＭ３６によって区画される４つの画素（ここでは、セグメント画素ＳＧ１２、ＳＧ１３、ＳＧ２２及びＳＧ２３）の全てと重畳する位置に配置される。

図９に示す例では、サブスペーサＳＰ２４は、セグメント画素ＳＧ１２及びクランク形状を形成するブラックマトリクスＢＭ２１、ＢＭ３４及びＢＭ３６を介してセグメント画素ＳＧ１２と対角の位置に配置されているセグメント画素ＳＧ２３と重畳している。この場合、サブスペーサＳＰ２４は、当該サブスペーサＳＰ２４がセグメント画素ＳＧ１２と重畳する領域の形状及びサイズと、当該サブスペーサＳＰ２４がセグメント画素ＳＧ２３と重畳する領域の形状及びサイズとが略同一となる位置に配置される。

また、サブスペーサＳＰ２４は、セグメント画素ＳＧ１３及びクランク形状を形成するブラックマトリクスＢＭ２１、ＢＭ３４及びＢＭ３６を介してセグメント画素ＳＧ１３と対角の位置に配置されているセグメント画素ＳＧ２２と重畳している。この場合、サブスペーサＳＰ２４は、当該サブスペーサＳＰ２４がセグメント画素ＳＧ１３と重畳する領域の形状及びサイズと、サブスペーサＳＰ２４がセグメント画素ＳＧ２２と重畳する領域の形状及びサイズとが略同一となる位置に配置される。

ここではサブスペーサＳＰ２４がクランク形状を形成するブラックマトリクスＢＭ２１、ＢＭ３４及びＢＭ３６によって区画される４つの画素の全てと重畳するものとして説明したが、サブスペーサＳＰ２４は、当該４つの画素のうちの少なくとも２つの画素（例えば、対角の位置に配置されているセグメント画素ＳＧ１２及びＳＧ２３）と重畳する位置に配置されてもよい。

なお、サブスペーサＳＰ２４は、上記したＬ字状のブラックマトリックスＢＭ３２の中心線とＬ字状のブラックマトリックスＢＭ３４の中心線間の距離が予め定められた距離以内であるクランク形状の位置に配置されるものとする。このため、図６に示す例では、例えばブラックマトリクスＢＭ２１の一部と、ブラックマトリクスＢＭ２２と、ブラックマトリクスＢＭ２３とによって形成されるクランク部分には、サブスペーサは配置されていない。

図１０は、図９に示すＢ−Ｂ´線に沿ったサブスペーサＳＰ２４の断面図である。なお、図１０においては、上記した図８と同様の部分には同一参照符号を付し、その詳しい説明を省略する。ここでは、図８と異なる部分について主に説明する。

図１０に示すサブスペーサＳＰ２４は、上記したメインスペーサと同様に逆テーパ形状を有するが、下面ＳＰ２４ａ及び上面ＳＰ２４ｂの面積が小さく、第３方向Ｚの長さ（高さ）が短い点で、当該メインスペーサとは異なる。

このようなサブスペーサＳＰ２４によれば、例えば表示領域（表示面）が押下されたような場合に液晶層ＬＣが形成されるギャップを支持することができるため、メインスペーサを補助し、ギャップ異常の抑制に寄与することができる。

なお、図１０は図９に示すＢ−Ｂ´線に沿った断面図であるため、図１０においてサブスペーサＳＰ２４と重畳する位置に配置されているブラックマトリクスＢＭ２１の左側に位置するカラーフィルタ層ＣＦは赤色寄りの緑色（ＲＧ）のカラーフィルタであり、当該ブラックマトリクスＢＭ２１の右側に位置するカラーフィルタ層ＣＦは赤色（Ｒ）のカラーフィルタである。

ここではサブスペーサＳＰ２４について主に説明したが、サブスペーサＳＰ２５は、配置される位置（領域）が異なる点以外はサブスペーサＳＰ２４と同様である。

なお、サブスペーサＳＰ２５は、上記したブラックマトリクスＢＭ２１の一部と、Ｌ字状のブラックマトリクスＢＭ３６の第２方向Ｙに延在する部分と、Ｌ字状のブラックマトリクスＢＭ３８の第２方向Ｙに延在する部分とによって形成されるクランク部分に配置されている。

図６においてはサブスペーサＳＰ２４及びＳＰ２５が配置されるものとして説明したが、サブスペーサは他のクランク部分に更に配置されても構わない。この場合、サブスペーサＳＰ２４及びＳＰ２５のうちの少なくとも１つが省略されてもよい。

本実施形態において、サブスペーサは、例えば副画素Ｐ１〜Ｐ４のうちの２つの色を表示する副画素Ｐの境界であって、ブラックマトリクスＢＭが十字に交差する位置またはブラックマトリクスＢＭによって形成されるクランク部分に配置されるものとする。

すなわち、メインスペーサは、画素ＰＸ間に配置され、異なる画素ＰＸ間で４色の副画素Ｐと重なるように配置される。また、サブスペーサは、画素ＰＸ内に配置され、当該画素ＰＸ内で２色の副画素Ｐと重なる位置に配置されている。

図６に示す例では、メインスペーサＳＰ１１〜ＳＰ１６及びサブスペーサＳＰ２１〜ＳＰ２５が配置されるものとして説明したが、配置されるメインスペーサ及びサブスペーサの数や当該メインスペーサ及びサブスペーサが配置される位置等については、設計等に応じて、適宜、変更されても構わない。

上記したように本実施形態においては、クランク形状を形成するように画素ＰＸ、副画素Ｐ及びセグメント画素ＳＧを区画するブラックマトリクスＢＭ（遮光部材）が配置され、当該ブラックマトリクスＢＭによって形成されるクランク部分にスペーサが配置される。具体的には、本実施形態において、ブラックマトリクスＢＭは、平面視において第２方向Ｙに延在する第１ブラックマトリクスＢＭ（第１遮光部材）及び第２ブラックマトリクスＢＭ（第２遮光部材）と、第１方向Ｘに延在する第３ブラックマトリクスＢＭ（第３遮光部材）とを含む。第１ブラックマトリクスＢＭは、第３ブラックマトリクスＢＭに接続される第１端部を有する。第２ブラックマトリクスＢＭは、第３ブラックマトリクスＢＭに接続される第２端部を有し、平面視において第１ブラックマトリクスＢＭとは反対の方向に延在する。なお、上記したスペーサは、この第１端部及び第２端部と重畳する位置に配置される。本実施形態においては、上記したようにクランク部分にスペーサを配置することによって、ギャップ異常を抑制することが可能となる。

ここで、第１方向Ｘに延在するブラックマトリクスＢＭと第２方向Ｙに延在するブラックマトリクスＢＭが十字に交差する位置にスペーサを配置することが好ましいところ、例えば図１１に示すように画素中心線を介して左右対称に副画素Ｐ１〜Ｐ４（セグメント画素ＳＧ１１〜ＳＧ１３、ＳＧ２１〜ＳＧ２３、ＳＧ３１〜ＳＧ３３、ＳＧ４１〜ＳＧ４３）が形成されている場合には、スペーサは、図１１に示す位置１０１〜１１６の中から適切な位置に配置することができるため、ギャップ異常が生じる可能性は低い。

一方、副画素Ｐ１〜Ｐ４の面積比率を変更し、例えば図１２に示すように副画素Ｐ１〜Ｐ４（セグメント画素ＳＧ１１〜ＳＧ１３、ＳＧ２１〜ＳＧ２３、ＳＧ３１〜ＳＧ３３、ＳＧ４１〜ＳＧ４３）が構成されている場合、ブラックマトリクスＢＭが十字状に交差している箇所が少ない。この場合、上記したようにブラックマトリクスＢＭが十字に交差する位置だけにスペーサを配置するものとすると、当該スペーサは、図１２に示す位置２０１〜２１０にしか配置することができず、外力等に抗してギャップを維持することが困難となる可能性がある。

そこで、本実施形態においては、上記したようにクランク部分２１１〜２１４にもスペーサを配置する構成としたことにより、副画素Ｐ１〜Ｐ４の面積比率の柔軟な変更及びギャップ異常の抑制を両立することができる。また、スペーサをクランク部分に配置することによって、当該スペーサを配置することによる開口率の低下を抑制することも可能である。

なお、本実施形態においてスペーサをクランク部分に配置する場合、クランク部分（クランク形状）における第１端部及び第２端部間の距離（第１方向Ｘの距離）は、予め定められた距離以内であるものとする。これによれば、第１端部及び第２端部間の距離が広いクランク部分にスペーサを配置する構成と比較して、より適切にスペーサをブラックマトリクスＢＭで遮光し、開口率の低下を抑制することができる。

また、本実施形態において、上記した第１ブラックマトリクスＢＭ及び第３ブラックマトリクスＢＭは例えば第１セグメント画素ＳＧ及び第２セグメント画素ＳＧ（第１画素及び第２画素）を区画し、第２ブラックマトリクスＢＭ及び第３ブラックマトリクスＢＭは例えば第３セグメント画素ＳＧ及び第４セグメント画素ＳＧ（第３画素及び第４画素）を区画し、スペーサは、平面視において、第１〜第４セグメント画素ＳＧのうちの少なくとも２つの画素と重畳する位置に配置される。

この場合において、スペーサが第１セグメント画素ＳＧ及び当該第１セグメント画素ＳＧと対角の位置に配置される第４セグメント画素ＳＧと重畳する位置に配置されるものとすると、スペーサは、当該スペーサが第１セグメント画素ＳＧと重畳する領域の形状及びサイズと当該スペーサが第４セグメント画素ＳＧと重畳する領域の形状及びサイズとが略同一となるように配置される。

これによれば、スペーサをブラックマトリクスＢＭによって形成されるクランク部分の中央付近に配置することができ、適切にスペーサをブラックマトリクスＢＭで遮光することができる。

なお、スペーサは、上記した第１〜第４セグメント画素ＳＧの全てと重畳する位置に配置されてもよい。この場合、スペーサは、当該スペーサが第１セグメント画素ＳＧと重畳する領域の形状及びサイズと当該スペーサが第４セグメント画素ＳＧと重畳する領域の形状及びサイズとが略同一となり、当該スペーサが第２セグメント画素ＳＧと重畳する領域の形状及びサイズと当該スペーサが第３セグメント画素ＳＧと重畳する領域の形状及びサイズとが略同一となるように配置されればよい。

更に、本実施形態において、スペーサは、平面視における当該スペーサの中心から第１端部までの距離と、当該スペーサの中心から第２端部までの距離とが同一となる位置に配置されてもよい。なお、スペーサの中心から第１端部までの距離は、例えばスペーサの中心から第１端部の中心線までの距離であってもよいし、スペーサの中心から第１端部の予め定められた点（例えば、最もスペーサの中心に近い点または遠い点等）までの距離であってもよい。スペーサの中心から第２端部までの距離についても同様である。

また、本実施形態におけるスペーサは、例えばメインスペーサ（第１保持部材）及びサブスペーサ（第２保持部材）を含む。ここで、本実施形態において、ブラックマトリクスＢＭは、第２方向Ｙに延在するブラックマトリクスＢＭよりも第１方向Ｘに延在するブラックマトリクスＢＭ（画素ＰＸ及び副画素Ｐを区画するブラックマトリクスＢＭ）の方が幅が広くなるように形成されているものとする。この場合、幅が広いブラックマトリクスＢＭが交差する部分（クロス部）は幅が狭いブラックマトリクスＢＭが交差する部分よりもフラットな形状となる。このため、本実施形態において、メインスペーサは、画素ＰＸ及び副画素Ｐを区画するために第１方向Ｘに延在するブラックマトリクスＢＭ（第３遮光部材）と当該画素ＰＸを区画するために第２方向Ｙに延在するブラックマトリクスＢＭ（第４遮光部材）とが交差する位置に配置する。これによれば、メインスペーサは安定して液晶層ＬＣが形成されるギャップを保持することができる。

一方、サブスペーサはメインスペーサと比較して平面視における面積（径）が小さくなるように形成されていることから、クランク部分には、メインスペーサではなくサブスペーサを配置する。

なお、本実施形態において、メインスペーサは異なる色を表示する４つの副画素Ｐの境界部分（副画素Ｐ１〜Ｐ４を区画するようにブラックマトリクスＢＭが十字に交差する位置）に配置され、サブスペーサは２つの色を表示する２つの副画素Ｐの境界部分（例えば、副画素Ｐ１及びＰ２または副画素Ｐ３及びＰ４に跨るように形成されたクランク部分）に配置されるものとする。本実施形態において、スペーサは、カラーフィルタ上に積層して設けられる。カラーフィルタは、その色によって厚さが若干異なる場合があるが、本実施形態においては、いずれのメインスペーサも４色のカラーフィルタが互いに隣り合う位置に設けられ、サブスペーサは２色のみが隣り合う位置に設けられる。すなわち、表示領域内のいずれのメインスペーサもその下地条件は同じとなり、場所によってメインスペーサの高さが変わってしまう等不具合を生じる虞はない。サブスペーサも同様である。
換言すると、本実施形態においては、断面構造（高さ方向、積層膜）が同様の位置にスペーサを配置することによって、よりギャップ異常を抑制することができる。

なお、本実施形態においては、例えば図９に示すように、端部Ｅ１及び端部Ｅ２が互いに向き合わない位置にＬ字状のブラックマトリクスＢＭ３２及びＢＭ３４が配置されたクランク部分にサブスペーサＳＰ２４が配置されるものとして説明したが、サブスペーサＳＰ２４とクランク部分との位置関係は図９と異なっていてもよい。

具体的には、例えば図１３に示すように、サブスペーサＳＰ２４は、端部Ｅ１の一部と端部Ｅ２の一部とが第２方向Ｙにおいて互いに向き合う位置にＬ字状のブラックマトリクスＢＭ３２及びＢＭ３４を配置して形成されるクランク部分に配置されてもよい。

また、例えば図１４に示すように、サブスペーサＳＰ２４は、例えばＬ字状のブラックマトリクスＢＭ３２の端部Ｅ１がサブスペーサＳＰ２４の上面ＳＰ２４ｂにのみ重畳し、ブラックマトリクス３４の端部Ｅ２がサブスペーサＳＰ２４の下面ＳＰ２４ａ及び上面ＳＰ２４ｂに重畳する位置に配置されてもよい。

更に、例えば図１５に示すように、サブスペーサＳＰ２４は、Ｌ字状のブラックマトリクスＢＭ３２の端部Ｅ１及びＬ字状のブラックマトリクスＢＭ３４の端部Ｅ２の各々がサブスペーサＳＰ２４の上面ＳＰ２４ｂにのみ重畳する（つまり、サブスペーサＳＰ２４とＬ字状のブラックマトリクスＢＭ３２及び３４の各々とが重畳する面積が小さくなる）位置に配置されてもよい。

また、例えば図１６に示すように、サブスペーサＳＰ２４は、それぞれ幅の異なるＬ字状のブラックマトリクスＢＭ３２及びＢＭ３４によって形成されるクランク部分に配置されてもよい。

更に、上記した図９及び図１３〜図１６においてはＬ字状のブラックマトリクスＢＭ３２及びＢＭ３４がブラックマトリクスＢＭ２１が延在する第１方向Ｘに対して垂直方向（つまり、第２方向Ｙ）に延在するものとして説明したが、当該Ｌ字状のブラックマトリクスＢＭ３２及びＢＭ３４は、例えば図１７に示すようにブラックマトリクスＢＭ２１が延在する第１方向Ｘに対して垂直以外の方向に延在していてもよい。

なお、上記したいくつかの例においては、Ｌ字状のブラックマトリクスＢＭ３２及びＢＭ３４が平行となるように配置されているが、当該Ｌ字状のブラックマトリクスＢＭ３２及びＢＭ３４は平行でなくても構わない。

ここでは、サブスペーサＳＰ２４について説明したが、クランク部分に配置される他のスペーサについても同様である。すなわち、本実施形態は、ブラックマトリクスＢＭによって形成されるクランク部分にスペーサが配置される構成であれば、当該クランク部分の形状及び当該クランク部分に配置されるスペーサの位置等については様々な態様で実現可能である。

なお、本実施形態においては複数のセグメント画素ＳＧの各々がメモリ部を備えるＭＩＰ方式を採用した液晶表示装置について主に説明したが、本実施形態は、当該ＭＩＰ方式を採用していない他の液晶表示装置に適用されても構わない。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

ＤＳＰ…液晶表示装置、ＰＮＬ…表示パネル、ＳＤ…信号線駆動回路、ＧＤ…走査線駆動回路、ＣＤ…共通電極駆動回路、ＰＸ…画素、Ｐ，Ｐ１〜Ｐ４…副画素、ＳＧ，ＳＧ１〜ＳＧ３，ＳＧ１１〜ＳＧ１３，ＳＧ２１〜ＳＧ２３，ＳＧ３１〜ＳＧ３３，ＳＧ４１〜ＳＧ４３…セグメント画素、ＣＲ，ＣＲ１〜ＣＲ３…画素回路、ＬＤ…液晶素子、Ｓ…信号線、Ｇ…走査線、ＰＥ…画素電極、ＣＥ…共通電極、ＬＣ…液晶層、ＳＷ１〜ＳＷ３…スイッチ、ＩＶ１，ＩＶ２…インバータ、ＢＭ，ＢＭ１１〜１４，ＢＭ２１〜ＢＭ２３，ＢＭ３１〜ＢＭ３８…ブラックマトリクス、ＳＰ１１〜ＳＰ１６…メインスペーサ、ＳＰ２１〜ＳＰ２５…サブスペーサ、Ｅ１，Ｅ２…端部。

Claims (16)

1. 複数の画素が配置された表示領域を有する一対の基板と、
   前記複数の画素の各々を区画するために配置された遮光部材と、
   前記一対の基板の間に位置する液晶層と、
   前記液晶層を形成する間隙を保持するために配置された保持部材と
   を具備し、
   前記遮光部材は、平面視において第１方向と交差する第２方向に延在する第１遮光部材及び第２遮光部材と、前記第１方向に延在する第３遮光部材とを含み、
   前記第１遮光部材は、前記第３遮光部材に接続される第１端部を有し、
   前記第２遮光部材は、前記第３遮光部材に接続される第２端部を有し、平面視において前記第１遮光部材とは反対の方向に延在し、
   前記保持部材は、平面視において前記第１端部及び前記第２端部と重畳する位置に配置される
   液晶表示装置。
2. 前記保持部材は、前記第１端部及び前記第２端部間の距離が予め定められた距離以内である場合に、前記第１端部及び前記第２端部と重畳する位置に配置される請求項１記載の液晶表示装置。
3. 前記第１遮光部材及び前記第３遮光部材は、第１画素及び第２画素を区画し、
   前記第２遮光部材及び前記第３遮光部材は、第３画素及び第４画素を区画し、
   前記保持部材は、平面視において前記第１画素、前記第２画素、前記第３画素及び前記第４画素のうちの少なくとも２つの画素と重畳する位置に配置される
   請求項１記載の液晶表示装置。
4. 前記保持部材が前記第１画素及び前記第４画素と重畳する位置に配置される場合、前記前記保持部材が前記第１画素と重畳する領域の形状及びサイズは、前記保持部材が前記第４画素と重畳する領域の形状及びサイズと略同一である請求項３記載の液晶表示装置。
5. 前記第１遮光部材及び前記第３遮光部材は、第１画素及び第２画素を区画し、
   前記第２遮光部材及び前記第３遮光部材は、第３画素及び第４画素を区画し、
   前記保持部材は、平面視において前記第１画素、前記第２画素、前記第３画素及び前記第４画素の全てと重畳する位置に配置される
   請求項１記載の液晶表示装置。
6. 前記第１画素は、前記第１遮光部材、前記第２遮光部材及び前記第３遮光部材を介して前記第４画素と対角の位置に配置され、
   前記第２画素は、前記第１遮光部材、前記第２遮光部材及び前記第３遮光部材を介して前記第３画素と対角の位置に配置され、
   前記保持部材が前記第１画素と重畳する領域の形状及びサイズは、前記保持部材が前記第４画素と重畳する領域の形状及びサイズと略同一であり、
   前記保持部材が前記第２画素と重畳する領域の形状及びサイズは、前記保持部材が前記第３画素と重畳する領域の形状及びサイズと略同一である
   請求項５記載の液晶表示装置。
7. 前記保持部材は、平面視における当該保持部材の中心から前記第１端部までの距離と当該保持部材の中心から前記第２端部までの距離とが同一となる位置に配置される請求項１記載の液晶表示装置。
8. 前記第３遮光部材は、当該第３遮光部材の前記第２方向の幅が、前記第１遮光部材及び前記第２遮光部材の前記第１方向の幅よりも広くなるように形成されている請求項１記載の液晶表示装置。
9. 前記遮光部材は、前記第３遮光部材と交差するように配置された第４遮光部材を更に含み、
   前記保持部材は、第１保持部材と、当該第１保持部材を補助するための第２保持部材を含み、
   前記第１保持部材は、平面視において前記第３遮光部材と前記第４遮光部材とが交差する位置に配置され、
   前記第２保持部材は、前記第１端部及び前記第２端部と重畳する位置に配置される
   請求項１記載の液晶表示装置。
10. 前記第１遮光部材及び前記第３遮光部材は、第１色を表示する２つの画素を区画し、
    前記第２遮光部材及び前記第３遮光部材は、第１色とは異なる第２色を表示する２つの画素を区画し、
    前記第３遮光部材及び前記第４遮光部材は、前記第１色及び前記第２色を含む異なる４色をそれぞれ表示する４つの画素を区画する
    請求項９記載の液晶表示装置。
11. 前記第１遮光部材及び前記第２遮光部材は、前記第１端部と前記第２端部とが前記第２方向において互いに向き合わない位置に配置されている請求項１記載の液晶表示装置。
12. 前記第１遮光部材及び前記第２遮光部材は、前記第１端部の一部と前記第２端部の一部とが前記第２方向において互いに向き合う位置に配置されている請求項１記載の液晶表示装置。
13. 前記保持部材は、下面と当該下面よりも面積が大きい上面とを有し、当該上面から当該下面に向けて逆テーパ形状に形成されており、平面視において、前記第１端部が前記上面に重畳し、前記第２端部が前記下面及び前記上面に重畳する位置に配置される請求項１記載の液晶表示装置。
14. 前記保持部材は、下面と当該下面よりも面積が大きい上面とを有し、当該上面から当該下面に向けて逆テーパ形状に形成されており、平面視において、前記第１端部及び前記第２端部の各々が前記上面に重畳する位置に配置される請求項１記載の液晶表示装置。
15. 前記第１遮光部材及び前記第２遮光部材の前記第１方向の幅は異なる請求項１記載の液晶表示装置。
16. 前記複数の画素の各々は、前記表示領域に画像を表示するための画素信号が書き込まれるメモリ部を含む請求項１〜１５のいずれか一項に記載の液晶表示装置。

Images