JP2020182263A - 電力変換装置の駆動制御装置 - Google Patents

電力変換装置の駆動制御装置 Download PDF

Info

Publication number
JP2020182263A
JP2020182263A JP2019082021A JP2019082021A JP2020182263A JP 2020182263 A JP2020182263 A JP 2020182263A JP 2019082021 A JP2019082021 A JP 2019082021A JP 2019082021 A JP2019082021 A JP 2019082021A JP 2020182263 A JP2020182263 A JP 2020182263A
Authority
JP
Japan
Prior art keywords
gain
calculation unit
value
output
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019082021A
Other languages
English (en)
Other versions
JP7250236B2 (ja
Inventor
不二雄 黒川
Fujio Kurokawa
不二雄 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2019082021A priority Critical patent/JP7250236B2/ja
Publication of JP2020182263A publication Critical patent/JP2020182263A/ja
Application granted granted Critical
Publication of JP7250236B2 publication Critical patent/JP7250236B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】オーバーシュートおよびアンダーシュートを更に効果的に抑制することができる電力変換装置の駆動制御装置を提供する。【解決手段】電力変換装置の駆動制御装置は、DC−DCコンバータ部から負荷への電流をPWM制御により制御するものである。駆動制御装置のゲイン演算部43は、負荷への出力電圧eOと目標電圧Nrとの偏差Nerrorの絶対値に定数Kerrorを乗算し、バイアス値KC1を加算して、第1ゲインKP1を算出する第1演算部431と、負荷への出力の傾きNdevをべき乗したものに、定数Kdevを乗算し、バイアス値KC2を加算して、第2ゲインKP2として算出する第2演算部432と、第1ゲインKP1と第2ゲインKP2とを加算してゲイン調整値KP0として出力する加算部433と、ゲイン調整値KPに基づいて負荷への出力と目標電圧との偏差を是正するPWM制御を行うPID制御部44とを備えている。【選択図】図3

Description

本発明は、電力変換装置の駆動回路のオン/オフを制御する電力変換装置の駆動制御装置に関するものである。
電力変換装置の一例のスイッチング電源では、駆動回路によるオン/オフの時間比率により出力電力が制御される。駆動回路によるオン/オフは、出力電圧が目的電圧となるよう駆動制御装置によるフィードバック制御により行われる。駆動回路によるオン/オフにより出力電圧は、過渡期にオーバーシュートやアンダーシュートが発生し、徐々に減衰する振幅を繰り返しながら目的電圧へと収束する。従って、このオーバーシュートやアンダーシュート、リンギングなどを抑えることが重要である。
このような駆動回路のオン/オフ制御について、特許文献1に記載されたものが知られている。
特許文献1に記載の電力変換装置の制御回路および制御方法は、オーバーシュートまたはアンダーシュートの期間中に経時減衰するオーバーシュートまたはアンダーシュートの抑制量を付加することで、短時間内にオーバーシュートまたはアンダーシュートを抑制して出力を基準値に近づけるというものである。
具体的には、出力がオーバーシュートしたときには、出力のフィードバック制御量に、オーバーシュートしている期間において定義される経時減衰抑制量を含むオーバーシュート抑制量を付加し、出力がアンダーシュートしたときには、出力のフィードバック制御量に、アンダーシュートしている期間において定義される経時減衰制御量を含むアンダーシュート抑制量を付加する。
特許第5401729号公報
オーバーシュートおよびアンダーシュートは、速やかな抑制により目標値に収束できることが望ましいが、特許文献1に記載の電力変換装置の制御回路および制御方法では、サンプリング周期を乗算する時間関数により経時減衰抑制量を算出し、スイッチのオン時間を算出しているため、応答に時間が掛かるおそれがある。
従って、オーバーシュートおよびアンダーシュートの抑制について、更なる改良が望まれている。
そこで本発明は、オーバーシュートおよびアンダーシュートを更に効果的に抑制することができる電力変換装置の駆動制御装置を提供することを目的とする。
本発明は、負荷への電流を制御する電力変換装置の駆動制御装置において、前記負荷への出力と目標値との偏差を第1ゲインとして算出する第1演算部と、前記負荷への出力の傾きをべき乗して第2ゲインとして算出する第2演算部と、前記第1ゲインと前記第2ゲインとを加算してゲイン調整値として出力する加算部と、前記ゲイン調整値に基づいて前記負荷への出力と目標値との偏差を是正する前記ゲインを行うフィードバック制御部とを備えたことを特徴とする。
本発明の電力変換装置の駆動制御装置によれば、第1演算部が負荷への出力と目標値との偏差を第1ゲインとして算出する。また、第2演算部が負荷への出力の傾きをべき乗して第2ゲインとして算出する。そして、加算部が第1ゲインと第2ゲインとを加算したゲイン調整値に基づいて、フィードバック制御部が、負荷への出力と目標値との偏差を是正するゲイン制御を行う。そのため、過渡応答の最初は出力の傾きによる第2ゲインにより抑制でき、その後は偏差による第1ゲインにより抑制できる。従って、オーバーシュートおよびアンダーシュートを抑えることができ、素早く収束させることができる。
前記フィードバック制御部は、前記ゲイン調整値を比例ゲインとした比例制御のみ、または、比例制御に、積分制御または微分制御のいずれか一方または両方を組合せたものとすると、フィードバック制御部を乗算と加算の簡単な処理で実現することができる。
前記第1演算部は、前記負荷への出力と目標値との偏差を算出する偏差演算部と、前記偏差演算部からの偏差の絶対値を算出する第1絶対値演算部と、第1絶対値演算部からの出力に定数を乗算したものにバイアス値を加算して前記第1ゲインを算出する第1ゲイン演算部とを備えたものとすることができる。
偏差演算部と、第1絶対値演算部と、第1ゲイン演算部とを備えた第1演算部とすることにより、出力と目標値との偏差を第1ゲインとして出力することができる。
前記第2演算部は、出力を記憶して、前回の出力を出力するバッファ部と、出力と前回の出力との差を求め、傾きを算出する傾き演算部と、前記傾き演算部からの傾きの絶対値を算出する第2絶対値演算部と、前記第2絶対値演算部からの出力をべき乗して定数を乗算したものに、バイアス値を加算して、前記第2ゲインを算出する第2ゲイン演算部とを備えたものとすることができる。
バッファ部と、傾き演算部と、第2絶対値演算部と、第2ゲイン演算部とを備えた第2演算部とすることにより、出力の傾きを第2ゲインとして出力することができる。
前記加算部からの前記ゲイン調整値が所定の閾値以上であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記閾値未満であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えることができる。
ゲイン調整値が閾値以上であれば、大きい偏差を是正することができ、ゲイン調整値が閾値未満であれば、大きなゲインで収束に悪影響を与えることが回避できる。
前記第1演算部による偏差と、前記第2演算部による傾きとの乗算による符号が、プラス符号であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記符号がマイナス符号であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えることができる。
出力が目標値から遠ざかる方向に変化している期間では、偏差と傾きの乗算がプラス符号となるため、ゲイン調整値をそのままフィードバック制御部へ出力することで、アンダーシュートの立ち下がりや、オーバーシュートの立ち上がりを、大きく抑制することができる。
また、出力が目標値に向かうように変化している期間では、マイナス符号となるため、ゲイン調整値を、ゲインを抑制するための定数とすることで、過補償によるアンダーシュートやオーバーシュートを引き起こすことが防止できる。
本発明の電力変換装置の駆動制御装置によれば、オーバーシュートおよびアンダーシュートを抑えることができ、素早く収束させることができるので、更に効果的に抑制することができる。
本発明の実施の形態に係る電力変換装置の構成を説明するための図である。 図1に示す駆動制御装置の構成を説明するための図である。 図2に示す駆動制御装置のゲイン演算部の構成を説明するための図である。 図2に示す駆動制御装置の動作を説明するためのフローチャートである。 目標電圧からプラス方向およびマイナス方向に電圧閾値が設定されたことを説明するための図である。 オーバーシュートと立ち上がりまたは立ち下がり、アンダーシュートの立ち下がりまたは立ち上がりによって、ゲイン調整値を切り替えることを説明するための図である。 第1のシミュレーションの結果を示す波形図であり、ゲインの調整を行わないときの過渡特性をシミュレーションした波形図である。 第2のシミュレーションとして、出力電圧の偏差に対して第1ゲインを調整した場合をシミュレーションした結果を示す波形図であり、(A)はKerrorと1としたときの波形図、(B)はKerrorが10であるときの波形図である。 第2のシミュレーションとして、出力電圧の偏差に対して第1ゲインを調整した場合をシミュレーションした結果を示す波形図であり、(A)はKerrorと20としたときの波形図、(B)はKerrorが30であるときの波形図である。 第3のシミュレーションとして、出力電圧の傾きに対して第2ゲインを調整した場合をシミュレーションした結果を示す波形図であり、(A)はKdevと1としたときの波形図、(B)はKdevが10であるときの波形図である。 第3のシミュレーションとして、出力電圧の傾きに対して第2ゲインを調整した場合をシミュレーションした結果を示す波形図であり、(A)はKdevと20としたときの波形図、(B)はKdevが40であるときの波形図である。 第4のシミュレーションとして、出力電圧の偏差と傾きと対して第1ゲインと第2ゲインとを組み合わせて調整した場合をシミュレーションした結果を示す波形図であり、Kerrorが10で、Kdevが20としたときの波形図である。
(実施の形態)
本発明の実施の形態に係る電力変換装置を図面に基づいて説明する。
図1に示す電力変換装置1は、DC−DCコンバータ部2と、駆動部3と、駆動制御装置4とを備えている。
DC−DCコンバータ部2は、直流電圧を変圧して供給する電圧変換装置であり、本実施の形態では、降圧型コンバータとしている。DC−DCコンバータ部2は、直流電源Bからの電源線L1とグランド線L2とが入力端子T11,T12に接続され、出力端子T21,T22に負荷Rが接続されている。
DC−DCコンバータ部2は、スイッチング素子Trと、リアクトルLと、フライホイールダイオードDと、キャパシタCとを備えている。
スイッチング素子Trは、負荷Rへの電流を通過させたり遮断させたりするトランジスタである。本実施の形態では、スイッチング素子Trはn型FETとしている。
スイッチング素子Trは、ドレインが電源線L1に接続されていると共に、駆動部3に接続されている。
ダイオードDは、電源線L1とグランド線L2との間に接続されている。
リアクトルLは、電源線L1に直列に挿入されている。リアクトルLの一端は、スイッチング素子Trのソースに接続されていると共に、ダイオードDのカソードに接続されている。リアクトルLの他端は、キャパシタCと負荷Rに接続されている。
キャパシタCは、電源線L1とグランド線L2との間に接続されている。
駆動部3は、駆動制御装置4からのPWM制御のための信号SPWMに基づいて、スイッチング素子Trにオン/オフを指示する信号を駆動するものである。
図2に示すように、駆動制御装置4は、前置増幅部41と、ADコンバータ部42と、ゲイン演算部43と、PID制御部44と、PWM信号生成部45とを備えている。
前置増幅部41は、DC−DCコンバータ部2の出力電圧eo(負荷電圧)を増幅すると共に、ローパスフィルタにより標本化定理を満たすように高周波成分を遮断する。
ADコンバータ部42は、アナログ信号(アナログ値)をデジタル信号(デジタル値)に変換する。本実施の形態では、ADコンバータ部42は、例えば、12ビットのデジタル値に変換している。
ゲイン演算部43は、目標電圧Nrと出力電圧eoとの偏差の絶対値と、出力電圧eoの変化分の絶対値とを加算して、ゲイン調整値として出力する。
PID制御部44は、ゲイン調整値に基づいて負荷Rへの出力(出力電圧eo)と目標値(目標電圧Nr)との偏差を是正するゲイン制御を行うフィードバック制御部として機能するものである。
PWM信号生成部45は、PID制御部44からのスイッチング信号NTonに基づいてゲイン制御をPWM制御により行うための信号SPWMを駆動部3へ出力する。
ここで、ゲイン演算部43について、図3に基づいて詳細に説明する。
図3に示すゲイン演算部43は、負荷Rへの出力(出力電圧eo)と目標値(目標電圧Nr)との偏差の絶対値を演算する第1演算部431と、負荷Rへの出力(出力電圧eo)の傾きの絶対値を演算する第2演算部432と、加算部433と、ゲイン抑制部434とを備えている。
第1演算部431は、偏差演算部43aと、第1絶対値演算部43bと、第1ゲイン演算部43cとを備えている。
偏差演算部43aは、ADコンバータ部42からの出力電圧eO[n](デジタル値)を入力して目標電圧Nrとの偏差を求め、偏差Nerrorを出力する。
第1絶対値演算部43bは、偏差演算部43aからの偏差Nerrorの絶対値|Nerror|を算出する。
第1ゲイン演算部43cは、第1絶対値演算部43bからの出力|Nerror|に定数Kerrorを乗算したものに、バイアス値KC1を加算して、第1ゲインKP1を算出する。
第2演算部432は、バッファ部43dと、傾き演算部43eと、第2絶対値演算部43fと、第2ゲイン演算部43gとを備えている。
バッファ部43dは、出力電圧eO[n]を記憶して、前回の出力電圧eO[n−1]を出力する。
傾き演算部43eは、出力電圧eo[n]と前回の出力電圧eo[n−1]との差を求め、傾きNdevを出力する。
第2絶対値演算部43fは、傾き演算部43eからの傾きNdevの絶対値|Ndev|を算出する。
第2ゲイン演算部43gは、第2絶対値演算部43fからの出力|Ndev|を、べき乗数Mによるべき乗して定数Kdevを乗算したものに、バイアス値KC2を加算して、第2ゲインKP2を算出する。本実施の形態では、Ndevの絶対値(|Ndev|)を自乗している。
加算部433は、第1ゲイン演算部43cからの第1ゲインKP1と、第2ゲイン演算部43gからの第2ゲインKP2と、バイアス値KCとを加算して、ゲイン調整値KP0を算出する。
ゲイン抑制部434は、偏差の絶対値|Nerror|と閾値電圧値の絶対値|Vth|とを比較し、その結果に基づいてゲイン調整値KPを設定して、PID制御部44に出力する。
ここで、電圧閾値Vthは、例えば、目標電圧Nrの1%とすることができるが、負荷Rが要求する電圧精度に応じて適宜決定することができる。
電圧閾値Vthは、|Nerror|が増加して第1値とした|Vth|以上となると、第1値とした|Vth|から小さい第2値とすることができる。また、|Nerror|が減少して第3値とした|Vth|未満となると、第3値とした|Vth|から大きい第4値とすることができる。この第1値から第4値は、第1値と第4値は同じ値とすることができ、第2値と第3値を同じ値とすることができる。
このように|Vth|の値を|Nerror|の増加または減少に応じて変えることで、ゲイン抑制部434にヒステリシス特性を持たせることができ、|Nerror|が|Vth|付近で揺らぐように変化したときに、ゲイン調整値KPが振動することを抑止することができる。
以上のように構成された本発明の実施の形態に係る電力変換装置1の動作を、図4に示すフローチャートの流れに従って説明する。
まず、図2に示す前置増幅部41が負荷Rへの出力電圧eOを検出すると増幅して、ADコンバータ部42へ出力する(ステップS10)。
図2および図3に示すADコンバータ部42は、前置増幅部41により増幅された出力電圧eOをデジタル値であるeO[n]へ変換して、ゲイン演算部43と、PID制御部44へ出力する。
まず、図3に示す偏差演算部43aが、目標電圧Nrから出力電圧eO[n]を引き偏差Nerrorを算出する。また、傾き演算部43eでは、バッファ部43dから前回の出力電圧eO[n−1]を読み出し、出力電圧eO[n]からの差から、変化分となる傾きNdevを算出する。(ステップS20)。
次に、第1絶対値演算部43bが、偏差Nerrorの絶対値|Nerror|を算出する。
また、第2絶対値演算部43fが、Ndevの絶対値|Ndev|を算出する(ステップS30)。
次に、ゲイン抑制部434が、偏差の絶対値である|Nerror|が所定の電圧閾値の絶対値|Vth|以上であるか否かを判断する(ステップS40)。
|Nerror|が所定の電圧閾値の絶対値|Vth|未満であるときには、ゲイン抑制部434は、ゲインを抑制するための定数Kpminをゲイン調整値KPとする(ステップS50)。定数Kpminは、例えば1とすることができる。
図2および図3に示すように、PID制御部44は、比例ゲインであるゲイン調整値KPに基づいてPID制御(P制御)をKP(Nr−eO[n])に従って行い、偏差を是正するためのスイッチング信号NTonを出力する(ステップS60)。
一方、ステップS40にて、偏差の絶対値である|Nerror|が所定の電圧閾値の絶対値|Vth|以上であると判定された場合には、ゲイン抑制部434は、Ndev×Nerrorが0未満であるか否かを判定する(ステップS70)。
dev×Nerrorが0以上である場合には、ゲイン抑制部434は、ステップS50へ移行して、ゲイン調整値KP0より小さい値となる定数であり、ゲインを抑制するための定数Kpminをゲイン調整値KPとする。
ステップS70にて、Ndev×Nerrorが0未満であると判定された場合には、第1ゲイン演算部43cが第1ゲインKP1を算出し、第2ゲイン演算部43gが、第2ゲインKP2を算出する(ステップS80)。
具体的には、第1ゲイン演算部43cは、偏差Nerrorの絶対値|Nerror|に定数Kerrorを乗算し、バイアス値KC1を加算することで、第1ゲインKP1を算出する。
また、第2ゲイン演算部43gは、傾きNdevの絶対値|Ndev|をべき乗して定数Kdevを乗算し、バイアス値KC2を加算することで、第2ゲインKP2を算出する。
第1ゲインKP1が算出され、第2ゲインKP2が算出されると、加算部433が、第1ゲインKP1と、第2ゲインKP2と、バイアス値KCとを加算して、ゲイン調整値KP0を出力する(ステップS90)。
そして、ゲイン抑制部434は、PID制御部44へのゲイン調整値KPとしてゲイン調整値KP0を出力して、ステップS60へ移行する(ステップS100)。
そして、PWM信号生成部45は、スイッチング信号NTonに基づいてPWM制御のための信号SPWMを駆動部3へ出力する。駆動部3は、信号SPWMを増幅して、スイッチング素子Trをオンまたはオフすることで、負荷Rへの電流を通過させたり、遮断させたりする。
ここで、ゲイン抑制部434によるゲインの抑制について、図面に基づいて詳細に説明する。
まず、出力電圧eOが過渡状態であるか否かによって、ゲイン調整値Kpを切り替えている点について説明する。
図5に示すように、出力電圧eOが過渡状態であるか否かを判断するために目標電圧Eo *からプラス方向およびマイナス方向にVthの幅を持たせて電圧閾値が設定される。
図4に示すように、ステップS40にて、偏差の絶対値である|Nerror|が所定の電圧閾値の絶対値|Vth|以上であるか否かを判定している。
そして、|Nerror|が|Vth|未満であれば、ゲイン抑制部434は、ステップS50にて、定数Kpminをゲイン調整値KPとしている。
また、|Nerror|が|Vth|以上であれば、NdevとNerrorとの符号にもよるが、ゲイン抑制部434は、ステップS100にてKP0をゲイン調整値KPとしている。
従って、出力電圧eOが電圧閾値Vthを超えると過渡状態と見なし、系が不安定条件になっても構わないので、大きなゲイン(KP0→KP)の調整を行うことで、大きく是正することができる。
出力電圧eOが過渡状態でない定常状態では、小さいゲイン(Kpmin→KP)の調整を行うことで、大きなゲインによる調整で、収束に悪影響を与えることを抑えることができ、出力平滑キャパシタを小さい容量とすることができるので、小型化を図ることができる。
また、出力平滑キャパシタが小さいと過渡時の振動の周波数も高くなり、時定数は逆に小さくなるため、速く収束させることができる。
次に、オーバーシュートと立ち上がりまたは立ち下がり、アンダーシュートの立ち下がりまたは立ち上がりによって、ゲイン調整値Kpを切り替えている点について説明する。
図6に示すように、出力電圧eOが、アンダーシュートにより、目標電圧Eo *から、マイナス方向に遠ざかるように変化しているT1期間では、偏差Nerrorはマイナス符号となり、傾きNdevもマイナス符号となる。
T1期間から目標電圧Eo *に向かうように変化するT2期間では、偏差Nerrorはマイナス符号となり、傾きNdevはプラス符号となる。
T2期間から目標電圧Eo *を超えて、プラス方向に遠ざかるように変化しているT3期間では、偏差Nerrorはプラス符号となり、傾きNdevはマイナス符号となる。
T3期間から目標電圧Eo *に向かうように変化するT4期間では、偏差Nerrorはプラス符号となり、傾きNdevはマイナス符号となる。
従って、出力電圧eOが目標電圧Eo *から遠ざかる方向に変化している期間(T1期間,T3期間)では、偏差Nerrorと傾きNdevの乗算は、プラス符号となる。
従って、ステップS100にて、ゲイン調整値KP0をゲイン調整値KPとすることで、アンダーシュートの立ち下がりや、オーバーシュートの立ち上がりを、大きく抑制することができる。
反対に、目標電圧Eo *に向かうように変化している期間(T2期間,T4期間)では、偏差Nerrorと傾きNdevの乗算は、マイナス符号となる。
従って、ステップS60にて、ゲイン調整値KPを定数Kpminとすることで、KP0より十分に小さい値とすることができるので、過補償によるアンダーシュートやオーバーシュートを引き起こすことが防止できる。
(シミュレーションの実施)
図1から図3に示す電力変換装置について、シミュレーションによって、オーバーシュートおよびアンダーシュートなどの過渡特性を確認する。
なお、DC−DCコンバータ部2のリアクトルLを189μH、キャパシタCを1000μF、負荷Rのステップ変化を25Ωから5Ωとした。
また、PID制御のゲインとして、I制御によるゲインKI=0.01、D制御によるゲインKD=1とする。更に、KC1=KC2=1、M=2に設定して、シミュレーションを行う。なお、これらのパラメータは、実際の回路では負荷に応じて適時決定することができる。例えば、KP1またはKP2が0にならなければ、KC1,C2は0でもよい。
(第1のシミュレーション)
まず、第1のシミュレーションとして、ゲインの調整を行わないときの過渡特性をシミュレーションした。
PID制御のゲインは、ゲインの調整を行わないため、KP=1である。結果を図7に示す。
図7に示す波形では、eOのアンダーシュートおよび収束時間はそれぞれ約5%および約4.5msであり、iLのオーバーシュートは60%であった。
(第2のシミュレーション)
次に、第2のシミュレーションとして、第1ゲイン演算部43cが演算するKP1=Kerror|Nerror|+KC1に従って、ゲインの調整を行った場合の過渡特性をシミュレーションした。シミュレーション結果を図8および図9に示す。
図8および図9に示す波形では、全体的に振動的な応答へと変化しており、偏差の絶対値の係数Kerrorが1(図8(A)参照)または10(図8(B)参照)の場合では、eOのアンダーシュートが抑制され、収束が速くなっている。しかし、その分iLのオーバーシュートが大きくなっている。
また、KPの変化を見るとeOの偏差に応じてゲインが調整されていることがわかる。これに応じてNTonの変化も、ゲイン調整しない場合と比較して、急激な立ち上がりとなっている。Kerrorが20(図9(A)参照)または30(図9(B)参照)のときは、Kerrorが大きすぎるので、系の安定性が徐々に損なわれ、収束が遅れたり、そもそも収束しなかったりしている。
この第2のシミュレーションではeOの波形で比較した場合、Kerrorが10のときが最も良好な過渡特性が得られ、eOのアンダーシュートおよび収束時間はそれぞれ約1%および約1msであった。
(第3のシミュレーション)
次に、第3のシミュレーションとして、第2ゲイン演算部43gが演算するKP2=Kdev|Ndev2+KC2に従ってゲインの調整を行った場合の過渡特性をシミュレーションした。シミュレーション結果を図10および図11に示す。
図10および図11に示すように、全体的に波形の振動が抑えられるような傾向にあり、eOの収束は逆に緩やかになった。しかし、Kdevを十分に大きくすると高速な応答を得られたが、eOがほぼ収束している状態での僅かなeOの傾きに対して大きくゲインが変わってしまうため、振動が残っているのがわかる。
また、過渡状態に入った直後はeOの傾きが急なので、かなり大きなKPとなり、それに伴ってNTonも急激に変化している。これによってeOのアンダーシュートは抑制されているが、その分iLのオーバーシュートが大きくなっており、急峻なピーク電流が現れている。それ以降、eOの収束まで傾きは緩やかになるため、過渡状態の初期ほどのNTonの変化はなく、応答の改善はそれほど期待できない。過渡状態における初期の改善の観点で見ると、Kdevが20(図11(A)参照)である場合に、eOのアンダーシュートを抑制しつつ、iLのオーバーシュートを避けることができている。
(第4のシミュレーション)
最後に、第4のシミュレーションとして、第2シミュレーションでのeOの偏差によるKP1の調整(図8および図9参照)と、第3シミュレーションでのeOの傾きによるKP2の調整(図10および図11参照)とを組み合わせて、シミュレーションした。
偏差と傾きとの組み合わせによるため、ゲイン調整の式は、KP0=KP1+KP2+KC、P1=Kerror|Nerror|、KP2=Kdev|NdevM+KCで表される。
このように、KP1およびKP2を足し合わせて最終的なKP0の値(KPの値)を決定しており、これまでと同様にeOが目標値に収束したときに、KPが1となるように定数KCを1に設定している。
シミュレーション結果を、図12に示す。図12では、Kerror=10およびKdev=20としたときの過渡特性を示している。
まず、第2のシミュレーションである、eOの偏差に対してKPを調整した場合では、図8および図9に示されるように、アンダーシュートまたはオーバーシュートが発生した後のリンギングに対して大きな影響を与えていることがわかる。
また、第3のシミュレーションである、eOの傾きに対してKPを調整した場合では、図10および図11に示されるように、アンダーシュートまたはオーバーシュートに対して大きな影響を与えていることがわかる。
従って、eOの偏差および傾きに対してKPを調整した場合では、図12に示す過渡特性の波形からも判るように、過渡応答の最初はeOの傾きによる調整が支配的であり、その後はeOの偏差による調整が支配的になっている。
このとき、傾きによる調整は、図3に示す第2ゲイン演算部43gが、|Ndev|をべき乗しているため、傾きによる第2ゲインは傾きが大きければ大きいほど指数的に抑制の度合いを高めることができる。
その結果、eOのアンダーシュートは抑えられ、振動的な応答にはなっているものの素早く収束させることができている。eoのアンダーシュートおよび収束時間はそれぞれ約1%および約1msで、iLのオーバーシュートは80%であった。
第4のシミュレーションでは、このように良好な結果を得られており、ゲイン調整として、偏差と傾きとを組み合わせ、電圧関数とすることにより、過渡特性の改善に非常に有効であると言える。
本実施の形態では、電力変換装置1としてDC−DCコンバータを例に説明したが、AC−DCコンバータやDC−ACインバータでもよい。
電力変換装置1は、PWM信号生成部45からの信号SPWMによりPWM制御を行っているが、シリーズ方式により制御するようにしてもよい。
フィードバック制御部としてPID制御を行うPID制御部44としているが、P制御(比例制御)のみとしたり、P制御にI制御(積分制御)またはD制御(微分制御)のいずれかを組み合わせたものとしたりしてもよい。
また、PID制御部44は、フィードバック制御部はデジタルフィルタを採用してもよい。
更に、本実施の形態では、DC−DCコンバータ部2からの出力電圧に基づいてゲイン調整値を算出していたが、出力電流、電力、インピーダンスに基づいて偏差や傾きを求めるようにしてもよい。この場合、目標値は目標電流、目標電力、目標インピーダンスとなる。
本発明の電力変換装置の駆動制御装置は、直流や交流、小電流から大電流まで、様々な負荷に電源を供給する装置に好適である。
1 電力変換装置
2 DC−DCコンバータ部
3 駆動部
4 駆動制御装置
41 前置増幅部
42 ADコンバータ部
43 ゲイン演算部
431 第1演算部
432 第2演算部
433 加算部
434 ゲイン抑制部
43a 偏差演算部
43b 第1絶対値演算部
43c 第1ゲイン演算部
43d バッファ部
43e 傾き演算部
43f 第2絶対値演算部
43g 第2ゲイン演算部
44 PID制御部
45 PWM信号生成部
B 直流電源
Tr スイッチング素子
L リアクトル
D ダイオード
C キャパシタ
R 負荷
L1 電源線
L2 グランド線
T11,T12 入力端子
T21,T22 出力端子

Claims (6)

  1. 負荷への電流をゲイン制御する電力変換装置の駆動制御装置において、
    前記負荷への出力と目標値との偏差を第1ゲインとして算出する第1演算部と、
    前記負荷への出力の傾きをべき乗して第2ゲインとして算出する第2演算部と、
    前記第1ゲインと前記第2ゲインとを加算してゲイン調整値として出力する加算部と、
    前記ゲイン調整値に基づいて前記負荷への出力と目標値との偏差を是正する前記ゲイン制御を行うフィードバック制御部とを備えた電力変換装置の駆動制御装置。
  2. 前記フィードバック制御部は、前記ゲイン調整値を比例ゲインとした比例制御のみ、または、比例制御に、積分制御または微分制御のいずれか一方または両方を組合せたものである請求項1記載の電力変換装置の駆動制御装置。
  3. 前記第1演算部は、前記負荷への出力と目標値との偏差を算出する偏差演算部と、前記偏差演算部からの偏差の絶対値を算出する第1絶対値演算部と、第1絶対値演算部からの出力に定数を乗算したものにバイアス値を加算して前記第1ゲインを算出する第1ゲイン演算部とを備えた請求項1または2記載の電力変換装置の駆動制御装置。
  4. 前記第2演算部は、出力を記憶して、前回の出力を出力するバッファ部と、出力と前回の出力との差を求め、傾きを算出する傾き演算部と、前記傾き演算部からの傾きの絶対値を算出する第2絶対値演算部と、前記第2絶対値演算部からの出力をべき乗して定数を乗算したものに、バイアス値を加算して、前記第2ゲインを算出する第2ゲイン演算部とを備えた請求項1から3のいずれかの項に記載の電力変換装置の駆動制御装置。
  5. 前記加算部からの前記ゲイン調整値が所定の閾値以上であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記閾値未満であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えた請求項1から4のいずれかの項に記載の電力変換装置の駆動制御装置。
  6. 前記第1演算部による偏差と、前記第2演算部による傾きとの乗算による符号が、プラス符号であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記符号がマイナス符号であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えた請求項1から5のいずれかの項に記載の電力変換装置の駆動制御装置。
JP2019082021A 2019-04-23 2019-04-23 電力変換装置の駆動制御装置 Active JP7250236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019082021A JP7250236B2 (ja) 2019-04-23 2019-04-23 電力変換装置の駆動制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019082021A JP7250236B2 (ja) 2019-04-23 2019-04-23 電力変換装置の駆動制御装置

Publications (2)

Publication Number Publication Date
JP2020182263A true JP2020182263A (ja) 2020-11-05
JP7250236B2 JP7250236B2 (ja) 2023-04-03

Family

ID=73024795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019082021A Active JP7250236B2 (ja) 2019-04-23 2019-04-23 電力変換装置の駆動制御装置

Country Status (1)

Country Link
JP (1) JP7250236B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008054471A (ja) * 2006-08-28 2008-03-06 Toshiba Corp 昇圧回路および電圧供給回路
JP4357592B1 (ja) * 2008-09-19 2009-11-04 三菱電機株式会社 Dcdc変換装置
JP2011091974A (ja) * 2009-10-26 2011-05-06 Cosel Co Ltd スイッチング電源装置
JP2011102093A (ja) * 2009-11-11 2011-05-26 Honda Motor Co Ltd 昇圧装置
JP2013013301A (ja) * 2011-06-03 2013-01-17 Denso Corp 車両用コンバータ制御装置
WO2015159902A2 (ja) * 2014-04-14 2015-10-22 国立大学法人長崎大学 電力変換回路の制御装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008054471A (ja) * 2006-08-28 2008-03-06 Toshiba Corp 昇圧回路および電圧供給回路
JP4357592B1 (ja) * 2008-09-19 2009-11-04 三菱電機株式会社 Dcdc変換装置
JP2011091974A (ja) * 2009-10-26 2011-05-06 Cosel Co Ltd スイッチング電源装置
JP2011102093A (ja) * 2009-11-11 2011-05-26 Honda Motor Co Ltd 昇圧装置
JP2013013301A (ja) * 2011-06-03 2013-01-17 Denso Corp 車両用コンバータ制御装置
WO2015159902A2 (ja) * 2014-04-14 2015-10-22 国立大学法人長崎大学 電力変換回路の制御装置

Also Published As

Publication number Publication date
JP7250236B2 (ja) 2023-04-03

Similar Documents

Publication Publication Date Title
EP2775599B1 (en) Boost converter
JP4341753B2 (ja) ロバストディジタル制御器およびその設計装置
EP2286949A1 (en) Electronic system for optimizing energy transfer for welding equipments
US20210252623A1 (en) Method and Apparatus For Providing Welding Type Power
CN108809072B (zh) 适用于功率因数校正电路的相位补偿方法
He et al. Design and analysis of adaptive sliding-mode-like controller for DC–DC converters
US10727743B2 (en) Systems and methods for enhancing dynamic response of power conversion systems
US9614438B2 (en) Adjusting feedback voltage ripple amplitude to control power supply switching frequency
CN111466082B (zh) 具有占空比控制的d类放大器
JP2020182263A (ja) 電力変換装置の駆動制御装置
EP3396831B1 (en) Phase compensation for power factor correction circuit to reduce zero-crossing distortion
CN107666244B (zh) 一种谐振变换器的控制方法及装置
JP6354503B2 (ja) 電力変換システム
JP4162416B2 (ja) 高力率電源の制御回路及びこの制御回路を備えた電源
CN114257116B (zh) 一种脉冲宽度调制信号控制方法、装置、设备及可读介质
JP6048323B2 (ja) Dcdcコンバータ及びこのdcdcコンバータを備えた電源装置
JP7355374B2 (ja) 電力変換装置の設計支援装置及び出力安定装置、電力変換装置の設計支援プログラム及び出力安定プログラム
El Aroudi et al. Mitigating the problem of inrush current in a digital sliding mode controlled boost converter taking into account load and inductor nonlinearities and propagation delay in the feedback loop
JP2019187221A (ja) 電力変換装置
CN110389612B (zh) 正负压驱动电路与其控制电路与控制方法
JP2006050723A (ja) ロバストディジタル制御器の設計装置
KR101652196B1 (ko) 피드백 선형화 제어 장치
US20240136928A1 (en) Control circuit for a buck-boost power converter
JPH11214775A (ja) 電源装置
CN112467993B (zh) 直流电源纹波控制方法、装置、系统、计算机设备、介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220421

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230222

R150 Certificate of patent or registration of utility model

Ref document number: 7250236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150