JP6354503B2 - 電力変換システム - Google Patents

Description

複数の電力変換装置を備える電力変換システムに関する。

例えば、大電流を要求する電気負荷に対して電力を供給するために、共通の電圧源に複数の電力変換装置を直列接続させ、その複数の電力変換装置から電気負荷に対して電力を供給するような電力変換システムが用いられている。

このような電力変換システムにおいて、電力変換装置を構成する素子の特性の差異などにより、各電力変換装置の入力電圧に差異が生じる結果、各電力変換装置における動作負荷のアンバランスが生じることが懸念される。そこで、このような電力変換装置における動作負荷のアンバランスを解消する電力変換システムが知られている（例えば、特許文献１）。

特開２００４―２６０９９３号公報

上記特許文献に記載の技術は、複数の電力変換装置の入力電圧の偏差に基づいて、電力変換装置の出力電圧の目標値を補正する構成である。つまり、電力変換装置の入力電圧を出力電圧にフィードバックする構成である。入力電圧と出力電圧とは互いに影響し合うため、入力電圧の変化を出力電圧にフィードバックする構成では、出力電圧の応答性を向上させると、入力電圧の応答性の向上が困難になるという問題が生じる。

本発明は、上記の課題を解決するために為されたものであり、複数の電力変換装置を備える電力変換システムにおいて、各電力変換装置における入力電圧のアンバランスを応答性よく解消可能な電力変換システムを提供することを目的とする。

本発明は、複数の電力変換装置（１０ａ，１０ｂ）の入力側が共通の電圧源（５０）に対して直列接続されているとともに、前記複数の電力変換装置の出力側が共通の電気負荷（６０）に対して並列接続されている電力変換システムにおいて、前記電力変換装置はそれぞれ、前記電力変換装置に対する入力電圧を平滑化する平滑コンデンサ（１１）と、前記電力変換装置の出力電圧を検出する出力電圧検出手段（Ｓ１）と、を備え、前記電力変換装置の出力電圧の検出値と所定の目標電圧との偏差に基づいて、前記電力変換装置の出力電力を設定する出力電力設定手段（２０ａ，２０ｂ，２０ｃ，２０ｄ）と、前記電圧源の出力電圧である電源電圧を検出する第１電圧検出手段（ＳＡ）と、前記電源電圧に基づいて前記電力変換装置の入力電圧の基準値を設定する基準値設定手段（２０ａ，２０ｂ，２０ｃ，２０ｄ）と、前記電力変換装置の入力電圧を検出する第２電圧検出手段（ＳＢ）と、前記電力変換装置の入力電圧が前記基準値を下回ったことを条件として、前記出力電力設定手段によって設定された出力電力を直接抑制する処理を行う抑制手段（２０ａ，２０ｂ，２０ｃ，２０ｄ）と、を備えることを特徴とする。

電源電圧に基づいて基準値を設定する。そして、電力変換装置の入力電圧が基準値を下回ったことを条件として、電力変換装置の出力電力を抑制する構成とした。出力電力が抑制されることで、その電力変換装置の平滑コンデンサに充電が行われ、その電力変換装置の入力電圧の減少が抑制される。

ここで、本発明の構成では、電力変換装置の出力電圧の検出値と目標電圧との偏差に基づいて設定される出力電力をフィードフォワード的に直接抑制する。このため、複数の電力変換装置の入力電圧における偏差に基づいて、目標電圧を補正する特許文献１の構成に比べ、入力電圧の変化が出力電力に対して応答性よく反映される。これにより、平滑コンデンサの容量を大きくすることなく、各電力変換装置における入力電圧のアンバランスを応答性よく解消可能することができる。

また、各電力変換装置の入力電圧を検出し、互いの偏差を算出して用いる特許文献１の構成と比較して、本発明では、各電力変換装置の入力電圧同士の偏差の算出が不要になる。このため、電力変換装置間での入力電圧の検出値に関する通信が不要となり、入力電圧の応答性が向上するとともに、構成を簡略化できる。

第１実施形態の電力変換システムを表す電気的構成図。 第１実施形態の制御部を表す機能ブロック図。 第１実施形態の目標電流算出処理を表すフローチャート。 第１実施形態の入力電圧バランス処理による入力電圧及び目標電流の変化を表すタイミングチャート。 第２実施形態の電力変換システムを表す電気的構成図。 第２実施形態の制御部を表す機能ブロック図。 第３実施形態の係数算出マップを表す図。 第４実施形態の係数算出マップを表す図。 第５実施形態の係数算出マップを表す図。

（第１実施形態）
図１に本実施形態の電力変換システムを示す。本電力変換システムは、第１電力変換装置１０ａ及び第２電力変換装置１０ｂが共通の電気負荷６０に対して並列接続されて構成されている。電力変換装置１０ａ，１０ｂは共通の直流電源である二次電池５０に直列接続されており、その二次電池５０から直流電力を供給される。なお、電圧源としての二次電池５０は、二次電池に代えて、例えば、交流電源から供給される電力を変換し直流電圧を出力するＡＣＤＣコンバータであってもよい。

電気負荷６０は電力変換装置１０ａ，１０ｂによって所定の電圧に昇圧又は降圧された直流電力が供給されて駆動する駆動負荷である。なお、電気負荷６０は、駆動負荷に代えて充電対象としての二次電池であってもよい。

なお、本実施形態の電力変換システムは、説明の便宜のために、２つの電力変換装置１０ａ，１０ｂが二次電池５０に対して直列接続されて構成されているが、３以上の電力変換装置が直列接続されて構成されるものであってもよい。

電力変換装置１０ａ，１０ｂは、共にフルブリッジ型のＤＣ／ＤＣコンバータである。第１電力変換装置１０ａは制御部２０ａによって、第２電力変換装置１０ｂは制御部２０ｂによってそれぞれ制御される。以下、第１電力変換装置１０ａの説明を行う。なお、電力変換装置１０ａ，１０ｂは構成が同一であるため、第２電力変換装置１０ｂの説明は省略する。

電力変換装置１０ａの交流変換回路１２は、入力側平滑コンデンサ１１を介して二次電池５０に接続されている。交流変換回路１２は、フルブリッジ型であり、４つの半導体スイッチＱ１〜Ｑ４から構成されている。半導体スイッチＱ１〜Ｑ４はＭＯＳ−ＦＥＴによって構成されている。交流変換回路１２は、二次電池５０から供給される直流電力を所定の周波数の交流に変換する。なお、入力側平滑コンデンサ１１は、主として交流変換回路１２のスイッチ動作に伴うノイズが二次電池５０側へと流れ込むことを抑制する。

交流変換回路１２は、トランス１３の１次側コイルに接続されている。トランス１３は、１次側コイルに交流変換回路１２から入力される電力を昇圧又は降圧し、二次側コイルから出力する。トランス１３の二次側コイルの出力は全波整流回路１４に入力される。

全波整流回路１４は、センタタップ型であり、２つのダイオードＤ１，Ｄ２から構成されている。全波整流回路１４は、トランス１３の二次側コイルから入力される交流電力を直流電力に変換してリアクトル１５に出力する。リアクトル１５は供給される直流電力を蓄積し、出力電圧を平滑化する出力側平滑コンデンサ１６を介して電気負荷６０に直流電力を出力する。

出力側平滑コンデンサ１６の端子間に出力電圧センサＳ１（出力電圧検出手段）が設けられている。入力側平滑コンデンサ１１と交流変換回路１２とを接続する経路上に電流センサＳ２（電流検出手段）が設けられている。制御部２０ａ，２０ｂは、出力電圧センサＳ１の検出値を電力変換装置１０ａ，１０ｂから電気負荷６０への出力電圧Ｖｏとして、電流センサＳ２の検出値を交流変換回路１２の半導体スイッチＱ１〜Ｑ４に流れる電流であるスイッチ電流Ｉｍｏｓとしてそれぞれ取得する。制御部２０ａ，２０ｂはこれら取得した検出値Ｖｏ，Ｉｍｏｓに基づいて、電力変換装置１０ａに対してピーク電流モード制御を行う。ピーク電流モード制御では、電力変換装置１０ａ，１０ｂの出力電圧を制御するための電圧制御電流であるスイッチ電流Ｉｍｏｓのピーク値が目標電流Ｉｍｏｓ＊となるように制御を行う。以下、本実施形態における制御部２０ａ，２０ｂによる制御について説明する。

図２に制御部２０ａ，２０ｂの機能ブロック図を示す。制御部２０ａ，２０ｂの構成は同一であるため、制御部２０ａについての説明を行う。制御部２０ａは、出力電圧の検出値Ｖｏ（Ｖｏ＿ａ）と目標電圧Ｖｏ＊に基づいて目標電流Ｉｍｏｓ＊を算出する目標電流算出手段２１、及び、スイッチ電流Ｉｍｏｓのピーク値が目標電流Ｉｍｏｓ＊となるようにピーク電流モード制御を行うピーク電流制御手段２２を備えている。

また、目標電流算出手段２１は、電圧制御手段２３と、過電流垂下制御手段２４とを備えている。電圧制御手段２３は、出力電圧を目標電圧Ｖｏ＊と等しい電圧値で一定となるように一定電圧制御を行う。目標電圧Ｖｏ＊は、電気負荷６０の動作に適した電圧に設定されている。

電圧制御手段２３は、目標電圧Ｖｏ＊及び出力電圧Ｖｏの検出値が入力され、目標電圧Ｖｏ＊と出力電圧Ｖｏの検出値との偏差に基づいて、目標電流Ｉｒｅｆを算出する。また、過電流垂下制御手段２４は、スイッチ電流Ｉｍｏｓが過電流になることを抑制するために、目標電流の上限値である電流上限値Ｉｍｏｓ＿ｍａｘを設定する。

目標電流算出手段２１の最小値選択手段２５は、電圧制御手段２３により算出された目標電流Ｉｒｅｆと、過電流垂下制御手段２４により算出された電流上限値Ｉｍｏｓ＿ｍａｘとのうちから、小さい値を選択する。そして、最小値選択手段２５によって選択された値が、電流制限手段２６を介して目標電流Ｉｍｏｓ＊としてピーク電流制御手段２２に対して出力される。

ピーク電流制御手段２２のＤＡ変換器２７は、入力される目標電流Ｉｍｏｓ＊を、デジタル値からアナログ値に変換する。そして、そのアナログ値に変換された目標電流Ｉｍｏｓ＊が、コンパレータ２８の−端子に対して入力される。また、ピーク電流制御手段２２の加算手段２９には、スイッチ電流Ｉｍｏｓとスロープ補償信号とが入力される。そして、スイッチ電流Ｉｍｏｓとスロープ補償信号との和（補償後スイッチ電流）が加算手段２９からコンパレータ２８の＋端子に入力される。なお、スロープ補償信号は、リアクトル１５に流れる電流の変動に伴う発振を抑制するものである。

コンパレータ２８は、目標電流Ｉｍｏｓ＊と補償後スイッチ電流との比較を行い、補償後スイッチ電流が目標電流Ｉｍｏｓ＊より小さい期間において、ハイ状態の信号をＲＳフリップフロップ３０のＳ端子に入力する。また、ＲＳフリップフロップ３０のＲ端子には、クロック信号が入力される。ＲＳフリップフロップ３０の出力は、デューティ制限手段３１によってデューティの上限値を設定された上で、半導体スイッチＱ１〜Ｑ４を駆動するゲート回路に出力される。

半導体スイッチＱ１，Ｑ４又は半導体スイッチＱ２，Ｑ３がオン状態（閉状態）とされている間、リアクトル１５に流れるリアクトル電流の増加とともに、スイッチ電流Ｉｍｏｓは増加する。そして、スイッチ電流Ｉｍｏｓと目標電流Ｉｍｏｓ＊とが等しくなるとコンパレータ２８の出力がハイ状態からロー状態となり、半導体スイッチＱ１，Ｑ４又は半導体スイッチＱ２，Ｑ３がオフ状態（開状態）にされる。半導体スイッチＱ１，Ｑ４又は半導体スイッチＱ２，Ｑ３がオフ状態とされている期間、リアクトル電流が減少していく。そして、ＲＳフリップフロップ３０に対してクロックが入力されるタイミングで半導体スイッチＱ１，Ｑ４又は半導体スイッチＱ２，Ｑ３は再びオン状態にされ、再びリアクトル電流及びスイッチ電流Ｉｍｏｓが増加していく。

ここで、電力変換装置１０ａ，１０ｂにおける各入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂのバランスが崩れることで、電力変換装置１０ａ，１０ｂの内部の電流・電圧に差が生じることが考えられる。電力変換装置１０ａ，１０ｂの内部の電流・電圧に差が生じることで、半導体スイッチＱ１〜Ｑ４などの素子に対して悪影響を与え、電力変換装置１０ａ，１０ｂの寿命を短くすることが懸念される。

電流モード制御では、出力電圧Ｖｏ＿ａ，Ｖｏ＿ｂの偏差に基づいて算出される目標電流Ｉｍｏｓ＊となるように、スイッチ電流Ｉｍｏｓを調整する制御を行う。ここで、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが低いほど、リアクトル１５に流れるリアクトル電流の増加速度、及び、スイッチ電流Ｉｍｏｓの増加速度が遅くなる。このため、スイッチ電流Ｉｍｏｓが目標電流Ｉｍｏｓ＊に達するまでの時間が長くなり、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが低い電力変換装置１０ａ，１０ｂほどデューティが大きくなる。そして、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが低い電力変換装置１０ａ，１０ｂのデューティが大きくなる結果、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが低い電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが減少し続けるため、電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂのアンバランスが解消できない。

そこで、本実施形態では、電源電圧Ｖｂに基づいて、電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂの基準値Ｖ１を設定する。そして、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂの検出値の一方が基準値Ｖ１を下回る場合に、その電力変換装置１０ａ，１０ｂの出力電力を抑制する構成とした。

図１に示すとおり、本実施形態では、二次電池５０の端子間に電源電圧センサＳＡ（第１電圧検出手段）が設けられている。電源電圧センサＳＡは、二次電池５０の出力電圧である電源電圧Ｖｂを検出する。また、電力変換装置１０ａ，１０ｂのそれぞれにおいて、入力側平滑コンデンサ１１の端子間に入力電圧センサＳＢ（第２電圧検出手段）が設けられている。入力電圧センサＳＢは、電力変換装置１０ａ，１０ｂのそれぞれにおいて、二次電池５０から電力変換装置１０ａ，１０ｂにそれぞれ入力される入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂを検出する。

本実施形態の電圧制御手段２３は、電源電圧Ｖｂ、及び、電力変換装置１０ａ，１０ｂのそれぞれの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂに基づいて、目標電流Ｉｒｅｆを抑制する低電圧垂下制御を実施する。

図２に示す電圧制御手段２３の構成の説明を以下に行う。

電圧制御手段２３の徐変手段３２に目標電圧Ｖｏ＊が入力される。徐変手段３２は、目標電圧Ｖｏ＊が変化した場合に、出力電圧Ｖｏが急激に変動しないように目標電圧Ｖｏ＊を徐々に変化させる。そして、偏差算出手段３３に、徐変された目標電圧Ｖｏ＊と、出力電圧Ｖｏ＿ａの検出値が入力される。偏差算出手段３３は、目標電圧Ｖｏ＊と出力電圧Ｖｏ＿ａの偏差を算出する。偏差算出手段３３により算出された偏差は、ＰＩ制御手段３４（比例積分制御手段）に入力される。出力電力設定手段としてのＰＩ制御手段３４は、目標電圧Ｖｏ＊と出力電圧Ｖｏ＿ａの偏差を減らすべく、偏差に比例する値と偏差の時間積分値に比例する値との和を、電流基本値Ｉｒｅｆ＿ｂａｓｅとして低電圧垂下制御手段３５に出力する。

低電圧垂下制御手段３５には、電流基本値Ｉｒｅｆ＿ｂａｓｅ、電源電圧Ｖｂ、及び、電力変換装置１０ａの入力電圧Ｖｉｎ＿ａが入力される。低電圧垂下制御手段３５は、電源電圧Ｖｂ及び電力変換装置１０ａの入力電圧Ｖｉｎ＿ａに基づいて、電流基本値Ｉｒｅｆ＿ｂａｓｅを補正する係数ｋを算出する。そして、その算出された係数ｋを電流基本値Ｉｒｅｆ＿ｂａｓｅに乗算することで、目標電流Ｉｒｅｆを算出する。

基準値設定手段としての低電圧垂下制御手段３５は、電源電圧Ｖｂに基づいて基準値Ｖ１を設定する。具体的には、電源電圧Ｖｂを電力変換装置１０ａ，１０ｂの個数（２個）で割った値から所定の許容値を減算した値を基準値Ｖ１として設定する。また、低電圧垂下制御手段３５は、入力電圧Ｖｉｎ＿ａの下限値Ｖ２を設定する。具体的には、下限値Ｖ２を電力変換装置１０ａ，１０ｂが動作可能な入力電圧の最低値より高い値に設定する。

抑制手段としての低電圧垂下制御手段３５は、入力電圧Ｖｉｎ＿ａが基準値Ｖ１以上の場合に、係数ｋを１に設定する。低電圧垂下制御手段３５は、入力電圧Ｖｉｎ＿ａが下限値Ｖ２以上、かつ、基準値Ｖ１より小さい場合に、入力電圧Ｖｉｎ＿ａに基づいて係数ｋを０より上、かつ、１未満の値に設定する。低電圧垂下制御手段３８は、入力電圧Ｖｉｎ＿ａが下限値Ｖ２より小さい場合に、係数ｋを０に設定する。低電圧垂下制御手段３８によって算出された目標電流Ｉｒｅｆは、最小値選択手段２５に入力される。

図３に制御部２０ａによる目標電流設定処理を表すフローチャートを示す。この処理は、制御部２０ａによって所定周期ごとに実施される。なお、制御部２０ｂにおいても同様の処理が実施される。

ステップＳ０１において、出力電圧Ｖｏ＿ａの検出値を取得する。ステップＳ０２において、出力電圧Ｖｏ＿ａと目標電圧Ｖｏ＊との偏差に基づいて、ＰＩ制御を実施し、電流基本値Ｉｒｅｆ＿ｂａｓｅを算出する。

ステップＳ０３において、電源電圧Ｖｂ及び入力電圧Ｖｉｎ＿ａの検出値をそれぞれ取得する。ステップＳ０４において、電源電圧Ｖｂに基づいて基準値Ｖ１を算出する（Ｖ１＝Ｖｂ／２−Ｖα）。ステップＳ０５において、入力電圧Ｖｉｎ＿ａが基準値Ｖ１以上か否かを判定する。

入力電圧Ｖｉｎ＿ａが基準値Ｖ１以上の場合（Ｓ０５：ＹＥＳ）、ステップＳ０６において、目標電流Ｉｒｅｆを電流基本値Ｉｒｅｆ＿ｂａｓｅに設定する。入力電圧Ｖｉｎ＿ａが基準値Ｖ１より小さい場合（Ｓ０５：ＮＯ）、ステップＳ０７において、入力電圧Ｖｉｎ＿ａが下限値Ｖ２以上か否かを判定する。入力電圧Ｖｉｎ＿ａが基準値Ｖ１より小さく、下限値Ｖ２以上の場合（Ｓ０７：ＹＥＳ）、目標電流Ｉｒｅｆを電流基本値Ｉｒｅｆ＿ｂａｓｅに係数ｋを掛けた値に設定する。ここで、係数ｋは、ｋ＝（Ｖｉｎ＿ａ−Ｖ１）／（Ｖ１−Ｖ２）として設定する。これにより、出力電力が抑制される。入力電圧Ｖｉｎ＿ａが下限値Ｖ２より小さい場合（Ｓ０７：ＮＯ）、目標電流Ｉｒｅｆを最低値である０に設定する。これにより電力変換装置１０ａから電気負荷６０への電力出力が停止される。

図４に本実施形態における制御を実施した場合の入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂ及び目標電流Ｉｍｏｓ＊の変化を表すタイミングチャートを示す。ここで、第１電力変換装置１０ａの目標電流Ｉｍｏｓ＊及び電流基本値Ｉｒｅｆ＿ｂａｓｅをＩｍｏｓ＊＿ａ，Ｉｒｅｆ＿ｂａｓｅ＿ａとして記載し、第２電力変換装置１０ｂの目標電流Ｉｍｏｓ＊及び電流基本値Ｉｒｅｆ＿ｂａｓｅをＩｍｏｓ＊＿ｂ，Ｉｒｅｆ＿ｂａｓｅ＿ｂとして記載する。

時刻Ｔ０において、電力変換装置１０ａ，１０ｂが動作を開始する。時刻Ｔ０において、入力電圧Ｖｉｎ＿ａは電源電圧Ｖｂに近い値、入力電圧Ｖｉｎ＿ｂは０Ｖに近い値にそれぞれなっている。このため、入力電圧Ｖｉｎ＿ｂが下限値Ｖ２より低い電力変換装置１０ｂにおいて、目標電流Ｉｍｏｓ＊＿ｂが０に設定される。これにより、電力変換装置１０ｂの電力出力が停止されるため、電力変換装置１０ｂの入力側平滑コンデンサ１１に充電が実施され、入力電圧Ｖｉｎ＿ｂが増加していく。

時刻Ｔ１において、電力変換装置１０ｂの入力電圧Ｖｉｎ＿ｂが下限値Ｖ２に達するため、電力変換装置１０ｂの目標電流Ｉｍｏｓ＊＿ｂが増加していく。時刻Ｔ２において、電力変換装置１０ｂの入力電圧Ｖｉｎ＿ｂが基準値Ｖ１に達するため、電力変換装置１０ｂの目標電流Ｉｍｏｓ＊＿ｂが電流基本値Ｉｒｅｆ＿ｂａｓｅ＿ｂと等しくなる。

時刻Ｔ３において、電力変換装置１０ａの入力電圧Ｖｉｎ＿ａが基準値Ｖ１より小さくなるため、電力変換装置１０ｂの目標電流Ｉｍｏｓ＊＿ａが電流基本値Ｉｒｅｆ＿ｂａｓｅ＿ａより小さくなる。その後、電力変換装置１０ａの入力側平滑コンデンサ１１に充電が実施される結果、入力電圧Ｖｉｎ＿ａが増加していく。時刻Ｔ４において、電力変換装置１０ａの入力電圧Ｖｉｎ＿ａが基準値Ｖ１に達するため、電力変換装置１０ｂの目標電流Ｉｍｏｓ＊＿ａが電流基本値Ｉｒｅｆ＿ｂａｓｅ＿ａと等しくなる。

以下、本実施形態の奏する効果を述べる。

本実施形態では、電源電圧Ｖｂに基づいて基準値Ｖ１を設定する。そして、電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが基準値Ｖ１を下回ったことを条件として、電力変換装置１０ａ，１０ｂの目標電流Ｉｍｏｓ＊を減少させることで、出力電力を直接抑制する構成とした。出力電力が抑制されることで、その電力変換装置１０ａ，１０ｂの平滑コンデンサ１１に充電が行われ、その電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂの減少が抑制される。

ここで、電力変換装置１０ａ，１０ｂの出力電圧Ｖｏの検出値と目標電圧Ｖｏ＊との偏差に基づいて設定される電流基本値Ｉｒｅｆ＿ｂａｓｅと、所定の係数ｋとの積を新たな目標電流Ｉｒｅｆ（Ｉｍｏｓ＊）として設定することで、フィードフォワード的に出力電力を抑制する。このため、複数の電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂにおける偏差に基づいて、目標電圧Ｖｏ＊を補正する特許文献１の構成に比べ、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂの変化が出力電力に対して応答性よく反映される。これにより、平滑コンデンサ１１の容量を大きくすることなく、各電力変換装置１０ａ，１０ｂにおける入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂのアンバランスを応答性よく解消可能することができる。

また、各電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂを検出し、互いの偏差を算出して用いる特許文献１の構成と比較して、本実施形態の構成では、各電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂにおける偏差の算出が不要になる。このため、電力変換装置１０ａ，１０ｂ間での入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂの検出値に関する通信が不要となり、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂの応答性が向上するとともに、構成を簡略化できる。

基準値Ｖ１として、電源電圧Ｖｂを電力変換装置１０ａ，１０ｂの個数で除算した値から所定値を減算した値を用いる構成とした。ここで、電源電圧Ｖｂを電力変換装置１０ａ，１０ｂの個数で除算した値は、電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂの平均値と等しいため、各電力変換装置１０ａ，１０ｂの入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂをほぼ等しくすることが可能になる。

電流モード制御型の電力変換装置１０ａ，１０ｂは、電圧モード制御に比べて、出力電力を応答性良く制御することができる。このため、本実施形態における入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂのバランス制御は、出力電圧を目標電圧に制御する定電圧制御の応答性を向上させつつ、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂの応答性を向上させることができる。

本実施形態の構成では、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが下限値Ｖ２になると、その電力変換装置１０ａ，１０ｂの出力電力が最小値である０に抑制される。これにより、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが下限値Ｖ２を下回ることが抑制される。この下限値Ｖ２を電力変換装置１０ａ，１０ｂは、動作可能な入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂより高く設定されている。このため、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが電力変換装置１０ａ，１０ｂが動作不能になることが抑制され、電力変換システムとしての動作が安定する。

本実施形態では、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂの検出値の減少に対して連続的に係数ｋを減少させるように設定した。このように設定することで、係数ｋを段階的に増減させる場合に比べて、出力電圧Ｖｏの変動を抑制することができる。

（第２実施形態）
図５に示す第２実施形態では、電力変換システム全体を制御する主制御部５１が二次電池５０の出力電圧である電源電圧Ｖｂの検出値を取得する。そして、主制御部５１が、その検出値を電力変換装置１０ａ，１０ｂの個数である２で割った値を制御部２０ｃ，２０ｄに出力する構成としている。

また、第１実施形態では、電圧制御手段２３が低電圧垂下制御手段３５を備えている構成とした（図２）。第２実施形態では、これを変更し、図６に示すように過電流垂下制御手段３６が、低電圧垂下制御手段３８を備える構成としている。

主制御部５１は、電源電圧Ｖｂを取得し、乗算部で電源電圧Ｖｂと係数０．５とを乗算した値を制御部２０ｃ，２０ｄの低電圧垂下制御手段３８に出力する。

制御部２０ｃの低電圧垂下制御手段３８には、電源電圧Ｖｂと係数０．５との積（Ｖｂ／２）と、入力電圧Ｖｉｎ＿ａとが入力される。低電圧垂下制御手段３８は、電源電圧Ｖｂと係数０．５との積及び入力電圧Ｖｉｎ＿ａに基づいて、電流上限値Ｉｍｏｓ＿ｍａｘ（許容上限値）を補正する係数ｋを算出する。そして、その算出された係数ｋを過電流垂下処理手段３９に出力する。係数ｋの算出方法は実施形態１と同様である。

過電流垂下処理手段３９は、出力電圧Ｖｏ＿ａに基づいて、電流上限値Ｉｍｏｓ＿ｍａｘを設定する。本実施形態では、電流上限値Ｉｍｏｓ＿ｍａｘに係数ｋを乗算した値を新たな電流上限値として設定する。そして、電圧制御手段３７から出力される目標電流Ｉｒｅｆと、過電流垂下制御手段３６から出力される電流上限値（ｋ・Ｉｍｏｓ＿ｍａｘ）とのうちで小さい方が最小値選択手段２５によって目標電流Ｉｍｏｓ＊として選択される。目標電流Ｉｍｏｓ＊は、電流制限手段２６を介してピーク電流制御手段２２に対して出力される。

本実施形態の構成によれば、過電流垂下制御（定電流制御）を実施中において、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂのアンバランスが生じた場合に、電流上限値（ｋ・Ｉｍｏｓ＿ｍａｘ）を減少させることで、電力出力を抑制する。このような制御を行うことで、過電流垂下制御を実施しつつ、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂのアンバランス解消を行うことが可能になる。

（第３実施形態）
係数ｋを算出するマップについて、第１実施形態（図２）及び第２実施形態（図６）における低電圧垂下制御手段３５，３８が有するマップに代えて、図７に示すものを用いてもよい。図７に示すマップでは、入力電圧Ｖｉｎ＿ａの減少に伴い、係数ｋを指数関数的に、又は、２次以上の多項式的に変化させている。

入力電圧Ｖｉｎ＿ａが基準値Ｖ１以上の場合には、係数ｋは１である。入力電圧Ｖｉｎ＿ａが、基準値Ｖ１から下限値Ｖ２へと減少するのに伴い、係数ｋを、指数関数的に、又は、２次以上の多項式的に単調減少させる。すなわち、入力電圧Ｖｉｎ＿ａの減少に伴い、係数ｋの減少量が大きくなっている。そして、入力電圧Ｖｉｎ＿ａが下限値Ｖ２未満の場合には、係数ｋを０とする。

なお、係数ｋは、入力電圧Ｖｉｎ＿ａの減少に伴い、その減少量が大きくなればよいため、如何なる関数に基づいて係数ｋを算出するかは任意に設定することができる。また、１よりも小さく０よりも大きい値であるｋ１を設け、入力電圧Ｖｉｎ＿ａが、基準値Ｖ１から下限値Ｖ２へと減少するのに伴い、係数ｋを、１からｋ１まで指数関数的に、又は、２次以上の多項式的に減少させるものとしてもよい。

入力側平滑コンデンサ１１として用いられるセラミックコンデンサ等は、印加される電圧が増加するに伴い静電容量が減少する直流バイアス特性を有している。ここで、係数ｋを指数関数的に、又は、２次以上の多項式的に減少させると、係数ｋを直線的に変化させる場合と比べて、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが減少した場合の出力電力の抑制量を大きくすることができる。

（第４実施形態）
係数ｋを算出するマップについて、第１実施形態（図２）及び第２実施形態（図６）における低電圧垂下制御手段３５，３８が有するマップに代えて、図８に示すものを用いてもよい。図８に示すマップでは、入力電圧Ｖｉｎ＿ａの減少に伴い、係数ｋを段階的に減少させている。

入力電圧Ｖｉｎ＿ａが基準値Ｖ１以上の場合には、係数ｋは１である。入力電圧Ｖｉｎ＿ａが、基準値Ｖ１より小さく、且つ、基準値Ｖ１よりも小さく下限値Ｖ２よりも大きい値であるＶα以上の場合には、係数ｋを１とする。同様に、入力電圧Ｖｉｎ＿ａが、Ｖαより小さく、且つ、Ｖαよりも小さく下限値Ｖ２よりも大きい値であるＶβ以上の場合には、係数ｋを１よりも小さく０よりも大きい値であるｋ１とする。入力電圧Ｖｉｎ＿ａが、Ｖβより小さく、且つ、Ｖβよりも小さく下限値Ｖ２よりも大きい値であるＶγ以上の場合には、係数ｋをｋ１よりも小さく０よりも大きい値であるｋ２とする。入力電圧Ｖｉｎ＿ａが、Ｖγより小さく、且つ、Ｖγよりも小さく下限値Ｖ２よりも大きい値であるＶδ以上の場合には、係数ｋをｋ２よりも小さく０よりも大きい値であるｋ３とする。入力電圧Ｖｉｎ＿ａが、Ｖδより小さく、下限値Ｖ２以上の場合には、係数ｋをｋ３よりも小さく０よりも大きい値であるｋ４とする。入力電圧Ｖｉｎ＿ａが、下限値Ｖ２よりも小さい場合には、係数ｋを０に設定する。このように、係数ｋを段階的に変化させる。

基準値Ｖ１から下限値Ｖ２にかけて、係数ｋを何段階で変化させるかは任意に設定可能である。各段階での係数ｋの変化幅、及び、入力電圧Ｖｉｎ＿ａの幅は、同一でもよく、異なっていてもよい。また、入力電圧Ｖｉｎ＿ａが減少した場合の出力電力の抑制量を大きくするために、入力電圧Ｖｉｎ＿ａの減少に伴い、係数ｋの変化幅を大きくしてもよい。

係数ｋを所定の関数に基づいて求める場合には、演算処理や、マッピング処理を行う必要があり、制御部２０ａ，２０ｂの演算量が増加する。本実施形態に係る電力変換装置１０ａ，１０ｂでは、演算処理を減少させたりマッピング処理を省いたりすることができるため、制御部２０ａ，２０ｂの処理負荷を減少させることができ、それに伴い、制御部２０ａ，２０ｂが備えるメモリをより容量の小さなものとすることもできる。また、入力電圧Ｖｉｎ＿ａの減少に伴い、係数ｋの減少幅を大きくすれば、マップを連続的なものにした場合の効果に準ずる効果を奏するものとすることができる。

（第５実施形態）
・係数ｋを算出するマップについて、第１実施形態（図２）及び第２実施形態（図６）における低電圧垂下制御手段３５，３８が有するマップに代えて、図９に示すものを用いてもよい。図９に示すマップでは、図８に示すマップと同様に、入力電圧Ｖｉｎ＿ａの減少に伴い、係数ｋを段階的に減少させている。さらに、段階的に減少する場合と段階的に増加する場合との間にヒステリシスを設けている。

入力電圧Ｖｉｎ＿ａが基準値Ｖ１以上の場合には、係数ｋは１である。入力電圧Ｖｉｎ＿ａが、基準値Ｖ１より小さく、且つ、基準値Ｖ１よりも小さく下限値Ｖ２よりも大きい値であるＶαへ減少する場合には、係数ｋをｋ１とする。同様に、入力電圧Ｖｉｎ＿ａが、Ｖαより小さく、且つ、Ｖαよりも小さく下限値Ｖ２よりも大きい値であるＶβへ減少する場合には、係数ｋを１よりも小さく０よりも大きい値であるｋ２とする。入力電圧Ｖｉｎ＿ａが、Ｖβより小さく、且つ、Ｖβよりも小さく下限値Ｖ２よりも大きい値であるＶγへ減少する場合には、係数ｋをｋ１よりも小さく０よりも大きい値であるｋ３とする。入力電圧Ｖｉｎ＿ａが、Ｖγより小さく、且つ、Ｖγよりも小さく下限値Ｖ２よりも大きい値であるＶδへ減少する場合には、係数ｋをｋ２よりも小さく０よりも大きい値であるｋ４とする。入力電圧Ｖｉｎ＿ａが、下限値Ｖ２へ減少する場合には、係数ｋを０に設定する。このように、係数ｋを段階的に変化させる。

一方、入力電圧Ｖｉｎ＿ａが、下限値Ｖ２からＶδへ増加する場合には、係数ｋをｋ４とする。入力電圧Ｖｉｎ＿ａが、ＶδからＶγへ増加する場合には、係数ｋをｋ３とする。入力電圧Ｖｉｎ＿ａが、ＶγからＶβへ増加する場合には、係数ｋをｋ２とする。入力電圧Ｖｉｎ＿ａが、ＶβからＶαへ増加する場合には、係数ｋをｋ１とする。入力電圧Ｖｉｎ＿ａが、Ｖαから基準値Ｖ１へ増加する場合には、係数ｋを１とする。そして、入力電圧Ｖｉｎ＿ａが基準値Ｖ１よりも大きい場合には、係数ｋを１とする。

なお、本実施形態においても、第４実施形態と同様に、基準値Ｖ１から下限値Ｖ２にかけて、係数ｋを何段階で変化させるかは任意に設定可能である。各段階での係数ｋの変化幅、及び、入力電圧Ｖｉｎ＿ａの幅は、同一でもよく、異なっていてもよい。また、入力電圧Ｖｉｎ＿ａが増加した場合の出力電力の抑制量を大きくするために、入力電圧Ｖｉｎ＿ａの増加に伴い、係数ｋの変化幅を大きくしてもよい。

係数ｋを段階的に増減させる場合、入力電圧Ｖｉｎ＿ａのわずかな変化に対して、係数ｋの段階的な増減が繰り返されてしまい、それに伴い、出力電力が変動するおそれがある。係数ｋを、段階的に減少する場合と段階的に増加する場合との間にヒステリシスを有するものとすることにより、係数ｋの段階的な増減の繰り返しを防ぐことができ、それにより、出力電力の変動を抑制することができる。

（他の実施形態）
・第１，２実施形態において、電圧制御手段２３及び過電流垂下制御手段３６のうち一方が、低電圧垂下制御手段３５，３８を備える構成としたが、電圧制御手段及び過電流垂下制御手段がともに低電圧垂下制御手段を備える構成としてもよい。

・フルブリッジ型のインバータ回路に代えて、ハーフブリッジ型のインバータ回路を備えるものであってもよい。同様に、ハーフブリッジ型の整流回路に代えて、フルブリッジ型の整流回路を備えるものであってもよい。また、フルブリッジ型の電力変換装置に代えて、フォワード型及びフライバック型などの電力変換装置であってもよい。また、絶縁型の電力変換装置に代えて、非絶縁型の電力変換装置であってもよい。

・ピーク電流モード制御に代えて、平均電流モード制御など他の電流モード制御を行ってもよい。

・電流モード制御型の電力変換装置に代えて、電圧モード制御型の電力変換装置を用いてもよい。

・下限値Ｖ２を設けない構成としてもよい。例えば、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが基準値Ｖ１以上の場合に係数ｋを１とし、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが基準値Ｖ１を下回る場合に係数ｋを０とするとよい。

・電力変換装置１０ａ，１０ｂの出力電力（目標電流）を設定する出力電力設定手段としての機能、基準値Ｖ１を設定する基準値設定手段としての機能、及び、入力電圧Ｖｉｎ＿ａ，Ｖｉｎ＿ｂが基準値Ｖ１を下回ったことを条件として出力電力（目標電流）を直接抑制する処理を行う抑制手段としての機能を、第２実施形態の主制御部５１が有するものであってもよい。

１０ａ，１０ｂ…電力変換装置、１１…入力側平滑コンデンサ、２０ａ，２０ｂ…制御部（出力電力設定手段、基準値設定手段、抑制手段）、５０…二次電池（電圧源）、６０…電気負荷、Ｓ１…出力電圧センサ（出力電圧検出手段）、ＳＡ…電源電圧センサ（第１電圧検出手段）、ＳＢ…入力電圧センサ（第２電圧検出手段）。

Claims (7)

1. 複数の電力変換装置（１０ａ，１０ｂ）の入力側が共通の電圧源（５０）に対して直列接続されているとともに、前記複数の電力変換装置の出力側が共通の電気負荷（６０）に対して並列接続されている電力変換システムにおいて、
   前記電力変換装置はそれぞれ、
   前記電力変換装置に対する入力電圧を平滑化する平滑コンデンサ（１１）と、
   前記電力変換装置の出力電圧を検出する出力電圧検出手段（Ｓ１）と、
   を備え、
   前記電力変換装置の出力電圧の検出値と所定の目標電圧との偏差に基づいて、前記電力変換装置の出力電力を設定する出力電力設定手段（２０ａ，２０ｂ，２０ｃ，２０ｄ，５１）と、
   前記電圧源の出力電圧である電源電圧を検出する第１電圧検出手段（ＳＡ）と、
   前記電源電圧に基づいて前記電力変換装置の入力電圧の基準値を設定する基準値設定手段（２０ａ，２０ｂ，２０ｃ，２０ｄ，５１）と、
   前記電力変換装置の入力電圧を検出する第２電圧検出手段（ＳＢ）と、
   前記電力変換装置の入力電圧が前記基準値を下回ったことを条件として、前記出力電力設定手段によって設定された出力電力を直接抑制する処理を行う抑制手段（２０ａ，２０ｂ，２０ｃ，２０ｄ，５１）と、
   前記電力変換装置の出力電圧を制御するための電圧制御電流を検出する電流検出手段（Ｓ２）と、を備え、
   前記出力電力設定手段は、前記電力変換装置の出力電圧の検出値と前記目標電圧との偏差に基づいて算出される目標電流に、前記電流検出手段により検出される電圧制御電流を調整することで、出力電圧の制御を行う電流モード制御を行い、
   前記抑制手段（２０ａ，２０ｂ）は、前記電力変換装置の出力電圧の検出値と目標値との偏差について比例積分制御を行うことで算出した電流基本値と、１未満の係数とを乗算した値を、前記目標電流として設定することで、前記電力変換装置の出力電力を抑制する
   ことを特徴とする電力変換システム。
2. 複数の電力変換装置（１０ａ，１０ｂ）の入力側が共通の電圧源（５０）に対して直列接続されているとともに、前記複数の電力変換装置の出力側が共通の電気負荷（６０）に対して並列接続されている電力変換システムにおいて、
   前記電力変換装置はそれぞれ、
   前記電力変換装置に対する入力電圧を平滑化する平滑コンデンサ（１１）と、
   前記電力変換装置の出力電圧を検出する出力電圧検出手段（Ｓ１）と、
   を備え、
   前記電力変換装置の出力電圧の検出値と所定の目標電圧との偏差に基づいて、前記電力変換装置の出力電力を設定する出力電力設定手段（２０ａ，２０ｂ，２０ｃ，２０ｄ，５１）と、
   前記電圧源の出力電圧である電源電圧を検出する第１電圧検出手段（ＳＡ）と、
   前記電源電圧に基づいて前記電力変換装置の入力電圧の基準値を設定する基準値設定手段（２０ａ，２０ｂ，２０ｃ，２０ｄ，５１）と、
   前記電力変換装置の入力電圧を検出する第２電圧検出手段（ＳＢ）と、
   前記電力変換装置の入力電圧が前記基準値を下回ったことを条件として、前記出力電力設定手段によって設定された出力電力を直接抑制する処理を行う抑制手段（２０ａ，２０ｂ，２０ｃ，２０ｄ，５１）と、
   前記電力変換装置の出力電圧を制御するための電圧制御電流を検出する電流検出手段（Ｓ２）と、を備え、
   前記出力電力設定手段は、前記電力変換装置の出力電圧の検出値と前記目標電圧との偏差に基づいて算出される目標電流に、前記電流検出手段により検出される電圧制御電流を調整することで、出力電圧の制御を行う電流モード制御を行い、
   前記抑制手段（２０ｃ，２０ｄ）は、前記電圧制御電流の許容上限値と、１未満の係数とを乗算した値を、前記目標電流の上限値として設定することで、前記電力変換装置の出力電力を抑制することを特徴とする電力変換システム。
3. 前記抑制手段（２０ｃ，２０ｄ）は、前記電圧制御電流の許容上限値と、１未満の係数とを乗算した値を、前記目標電流の上限値として設定することで、前記電力変換装置の出力電力を抑制することを特徴とする請求項１に記載の電力変換システム。
4. 前記基準値設定手段は、前記電源電圧を前記複数の電力変換装置の個数で除算した値に基づいて、前記基準値を設定することを特徴とする請求項１〜３のいずれかに記載の電力変換システム。
5. 前記抑制手段は、前記入力電圧の検出値の減少に対して連続的に前記係数を減少させるように設定することを特徴とする請求項１〜４のいずれかに記載の電力変換システム。
6. 前記抑制手段は、前記入力電圧の検出値の減少に対して段階的に前記係数を減少させるように設定することを特徴とする請求項１〜４のいずれかに記載の電力変換システム。
7. 前記抑制手段は、前記入力電圧の検出値の減少に対して段階的に、かつ、前記入力電圧の変化に対してヒステリシスを持って減少させるように前記係数を設定することを特徴とする請求項１〜４のいずれかに記載の電力変換システム。

Images