JP5343230B2

JP5343230B2 - インバータ

Info

Publication number: JP5343230B2
Application number: JP2009117087A
Authority: JP
Inventors: 中為郭; 充宏古谷; 不二雄黒川
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2009-05-13
Filing date: 2009-05-13
Publication date: 2013-11-13
Anticipated expiration: 2029-05-13
Also published as: JP2010268584A

Description

本発明は、直流電力を交流電力に変換した後、当該交流電力をＬＣフィルタを介して交流負荷または交流系統に供給するインバータに関し、特に直流入力の電圧（たとえば、前段のＤＣ／ＤＣコンバータの出力、直流リンク電圧）を低く抑えることができるインバータに関する。

たとえば、太陽発電システムのインバータでは、低電圧源（太陽光パネルまたは二次電池）から供給される低電圧の直流電力を、ＤＣ／ＤＣコンバータにより高電圧の直流電力に変換し（昇圧された電圧を「直流リンク電圧」と言う）、さらにこの直流電力をインバータにより交流電力に変換している。この交流電力は、通常、商用等の電力系統に供給される。

特開２００４−２６０９４２

上記のインバータにおいては、直流リンク電圧は回路に高耐圧素子が要求される。通常、高耐圧素子は形状が大きく、高価格であるため交流電源装置自体が大型化し、高価格になる。

また、直流リンク電圧が高ければ高いほど、リップル電流も増大するし、スイッチングロスも増加する。この結果、インバータの変換効率が低下する。

交流出力電力の品質を低下させずに、インバータを小型化かつ低価格化するとともに、変換効率を向上させる試みもなされている。

たとえば、特許文献１に記載の技術では、商用系統の電圧および電流を検出し、インバータの制御装置内部に記憶されているパラメータを用いて、最適な直流リンク電圧を求めている。

特許文献１の技術は、スイッチング周波数が低い場合には、有効に機能する。すなわち、この場合には、デッドタイム期間はスイッチング周期に対して十分に小さいので、低歪の出力が得られる。

しかし、特許文献１の技術は、スイッチング周波数が高い場合には、デッドタイム期間がスイッチング周期に対して大きくなるので、出力に歪（高調波）が大きく表れ、連系している系統に悪影響をおよぼす。このため、特許文献１の技術を有効に機能させるためには、直流リンク電圧を高くして、低歪の出力を維持することが必要となり、結果として、上述した、装置の高価格化、変換効率の低下といった問題を招く。

本発明は、制御に際してデッドタイムの影響を無くし、直流リンク電圧を低下させることができ、高い変換効率と、高い品質の変換出力を得ることができるインバータを提供することを目的とする。

本発明者らは、
〔１〕比例積分制御にスライディングモード制御を導入し、たとえば切替え関数をヒステリシス係数と比較することで、非線形動作の悪影響を排除でき、
〔２〕複数の制御モードを、出力電流の瞬時指令値とリップル電流の大きさの比較結果に応じて遷移すれば、デッドタイムの悪影響を無くすことができ、直流リンク電圧を抑制することができる、
との知見を得て本発明をなすに至った。

本発明の第１態様のインバータは、（１）から（５）を要旨とする。
（１）
直流入力を交流出力に変換するブリッジ回路と、
前記ブリッジ回路からの交流電力波形を調整するＬＣフィルタと、
前記ブリッジ回路を構成するスイッチを制御する制御装置と、
を備えたインバータにおいて、
前記制御装置は、
ＰＩ制御を行うＰＩ制御部と、
前記ＰＩ制御部の演算結果と出力電流の変化量とからなる切替え関数の値を演算する切替え関数値演算部と、
前記切替え関数値演算部による演算結果をもとに、変調パターン符号を生成してスライディングモード制御を行うスライディングモード制御部と、
前記スライディングモード制御部が生成した変調パターンに基づき、ブリッジ回路を構成する各スイッチのＯＮ・ＯＦＦ動作を決定するゲート信号生成部と、
を備えたことを特徴とするインバータ。

（２）
電圧直流源の出力を昇圧するＤＣ／ＤＣコンバータをさらに備え、
前記ブリッジ回路は、前記ＤＣ／ＤＣコンバータの出力を入力し、交流出力を、交流系統に供給する（１）に記載のインバータであって、
前記出力電圧（交流系統電圧）の実効値に安全余裕値を付加した値を直流電圧指令値として、前記ＤＣ／ＤＣコンバータの定電圧制御を行うＤＣ／ＤＣコンバータ制御部と、
を備えたことを特徴とするインバータ。

（３）
前記ＤＣ／ＤＣコンバータの出力を直流リンク電圧として前記インバータが交流系統に連系することを特徴とする（２）に記載のインバータ。

（４）
前記切替え関数値演算部は、切替え関数、
Ｓ＝Ｕ_pi−Ｋ（ｉ_n−ｉ_n-1）
Ｕ_pi：前記ＰＩ制御部の演算結果
ｉ_n：出力電流の今周期の検出値
ｉ_n-1：出力電流の１周期前の検出値
により切替関数の値を演算することを特徴とする（１）から（３）の何れかに記載のインバータ。

（５）
前記ブリッジ回路が高圧側スイッチＱ₁₁，Ｑ₂₁と、低圧側スイッチＱ₁₂，Ｑ₂₂から構成されるフルブリッジである（１）から（４）の何れかに記載のインバータであって、
前記変調パターン符号生成部は、
ヒステリシス係数をε、１，０，−１の３値をとるパターン符号をｕ_iとして、
Ｓ＞εかつｕ_n-1≧０のときは、ｕ_n＝１
Ｓ＞εかつｕ_n-1＜０のとき、またはＳ＜−εかつｕ_n-1＞０のときは、ｕ_n＝０
Ｓ＜−εかつｕ_n-1≦０のときは、ｕ_n＝−１
を生成し、
前記ＰＷＭゲート信号生成部は、
ｕ_n＝１のときは、
Ｑ₁₁，Ｑ₂₂をＰＷＭ変調制御するとともに、Ｑ₁₂，Ｑ₂₁をオフし、
ｕ_n＝０のときは、
スイッチングデッドタイムを挿入して、Ｑ₁₁，Ｑ₁₂，Ｑ₂₁，Ｑ₂₂をＰＷＭ変調制御し、
ｕ_n＝−１のときは、
Ｑ₁₂，Ｑ₂₁をＰＷＭ変調制御するとともに、Ｑ₁₁，Ｑ₂₂をオフし、
前記ＰＷＭゲート信号生成部は、前記変調パターン符号生成部が、ｕ_n＝１，０，−１の何れの値も生成しないときは、以前の制御を保持する、
ことを特徴とするインバータ。
本発明の第２態様のインバータは、（６）から（１０）を要旨とする。

（６）
直流入力を交流出力に変換するブリッジ回路と、
前記ブリッジ回路からの交流電力波形を調整するＬＣフィルタと、
前記ブリッジ回路を構成するスイッチを制御する制御装置と、
を備えたインバータにおいて、
前記制御装置は、
前記ＬＣフィルタのインダクタに流れるスイッチングリップル電流を演算するリップル電流演算部と、
前記リップル電流演算部によるスイッチングリプル電流の演算値の１／２の値と、交流電流指令の瞬時値とを比較して前記ブリッジ回路を構成する各スイッチのＯＮ・ＯＦＦ動作を決定するゲート信号生成部と、
を備えたことを特徴とするインバータ。

（７）
電圧直流源の出力を昇圧するＤＣ／ＤＣコンバータをさらに備え、
前記ブリッジ回路は、前記ＤＣ／ＤＣコンバータの出力を入力し、交流出力を、交流系統に供給する（６）に記載のインバータであって、
前記出力電圧（交流系統電圧）の実効値に安全余裕値を付加した値を直流電圧指令値として、前記ＤＣ／ＤＣコンバータの定電圧制御を行うＤＣ／ＤＣコンバータ制御部と、
を備えたことを特徴とするインバータ。

（８）
前記ＤＣ／ＤＣコンバータの出力を直流リンク電圧として前記インバータが交流系統に連系することを特徴とする（７）に記載のインバータ。

（９）
前記リップル電流演算部は、
前記スイッチングリップル電流の値ｉ_rを、
ｉ_r＝｛Ｖ_dc／２−Ｖ_o ²／（Ｖ_dc／２）｝×Ｔ_c／２Ｌ
Ｖ_dc：ＤＣ／ＤＣコンバータの出力電圧
Ｖ_o：交流電圧の瞬時値
Ｔ_c：スイッチング周期
Ｌ：ＬＣフィルタのインダクタのインダクタンス
により求めることを特徴とする（７）または（８）の何れかに記載のインバータ。

（１０）
前記ブリッジ回路が高圧側スイッチＱ₃₁，Ｑ₄₁と、低圧側スイッチＱ₃₂，Ｑ₄₂から構成されるフルブリッジである（６）から（９）の何れかに記載のインバータであって、
前記ＰＷＭゲート信号生成部は、交流電流指令をｉ_inv ^*、スイッチングリップル電流の値をｉ_rとして、
ｉ_inv ^*＞Ｉ_r／２のときは、Ｑ₃₁，Ｑ₄₂をＰＷＭ変調制御するとともに、Ｑ₃₂，Ｑ₄₁をオフし、
ｉ_inv ^*＜−Ｉ_r／２のときは、Ｑ₃₂，Ｑ₄₁をＰＷＭ変調制御するとともに、Ｑ₃₁，Ｑ₄₂をオフし、
−Ｉ_r／２＜ｉ_inv ^*＜Ｉ_r／２のときは、スイッチングデッドタイムを挿入して、Ｑ₃₁，Ｑ₃₂，Ｑ₄₁，Ｑ₄₂をＰＷＭ変調制御し、
ことを特徴とするインバータ。

本発明によれば、高調波歪みを大幅に低減することができ、スイッチングロスも大幅に低減できる。
また、直流リンク電圧を小さくできるので、直流入力段またはＤＣ／ＤＣコンバータの出力段のキャパシタを小容量化でき、結果として、装置コストの低減、装置の小型化を図ることができる。
さらに、新たな回路素子の追加や製造調整の必要がないので、装置コストをさらに低減することができる。

本発明の一実施形態を示すインバータの構成図である。図１の制御装置の動作を示す図であり、（Ａ）はインバータの出力電圧（系統電圧）を示す図、（Ｂ）はインバータ出力電流（インダクタＬに流れる電流）を示す図、（Ｃ）はＰＩ制御信号を示す図、（Ｄ）は変調パターン信号を示す図、（Ｅ）はスイッチゲート信号を示す図である。本発明の第２態様のインバータの一実施形態を示すインバータの構成図である。図３の制御装置の動作を示す図であり、（Ａ）はインバータの出力電圧（系統電圧）を示す図、（Ｂ）はインバータ出力電流を示す図、（Ｃ）はインバータ出力電流（インダクタ電流）指令、リップル電流演算値の１／２、リップル電流演算値の−１／２を示す図、（Ｄ）は変調パターン信号を示す図、（Ｅ）はスイッチゲート信号を示す図である。

図１は、本発明におけるインバータ（系統連系インバータ）の一実施形態を示す回路図である。
図１において、系統連系インバータ１は、直流電源１１と、ＤＣ／ＤＣコンバータ１２と、フルブリッジ構成のスイッチ回路１３と、ＬＣフィルタ１４とを有している。

ＤＣ／ＤＣコンバータ１２は、入力側に直流電源１１を、出力側にキャパシタ１２１を有している。本実施形態においては、直流電源１１は、低電圧電源であり、直流出力電圧Ｖ_dc（キャパシタ１２１の端子間電圧Ｖ_dc）が直流リンク電圧となる。

スイッチ回路１３は、トランジスタＱ₁₁，Ｑ₁₂，Ｑ₂₁，Ｑ₂₂と、これらにそれぞれ寄生したダイオードＤ₁₁，Ｄ₁₂，Ｄ₂₁，Ｄ₂₂とからなり、各ダイオードは、各トランジスタのエミッタ・コレクタ間に、オン電流の向きと逆方向に接続されている。

スイッチ回路１３の出力側には、ＬＣフィルタ１４が接続されている。ＬＣフィルタ１４は、インダクタ１４１とキャパシタ１４２とからなり、インダクタ１４１を流れる電流がインバータ１の出力電流ｉ_invであり、キャパシタ１４の端子間電圧がインバータ１の出力電圧である。
ＬＣフィルタ１４の出力端子間（キャパシタ１４２の端子間）は、交流系統に接続されている。図１では交流系統電圧をＶ_Sで示してある。
なお、配電線等に生じる交流系統側のインダクタンスおよび抵抗をＬ_sおよびＲ_sで示してある。

図１では、制御装置２は、ＰＩ制御部２１と、切替え関数値演算部２２と、スライディングモード制御部２３と、ゲート信号生成部２４と、ＤＣ／ＤＣコンバータ制御部２５とを備えている。
ＰＩ制御部２１は、本実施形態では、電流検出器３１が検出した出力電流値ｉ_invと交流電流指令ｉ_inv ^*とのＰＩ制御を行う。
切替え関数値演算部２２は、ＰＩ制御部２１の演算結果と出力電流の変化量とからなる切替え関数Ｓの値を演算する。本実施形態では切替え関数値演算部２２は、電流検出器３１から出力電流値ｉ_invを逐次取り込み出力電流の変化量を生成している。

スライディングモード制御部２３は、切替え関数値演算部による演算結果（後述する切替え関数Ｓ）をもとに、変調パターン符号を生成してスライディングモード制御を行う。

ゲート信号生成部２４は、ＰＩ制御部２１の演算結果と電圧検出器３２の検出値によりＰＷＭデューティを算出し、スライディングモード制御部２３が生成した変調パターンに基づき、ブリッジ回路を構成する各スイッチのＯＮ・ＯＦＦ動作を決定する。

ＤＣ／ＤＣコンバータ制御部２５は、出力電圧Ｖ_oのピーク値に安全余裕値を付加した値を直流電圧指令値として、ＤＣ／ＤＣコンバータ１２の定電圧制御を行う。

以下、本実施形態で用いる切替え関数について説明する。
スライディングモード制御における切替え関数ｓは、通常、（１）式に示すようにＫを定数として制御誤差ｅおよび誤差ｅの微分で演算される。
ｓ＝Ｋ・ｅ＋（ｄｅ／ｄｔ）＝０（１）
したがって、演算結果が非常に小さい値となり、ノイズの影響を受けやすい。
そこで、本発明では、ノイズの影響を避けるために切替え関数（（１）式）に積分演算を行い、安定な動作を図るようにした。
したがって、新しい切替え関数は（２）式で表される。
Ｓ＝Ｋ・∫ｅ＋ｅ−Ｓ₀＝０（２）

さらに、ＰＩ制御部２１におけるＰＩ制御がスライディングラインに沿って行われるようにすることができ、この場合には、Ｋ＝Ｋ_i／Ｋ_pにする。ここで、Ｋ_pおよびＫ_iはそれぞれＰＩ制御部における比例ゲインと積分ゲインである。Ｋ_pおよびＫ_iを使用して（２）式を書き直すと、（３）式に示す新しい切替え関数が得られる。
Ｓ＝Ｋ_i・∫ｅ＋Ｋ_p・ｅ−Ｓ₀＝Ｕ_pi−Ｓ₀＝０（３）

（３）式の第１項と２項にはＰＩ制御部における演算結果を使用することとし、Ｓ₀は（４）式で演算する。
Ｓ₀＝Ｌ・（ｄｉ／ｄｔ）＝Ｌ・（ｉ_n−ｉ_n-1）／Ｔ_c （４）
ただし、Ｌはインダクタ１３１のインダクタンスであり、Ｔ_c，ｉはそれぞれ、スイッチング周期およびインダクタ１３１を流れる電流である。

さらに、（３）に（４）を代入して書き直すと、切替え関数Ｓは（５）式のように表すことができる。
Ｓ＝Ｕ_pi−Ｋ（ｉ_n−ｉ_n-1）（５）
Ｕ_pi：ＰＩ制御部の演算結果、サンプリング制御の制御遅れを考慮し、例えば、２周期の制御遅れが生じる場合はＰＩ制御部の２周期前の演算結果Ｕ_pi(n-2)を使用した方が好ましい。
ｉ_n：出力電流の今周期の検出値
ｉ_n-1：出力電流の１周期前の検出値

切替え関数値演算は、上記（５）式にしたがって、切替え関数Ｓの演算を行う。
変調パターン符号生成部２２は、
ヒステリシス係数をε、１，０，−１の３値をとるパターン符号をｕ_iとして、
Ｓ＞εかつｕ_n-1≧０のときは、ｕ_n＝１（６−１）
Ｓ＞εかつｕ_n-1＜０のとき、またはＳ＜−εかつｕ_n-1＞０のときは、ｕ_n＝０（６−２）
Ｓ＜−εかつｕ_n-1≦０のときは、ｕ_n＝−１（６−３）
を生成する。

スライディングモード制御部２３は、（５）の条件式に対して、（６−１），（６−２），（６−３）の条件式で定義される演算を行い、その演算結果を出力する。

ゲート信号生成部２４は、パターン符号ｕ_nの値に対応する３つのモードで動作する。
以下、図２を参照しつつ３つのモードの動作を説明する。図２では、（Ａ）にインバータ１の出力電圧Ｖ_Oを、（Ｂ）インバータ１の出力電流ｉ_invを、（Ｃ）にＰＩ制御信号Ｕ_PIを、（Ｄ）に変調パターン信号を、（Ｅ）にＱ₁₁，Ｑ₂₂のゲート信号（ｇ₁₊，ｇ_2-），Ｑ₁₂，Ｑ₂₁のゲート信号（ｇ_1-，ｇ₂₊）を示してある。

〔１〕ｕ_n＝１のとき
Ｑ₁₁，Ｑ₂₂をＰＷＭ変調制御するとともに、Ｑ₁₂，Ｑ₂₁をオフする。
図２では（１）〜（２），（５）〜（６）の期間である。

〔２〕ｕ_n＝０のとき
スイッチングデッドタイムを挿入して、Ｑ₁₁，Ｑ₁₂，Ｑ₂₁，Ｑ₂₂をＰＷＭ変調制御する。
図２では（２）〜（３），（４）〜（５）の期間である。

〔３〕ｕ_n＝−１のとき
Ｑ₁₂，Ｑ₂₁をＰＷＭ変調制御するとともに、Ｑ₁₁，Ｑ₂₂をオフする。
図２では（３）〜（４）の期間である。
前記変調パターン符号生成部が、ｕ_n＝１，０，−１の何れの値も生成しないときは、以前の制御を保持する。

図３は、本発明の第２態様のインバータ（系統連系インバータ）の一実施形態を示す回路図である。図３において、系統連系インバータ４は、直流電源４１と、ＤＣ／ＤＣコンバータ４２と、フルブリッジ構成のスイッチ回路４３と、ＬＣフィルタ４４とを有している。

ＤＣ／ＤＣコンバータ４２は、入力側に直流電源４１を、出力側にキャパシタ４２１を有している。本実施形態においては、直流電源４１は、低電圧電源であり、直流出力電圧Ｖ_dc（キャパシタ４２１の端子間電圧Ｖ_dc）が直流リンク電圧となる。

スイッチ回路４３は、トランジスタＱ₃₁，Ｑ₃₂，Ｑ₄₁，Ｑ₄₂と、これらにそれぞれ寄生したダイオードＤ₃₁，Ｄ₃₂，Ｄ₄₁，Ｄ₄₂とからなり、各ダイオードは、各トランジスタのエミッタ・コレクタ間に、オン電流の向きと逆方向に接続されている。

スイッチ回路４３の出力側には、ＬＣフィルタ４４が接続されている。ＬＣフィルタ４４は、インダクタ４４１とキャパシタ４４２とからなり、インダクタ４４１を流れる電流がインバータ４の出力電流ｉ_invであり、キャパシタ４４２の端子間電圧がインバータ１の出力電圧である。

ＬＣフィルタ４４の出力端子間（キャパシタ４４２の端子間）は、交流系統に接続されている。図３では交流系統電圧をＶ_Sで示してある。
なお、配電線等に生じる交流系統側のインダクタンスおよび抵抗をＬ_sおよびＲ_sで示してある。

図３では、制御装置５は、リップル電流演算部５１と、ゲート信号生成部５２と、ＤＣ／ＤＣコンバータ制御部５３と、ＰＩ制御部５４とからなる。ＤＣ／ＤＣコンバータ４２の出力電圧Ｖ_dcは、電圧検出器６１により検出され、リップル電流演算部５１に送られる。インバータ４の出力電圧Ｖ_oは電圧検出器６３により検出され、リップル電流演算部５１、ＰＩ制御部５４およびＤＣ／ＤＣコンバータ制御部５３に送られる。インバータ４の出力電流ｉ_invは電流検出器６２により検出され、ＰＩ制御部５４に送られる。

リップル電流演算部５１は、ＬＣフィルタ６４のインダクタ６４１に流れるスイッチングリップル電流ｉ_rを演算する。

ゲート信号生成部５２は、リップル電流演算部５１によるスイッチングリプル電流ｉ_rの演算値の１／２の値と、交流電流指令の瞬時値ｉ_inv ^*との値とを比較してブリッジ回路を構成する各スイッチのＯＮ・ＯＦＦ変調パターンを決定し、ＰＩ制御部５４の演算結果と電圧検出器６３の検出値によりＰＷＭデューティを算出し、前記変調パターン信号とともに、各スイッチのＯＮ・ＯＦＦ動作を決定する。

ＰＩ制御部５４はインバータ出力電流ｉ_invを交流電流指令の瞬時値ｉ_inv ^*になるように制御演算し、交流電圧検出値Ｖ_oにより外乱フィードフォワード補償を行い、スイッチのＰＷＭデューティを決定する。

ＤＣ／ＤＣコンバータ制御部５３は、インバータ４の出力電圧Ｖ_oの実効値に安全余裕値ＳＭを付加した値（Ｖ_dc＝Ｖ_o×√２＋ＳＭ）を直流電圧指令値として、ＤＣ／ＤＣコンバータ４２の定電圧制御を行う。
本実施形態では、制御は３つのモードＭＯＤ１，ＭＯＤ２，ＭＯＤ３間を遷移し、各モードは、以下の電流条件に対応して定義される。

ＭＯＤ１：ｉ_r／２＜ｉ_inv ^*
ＭＯＤ２：−ｉ_r／２＜ｉ_inv ^*＜ｉ_r／２
ＭＯＤ３：ｉ_inv ^*＜−ｉ_r／２
ｉ_inv ^*は交流電流指令の瞬時値、ｉ_rはこのときのリップル電流の大きさである。なお上記の各モードの電流条件において、不等号のみを使用し等号の記載はしていないが、ＭＯＤ１の下限の電流値とＭＯＤ２の上限の電流値ｉ_r／２はＭＯＤ１，ＭＯＤ２の何れかに属し、ＭＯＤ２の下限の電流値とＭＯＤ３の上限の電流値ｉ_r／２はＭＯＤ２，ＭＯＤ３の何れかに属するものとする。

以下、図４を参照しつつＭＯＤ１からＭＯＤ３の動作を説明する。図４では、（Ａ）にインバータ４の出力電圧Ｖ_Oを、（Ｂ）インバータ４の出力電流ｉ_invを、（Ｃ）にインバータ出力電流指令ｉ_inv ^*、リップル電流演算値の１／２、リップル電流演算値の−１／２を、（Ｄ）に変調パターン信号を、（Ｅ）にＱ₃₁，Ｑ₄₂のゲート信号（ｇ₃₊，ｇ_4-），Ｑ₃₂，Ｑ₄₁のゲート信号（ｇ_3-，ｇ₄₊）を示してある。

〔１〕ＭＯＤ１：ｉ_r／２＜ｉ_inv ^*
リップル電流ｉ_rは（７）式で表される。
ｉ_r＝｛Ｖ_dc／２−Ｖ_o ²／（Ｖ_dc／２）｝×Ｔ_c／２Ｌ（１）
Ｖ_dc：ＤＣ／ＤＣコンバータの出力電圧
Ｖ_o：交流電圧の瞬時値
Ｔ_c：スイッチング周期
Ｌ：ＬＣフィルタのインダクタのインダクタンス
ＭＯＤ１では、Ｑ₁₁，Ｑ₂₂をＰＷＭ変調制御し、Ｑ₃₂，Ｑ₄₁をオフとする。
図４では（１）〜（２），（５）〜（６）の期間である。

〔２〕ＭＯＤ２：−ｉ_r／２＜ｉ_inv ^*＜ｉ_r／２
ＭＯＤ２では、デッドタイムを挿入しながら、全スイッチＱ₁₁，Ｑ₁₂，Ｑ₂₁
Ｑ₂₂についてＰＷＭ変調制御を行う。
図４では（２）〜（３），（４）〜（５）の期間である。

〔３〕ＭＯＤ３：ｉ_inv＜−ｉ_r／２
ＭＯＤ３では、Ｑ₃₂，Ｑ₄₁をＰＷＭ変調制御し、Ｑ₃₁，Ｑ₄₂をオフとする。
図４では（３）〜（４）の期間である。

１，４インバータ
１１，４１直流電源
１２，４２ＤＣ／ＤＣコンバータ
１３，４３フルブリッジ構成のスイッチ回路
１４，４４ＬＣフィルタ
１２１，４２１キャパシタ
１３，４３スイッチ回路
１４，４４ＬＣフィルタ
１４１，４４１インダクタ
１４２，４４２キャパシタ
２，５制御装置
２１，５４ＰＩ制御部
２２切替え関数値演算部
２３スライディングモード制御部
２４，５２ゲート信号生成部
２５，５３ＤＣ／ＤＣコンバータ制御部
３１，６１，６３電流検出器
３２電圧検出器
５１リップル電流演算部
６２電流検出器

Claims

直流入力を交流出力に変換するブリッジ回路と、
前記ブリッジ回路からの交流電力波形を調整するＬＣフィルタと、
前記ブリッジ回路を構成するスイッチを制御する制御装置と、
を備えたインバータにおいて、
前記制御装置は、
ＰＩ制御を行うＰＩ制御部と、
前記ＰＩ制御部の演算結果と出力電流の変化量とからなる切替え関数の値を演算する切替え関数値演算部と、
前記切替え関数値演算部による演算結果をもとに、変調パターン符号を生成してスライディングモード制御を行うスライディングモード制御部と、
前記スライディングモード制御部が生成した変調パターンに基づき、ブリッジ回路を構成する各スイッチのＯＮ・ＯＦＦ動作を決定するゲート信号生成部と、
を備えたことを特徴とするインバータ。
電圧直流源の出力を昇圧するＤＣ／ＤＣコンバータをさらに備え、
前記ブリッジ回路は、前記ＤＣ／ＤＣコンバータの出力を入力し、交流出力を、交流系統に供給する請求項１に記載のインバータであって、
前記出力電圧（交流系統電圧）の実効値に安全余裕値を付加した値を直流電圧指令値として、前記ＤＣ／ＤＣコンバータの定電圧制御を行うＤＣ／ＤＣコンバータ制御部と、
を備えたことを特徴とするインバータ。
前記ＤＣ／ＤＣコンバータの出力を直流リンク電圧として前記インバータが交流系統に連系することを特徴とする請求項２に記載のインバータ。
前記切替え関数値演算部は、切替え関数、
Ｓ＝Ｕ_pi−Ｋ（ｉ_n−ｉ_n-1）
Ｕ_pi：前記ＰＩ制御部の演算結果
ｉ_n：出力電流の今周期の検出値
ｉ_n-1：出力電流の１周期前の検出値
により切替関数の値を演算することを特徴とする請求項１から３の何れかに記載のインバータ。
前記ブリッジ回路が高圧側スイッチＱ₁₁，Ｑ₂₁と、低圧側スイッチＱ₁₂，Ｑ₂₂から構成されるフルブリッジである請求項１から４の何れかに記載のインバータであって、
前記変調パターン符号生成部は、
ヒステリシス係数をε、１，０，−１の３値をとるパターン符号をｕ_iとして、
Ｓ＞εかつｕ_n-1≧０のときは、ｕ_n＝１
Ｓ＞εかつｕ_n-1＜０のとき、またはＳ＜−εかつｕ_n-1＞０のときは、ｕ_n＝０
Ｓ＜−εかつｕ_n-1≦０のときは、ｕ_n＝−１
を生成し、
前記ＰＷＭゲート信号生成部は、
ｕ_n＝１のときは、
Ｑ₁₁，Ｑ₂₂をＰＷＭ変調制御するとともに、Ｑ₁₂，Ｑ₂₁をオフし、
ｕ_n＝０のときは、
スイッチングデッドタイムを挿入して、Ｑ₁₁，Ｑ₁₂，Ｑ₂₁，Ｑ₂₂をＰＷＭ変調制御し、
ｕ_n＝−１のときは、
Ｑ₁₂，Ｑ₂₁をＰＷＭ変調制御するとともに、Ｑ₁₁，Ｑ₂₂をオフし、
前記ＰＷＭゲート信号生成部は、前記変調パターン符号生成部が、ｕ_n＝１，０，−１の何れの値も生成しないときは、以前の制御を保持する、
ことを特徴とするインバータ。
直流入力を交流出力に変換するブリッジ回路と、
前記ブリッジ回路からの交流電力波形を調整するＬＣフィルタと、
前記ブリッジ回路を構成するスイッチを制御する制御装置と、
を備えたインバータにおいて、
前記制御装置は、
前記ＬＣフィルタのインダクタに流れるスイッチングリップル電流を演算するリップル電流演算部と、
前記リップル電流演算部によるスイッチングリプル電流の演算値の１／２の値と、交流電流指令の瞬時値とを比較して前記ブリッジ回路を構成する各スイッチのＯＮ・ＯＦＦ動作を決定するゲート信号生成部と、
を備えたことを特徴とするインバータ。
電圧直流源の出力を昇圧するＤＣ／ＤＣコンバータをさらに備え、
前記ブリッジ回路は、前記ＤＣ／ＤＣコンバータの出力を入力し、交流出力を、交流系統に供給する請求項６に記載のインバータであって、
前記出力電圧（交流系統電圧）の実効値に安全余裕値を付加した値を直流電圧指令値として、前記ＤＣ／ＤＣコンバータの定電圧制御を行うＤＣ／ＤＣコンバータ制御部と、
を備えたことを特徴とするインバータ。
前記ＤＣ／ＤＣコンバータの出力を直流リンク電圧として前記インバータが交流系統に連系することを特徴とする請求項７に記載のインバータ。
前記リップル電流演算部は、
前記スイッチングリップル電流の値ｉ_rを、
ｉ_r＝｛Ｖ_dc／２−Ｖ_o ²／（Ｖ_dc／２）｝×Ｔ_c／２Ｌ
Ｖ_dc：ＤＣ／ＤＣコンバータの出力電圧
Ｖ_o：交流電圧の瞬時値
Ｔ_c：スイッチング周期
Ｌ：ＬＣフィルタのインダクタのインダクタンス
により求めることを特徴とする請求項７または８に記載のインバータ。
前記ブリッジ回路が高圧側スイッチＱ₃₁，Ｑ₄₁と、低圧側スイッチＱ₃₂，Ｑ₄₂から構成されるフルブリッジである請求項６から９の何れかに記載のインバータであって、
前記ＰＷＭゲート信号生成部は、交流電流指令をｉ_inv ^*、スイッチングリップル電流の値をｉ_rとして、
ｉ_inv ^*＞Ｉ_r／２のときは、Ｑ₃₁，Ｑ₄₂をＰＷＭ変調制御するとともに、Ｑ₃₂，Ｑ₄₁をオフし、
ｉ_inv ^*＜−Ｉ_r／２のときは、Ｑ₃₂，Ｑ₄₁をＰＷＭ変調制御するとともに、Ｑ₃₁，Ｑ₄₂をオフし、
−Ｉ_r／２＜ｉ_inv ^*＜Ｉ_r／２のときは、スイッチングデッドタイムを挿入して、Ｑ₃₁，Ｑ₃₂，Ｑ₄₁，Ｑ₄₂をＰＷＭ変調制御し、
ことを特徴とするインバータ。