JP2011097786A - 系統連系インバータ装置及び系統連系システム - Google Patents

Abstract

【課題】部分ＰＡＭ方式において制御を簡素化しつつ昇圧動作と降圧動作との切り替えをスムーズに行うことができる系統連系インバータ装置を提供する。
【解決手段】系統連系インバータ装置は、昇圧コンバータ２Ａを駆動するゲート信号Ｇ１を用いて昇圧動作を制御し、フルブリッジインバータ３Ａを駆動するゲート信号Ｇ２，Ｇ３を用いて降圧動作を制御する制御回路１２０を備える。制御回路１２０は、ゲート信号Ｇ２，Ｇ３のデューティー比を操作する操作信号ＭＶ２の基準となる基準操作信号ＭＶを用いて、ゲート信号Ｇ１のデューティー比を操作する操作信号ＭＶ１を生成する操作信号演算回路１２４を備える。
【選択図】図１

Description

本発明は、直流電源からの直流の入力を商用周波数の交流電力に変換し、当該交流電力を電力系統に連系可能な系統連系インバータ装置及び系統連系システムに関する。

従来、太陽電池又は燃料電池等の直流電源からの直流電力を商用周波数の交流電力に変換し、当該交流電力を電力系統に連系可能な系統連系インバータ装置が広く用いられている。

系統連系インバータ装置は、高周波スイッチングにより系統電圧よりも高い電圧まで入力電圧を常時昇圧して中間電圧を生成する電圧変換回路と、中間電圧を高周波スイッチングにより交流電力に変換する波形変換回路と、電圧変換回路及び波形変換回路それぞれの動作を制御する制御回路とを有し、交流電力を電力系統に出力する。

近年では、交流電力に対応する正弦波波形の一部の成形を電圧変換回路が行うことで、高周波スイッチングを一部省略可能とし、高周波スイッチングに伴うスイッチング損失を低減させた部分ＰＡＭ（Pulse Amplitude Modulation）方式の系統連系インバータ装置が提案されている（特許文献１及び２参照）。

部分ＰＡＭ方式において、電圧変換回路は、入力電圧が系統電圧の絶対値よりも低い期間において、入力電圧を昇圧するとともに交流電力に対応する波形を形成する昇圧動作を行う。波形変換回路は、入力電圧が系統電圧の絶対値よりも高い期間において、電圧変換回路が出力する電圧を降圧するとともに交流電力に対応する波形を形成する降圧動作を行う。

特許文献１に記載の制御回路は、電圧変換回路内に流れる電流（昇圧電流又はリアクタ電流）をモニタし、モニタ結果に応じて電圧変換回路の昇圧動作を制御する。また、特許文献２に記載の制御回路は、系統連系インバータ装置の出力電流波形と理想の電流波形との誤差が小さくなるように、昇圧動作と降圧動作との切り替えを行う。

特開２０００−１５２６５１号公報 特開２０００−３３３４７１号公報

従来の部分ＰＡＭ方式の系統連系インバータ装置においては、制御回路は、昇圧動作の制御と降圧動作の制御とを別個独立に行っている。よって、従来では、入力電圧が系統電圧よりも低い状態から高い状態に切り替わる際、及び、高い状態から低い状態に切り替わる際に、昇圧動作と降圧動作との切り替えがスムーズに行われず、出力電流波形が乱れるという問題があった。

また、従来では、昇圧動作の制御と降圧動作の制御とを別個独立に行うため、制御回路による制御が複雑化するという問題があった。

そこで、本発明は、部分ＰＡＭ方式において制御を簡素化しつつ昇圧動作と降圧動作との切り替えをスムーズに行うことができる系統連系インバータ装置及び系統連系システムを提供することを目的とする。

上述した課題を解決するために、本発明は以下のような特徴を有している。まず、本発明に係る系統連系インバータ装置の特徴は、直流電源（直流電源１）からの直流電力を交流電力に変換して、前記直流電源を交流の電力系統（電力系統１０）に連系可能な系統連系インバータ装置（系統連系インバータ装置１００Ａ又は１００Ｂ）であって、前記直流電源からの入力電圧（入力電圧Ｖｉ）を昇圧するとともに前記交流電力に対応する波形を形成する昇圧動作を行う電圧変換回路（昇圧コンバータ２Ａ又は２Ｂ）と、前記電圧変換回路が出力する電圧を降圧するとともに前記交流電力に対応する波形を形成する降圧動作を行う波形変換回路（フルブリッジインバータ３Ａ又は３Ｂ）と、前記電圧変換回路を駆動する昇圧制御パルス（ゲート信号Ｇ１）を用いて前記昇圧動作を制御し、前記波形変換回路を駆動する降圧制御パルス（ゲート信号Ｇ２及びゲート信号Ｇ３）を用いて前記降圧動作を制御する制御回路（制御回路１２０）とを備え、前記制御回路は、前記降圧制御パルスのデューティー比を操作する降圧操作信号（操作信号ＭＶ２）の基準となる基準操作信号（基準操作信号ＭＶ）を用いて、前記昇圧制御パルスのデューティー比を操作する昇圧操作信号（操作信号ＭＶ１）を生成する昇圧操作信号生成回路（操作信号演算回路１２４）を備えることを要旨とする。

このような系統連系インバータ装置によれば、降圧制御パルスのデューティー比を操作する降圧操作信号の基準となる基準操作信号を用いて、昇圧制御パルスのデューティー比を操作する昇圧操作信号を生成する。これにより、昇圧動作の制御と降圧動作の制御とが一体的に行われるため、昇圧動作と降圧動作との切り替えをスムーズに行うことができる。また、共通の基準操作信号に応じて昇圧動作と降圧動作とが制御されるため、制御を簡素化することができる。

上記の特徴に係る系統連系インバータ装置において、前記昇圧操作信号生成回路は、前記降圧操作信号に対応する前記降圧制御パルスのデューティー比が、前記降圧動作を制御可能な限界値を超過している場合において、前記昇圧制御パルスを前記超過の量に応じたデューティー比とするように前記昇圧操作信号を生成する。

このような特徴によれば、降圧制御パルスのデューティー比と昇圧制御パルスのデューティー比とを一体的且つ連続的に操作することができ、昇圧動作と降圧動作との切り替えをスムーズに行うことができる。また、従来技術のような、電圧変換回路内に流れる電流（昇圧電流又はリアクタ電流）をモニタする手段を要しないため、制御を簡素化できるとともに、コストを削減できる。

上記の特徴に係る系統連系インバータ装置において、前記昇圧操作信号生成回路は、前記降圧操作信号に対応する前記降圧制御パルスのデューティー比が前記限界値を超過している期間において、前記昇圧制御パルスを前記超過の量に応じたデューティー比とするように前記昇圧操作信号を生成し、前記降圧操作信号に対応する前記降圧制御パルスのデューティー比が前記限界値を下回っている期間において、前記昇圧動作を停止させるように前記昇圧操作信号を生成する。

このような特徴によれば、基準操作信号を用いて昇圧動作を実行又は停止させることができるため、昇圧動作の開始及び終了を適切に制御できる。

上記の特徴に係る系統連系インバータ装置において、前記昇圧操作信号生成回路は、前記超過の量を、前記入力電圧に対する前記電力系統の電圧の比で除した結果を前記昇圧操作信号として生成する。

このような特徴によれば、昇圧操作信号を適切に生成することができる。

上記の特徴に係る系統連系インバータ装置において、前記制御回路は、前記入力電圧に対する前記電力系統の電圧の比を示すフィードフォワード信号（フィードフォワード信号ＦＦ）と、前記系統連系インバータ装置の出力電流（出力電流Ｉｏ）と前記出力電流の理想波形（基準電流Ｉｒ）との差を示すフィードバック信号（フィードバック信号ＦＢ）とを加算することで、前記基準操作信号を生成する基準操作信号生成回路（除算器１２２、減算器１２８ａ、エラーアンプ１２１ｂ、加算器１２８ｂ）を備える。

このような特徴によれば、操作信号を適切に生成することができる。

本発明に係る系統連系システムの特徴は、直流電源（直流電源１）と、上記の特徴に係る系統連系インバータ装置とを備えることを要旨とする。

このような特徴によれば、昇圧動作と降圧動作との切り替えをスムーズに行うことができる系統連系インバータ装置を用いて系統連系システムが構成されるため、出力電流波形の乱れが抑制された系統連系システムを提供できる。また、制御が簡素化された系統連系インバータ装置を用いて系統連系システムが構成されるため、小型かつ安価な系統連系システムを提供できる。

本発明によれば、部分ＰＡＭ方式において制御を簡素化しつつ昇圧動作と降圧動作との切り替えをスムーズに行うことができる系統連系インバータ装置及び系統連系システムを提供できる。

本発明の実施形態に係る系統連系インバータ装置を含む系統連系システムの回路構成を示す回路図である。 本発明の実施形態に係る制御回路の回路構成を示す回路図である。 本発明の実施形態に係る系統連系インバータ装置の動作を説明するための波形図である。 本発明の実施形態の変更例に係る系統連系インバータ装置の回路構成を示す回路図である。

次に、図面を参照して、本発明の系統連系インバータ装置の実施形態を説明する。具体的には、（１）概略構成、（２）主回路、（３）制御回路、（４）作用・効果、（５）その他の実施形態について説明する。以下の実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

（１）概略構成
図１は、本実施形態に係る系統連系インバータ装置１００Ａを含む系統連系システムの回路構成を示す回路図である。

図１に示す系統連系システムは、直流電源１、系統連系インバータ装置１００Ａ、及び電力系統１０を有する。直流電源１は、発電により直流電力を出力する分散型電源である。以下においては、直流電源１として太陽電池を例示する。

系統連系インバータ装置１００Ａは、直流電源１からの直流電力を商用周波数（例えば５０又は６０Ｈｚ）の交流電力に変換する。系統連系インバータ装置１００Ａと電力系統１０との間には、需要家に設置された負荷（不図示）が接続されている。系統連系インバータ装置１００Ａは、系統連系インバータ装置１００Ａ及び電力系統１０（例えば商用電力系統）の両方から負荷に交流電力を供給する連系運転を行う。

系統連系インバータ装置１００Ａは、部分ＰＡＭ方式であって、主回路１１０Ａと、主回路１１０Ａを制御する制御回路１２０とを有する。主回路１１０Ａは、昇圧コンバータ２Ａ、フルブリッジインバータ３Ａ、及びフィルタ回路４Ａを有する。

昇圧コンバータ２Ａは、直流電源１からの入力電圧Ｖｉが系統電圧Ｖｓの絶対値よりも低い期間において、高周波スイッチングにより入力電圧Ｖｉを昇圧するとともに交流電力に対応する波形を形成する昇圧動作を行う。本実施形態において昇圧コンバータ２Ａは、電圧変換回路を構成する。なお、系統電圧Ｖｓとは、電力系統１０の電圧である。

フルブリッジインバータ３Ａは、入力電圧Ｖｉが系統電圧の絶対値よりも高い期間において、高周波スイッチングにより電圧変換回路が出力する電圧を降圧するとともに交流電力に対応する波形を形成する降圧動作を行う。本実施形態においてフルブリッジインバータ３Ａは、波形変換回路を構成する。

フィルタ回路４Ａは、フルブリッジインバータ３Ａが出力する交流電力の高周波成分を除去して電力系統１０（及び負荷）に出力する。

制御回路１２０は、昇圧コンバータ２Ａを駆動するゲート信号Ｇ１を用いて昇圧動作を制御し、フルブリッジインバータ３Ａを駆動するゲート信号Ｇ２，Ｇ３を用いて降圧動作を制御する。また、制御回路１２０は、ゲート信号Ｇ４，Ｇ５を用いてフルブリッジインバータ３Ａによる極性切り替え動作を制御する。

（２）主回路
引き続き図１を参照して、主回路１１０Ａについて説明する。なお、主回路１１０Ａは、部分ＰＡＭ方式に従った回路構成である。

昇圧コンバータ２Ａは、入力段コンデンサ２１、リアクトル２２、スイッチング素子２３、ダイオード２４、ダイオード２５、及び中間段コンデンサ２６を有する。本実施形態ではスイッチング素子２３として絶縁ゲートバイポーラトランジスタＩＧＢＴを例示しているが、パワーＭＯＳ ＦＥＴ等でもよい。入力段コンデンサ２１は、直流電源１からの直流電力を平滑する。

スイッチング素子２３は、制御回路１２０からのゲート信号Ｇ１（図３（ａ）参照）に応じて高周波スイッチングする。なお、図３において、ハッチングで示す区間は高周波スイッチングの区間を表している。スイッチング素子２３は、このような高周波スイッチング動作により直流電圧を昇圧し、制御回路１２０がゲート信号Ｇ１のパルス幅を変調（ＰＷＭ制御）することで、リアクトル２２に流れる電流波形の振幅を制御する。

図３（ａ）及び（ｅ）に示すように、昇圧コンバータ２Ａは、系統電圧Ｖｓのピーク電圧の時点を中心として一定期間は昇圧を行い、それ以外の期間、具体的には、系統電圧Ｖｓの絶対値が入力電圧Ｖｉよりも小さい期間では昇圧を行わない。

図３（ｆ）は、昇圧コンバータ２Ａから出力される中間電圧Ｖｄの波形を示している。中間電圧Ｖｄは、昇圧された区間が部分的に凸状となった波形になる。残りの部分の正弦波波形についてはフルブリッジインバータ３Ａが成形することになる。中間電圧Ｖｄには、スイッチング素子２３の動作周波数に対応する高周波成分が重畳されている。

中間段コンデンサ２６は、中間電圧Ｖｄに含まれる高周波成分を除去する。中間段コンデンサ２６は、例えば数十μＦ以下であり、小容量である。

フルブリッジインバータ３Ａは、フルブリッジ接続されたスイッチング素子３１ａ〜３１ｄを有する。第１実施形態ではスイッチング素子３１ａ〜３１ｄとしてＩＧＢＴを例示しているが、パワーＭＯＳ ＦＥＴ等でもよい。スイッチング素子３１ａ〜３１ｄには、ダイオード３２ａ〜３２ｄがそれぞれ逆並列接続されている。

スイッチング素子３１ａは、制御回路１２０からのゲート信号Ｇ２（図３（ｂ）参照）に応じて高周波スイッチングする。スイッチング素子３１ｂは、制御回路１２０からのゲート信号Ｇ３（図３（ｂ）参照）に応じて高周波スイッチングする。

また、スイッチング素子３１ｃは、制御回路１２０からのゲート信号Ｇ４（図３（ｃ）参照）に応じてスイッチングする。スイッチング素子３１ｄは、制御回路１２０からのゲート信号Ｇ５（図３（ｃ）参照）に応じてスイッチングする。スイッチング素子３１ｃ及びスイッチング素子３１ｄそれぞれの動作周波数は、系統電圧Ｖｓの周波数と同等である。

図３（ａ）及び（ｂ）に示すように、昇圧コンバータ２Ａとフルブリッジインバータ３Ａとが交互に高周波スイッチングを行い、昇圧コンバータ２Ａとフルブリッジインバータ３Ａとで正弦波波形の形成を行う。そして、正弦波波形の形成は高周波スイッチングを行っている回路によって行われることになる。

また、昇圧コンバータ２Ａが高周波スイッチングを行っている場合（正弦波波形の形成を行っている場合）は、図３（ｃ）に示すように、フルブリッジインバータ３Ａは必要に応じて極性の切り替えを行う。

図３（ａ）及び（ｂ）に示すように、フルブリッジインバータ３Ａが高周波スイッチングを行っている場合（正弦波波形の形成を行っている場合）は、昇圧コンバータ２Ａは昇圧動作を停止する（スイッチング素子２３をオフにする）。

図３（ｇ）は、フルブリッジインバータ３Ａが出力する出力電圧Ｖｏの波形を示している。出力電圧Ｖｏには、フルブリッジインバータ３Ａによる高周波スイッチングに対応する高周波成分が重畳されている。

フルブリッジインバータ３Ａの後段には、フィルタ回路４Ａが接続されている。フィルタ回路４Ａは、フルブリッジインバータ３Ａからの出力（出力電圧Ｖｏ）に含まれる高周波成分を除去して出力する。フィルタ回路４Ａは、リアクトル４１及びコンデンサ４２を有する。

（３）制御回路
次に、制御回路１２０について説明する。図２は、制御回路１２０の構成を示す回路図である。

制御回路１２０は、アンプ２１ａ、エラーアンプ１２１ｂ、除算器１２２、零クロス検出回路１２３、操作信号演算回路１２４、反転回路１２５、ＰＷＭ（Pulse Width Modulation）コンパレータ１２６ａ，１２６ｂ、論理回路１２７ａ，１２７ｂ、減算器１２８ａ、加算器１２８ｂ，１２８ｃ、駆動回路１２９ａ〜１２９ｅを有する。

アンプ２１ａには、系統電圧Ｖｓが入力される。アンプ２１ａは、系統電圧Ｖｓを増幅する。零クロス検出回路１２３は、アンプ２１ａによって増幅された系統電圧Ｖｓの零クロス点を検出し、零を超える場合にはハイレベル、零を下回る場合にはロウレベルの零クロス信号ＺＥＲＯを出力する。反転回路１２５は、零クロス信号ＺＥＲＯを反転する。駆動回路１２９ａは、零クロス信号ＺＥＲＯを増幅し、ゲート信号Ｇ５として出力する。駆動回路１２９ｂは、零クロス信号ＺＥＲＯを反転した後に増幅し、ゲート信号Ｇ４として出力する。

除算器１２２には、入力電圧Ｖｉ及び系統電圧Ｖｓが入力される。除算器１２２は、系統電圧Ｖｓを入力電圧Ｖｉで除算した結果をフィードフォワード信号ＦＦ（図３（ｄ）参照）として出力する。

減算器１２８ａには、出力電流Ｉｏ及び基準電流Ｉｒが入力される。ここで、基準電流Ｉｒは、図示を省略する基準電流生成回路によって生成され、出力電流Ｉｏの理想波形を表している。減算器１２８ａは、出力電流Ｉｏと基準電流Ｉｒとの差を誤差信号として出力する。エラーアンプ１２１ｂは、当該誤差信号を増幅した結果をフィードバック信号ＦＢとして出力する。

加算器１２８ｂには、フィードバック信号ＦＢ及びフィードフォワード信号ＦＦが入力される。加算器１２８ｂは、フィードバック信号ＦＢとフィードフォワード信号ＦＦとを加算した結果を基準操作信号ＭＶ（図３（ｄ）参照）として出力する。

本実施形態において、除算器１２２、減算器１２８ａ、エラーアンプ１２１ｂ、及び加算器１２８ｂは、入力電圧Ｖｉに対する系統電圧の比を示すフィードフォワード信号ＦＦと、出力電流Ｉｏと出力電流の理想波形（基準電流Ｉｒ）との差を示すフィードバック信号ＦＢとを加算することで、基準操作信号ＭＶを生成する基準操作信号生成回路を構成する。

加算器１２８ｃには、基準操作信号ＭＶ、及び、反転された零クロス信号ＺＥＲＯが入力される。加算器１２８ｃは、基準操作信号ＭＶ、及び、反転された零クロス信号ＺＥＲＯを加算した結果を操作信号ＭＶ２として出力する。操作信号ＭＶ２は、ゲート信号Ｇ２，Ｇ３（降圧制御パルス）のデューティー比を操作する降圧操作信号に相当する。

ＰＷＭコンパレータ１２６ｂには、操作信号ＭＶ２及び三角波信号ＴＲＩが入力される。三角波信号ＴＲＩは、フルブリッジインバータ３Ａによる高周波スイッチングの動作周波数を定めるものであり、図示を省略する三角波生成回路によって生成される。三角波信号ＴＲＩの振幅は、零から１の範囲に設定されている。ＰＷＭコンパレータ１２６ｂは、操作信号ＭＶ２と三角波信号ＴＲＩとを比較し、三角波信号ＴＲＩよりも操作信号ＭＶ２が大きければハイレベル、三角波信号ＴＲＩよりも操作信号ＭＶ２が小さければロウレベルのＰＷＭ信号を出力する。

論理回路１２７ａには、ＰＷＭ信号及び零クロス信号ＺＥＲＯが入力される。論理回路１２７ａは、ＰＷＭ信号及び零クロス信号ＺＥＲＯを論理積（ＡＮＤ）演算する。駆動回路１２９ｄは、論理回路１２７ａの出力信号を増幅し、ゲート信号Ｇ２として出力する。

論理回路１２７ｂには、ＰＷＭ信号及び零クロス信号ＺＥＲＯが入力される。論理回路１２７ｂは、ＰＷＭ信号及び零クロス信号ＺＥＲＯそれぞれを反転した後、論理積（ＡＮＤ）演算する。駆動回路１２９ｅは、論理回路１２７ｂの出力信号を増幅し、ゲート信号Ｇ３として出力する。

操作信号演算回路１２４（昇圧操作信号生成回路）には、基準操作信号ＭＶ及びフィードフォワード信号ＦＦが入力される。操作信号演算回路１２４は、基準操作信号ＭＶに対応するゲート信号Ｇ２，Ｇ３（降圧制御パルス）のデューティー比が限界値を超過している期間において、ゲート信号Ｇ１を超過の量に応じたデューティー比とするように操作信号ＭＶ１（図３（ｄ）参照）を生成し、基準操作信号ＭＶに対応する降圧制御パルスのデューティー比が限界値を下回っている期間において、昇圧動作を停止させるように操作信号ＭＶ１を生成する。操作信号ＭＶ１は、ゲート信号Ｇ１（昇圧制御パルス）のデューティー比を操作する昇圧操作信号に相当する。

具体的には、操作信号演算回路１２４は、基準操作信号ＭＶの絶対値から１を減算した値を、フィードフォワード信号ＦＦの絶対値で除算し、除算結果を操作信号ＭＶ１として出力する。

ＰＷＭコンパレータ１２６ａには、操作信号ＭＶ１及び三角波信号ＴＲＩが入力される。上記のように、三角波信号ＴＲＩの振幅は、零から１の範囲に設定されている。ＰＷＭコンパレータ１２６ａは、操作信号ＭＶ１と三角波信号ＴＲＩとを比較し、三角波信号ＴＲＩよりも操作信号ＭＶ２が大きければハイレベル、三角波信号ＴＲＩよりも操作信号ＭＶ２が小さければロウレベルのＰＷＭ信号を出力する。

論理回路１２７ａには、ＰＷＭ信号及び零クロス信号ＺＥＲＯが入力される。論理回路１２７ａは、ＰＷＭ信号及び零クロス信号ＺＥＲＯを論理積（ＡＮＤ）演算する。駆動回路１２９ｄは、論理回路１２７ａの出力信号を増幅し、ゲート信号Ｇ２として出力する。

次に、図３を参照して、上記のように構成された制御回路１２０の動作について説明する。

フルブリッジインバータ３Ａの制御は、フィードフォワード/フィードバック制御で、フィードフォワード信号は、FF=Vs/Vi、フィードバック信号は、FB=(Io(ref)-Io)・Kとし、それらを加算したものを基準操作量、MV=FB+FFとしている。そのため、制御が良好な場合、Io =Io(ref)、すなわち、FB=0、MV=FF=Vs/Viとなる。

フルブリッジインバータ３Ａの動作範囲は、系統電圧|Vs|が、入力電圧Ｖｉよりも低い時、すなわち、-1<MV<1の範囲となる。また、一方、系統電圧|Vs|が、入力電圧Ｖｉよりも高い時、すなわち、-1>MV>1の範囲では、フルブリッジインバータ３Ａは制御範囲を超え、昇圧コンバータ２Ａの昇圧動作が必要になる。

フルブリッジインバータ３Ａの制御範囲を超えた値、すなわち、(|MV|-1)を昇圧比|Vs/Vi| で割ることで、(|MV|-1) を1に正規化し、その値を昇圧コンバータ２Ａの操作量MV1とする。

また、PWMコンパレータの基準三角波TRIの振幅を0から1に設定し、操作量 MV1、MV2が演算上、0から1の範囲を超え場合に、その高周波スイッチングを休止するようにする。

制御回路１２０をこのように構成することにより、図３に示すように、系統電圧Ｖｓに対して入力電圧Ｖｉが不足している場合、フルブリッジインバータ３Ａは、必然的に過変調になり、フルブリッジインバータ３Ａの制御出力がフルブリッジインバータ３Ａの制御範囲を超えて、フルブリッジインバータ３Ａは、高周波のスイッチングを休止し、PWM制御からPAM制御に移行する。

一方、昇圧コンバータ２Ａは、フルブリッジインバータ３Ａの制御範囲を超えた部分（フルブリッジインバータ３Ａが過変調になった部分）を操作量 MV1=(|MV|-1)/|Vs/Vi|としているため、フルブリッジインバータ３Ａが休止している期間、すなわち、系統電圧Ｖｓに対して入力電圧Ｖｉが不足している期間だけ、高周波でスイッチングし、また、それによって、入力電圧Ｖｉの不足分だけ昇圧して、波形成形動作を行う。

（４）作用・効果
以上説明したように、本実施形態によれば、ゲート信号Ｇ２，Ｇ３のデューティー比を操作する操作信号ＭＶ２の基準となる基準操作信号ＭＶを用いて、ゲート信号Ｇ１のデューティー比を操作する操作信号ＭＶ１を生成する。これにより、昇圧動作の制御と降圧動作の制御とが一体的に行われるため、昇圧動作と降圧動作との切り替えをスムーズに行うことができる。また、共通の基準操作信号ＭＶに応じて昇圧動作と降圧動作とが制御されるため、制御を簡素化することができる。

昇圧動作と降圧動作との切り替えをスムーズに行うことができる系統連系インバータ装置１００Ａを用いて系統連系システムが構成されるため、出力電流波形の乱れが抑制された系統連系システムを提供できる。また、制御が簡素化された系統連系インバータ装置１００Ａを用いて系統連系システムが構成されるため、小型かつ安価な系統連系システムを提供できる。

本実施形態では、操作信号演算回路１２４は、基準操作信号ＭＶに対応するゲート信号Ｇ２，Ｇ３のデューティー比が、降圧動作を制御可能な限界値を超過している場合（すなわち過変調の状態）において、ゲート信号Ｇ１を当該超過の量に応じたデューティー比とするように操作信号ＭＶ１を生成する。

これにより、ゲート信号Ｇ２，Ｇ３のデューティー比とゲート信号Ｇ１のデューティー比とを一体的且つ連続的に操作することができ、昇圧動作と降圧動作との切り替えをスムーズに行うことができる。また、従来技術のような、昇圧コンバータ２Ａ内に流れる電流（昇圧電流又はリアクタ電流）をモニタする手段を要しないため、制御を簡素化できるとともに、コストを削減できる。

（５）その他の実施形態
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。

上述した実施形態においては、直流電源１として太陽電池を例示したが、太陽電池に限らず、燃料電池等を直流電源１として使用してもよい。

以下において、上述した実施形態の変更例を説明する。図４は、本変更例に係る系統連系インバータ装置１００Ｂの回路構成を示す回路図である。

部分ＰＡＭ方式の系統連系インバータ装置１００Ｂでは、昇圧コンバータ２Ｂが一部の正弦波波形の成形を行うことによって、直流電源１と昇圧コンバータ２Ｂとの間の正側線路Ｌｐ及び負側線路Ｌｎそれぞれの対地電圧が変動する。

ここで、太陽電池等の直流電源１と大地との間には、対地静電容量Ｃｐｖが存在する。トランスレス方式の系統連系インバータ装置１００Ｂは、入出力が電気的に絶縁分離されていないため、正側線路Ｌｐ及び負側線路Ｌｎそれぞれの対地電圧が変動すると、対地静電容量Ｃｐｖを介して漏洩電流が流れる問題がある。

そこで、本変更例では、昇圧コンバータ２Ｂは、正側線路Ｌｐ上に設けられた正側回路（リアクトル２２ａ、ダイオード２５ａ）と、負側線路Ｌｎ上に設けられた負側回路（リアクトル２２ｂ、ダイオード２５ｂ）とを備え、正側回路及び負側回路を互いに対称な回路構成としている。これにより、互いに対称な回路構成の正側回路及び負側回路により、対地電圧の変動を正負で打ち消し合い、直流電源１と昇圧コンバータ２Ｂとの間の正側線路Ｌｐ及び負側線路Ｌｎそれぞれの対地電圧が一定に保たれる。これにより、対地静電容量Ｃｐｖを介して流れる漏洩電流を抑制できる。

正側回路及び負側回路は、同一特性の回路素子を用いて構成されている。リアクトル２２ａの回路特性（インダクタンス）と、リアクトル２２ｂの回路特性（インダクタンス）とは等しい。ダイオード２５ａの回路特性と、ダイオード２５ｂの回路特性とは等しい。リアクトル２２ａ，２２ｂは、小型化のため、コアを共通とし、リアクトル２２ａ，２２ｂそれぞれに対応する巻線を共通のコアに巻く方法で構成してもよい。

フルブリッジインバータ３Ｂは、スイッチング素子３１ａ〜３１ｄとしてＩＧＢＴを使用している点以外は、第１実施形態と同様の回路構成である。ただし、ＩＧＢＴに限らず、パワーＭＯＳ ＦＥＴ等を使用してもよい。フルブリッジインバータ３Ｂの後段には、フィルタ回路４Ｂが接続されている。フィルタ回路４Ｂは、スイッチング素子４３ａ、ダイオード４４ａ、スイッチング素子４３ｂ、ダイオード４４ｂ、リアクトル４５ａ、リアクトル４５ｂ、及びコンデンサ４６を有する。フィルタ回路４Ｂは、フルブリッジインバータ３Ｂからの出力（出力電圧Ｖｏ）に含まれる高周波成分を除去して出力する。

このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

１…直流電源、２Ａ，２Ｂ…昇圧コンバータ、３Ａ，３Ｂ…フルブリッジインバータ、４Ａ、４Ｂ…フィルタ回路、１０…電力系統、２１…入力段コンデンサ、２１ａ…アンプ、２２，２２ａ，２２ｂ…リアクトル、２３…スイッチング素子、２４…ダイオード、２５，２５ａ，２５ｂ…ダイオード、２６…中間段コンデンサ、３１ａ〜３１ｄ…スイッチング素子、３２ａ〜３２ｄ…ダイオード、４１…リアクトル、４２…コンデンサ、４３ａ，４３ｂ…スイッチング素子、４４ａ，４４ｂ…ダイオード、４５ａ，４５ｂ…リアクトル、４６…コンデンサ、１００Ａ，１００Ｂ…系統連系インバータ装置、１１０Ａ，１１０Ｂ…主回路、１２０…制御回路、１２１ｂ…エラーアンプ、１２２…除算器、１２３…零クロス検出回路、１２４…操作信号演算回路、１２５…反転回路、１２６ａ，１２６ｂ…ＰＷＭコンパレータ、１２７ａ…論理回路、１２７ａ，１２７ｂ…論理回路、１２７ｂ…論理回路、１２８ａ…減算器、１２８ｂ，１２８ｃ…加算器、１２９ａ〜１２９ｅ…駆動回路

Claims (6)

1. 直流電源からの直流電力を交流電力に変換して、前記直流電源を交流の電力系統に連系可能な系統連系インバータ装置であって、
   前記直流電源からの入力電圧を昇圧するとともに前記交流電力に対応する波形を形成する昇圧動作を行う電圧変換回路と、
   前記電圧変換回路が出力する電圧を降圧するとともに前記交流電力に対応する波形を形成する降圧動作を行う波形変換回路と、
   前記電圧変換回路を駆動する昇圧制御パルスを用いて前記昇圧動作を制御し、前記波形変換回路を駆動する降圧制御パルスを用いて前記降圧動作を制御する制御回路と
   を備え、
   前記制御回路は、前記降圧制御パルスのデューティー比を操作する降圧操作信号の基準となる基準操作信号を用いて、前記昇圧制御パルスのデューティー比を操作する昇圧操作信号を生成する昇圧操作信号生成回路を備えることを特徴とする系統連系インバータ装置。
2. 前記昇圧操作信号生成回路は、前記降圧操作信号に対応する前記降圧制御パルスのデューティー比が、前記降圧動作を制御可能な限界値を超過している場合において、前記昇圧制御パルスを前記超過の量に応じたデューティー比とするように前記昇圧操作信号を生成することを特徴とする請求項１に記載の系統連系インバータ装置。
3. 前記昇圧操作信号生成回路は、
   前記降圧操作信号に対応する前記降圧制御パルスのデューティー比が前記限界値を超過している期間において、前記昇圧制御パルスを前記超過の量に応じたデューティー比とするように前記昇圧操作信号を生成し、
   前記降圧操作信号に対応する前記降圧制御パルスのデューティー比が前記限界値を下回っている期間において、前記昇圧動作を停止させるように前記昇圧操作信号を生成することを特徴とする請求項２に記載の系統連系インバータ装置。
4. 前記昇圧操作信号生成回路は、前記超過の量を、前記入力電圧に対する前記電力系統の電圧の比で除した結果を前記昇圧操作信号として生成することを特徴とする請求項２又は３に記載の系統連系インバータ装置。
5. 前記制御回路は、前記入力電圧に対する前記電力系統の電圧の比を示すフィードフォワード信号と、前記系統連系インバータ装置の出力電流と前記出力電流の理想波形との差を示すフィードバック信号とを加算することで、前記基準操作信号を生成する基準操作信号生成回路を備えることを特徴とする請求項１〜４の何れか一項に記載の系統連系インバータ装置。
6. 直流電源と、
   請求項１〜５の何れか一項に記載の系統連系インバータ装置と
   を備えることを特徴とする系統連系システム。

Images