JP4341753B2 - ロバストディジタル制御器およびその設計装置 - Google Patents

Description

本発明は、例えばスイッチング電源装置のようなＰＷＭ電力増幅器などに組み込まれ、負荷に供給する出力電圧が指令信号に比例するようにフィードバック制御を行なうロバストディジタル制御器に関し、とりわけ広域な負荷変動や電源電圧変動に対しても、単独の構成で対応できるロバストディジタル制御器およびその設計装置に関する。

電力変換回路としてパルス幅変調（ＰＷＭ）スイッチング回路を用いると共に、ノイズ除去のために電力変換回路と負荷との間にＬＣフィルタを挿入し、更に負荷に供給する出力電圧が指令信号に比例するようフィードバック制御系を構成したＰＷＭ電力増幅器が、例えば電源としてあるいはアンプとして用いられている。このとき負荷の特性はキャパシティブからインダクティブと広く、大きさもゼロから最大定格までと大幅に変動する。そこで、このような広範な負荷変動に対しても、また直流電源の電圧変動に対しても、１個の制御器で対応できるいわゆるロバストなＰＷＭ電力増幅器が必要とされる。

こうしたロバストなＰＷＭ電力増幅器におけるアナログ制御器の設計方法は、例えば非特許文献１や非特許文献２に開示されているが、この方法では制御器にキャリアノイズ等の乗っている電流フィードバック及び電圧フィードバックを用いている。しかし、制御器へのノイズの影響を小さくするにはフィードバック信号が少ない方が好ましく、また電流検知センサは一般に高価であるため、電圧フィードバックのみを用いた制御器を得ることが望ましい。このときアナログ制御器の構成は、電流フィードバックを用いないため複雑になり実現が困難になるが、ディジタル制御器の場合はＤＳＰ（Digital
Signal Processor）を用いることによって実現が容易になる。

そこで、上記要求を満たすＰＷＭ電力増幅器におけるロバストディジタル制御器の設計方法が、別な非特許文献３に提案されている。

ディジタルフィードバック制御系は、アナログフィードバック制御系よりも大きな入力無駄時間が生じる。この入力無駄時間は主にＤＳＰの演算時間遅れや、アナログからディジタル（ＡＤ）への変換時間およびディジタルからアナログ（ＤＡ）への変換時間や、三角波比較部の遅れ等によるものである。この点に着目し、上記非特許文献３では、入力無駄時間と電流フィードバックの電圧フィードバックへの変換を考慮して、制御対象（ＰＷＭ信号発生部と電力変換回路とＬＣフィルタ）を連続時間系より次数が２次高い離散時間系で表現し、これに対して与えられた目標特性を達成する状態フィードバック系の構成を提示している。またここでは、当該状態フィードバック系を電圧のみ用いた出力フィードバック系に等価変換した上で、この出力フィードバック系を近似して得られるロバスト補償器を結合すると、近似的２自由度のディジタルロバスト制御系が構成できると共に、このディジタルロバスト制御系を等価変換することで、電圧フィードバックのみを用いたディジタル積分形制御器が得られることを提示している。
K.Higuchi， K.Nakano， K.Araki， and F.Chino， "The robust design ofPWM power amplifier by the approximate 2-degree-of-freedom integral type servosystem"， Proc. IEEE IECON-2000， pp.2297-2302， 2000 樋口幸治，中野和司，荒木邦彌，茅野文穂，"近似的２自由度ディジタル積分形制御によるロバストＰＷＭ電力増幅器の設計"，電学論，Vol.122，No.2，pp.96-103，2002 樋口幸治，中野和司，荒木邦彌，茅野文穂，"電圧フィードバックのみを用いた近似的２自由度ディジタル積分形制御によるロバストＰＷＭ電力増幅器の設計"，電子情報通信学会論文誌，Vol.J-85-C，No.10，pp.1-11（2002.10）

上記文献では、一次近似モデルを実現する近似的な２自由度ロバストディジタル制御系の構成法を文献に示したが、こうした制御系を組み入れたロバストディジタル制御器では、近似度を上げると同時に制御入力を抑えるのが困難であった。そこで、誰でも容易に高近似で制御入力の大きさの考慮の必要のないロバストディジタル制御器を提供する必要があった。また、上記文献で提案した２自由度ロバストディジタル制御系に関し、ロバストディジタル制御器の近似度を上げる明確なパラメータの決定手段は示されていない。そのためパラメータの決定には多大な思考錯誤を必要とし、非常に手間がかかった。そこで誰でも容易に設計できる明確なパラメータの決定手段を有する設計装置を提供する必要があった。

本発明は上述した問題点を解決するもので、近似度が高く、しかも制御入力の大きさを考慮する必要のない新規な２自由度ロバストディジタル制御系を組み込んだロバストディジタル制御器を提供することをその第１の目的とする。さらに、このようなロバストディジタル制御器の設計装置を提供することを第２の目的とする。

請求項１記載のロバストディジタル制御器では、目標値ｒと制御量ｙとの間の離散化した伝達関数Ｗ_ry（z）を、より近似性の高い二次近似したモデル伝達関数Ｗ_m（z）に定め、このモデル伝達関数Ｗ_m（z）に基づいて、ディジタル制御器の内部で演算処理できる積分形制御系を構築している。そのため、従来の一次近似モデルを実現する近似的なディジタル制御系に比べてより近似度が高く、出力ノイズに強いディジタル制御器を実現できると共に、当該ディジタル制御器のロバストな設計が、制御入力の大きさを殆ど考慮することなく容易にできる。

請求項２記載のロバストディジタル制御器では、当該制御器内に組み込まれた制御補償手段が、後述する第１〜第３のフィードフォワード手段を必要としないため、制御器としての演算能力に大きな負担を必要としない。

請求項３記載のロバストディジタル制御器では、フィードフォワードの処理構成を制御補償手段に付加することで、さらに高精度な制御を実現することができる。

請求項４記載の発明では、制御量yからの電圧フィードバック系と動的補償フィルタの極のフィードバック系により電流フィードバックを電圧フィードバック系に等価置換が可能であり、制御対象からの電圧フィードバックによりディジタル制御特有の入力無駄時間が解消され、さらに零点に関する電圧フィードバック系により二次近似モデルの近似度の向上が可能となり、制御目標値からのフィードフォワード系を加えることにより必要な周波数帯域において外乱に強いロバストな目標特性のモデルマッチングを実現することができる。

請求項５記載の発明では、所望の特性が得られる各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_i，k_iz，k_inの値を、複雑な処理手順を行なうことなく設計装置によって簡単に得ることができる。また、こうした各パラメータ値を組み込んだディジタル制御器は、目標値ｒと制御量ｙとの間の離散化した伝達関数Ｗ_ry（z）を、より近似性の高い二次近似したモデル伝達関数Ｗ_m（z）に定め、このモデル伝達関数Ｗ_m（z）に基づいて、内部で演算処理できる積分形制御系を構築している。そのため、従来の一次近似モデルを実現する近似的なディジタル制御系に比べてより近似度が高く、出力ノイズに強いディジタル制御器を実現できると共に、当該ディジタル制御器のロバストな設計が、制御入力の大きさを殆ど考慮することなく容易にできる。

さらに、ここでのディジタル制御器は、後述する第１〜第３のフィードフォワード手段を必要としないため、ディジタル制御器としての演算能力に大きな負担がかからず、設計装置も、こうしたフィードフォワードのパラメータを算出する必要がないので、処理時間を早めることができる。

請求項６記載の発明では、フィードフォワードの処理構成をディジタル制御器の積分形制御系として付加することで、ディジタル制御器はさらに高精度な制御を実現することができるが、こうしたディジタル制御器に対応して、設計装置も当該フィードフォワードに関連するパラメータを含む各パラメータ値を算出することが可能になる。

請求項７記載の発明では、所望の特性が得られる各パラメータk₁，k₂，k₃，k₄，k_i1，k_i2の値を、複雑な処理手順を行なうことなく設計装置によって簡単に得ることができる。また、こうした各パラメータ値を組み込んだディジタル制御器は、目標値ｒと制御量ｙとの間の離散化した伝達関数Ｗ_ry（z）を、処理構成の比較的単純な一次近似したモデル伝達関数Ｗ_m（z）に定め、このモデル伝達関数Ｗ_m（z）に基づいて、内部で演算処理できる積分形制御系として構築される。そのため、ここにある新規な設計装置を併用することで、一次近似モデルを実現する近似的な２自由度ロバストディジタル制御系の構成に対し、ロバストな設計を簡単に行なうことができる。

さらに、ここでのディジタル制御器は、後述する第１および第２のフィードフォワード手段を必要としないため、ディジタル制御器としての演算能力に大きな負担がかからず、設計装置も、こうしたフィードフォワードのパラメータを算出する必要がないので、処理時間を早めることができる。

請求項８記載の発明では、フィードフォワードの処理構成をディジタル制御器の積分形制御系として付加することで、ディジタル制御器はさらに高精度な制御を実現することができるが、こうしたディジタル制御器に対応して、設計装置も当該フィードフォワードに関連するパラメータを含む各パラメータ値を算出することが可能になる。

請求項９記載の発明では、制御器パラメータ決定手段で算出した各パラメータ値が、直接ディジタル制御器に出力されるので、ディジタル制御器にいちいちパラメータ値を入力する手間を省くことができる。

請求項１０記載の発明では、所望の特性が得られる各パラメータ値が制御器パラメータ決定手段で自動的に算出されるので、制御器パラメータ決定手段で算出した最終的な各パラメータ値を利用して、ディジタル制御器のロバストな設計を確実に行なうことができる。

請求項１１記載の発明では、所望の特性が得られる各パラメータ値だけが、直接ディジタル制御器に出力され、ディジタル制御器のロバストな設計を簡単且つより確実に行なうことができる。

請求項１のロバストディジタル制御器によれば、近似度が高く、しかも制御入力の大きさを考慮する必要のない新規な２自由度ロバストディジタル制御系を組み込むことができる。

請求項２のロバストディジタル制御器によれば、制御器としての演算能力に大きな負担がからない。

請求項３のロバストディジタル制御器によれば、フィードフォワードの処理構成を組み込むことによって、さらに高精度な制御を実現することができる。

請求項４のロバストディジタル制御器によれば、電流フィードバックを用いることなく電圧フィードバックにより等価な性能が得られるので制御装置のコストを低減でき、ディジタル制御による無駄時間が解消されるので制御系の応答時間が速くなり、さらに近似モデルの近似度が向上して、目標特性のモデルマッチングが可能となり、外乱に強いロバストな制御を実現することができる。

請求項５記載の発明では、設計装置で得られた各パラメータの値を利用することで、誰でも容易に高近似で制御入力の大きさの考慮の必要のないロバストディジタル制御器を提供できる。また、フィードフォワードのパラメータを算出する必要がない分、設計装置としての処理時間を早めることができる。

請求項６の発明によれば、フィードフォワードに関連するパラメータを含む各パラメータ値を設計装置で算出することが可能になる。

請求項７の発明によれば、一次近似モデルを実現する近似的な２自由度ロバストディジタル制御系の構成に対し、容易な設計が可能になる。

請求項８の発明によれば、フィードフォワードに関連するパラメータを含む各パラメータ値を設計装置で算出することが可能になる。

請求項９の発明によれば、ディジタル制御器にいちいちパラメータ値を入力する手間を省くことができる。

請求項１０の発明によれば、ディジタル制御器のロバストな設計を確実に行なうことができる。

請求項１１の発明によれば、ディジタル制御器のロバストな設計を簡単且つより確実に行なうことができる。

以下、添付図面を参照して、本発明の実施例における好適なロバストディジタル制御器とその設計装置について詳しく説明する。

図１は、本実施例に適用するロバストディジタル制御器を含むＰＷＭ電力増幅器の回路構成を示したものである。同図において、１は直流電源、２は電力変換回路である例えばフォワード型のコンバータ部２で、コンバータ部２の一次側回路を構成するトランス３の一次巻線３Ａとスイッチング素子５との直列回路を、前記直流電源１の両端間に接続すると共に、スイッチング素子５をスイッチング動作させることにより、直流電源１からの入力電圧Ｖｉがトランス３の一次巻線３Ａに電圧Ｅ１として断続的に印加される。また、コンバータ部２の二次側回路は、前記一次巻線３Ａと電気的に絶縁したトランス３の二次巻線３Ｂと、整流素子である整流ダイオード６と、転流素子である転流ダイオード７とにより構成され、このコンバータ部２の二次側回路と負荷８との間には、チョークコイル10および平滑コンデンサ11からなるＬＣフィルタ回路12が挿入接続される。そして、前記スイッチング素子５のスイッチング動作に伴い二次巻線３Ｂに誘起した電圧Ｅ２が、整流ダイオード６と転流ダイオード７とにより整流され、ＬＣフィルタ回路12によってノイズ成分を除去した後、負荷８に出力電圧Ｖｏとして供給されるようになっている。

一方、15は前記出力電圧Ｖｏの安定化を図るために設けられたフィードバック制御系を実現するためのフィードバック回路で、これは出力電圧Ｖｏと同レベルの電圧フィードバック信号のノイズ成分を遮断する第１の低域フィルタ16と、所定の振幅Ｃｍとキャリア周波数を有する三角波状または鋸波状のキャリア波を生成する発振器17と、発振器17から出力するキャリア波のノイズ成分を遮断する第２の低域フィルタ18と、前記電流フィードバック信号と前記キャリア波との各電圧レベルを比較し、その比較結果に応じたオン時間を有するＰＷＭ（パルス幅変調）スイッチング信号を出力するディジタル制御器たるＤＳＰ（ディジタル・シグナル・プロセッサ）19と、前記ＤＳＰ19からのＰＷＭスイッチング信号を電気的に絶縁して伝送する絶縁トランス20と、当該ＰＷＭスイッチング信号を増幅してスイッチング素子５の制御端子に供給するドライバ回路21とにより構成される。

ＤＳＰ19の構成をさらに詳しく説明すると、ここには第１の低域フィルタ16からの電圧フィードバック信号をディジタル変換する第１のＡＤ変換器23と、第２の低域フィルタ18からのアナログキャリア波をディジタル変換する第２のＡＤ変換器24と、離散化された電圧フィードバック信号およびキャリア波の各電圧レベルを比較して、ＰＷＭスイッチング信号のオン時間幅を決定する実質的なディジタル処理部に当たるコントローラ25と、当該コントローラ25で得られたオン時間幅に基づくＰＷＭスイッチング信号を生成するＰＷＭ信号発生部としてのＰＷＭジェネレータ26とをそれぞれ内蔵している。なお、図１に示すＤＳＰ19は発振器17と別々に設けられているが、ＤＳＰ19に発振器17としての機能を内蔵させてもよい。本実施例におけるＤＳＰ19は、コントローラ25に組み込まれる機能構成に新規な特徴を有している。

本実施例では、（１）入力電圧Ｖｉが48Ｖ、出力電圧Ｖｏが3.3Ｖであること、（２）起動時の過渡応答特性が、抵抗負荷及び抵抗とコンデンサからなる並列負荷において殆ど同じであること（但し、抵抗値ＲLとコンデンサのキャパシタンスＣLは、0.165≦ＲL≦∞（Ω），0≦ＣL≦200（μＦ）の範囲内である）、（３）起動時の過渡応答立上がり時間
が100（μSec）よりも小さいこと、（４）全ての負荷に対して、起動時の過渡応答に際してオーバーシュートを生じないこと、（５）動的な負荷応答が、負荷電流を10（Ａ）変動するのに対して50（ｍＶ）よりも小さいこと、（６）入力電圧Ｖｉが±20％変動しても、上記（２）〜（５）の特性を満足すること、以上の仕様を満たすＰＷＭ電力増幅器の設計・製作を行なうものとする。

ここで、図２に示すキャリア波とＰＷＭスイッチング信号（ＰＷＭ出力）の各波形図から、ＬＣフィルタ回路12を含むコンバータ部２のゲインＫ_pを算出する。同図において、上段はキャリア波，下段はＰＷＭスイッチング信号の各波形を示しており、Ｃ_mはキャリア波のマイナスピーク電圧，ｕは電圧フィードバック信号の電圧レベルを示している。また、Ｔ_s，Ｔ_ONはＰＷＭスイッチング信号の周期とオン時間をそれぞれ示している。

この場合、第１の低域フィルタ16に入力される電圧フィードバック信号の電圧Ｖinは、次の数１５にて表せる。

一例として、入力電圧Ｖｉ＝48Ｖ，トランス３の一次巻線３Ａの巻数Ｎ１と二次巻線３Ｂの巻数Ｎ２の比Ｎ１：Ｎ２＝８：２，マイナスピーク電圧Ｃ_m＝−66Ｖとすると、Ｖin＝−0.18・（ｕ−66）となり、コンバータ部２のゲインＫ_pは次のように算出される。

前記ＬＣフィルタ回路12を構成するチョークコイル10のインダクタンスＬ1 と、平滑コンデンサ11のキャパシタンスＣ1 の各値は、キャリア波やスイッチングに同期したノイズを減らすと同時に、フィードバック制御系がより低感度になるように決定される。ＤＳＰ19への入力電圧ｕとなる電圧フィードバック信号の周波数が、発振器17からのキャリア波の周波数よりも十分小さいならば、ＬＣフィルタ回路12を含むコンバータ部２の等価モデル回路を示した図３において、制御対象となるＰＷＭ電力増幅器の状態方程式は、次の数１７における線形近似式のように表せる。

なお、上記数式および図３の等価回路図において、31は前記図１に示す直流電源１の入力電圧Ｖｉとトランス３の巻数比Ｎ２／Ｎ１とを考慮した等価的な電源、６Ａ，７Ａはそれぞれ前記整流ダイオード６および転流ダイオード７と同等の機能を発揮する整流用ＦＥＴおよび転流用ＦＥＴで、これらの各ＦＥＴ６Ａ，７Ａのゲートには、スイッチング素子５に同期した互いに反転するスイッチングパルスが与えられる。また、32はチョークコイル10のコイル抵抗や各ＦＥＴ６Ａ，７Ａのオン抵抗などの合成抵抗である。ここでは、合成抵抗32の抵抗値をＲ1とし、チョークコイル10を流れるコイル電流をｉL1とし、負荷８の抵抗値をＲoとしている。

フィードバック制御系に組み込まれるディジタル制御器を上記ＤＳＰ19によって実現する場合は、ＤＳＰ19自身の演算時間やＡＤおよびＤＡの変換時間があるために、サンプリングの開始時点から操作量を出力するまでの遅れ時間が存在する。また、図２に示す三角波状のキャリア波も、比較部（コントローラ25）への入力の際に階段波状にディジタル変換されるため、アナログ制御器の比較部に比べて大きな遅れ時間を生じる。ここで、ＤＳＰ19のサンプリング周期をＴとし、遅れ時間の総和をＬとすると、遅れ時間Ｌ（≦Ｔ）は制御対象に存在する入力無駄時間と等価であると考えられる。さらにここでは、負荷電流を検出して得られる電流フィードバックを電圧フィードバックに変換するために、１周期の遅れ要素を結合して、図４に示すようなディジタル制御系を構成し、これを新たな制御対象として考える。

同図において、33は上記数１７の状態方程式が適用される伝達要素で、入力ｕは前記電圧フィードバック信号の電圧レベルで、出力ｙは出力電圧Ｖｏである。また、34は遅れ時間Ｌの総和に対応した伝達要素であり、35は電流フィードバックから電圧フィードバックへの変換に対応した入力ｖの伝達要素である。伝達要素34の遅れはξ₁（＝ｕ）であり、伝達要素35の遅れはξ₂である。なお、36はサンプリングをあらわす等価スイッチ素子、37はサンプリング期間中一定の値を保持するゼロ次ホールドブロックである。図４では、制御対象（ＰＷＭジェネレータ26，電力変換回路２，ＬＣフィルタ回路12）を連続時間系より次数が２次高い離散時間系で表現している。

こうした図４に示すディジタル制御系の遅れξ₁，ξ₂を考慮しつつ、前記状態方程式を離散化して書き直すと、当該状態方程式は次のように表現される。なお、Ｔは転置行列を示す。

制御対象の負荷８が変わること及び直流電源１の電圧変動は、前記非特許文献１，２にも示されているように、制御対象のパラメータ変動や次数変化と見なすことができる。このような制御対象のパラメータ変動や次数変化は、離散時間系の場合も上記数１７より、図５に示す等価外乱ｑ_y，ｑ_vに置き換えることができる。また、入力ｕに飽和が生じたり、入力ｕの周波数がキャリア波の周波数に比べてそれほど小さくない場合は、制御対象が非線形系に変化する。こうした特性変化も、図５に示す等価外乱ｑ_y，ｑ_vに置き換えることができる。したがって、これらのパラメータ変動である負荷変動や、直流電源変動や、非線形系への変化の影響を抑えて、ディジタル制御器のロバスト化を図るには、等価外乱ｑ_y，ｑ_vから出力ｙへのパルス伝達関数がなるべく小さくなるような制御系を構成すればよい。以下、目標特性を保持したままで、これらの等価外乱ｑ_y，ｑ_vの影響を抑制できるディジタル制御系の構成及び設計方法について説明する。

前述の図５は、上記数１７の状態方程式に基づき構成された、負荷変動（パラメータ変動）の等価外乱と状態フィードバックによるモデルマッチング系を示したものである。同図において、41Ａ〜41Ｄは離散時間の制御対象40に対するフィードバック要素、42Ａ，42Ｂは制御対象40に対するフィードフォワード要素であって、次の数１９に示される状態フィードバック則と、数２０に示されるフィードフォワード則をそれぞれ適用している。

各フィードバック要素41Ａ〜41Ｄとフィードフォワード要素42Ａは、等価外乱ｑ_vと共に加え合わせ点43Ａに入力され、その出力が前記図４に示す入力ｖとなる。制御対象40は前記図４に示すブロック線図の構成に、電圧（ｘ₁）フィードバック（フィードバック要素41Ａ）と、電流（ｘ₂）フィードバック（フィードバック要素41Ｂ）と、等価外乱ｑ_yとをそれぞれ考慮したもので、ここでは次数１／ｚによる要素44Ａ〜44Ｄと、行列ＡｄおよびＢｄの各要素（添え字は行と列を示す）による要素45Ａ〜45Ｆ，46Ａ〜46Ｂと、加え合せ点43Ｂ〜43Ｅとの組み合わせにより示される。なお、ｚ＝exp(jωt)である。

この図５に示すモデルマッチング系から、ステップ応答においてオーバーシュートを生じさせないために、目標値ｒと制御量ｙとの間の伝達関数Ｗ_ry（z）を次のように指定する。

ここでは、図５における制御対象40に、数１９の状態フィードバック則と、数２０のフィードフォワード則を適用したときに、伝達関数Ｗ_ry（z）が上記数２１を満たすように、Ｆ＝［Ｆ（1，1） Ｆ（1，2） Ｆ（1，3） Ｆ（1，4）］とＧを決める。なお、上記ｎ1，ｎ2は数１８の状態方程式の零点、Ｈ₁〜Ｈ₄は極である。

ここで、高価な電流センサの使用やノイズの影響を軽減するために、電流フィードバックを用いずに、目標値ｒと制御量ｙとの間の伝達関数Ｗ_ry（z）を変えないまま、電圧フィードバックのみを用いた系に等価変換する。図６は、電圧（出力）フィードバックのみを用いたモデルマッチング系のブロック線図をあらわしているが、ここでは図５に示すブロック線図に結合，変換法則を適用して、電流フィードバックの存在しない構成に置き換えられている。より具体的には、フィードバック要素51Ａ，51Ｂは制御量ｙを入力とし、フィードバック要素51Ｃは状態方程式の要素54からの遅れ出力ξ₁を入力とし、フィードバック要素51Ｄは次数１／ｚの要素44Ａからの遅れ出力ξ₂を入力とし、フィードフォワード要素42Ｂ，53は目標値ｒを入力としている。そして、第１のフィードバック要素51Ａ，51Ｃ，51Ｄと第１のフィードフォワード要素53からの各出力が、等価外乱ｑ_vと共に加え合わせ点43Ａに入力され、この加え合わせ点43Ａからの出力ｖが、次数１／ｚの要素44Ａに入力される一方で、第２のフィードバック要素52からの出力が、第２のフィードフォワード要素42Ｂからの出力と、次数１／ｚの要素44Ａからの遅れ出力ξ₂と共に、別の加え合せ点43Ｂに入力される。この加え合せ点43Ｂからの入力ηを受ける要素54は、前記数１８に等価外乱ｑ_vが入ったものと見なした状態方程式を満たすものとして構成される。すなわちこの状態方程式の要素54は、ＤＳＰ19で構成されるディジタル制御器を除く電力変換回路２やＬＣフィルタ12に相当する。

次に、ディジタル制御器としての近似度を高めるために、Ｈ₁，Ｈ₂＞＞Ｈ₃と指定して、実際に実現する目標特性を、次の数２２に示すように前記パルス伝達関数Ｗ_ry（z）を二次近似したモデルＷ_m（z）に定める。この二次近似モデルの伝達関数は、非特許文献３にも示されていない新規な概念である。

また、図６に示す系の等価外乱Ｑを数２３のように定義し、この等価外乱Ｑと制御量ｙとの間の伝達関数Ｗ_Qy（z）を、数２４のように定義する。

続いて、前記図４に示すモデルマッチング系を、ＤＳＰ19に組み込める構成とするために、前記二次近似モデルの伝達関数Ｗ_ry（z）の逆システム（逆関数）Ｗ_m（z）^-1と、この逆システムを近似的に実現するためのフィルタＫ(z)を導入して、図７に示すような系を構成する。因みに当該フィルタＫ(z)は、逆システムＷ_m（z）^-1だけでは近似的に実現できない系となることを避けるのに導入されたもので、次の数２５にて示される。

図７において、61は等価外乱Ｑを考慮した伝達関数Ｗ_ry（z），Ｗ_Qy（z）を含むシステムの伝達要素、62は逆システムＷm（z）^-1の伝達要素、63はフィルタＫ(z)を含むロバスト補償器としての伝達要素で、伝達要素61の出力である制御量ｙが、引き出し点64で引き出されて伝達要素62の入力に印加され、伝達要素63の出力と目標値ｒとを加算する加え合せ点65からの出力は、引き出し点66によって別な加え合せ点67に加算されると共に、伝達要素61に入力される。また加え合せ点67は、引き出し点66で分岐した加え合せ点65からの出力と、伝達要素62の出力との偏差（減算値）を、伝達要素63に入力するものである。

図８は、本実施例において、図７に示す系をＤＳＰ19として実現できる積分型制御系の構成に等価変換したブロック線図である。このブロック線図における各部の構成を説明すると、54は、行列ｘの各要素をなす出力電流に相当するコイル電流ｉL1と出力電圧Ｖｏに関し、入力ｈ，制御量ｙ，第１の等価外乱ｑ_y，遅れξ₁がそれぞれ与えられた時に、次の数２６の状態方程式を満足する制御対象要素で、これは具体的にはコンバータ部２やＬＣフィルタ回路12に相当する。第１の等価外乱ｑ_yは、加え合せ点43Ｅによって制御対象要素54からの出力に加算され、その加算結果が制御量ｙとして出力される。

一方、前記制御対象要素54と加え合せ点43Ｅを除く部分が、別な第２の等価外乱ｑ_vを受けるディジタル制御器70としての積分型制御系の構成で、これは具体的にはＤＳＰ19により実現できる。当該ディジタル制御器70は、k₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各パラメータを有する伝達要素71〜82と、１サンプル遅れに相当する次数１／ｚ（但し、ｚ＝exp(jωt)）の要素44Ａ，44Ｆと、積分器となる次数１／ｚ−１の要素83と、加え合せ点43Ａ，43Ｂ，84，85との組み合わせにより構成される。また、図８に示すように、目標値ｒを入力として、パラメータk_1r，k_2r，k_3rのフィードフォワード要素77，78，79が接続され、制御量ｙを入力として、パラメータk₁，k₂，k₆の各フィードバック要素71，72，76が接続され、ディジタル制御器70内部における演算遅れ出力ξ₁を入力として、パラメータk₃のフィードバック要素73が接続されると共に、目標値ｒと基準値ｙとの偏差が第１の加え合せ点84から次数１／ｚ−１の要素83に入力され、次数１／ｚ−１の要素83からの遅れ出力ξ₄がパラメータk_inの要素82に入力され、パラメータk_inの要素82からの出力と、パラメータk₅，k₆の各フィードバック要素75，76からの出力と、パラメータk_3rのフィードフォワード要素79からの出力が、第２の加え合せ点85で夫々加算され、この第２の加え合せ点85で加算した出力が次数１／ｚの第１要素44Ｆに入力され、次数１／ｚの第１要素44Ｆからの遅れ出力ξ₃が、パラメータk₅のフィードバック要素75と、パラメータk_i，k_izの要素80，81に夫々入力され、パラメータk_iの要素80からの出力と、パラメータk₁，k₃，k₄の各フィードバック要素71，73，74からの出力と、パラメータk_2rのフィードフォワード要素78からの出力と、第２の等価外乱ｑ_vが、第３の加え合せ点43Ａで夫々加算され、この第３の加え合せ点43Ａで加算した出力ｖが、次数１／ｚの第２要素44Ａに入力され、次数１／ｚの第２要素44Ａからの遅れ出力ξ₂と、パラメータk₂のフィードバック要素72からの出力と、パラメータk_1rのフィードフォワード要素77からの出力と、パラメータk_izの要素81からの出力が、第４の加え合せ点43Ｂで夫々加算され、前記次数１／ｚの第２要素44Ａからの遅れ出力ξ₂が、パラメータk₄のフィードバック要素74に入力され、そして第４の加え合せ点43Ｂで加算した出力が、前記入力ｈとして制御対象要素54に与えられるように、ディジタル制御器70の制御補償手段70Ａが構成される。

上記各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inは、次のような役割を持ち、数２７にて表せる。

k₁，k₂：電流フィードバックを電圧フィードバックと制御入力フィードバックに等価的に置き換えて、目標特性のモデルマッチング系を実現する電圧フィードバック係数。

k₃：電流フィードバックを電圧フィードバックと制御入力フィードバックに等価的に置き換えて、ＤＳＰ19の演算時間とＡＤ変換時間による遅れを補償する電圧フィードバック係数。

k₄：電流フィードバックを電圧フィードバックと制御入力フィードバックに等価的に置き換えるために導入された動的補償器（フィルタ63）の極。

k₅：近似度を上げるために二次近似モデルＷ_m（z）に追加された零点。

k₆：近似度を上げるために二次近似モデルＷ_m（z）に追加された零点を補償するための電圧フィードバック係数。

k_i，k_iz：目標特性のモデルマッチング系の一部を消去するための係数。

k_in：等価外乱Ｑと制御量ｙとの間の伝達関数Ｗ_Qy（z）の極と二次近似モデルＷ_m（z）に追加された零点の効果を表す係数。

k_1r，k_2r：目標特性のモデルマッチング系を実現するためにその分子多項式を設定する目標値ｒからのフィードフォワード係数。

k_3r：目標特性から等価外乱Ｑと制御量ｙとの間の伝達関数Ｗ_Qy（z）の極を近似的に消去するための目標値ｒからのフィードフォワード係数。

前記図８に示すディジタル積分形制御系の構成では、目標値ｒと制御量ｙとの間の伝達特性が、次の数２８のようにあらわせる。

ここで、Ｗ_s(z)は次の数２９のようにあらわせる。

また、等価外乱Ｑと制御量ｙとの間の伝達特性は、次の数３０のようにあらわせる。

ここで、Ｗ_Qy(z)は次の数３１のようにあらわせる。

このとき、上記数２９に示すＷ_s(z)が、次の数３２のように１に近ければ、上記数２８，数３０に示す各伝達特性は、数３３，数３４のように近似される。

理想的には、数３３の括弧内に示すように、目標値ｒと制御量ｙとの間の伝達関数が必要な周波数帯域で１となり、数３４の括弧内に示すように、等価外乱Ｑと制御量ｙとの間の伝達関数が必要な周波数帯域で０となるディジタル制御器70を組み込めばよい。

上記数３３と数３４によれば、図８に示す新規な系は、目標値ｒと制御量ｙとの間の特性が極Ｈ₁，Ｈ₂によって決められる一方で、等価外乱Ｑと制御量ｙとの間の特性がｋ_zによって決められる近似的２自由度系となる。これらの間の特性に関し、その近似度を上げるためには、広い周波数範囲に渡って数３２の式が成り立つようにすればよい。そのためにはＨ₃をなるべく小さく設定することと、ｎ₀を零点の一つになるべく近づけることである。ｎ₀を零点の一つに近づけたときの近似度の様子を、図９の周波数−ゲイン特性図及び図１０の周波数−位相特性に示す。同図において、ｎ₀を零点の一つに近づけていくと、近似モデルが数２１の式に近づいていき近似度がよくなることがわかる。このｎ₀は逆システムＷ_m（z）^-1の極となり、ｋ_zを大きくするとどんどん零点の一つに近づいていく。もし零点の一つに近づき過ぎると制御入力に急速な振動が発生し、実行できない恐れが出てくる。そこで、ｎ₀を零点の一つに近づけさせ過ぎないように、予め与えられたｋ_zに対する移動後のｎ₀の値を設定しておく必要がある。

具体的には、上記数２８と数３０において、次の数３５で示すような分母多項式＝０となる数式の根の一つが、ｋ_zを大きくするにつれて移動するｎ₀の極であるから、この移動極が予め設定した値になるように、ｎ₀とＨ₃を夫々決めておけばよい。

この数３５にある式は、次の数３６のように書き表せる。

上記数３６に含まれる未定の値ｎ₀およびＨ₃を決めるために、この数３６の根を、次の数３７のように指定する。

上記数３６と数３７の係数等価式は、次の数３８〜数４０にて書き表せる。

一例として、上記数３８〜数４０にてｐ₁，ｐ₂，ｐ₃の指定値とｎ₁，ｎ₂，ｋ_zを次の数４１のように設定する。

上記数４１の条件を数３８〜数４０に代入すると、次の数４２に示すような、３本の連立方程式であらわせる。

ｎ₀とＨ₃は何れも実数であるので、−ｎ₀，Ｈ₃を数４２の式に代入すると、次の数４３が得られる。

これらは双曲線の方程式であり、各双曲線の交点が数４３の連立方程式の解を与える。これらの双曲線を描くと図１１のようになる。

この交点より、ｎ₀＝−ｘ＝−0.4，Ｈ₃＝ｙ＝0.3が得られる。ｎ₀とＨ₃をこのように設定すると、ｋ_z＝0.6のときにｎ₀は設定されたｐ₃＝−0.67まで移動することなる。これらより、前記図８に示すディジタル制御器70の各パラメータは、次の数４４のようにＤＳＰ19として実現できるものに定められる。

なお、他のフィードフォワードパラメータk_1r，k_2r，k_3rはかならずしも必要ないので零とおいた。

次に、本手法によってｎ₀＝−0.4，Ｈ₃＝0.3と設定して得た上記数４４の各パラメータを用いて、先に求めた数３０の等価外乱ｑ_yと制御量ｙとの間の伝達関数のゲイン特性を図１２に示す。同図において、ｎ₀を零点の一つに近づけていくと、数３０が数３４の右辺に近づいていき近似度がよくなることがわかる。

図１３は、起動時における出力電圧，入力電圧，出力電流の各応答特性を示している。なお、同図における抵抗値（Ω）とキャパシタンス（μＦ）は、前記負荷８と平滑コンデンサ11の各値に相当する。このように、負荷８が変動しても目標の二次近似モデルの応答からほとんどずれることなく応答しており、非常に低感度でロバストなディジタル制御系が得られていることがわかる。

図１４は、負荷急変時の動的な負荷応答を示す。負荷電流（コイル電流）は10（Ａ）から20（Ａ）に急に変化させたが、出力電圧Ｖｏの変動は50（mV）以下に抑えられており、十分実用に値するものとなっている。

次に、本実施例における２次近似モデルの設計手順を説明する。まず、指定された帯域幅または立ち上がり時間を満たすように、次の数４５のように極Ｈ₁，Ｈ₂（実定数）を設定する。

次に、各パラメータｐ₁，ｐ₂，ｐ₃とパラメータk_zを、次の数４６，数４７のように指定する。

これらのパラメータｐ₁、ｐ₂、ｐ₃，k_zを指定したら、上記数３８〜数４０の係数等価式に、各パラメータｐ₁、ｐ₂、ｐ₃，k_zを代入する（ｎ₁，ｎ₂は制御対象の離散時間変換時の零点である）。ｎ₀とＨ₃は何れも実数であるので、−ｎ₀＝ｘ，Ｈ₃＝ｙとおいて、数３８〜数４０の連立方程式を満足するｎ₀とＨ₃を求める。このｎ₀とＨ₃の算出には、関数表示用のソフトウェアを利用してもよい。

そして、上記数２７を利用して、図８のディジタル制御器70を構成する各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inを決定する。このパラメータの算出の過程では、状態フィードバックＦ＝［Ｆ（1，1） Ｆ（1，2） Ｆ（1，3） Ｆ（1，4）］とフィードフォワードＧの各値を求める必要があるが、これらの値はＰＷＭ電力増幅器の既知の回路定数（チョークコイル10のインダクタンスＬ1，平滑コンデンサのキャパシタンスＣ1，負荷８の抵抗値Ｒo，合成抵抗32の抵抗値Ｒ1）や、サンプリング周期Ｔや、遅れ時間の総和Ｌや、制御対象54のゲインＫpや、極Ｈ₁，Ｈ₂，Ｈ₃により算出可能である。

なお、シミュレーションなどにより、ＰＷＭ電力増幅器として望ましい仕様を満たすかを確認したときに、仕様を満たさないときは、数４７によるパラメータk_zの値を若干変更して、再度それ以降の手順を繰り返す。それでも仕様を満たさないときは、数４６によるパラメータｐ₁，ｐ₂，ｐ₃の値を若干変更して、それ以降の手順を繰り返せばよい。

このようにして得られたディジタル制御器70は、数２２に示すような二次近似モデルの伝達関数を実現するものであるため、出力電圧の観測においてノイズに強いＰＷＭ電力増幅器を構築できる。また、２次近似モデルを実現できるのでスイッチング電源以外の他の種々の制御対象に、本実施例のディジタル制御器70を適用できる。しかも、上記設計方法に従えば、近似的２自由度ディジタル制御器のロバストな設計が、制御入力の大きさをほとんど考慮することなく容易にできる。ここに示す近似的２自由度ディジタル制御器70は、従来の積分形制御器なので、種々用いられている積分形制御器のロバスト化が簡単にできる。

以上のように本実施例のディジタル制御器70は、入力ｈ，制御量ｙ，第１の等価外乱ｑ_y，第２の等価外乱ｑ_v，遅れξ₁がそれぞれ与えられた時に、上記数２６の状態方程式を満足する制御対象すなわち制御対象要素54に接続され、この制御対象要素54に数１９に示される状態フィードバック則と、数２０に示されるフィードフォワード則を適用したときの目標値ｒと前記制御量ｙとの伝達関数Ｗ_ry（z）を、数２１に示すような４次の離散時間系から、数２２に示すような二次近似したモデル伝達関数Ｗ_m（z）に定めて、このモデル伝達関数Ｗ_m（z）と、当該モデル伝達関数Ｗ_m（z）の逆関数Ｗ_m（z）^-1と、当該逆関数Ｗ_m（z）^-1を実現するための動的補償器たるフィルタ63とを結合した系を図７に示すように構成し、この系を等価変換して得た図８に示すような積分形制御系を実現する制御補償手段70Ａを備えている。

この場合の制御補償手段70Ａは、目標値ｒと制御量ｙとの間の離散化した伝達関数Ｗ_ry（z）を、より近似性の高い二次近似したモデル伝達関数Ｗ_m（z）に定め、このモデル伝達関数Ｗ_m（z）に基づいて、ディジタル制御器70の内部で演算処理できる積分形制御系として構築されている。そのため、従来の一次近似モデルを実現する近似的なディジタル制御系に比べてより近似度が高く、出力ノイズに強いディジタル制御器70を実現できると共に、当該ディジタル制御器70のロバストな設計が、制御入力の大きさを殆ど考慮することなく容易にできる。

また、制御補償手段70Ａの構成が、制御量ｙとパラメータk₁との積を出力する第１のフィードバック手段たるフィードバック要素71と、制御量ｙとパラメータk₂との積を出力する第２のフィードバック手段たるフィードバック要素72と、第１の遅れ出力ξ₁とパラメータk₃との積を出力する第３のフィードバック手段たるフィードバック要素73と、第２の遅れ出力ξ₂とパラメータk₄との積を出力する第４のフィードバック手段たるフィードバック要素74と、第３の遅れ出力ξ₃とパラメータk₅との積を出力する第５のフィードバック手段たるフィードバック要素75と、制御量ｙとパラメータk₆との積を出力する第６のフィードバック手段たるフィードバック要素76と、制御量ｙと目標値ｒとの偏差を算出する第１の演算手段たる第１の加え合せ点84と、第１の加え合せ点84からの演算値を積分して第４の遅れ出力ξ₄に変換する積分手段たる要素83と、要素83からの第４の遅れ出力ξ₄とパラメータk_inとの積を出力する第１の積算手段たる要素82と、要素82からの出力，フィードバック要素75からの出力，およびフィードバック要素75からの出力を加算する第１の加算手段たる第２の加え合せ点85と、第２の加え合せ点85からの加算結果を、サンプリング遅れさせた前記第３の遅れ出力ξ₃とする第１の遅延手段たる次数１／ｚの第１要素44Ｆと、前記第３の遅れ出力ξ₃とパラメータk_iとの積を出力する第２の積算手段たる要素80と、第３の遅れ出力ξ₃とパラメータk_izとの積を出力する第３の積算手段たる要素81と、第２の等価外乱ｑ_v，要素80からの出力，フィードバック要素71からの出、フィードバック要素73からの出力，およびフィードバック要素74からの出力を加算する第２の加算手段たる第３の加え合せ点43と、第３の加え合せ点43からの加算結果を、サンプリング遅れさせた前記第２の遅れ出力ξ₂とする第２の遅延手段としての次数１／ｚの第２要素44Ａと、第２要素44Ａからの出力，要素81からの出力，およびフィードバック要素72からの出力を加算し、前記制御対象要素54に対する入力ｈを生成する第３の加算手段としての第４の加え合せ点43Ｂと、からなるのが好ましい。

こうすると、ディジタル制御器70内に組み込まれた制御補償手段70Ａが、後述する第１〜第３のフィードフォワード手段たるフィードフォワード要素77，78，79を必要としないため、ディジタル制御器70としての演算能力に大きな負担がかからない。

また好ましくは、ここでの制御補償手段70Ａは、目標値ｒとパラメータk_1rとの積を出力する第１のフィードフォワード手段たるフィードフォワード要素77と、目標値ｒとパラメータk_2rとの積を出力する第２のフィードフォワード手段たるフィードフォワード要素78と、目標値ｒとパラメータk_3rとの積を出力する第３のフィードフォワード手段たるフィードフォワード要素79とをさらに備え、フィードフォワード要素79の出力が第２の加え合せ点85でさらに加算され、フィードフォワード要素78の出力が第３の加え合せ点43Ａでさらに加算され、フィードフォワード要素77の出力が第４の加え合せ点43Ｂでさらに加算されるように構成される。

このように、フィードフォワードの処理構成を制御補償手段70Ａに付加することで、さらに高精度な制御を実現することができる。

次に、本発明の第２実施例について、図１５〜図２２を参照しながら説明する。本実施例における含むＰＷＭ電力増幅器の回路構成は、第１実施例で示した図１と共通している。これらの共通点を含め、第１実施例と共通する箇所には共通の符号を付し、重複する部分は極力省略して説明する。

本実施例では、前記第１実施例の数２２のようなパラメータＨ₁，Ｈ₂を含む二次近似モデルに代わり、次の数４８のようなパラメータＨ₁を含む一次近似モデルＷ_m（z）を、実際に実現する目標特性として採用する。なお、この数４８に示す一次近似モデルＷ_m（z）は、非特許文献３にも提案されているもので、パラメータの個数が第１実施例のものに比べて少ない分、制御器の処理手順を簡単にできる利点がある。

上記数４８は、Ｈ₂＞＞Ｈ₁，Ｈ₃と指定して、第１実施例における数２１の伝達関数Ｗ_ry（z）を近似化したもので、図５および図６における各モデルマッチング系は、第１実施例のものと共通している。

上記一次近似モデルＷ_m（z）の逆システムＷm（z）^-1と、この逆システムを近似的に実現するためのフィルタＫ(z)を導入して、図７に示すような系を構成する。フィルタＫ(z)は、前記数２５にて示される。本実施例のような一次近似モデルＷ_m（z）を採用したものにおいて、図７に示す系をＤＳＰ19として実現できる積分型制御系の構成に等価変換すると、図１５に示すようなブロック線図になる。

この図１５において、54は、行列ｘの各原素をなす出力電流に相当するコイル電流ｉL1と出力電圧Ｖｏに関し、入力η，制御量ｙ，第１の等価外乱ｑ_y，遅れそれぞれ与えられた時に、次の数４９の状態方程式を満足する制御対象要素で、これは具体的にはコンバータ部２やＬＣフィルタ回路12に相当する。第１の等価外乱ｑ_yは、加え合せ点43Ｅによって制御対象要素54からの出力に加算され、その加算結果が制御量ｙとして出力される。

一方、前記制御対象要素54と加え合せ点43Ｅを除く部分が、別な第２の等価外乱ｑ_vを受けるディジタル制御器90としての積分型制御系の構成で、これは具体的にはＤＳＰ19により実現できる。ここでのディジタル制御器90は、−k₁，−k₂，−k₃，−k₄，１／ｇ，k_r1，k_r2，k_i1，k_i2の各パラメータを有する伝達要素91〜99と、１サンプル遅れに相当する次数１／ｚ（但し、ｚ＝exp(jωt)）の要素44Ａと、積分器に相当する次数１／ｚ−１の要素83と、加え合せ点43Ａ，43Ｂ，87との組み合わせにより構成される。また、図１５に示すように、目標値ｒを入力として、パラメータk_r1，k_r2のフィードフォワード要素96，97が接続され、制御量ｙを入力として、パラメータ−k₁，−k₂，１／ｇ（ｇは目標値ｒと基準値ｙとの間に導入された定常ゲイン）の各フィードバック要素91，92，95が接続され、制御対象要素54からの遅れ出力ξ₁を入力として、パラメータ−k₃のフィードバック要素93が接続されると共に、目標値ｒと１／ｇのフィードバック要素95の出力との偏差が第１の加え合せ点87から次数１／ｚ^-1の要素83に入力され、次数１／ｚ^-1の要素83からの出力がパラメータk_i1，k_i2の各要素98，99に入力され、パラメータk_i2の要素99からの出力と、パラメータ−k₁，−k₃，−k₄の各フィードバック要素91，93，94からの出力と、パラメータk_r2のフィードフォワード要素97からの出力と、第２の等価外乱ｑ_uが、第２の加え合せ点43Ａで夫々加算され、この第２の加え合せ点43Ａで加算した出力ｖが、次数１／ｚの要素44Ａに入力され、次数１／ｚの要素44Ａからの遅れ出力ξ₂と、パラメータ−k₂のフィードバック要素92からの出力と、パラメータk_r1のフィードフォワード要素96からの出力と、パラメータk_i1の要素98からの出力が、第３の加え合せ点43Ｂで夫々加算され、次数１／ｚの第２要素44Ａからの遅れ出力ξ₂が、パラメータ−k₄のフィードバック要素94に入力され、そして第３の加え合せ点43Ｂで加算した出力が、前記入力ηとして制御対象要素54に与えられるように、ディジタル制御器90の制御補償手段90Ａが構成される。

上記各パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2は、次のような役割を持ち、数５０にて表せる。

k₁，k₂：電流フィードバックを電圧フィードバックと制御入力フィードバックに等価的に置き換えて、目標特性のモデルマッチング系を実現する電圧フィードバック係数。

k₃：電流フィードバックを電圧フィードバックと制御入力フィードバックに等価的に置き換えて、ＤＳＰ19の演算時間とＡＤ変換時間による遅れを補償する電圧フィードバック係数。

k₄：電流フィードバックを電圧フィードバックと制御入力フィードバックに等価的に置き換えるために導入された動的補償器の極。

k_i1，k_i2：目標特性のモデルマッチング系の一部を消去するための係数。

k_r1，k_r2：目標特性のモデルマッチング系を実現するためにその分子多項式を設定する目標値ｒからのフィードフォワード係数。

前記図１５に示すディジタル積分形制御系の構成では、目標値ｒと制御量ｙとの間の伝達特性が、次の数５１のようにあらわせる。

ここで、Ｗ_s(z)は次の数５２のようにあらわせる。

また、等価外乱Ｑと制御量ｙとの間の伝達特性は、次の数５３のようにあらわせる。

ここで、Ｗ_Qy(z)は次の数５４のようにあらわせる。

このとき、次の数５５，数５６を満たすようにすれば、上記数５１，数５３に示す各伝達特性は、数５７，数５８のように夫々近似される。

上記数５７と数５８によれば、図１５に示す系は、目標値ｒと制御量ｙとの間の特性がＨ₁によって決められる一方で、等価外乱Ｑと制御量ｙとの間の特性がｋ_zによって決められる近似的２自由度系となる。これらの間の特性に関し、その近似度を上げるためには、広い周波数範囲に渡って数５５と数５６の式が成り立つようにすればよい。そのためには、ｋ_zを設定した後に、数５５と数５６の式の分母多項式が０、すなわち、次の根が指定した値になるように、Ｈ₂，Ｈ₃を決めればよい。

等価外乱ｑ_yと制御量ｙとの間の伝達関数Ｗ_qyy（z）を小さくして低感度にするには、前記パラメータｋ_zを大きくすればよい。しかし、図１５から明らかなようにｋ_zは制御入力に直接に入力されているので大きな影響を与え、大きくし過ぎると制御入力が過度になり実行できなくなる。そこで、適当な大きさにとり、さらに等価外乱ｑ_yと制御量ｙとの間の伝達関数Ｗ_qyy（z）を小さくするには、広い周波数範囲に渡って数５６の式が成り立つようにすると共に、当該伝達関数Ｗ_qyy（z）を小さくすればよい。以下、伝達関数Ｗ_qyy（z）を小さくする一つの手法と、広い周波数範囲に渡って数５５と数５６の式を成り立たせる手法を説明する。

ここでは、伝達関数Ｗ_qyy（z）を小さくする手法の一例として、当該伝達関数の定常値Ｗ_qyy（１）を小さくする手法を提案する。伝達関数Ｗ_qyy（z）の定常値Ｗ_qyy（１）は、次の数６０のように表される。

なお、上記のＷ_n（１）とＷ_d（２）は、次の数６１のように表される。

上記数６０の式に、例えば下記の数６２のように指定したＨ₁，Ｈ₄と、ＬＣフィルタ回路12を構成するチョークコイル10のインダクタンスＬ₀（Ｈ）および平滑コンデンサ11の静電容量Ｃ₀（Ｆ）と、ディジタル制御器90のサンプリング周期Ｔ（sec）とを夫々代入すると、数６０における定常値Ｗ_qyy（１）は数６３のように表わすことができる。

ここで、Ｈ₂，Ｈ₃を実数として、Ｈ₂＝ｘ，Ｈ₃＝ｙとおき、上記数６３に代入すると、次の数６４が得られる。

これを、定常値Ｗ_qyy（１）に関するグラフとして描くと、図１６に示すような立体的な曲線として表せる。

次に、Ｈ₂，Ｈ₃を複素数として、Ｈ₂＝ｘ＋ｙｉ，Ｈ₃＝ｘ−ｙｉとおき、上記数６３に代入すると、次の数６５が得られる。

これを、定常値Ｗ_qyy（１）に関するグラフとして描くと、図１７に示すような立体的な曲線として表せる。

図１６と図１７の各グラフを比較すると、Ｈ₂，Ｈ₃を複素数とした方が、定常値Ｗ_qyy（１）が小さくなる範囲は広い。そこで、Ｈ₂，Ｈ₃を複素数として、上述のようにＨ₂＝ｘ＋ｙｉ，Ｈ₃＝ｘ−ｙｉとおき、図１７に示す定常値Ｗ_qyy（１）の小さい範囲から、望ましいｘとｙの値を夫々選ぶことにする。

次に、広い周波数範囲に渡って(８)、(９)式を成り立たせる手法を提案する。ここでは、パラメータｋ_zを設定した後で、数５９すなわち次の数６６に示す式の根の実部ができるだけ小さくなるように、Ｈ₂，Ｈ₃を設定すればよい。

ここで、数６６における根を次の数６７のように指定する。

このとき、数６６および数６７の係数等価式は、次の数６８〜数７０にて書き表せる。

ここで、上述のようにＨ₂＝ｘ＋ｙｉ，Ｈ₃＝ｘ−ｙｉとおき、数６８〜数６０の係数等価式に夫々代入すると、次の数７１〜数７３が得られる。

一例として、ｐ₁，ｐ₂，ｐ₃の指定値とｎ₁，ｎ₂，ｋ_zを次の数７４のように設定する。

これらの各値を、上記数７１〜数７３に代入すると、数７５のような３本の連立方程式であらわせる。

これらは円の方程式であり、夫々の円の交点が上記３本の連立方程式の解を与える。これらの円を描くと図１８のグラフ図に示すようになる。なお、同図において、式（１）〜式（３）は上記数７５の各式に対応している。これらの連立方程式の交点から、ｘ＝−0.1，ｙ＝0.6が得られる。したがって、Ｈ₂＝−0.1＋0.6ｉ，Ｈ₃＝−0.1−0.6ｉと設定すれば、数５９の根は指定された値となる。こうして、Ｈ₂，Ｈ₃を含めた全ての極が求まることにより、状態フィードバックＦ＝［Ｆ（1，1） Ｆ（1，2） Ｆ（1，3） Ｆ（1，4）］やＧが定まり、図１５におけるディジタル制御器90のパラメータを、次の数７６のように定めることができる。

第１実施例と同様に、他のフィードフォワードパラメータk_r1，k_r2はかならずしも必要ないので零とおいた。

次に、上述したように、Ｈ₂＝−0.1＋0.6ｉ，Ｈ₃＝−0.1−0.6ｉと設定して数７６の各パラメータを定めたときに、これらのパラメータを用いて数５３で求めた等価外乱ｑ_yと制御量ｙとの間の伝達関数のゲイン特性と、Ｈ₂＝−0.1，Ｈ₃＝−0.2と適当に設定して数７６の各パラメータを定めたときに、これらのパラメータを用いて数５３で求めた等価外乱ｑ_yと制御量ｙとの間の伝達関数のゲイン特性を、夫々図１９のグラフに示す。同図において、「複素数近似値」とは、Ｈ₂＝−0.1＋0.6ｉ，Ｈ₃＝−0.1−0.6ｉと設定し、数５３で求めたゲイン特性の近似値で、「複素数真値」は極Ｈ₂，Ｈ₃を同じ複素数に設定したときのゲイン特性の真値である。同様に、「実数近似値」とは、Ｈ₂＝−0.1，Ｈ₃＝−0.2と設定し、数５３で求めたゲイン特性の近似値で、「実数真値」は極Ｈ₂，Ｈ₃を同じ実数に設定したときのゲイン特性の真値である。この図１９からも明らかなように、本手法で得られた複素数による極Ｈ₂，Ｈ₃を設定した方が、定常値Ｗ_qyy（１）が小さく、真値自身が小さくなっている。また、極Ｈ₂，Ｈ₃が実数である場合に比べて、ゲイン特性の近似値がより小さいことがわかる。

図２０は、上記の手法に基づいて極Ｈ₂，Ｈ₃を設定したときの、種々の負荷時のスタートアップ応答を示す。なお、同図における抵抗値（Ω）とキャパシタンス（μＦ）は、前記負荷８と平滑コンデンサ11の各値に相当する。この図からも明らかなように、負荷８が変動しても目標の一次近似モデルの応答からほとんどずれることなく応答しており、非常に低感度でロバストなディジタル制御系が得られていることがわかる。

図２１は、前記極Ｈ₂，Ｈ₃を適当な実数に設定したときのスタートアップ応答を示す。なお、同図における抵抗値（Ω）とキャパシタンス（μＦ）は、前記負荷８と平滑コンデンサ11の各値に相当する。特に容量負荷時におけるスタートアップ応答が、目標の一次近似モデルから大きく離れており、ロバスト性が劣っていることがわかる。

図２２は、負荷急変時の動的な負荷応答を示す。負荷電流（コイル電流）は10（Ａ）から20（Ａ）に急に変化させたが、出力電圧Ｖｏの変動は50（mV）以下に抑えられており、十分実用に値するものとなっている。

このようにして得られたディジタル制御器90は、数４８に示すような一次近似モデルの伝達関数を実現するものであるため、ディジタル制御器90としての構造が最も簡単なものとなって、近似的２自由度ディジタル制御器のロバストな設計が容易にできる。また、ここに示す近似的２自由度ディジタル制御器90は、従来の積分形制御器なので、種々用いられている積分形制御器のロバスト化が簡単にできる。

以上、ロバストに設計されるディジタル制御器70，90について説明したが、以下にその設計を実施する設計装置について説明する。なお、ディジタル制御器70，90の設計例で説明した部分は、重複しないように極力省略する。

次に、本発明の第３実施例として、実施例１におけるディジタル積分形制御系の制御補償手段70Ａを組み込んだディジタル制御器70の設計装置について、図８，図２３，および図２４を参照して説明する。

図２３は、図８に示すディジタル積分型制御系の制御補償手段70Ａを組み込んだディジタル制御器70に関し、上記設計手順に従って、数１７に示す各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの値を決定することができる設計装置の構成を示している。同図において、当該設計装置101は、必要なゲインが得られる帯域幅と立ち上がり時間とを満足すると予測される極Ｈ₁，Ｈ₂の値を指定すると共に、離散時間における制御対象54の零点ｎ₁，ｎ₂の値と、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定するパラメータ指定手段102と、数３８〜数４０の連立方程式を利用して、ｎ₀とＨ₃の各未定値を算出する未定値算出手段103と、未定値算出手段103で算出されたｎ₀とＨ₃の各値を利用して、ディジタル制御器70の各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_i，k_iz，k_inを算出すると共に、好ましくはフィードフォワードのパラメータk_1r，k_2r，k_3rをも算出する制御器パラメータ決定手段104と、当該制御器パラメータ決定手段104が上記パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を算出する際に必要な、回路定数Ｌ1，Ｃ1，Ｒo，Ｒ1や、サンプリング周期Ｔや、遅れ時間の総和Ｌや、制御対象54のゲインＫpを入力する既定値入力手段105とを備えて構成される。

また好ましい例として、設計装置101は、制御器パラメータ決定手段104が算出したパラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を、ディジタル制御器70の制御補償手段70Ａに組み込んだと想定し、このディジタル制御器70により制御対象54を制御した場合に望ましい特性が得られるか否かをシミュレーション判定する特性判定手段106と、特性判定手段106が判定した場合に、そのパラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を実際にディジタル制御器70の制御補償手段70Ａに組み込む制御器パラメータ出力手段107と、望ましい特性が得られないと特性判定手段106が判定した場合に、パラメータ指定手段102に別なパラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定させて、再度パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を算出させるパラメータ再指定手段108とをさらに備えている。

この設計装置101は、ディジタル制御器70と別体であっても、一体に組み込まれてもよい。ディジタル制御器70と一体の場合は、制御器パラメータ決定手段104が算出したパラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を、ディジタル制御器70の制御補償手段70Ａに組み込んで、実際にディジタル制御器70により制御対象54を制御し、そのときの各部の測定値から、特性判定手段106が望ましい特性になっているか否かを判定するようにしてもよい。その際、望ましい特性でなければ、前記パラメータ再指定手段108により再度パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を算出させ、その値を特性判定手段106が制御補償手段70Ａに組み込ませるようにすればよい。また、上記特性判定手段106やパラメータ再指定手段108を備えず、単に制御器パラメータ決定手段104が算出したパラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を、制御器パラメータ出力手段107によりそのままディジタル制御器70の制御補償手段70Ａに組み込むように構成してもよい。

次に、上記構成の設計装置101について、その作用を図２４のフローチャートで説明する。設計装置101を起動した後、図２４のステップＳ１に示すように、既定値入力手段105を利用して、回路定数Ｌ1，Ｃ1，Ｒo，Ｒ1や、サンプリング周期Ｔや、遅れ時間の総和Ｌや、制御対象54のゲインＫpを、それぞれ入力する。これらの規定値は、予め設計装置101に記憶保存されていて、必要な時にのみ変更できるようになっていてもよい。上記必要な規定値が全て入力されると、パラメータ指定手段102は、必要なゲインが得られる帯域幅と立ち上がり時間とを満足すると予測される極Ｈ₁，Ｈ₂の値と、離散時間における制御対象54の零点ｎ₁，ｎ₂の値と、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定して、これを未定値算出手段103に出力する（ステップＳ２）。これらの値は、例えば数４５〜数４７に示すように、予めパラメータ指定手段102に記憶されたものを利用してもよいし、あるいは複数のキーからなる入力手段によりその都度入力指定してもよい。未定値算出手段103は、前記数３８〜数４０の連立方程式を解くための演算プログラムが組み込まれており、パラメータ指定手段102から極Ｈ₁，Ｈ₂の値と、離散時間における制御対象54の零点ｎ₁，ｎ₂の値と、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を受け取ると、ｎ₀とＨ₃の各未定値を算出する（ステップＳ３）。

上述のように、ｎ₀とＨ₃の各値が算出されると、次のステップＳ４において、制御器パラメータ決定手段104は、図８に示す２次近似モデルを実現するディジタル積分形制御系の各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を算出する。特性判定手段106やパラメータ再指定手段108が組み込まれていない設計装置101の場合は、制御器パラメータ出力手段107を利用して、これらの各パラメータ値をそのままディジタル制御器70の制御補償手段70Ａに出力するが、これらの特性判定手段106やパラメータ再指定手段108が組み込まれている場合は、得られた各パラメータ値により望ましい特性（周波数−ゲイン特性や、周波数−位相特性）が得られるか否かを、当該特性判定手段106によりシミュレーション判定する（ステップＳ５）。ここでの判定条件は、予め特性判定手段106に記憶されているが、必要に応じて書き替え更新できるようにしてもよい。

制御器パラメータ決定手段104からの各パラメータ値によって、望ましい特性が得られると上記特性判定手段106が判定した場合は、設計装置101に接続されたディジタル制御器70に対し、当該各パラメータ値が出力され、所望の制御特性を持ったディジタル制御器70が得られる（ステップＳ６）。一方、制御器パラメータ決定手段104からの各パラメータ値では、望ましい特性が得られないと判定した場合は、ステップＳ７において、パラメータ再指定手段108によって、別なパラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定させ、再度ステップＳ３以降の手順に戻って、パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を算出させる。ここでは、特性判定手段106の判定回数を極力減らすために、例えば最初にパラメータk_zの値だけを、前に指定した値を基準として若干増減させ、それでも望ましい特性が得られないと特性判定手段106が判定した場合は、パラメータｐ₁、ｐ₂、ｐ₃の各値を、同様に前に指定した値を基準として若干増減させるのが望ましい。

以上の設計手順により各パラメータ値が決定されたディジタル制御器70に対し、本実施例では、極Ｈ₁，Ｈ₂の値を指定すると共に、離散時間における前記制御対象の零点ｎ₁，ｎ₂の値と、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定するパラメータ指定手段102と、このパラメータ指定手段102で指定した各値を利用して、数３８〜数４０に示す関係式から、零点ｎ₀と極Ｈ₃の各未定値を算出する未定値算出手段103と、この未定値算出手段103からの零点ｎ₀と極Ｈ₃の各未定値を利用して、前記積制御系を構成する各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_i，k_iz，k_inの値を算出する制御器パラメータ決定手段104と、からなる設計装置101を備えている。

この場合、所望の特性が得られる各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_i，k_iz，k_inの値を、複雑な処理手順を行なうことなく設計装置101によって簡単に得ることができる。

また、こうした各パラメータ値を組み込んだディジタル制御器70の制御補償手段70Ａは、目標値ｒと制御量ｙとの間の離散化した伝達関数Ｗ_ry（z）を、より近似性の高い二次近似したモデル伝達関数Ｗ_m（z）に定め、このモデル伝達関数Ｗ_m（z）に基づいて、内部で演算処理できる積分形制御系として構築されている。そのため、従来の一次近似モデルを実現する近似的なディジタル制御系に比べてより近似度が高く、出力ノイズに強いディジタル制御器70を実現できると共に、当該ディジタル制御器70のロバストな設計が、制御入力の大きさを殆ど考慮することなく容易にできる。

さらに、ここでのディジタル制御器70は、後述する第１〜第３のフィードフォワード手段たるフィードフォワード要素77，78，79を必要としないため、ディジタル制御器70としての演算能力に大きな負担がかからないと共に、設計装置101も、こうしたフィードフォワードのパラメータを算出する必要がないので、処理時間を早めることができる。

また好ましくは、ここでのロバストディジタル制御器70に組み込まれる積分形制御系が、目標値ｒとパラメータk_1rとの積を出力する第１のフィードフォワード手段たるフィードフォワード要素77と、目標値ｒとパラメータk_2rとの積を出力する第２のフィードフォワード手段たるフィードフォワード要素78と、目標値ｒとパラメータk_3rとの積を出力する第３のフィードフォワード手段たるフィードフォワード要素79とをさらに備え、フィードフォワード要素79の出力が第２の加え合せ点85でさらに加算され、フィードフォワード要素78の出力が第３の加え合せ点43Ａでさらに加算され、フィードフォワード要素77の出力が第４の加え合せ点43Ｂでさらに加算されるように構成されるときに、制御器パラメータ決定手段104が、未定値算出手段103からの零点ｎ₀と極Ｈ₃の各未定値を利用して、前記各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの値を算出するように構成されている。

このように、フィードフォワードの処理構成をディジタル制御器70の積分形制御系として制御補償手段70Ａに付加することで、ディジタル制御器70はさらに高精度な制御を実現することができるが、こうしたディジタル制御器70に対応して、設計装置101も、当該フィードフォワードに関連するパラメータを含む各パラメータ値を算出することが可能になる。

また、特性判定手段106やパラメータ再指定手段108が組み込まれていない設計装置101において、前記制御器パラメータ決定手段104で算出したパラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を、設計装置101に接続したディジタル制御器70に出力する制御器パラメータ出力手段107を備えてもよい。

こうすると、制御器パラメータ決定手段104で算出した各パラメータ値が、直接ディジタル制御器70に出力されるので、このディジタル制御器70にいちいちパラメータ値を入力する手間を省くことができる。

また、本実施例の設計装置101は、制御器パラメータ決定手段104で算出したパラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値をディジタル制御器70に組み込んだと想定し、このディジタル制御器70により制御対象54を制御した場合に望ましい特性が得られるか否かを判定する特性判定手段106と、望ましい特性が得られないと特性判定手段106が判定した場合に、パラメータ指定手段102に別なパラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定させて、制御器パラメータ決定手段104で再度パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値を算出させるパラメータ再指定手段108とをさらに備えている。

こうすると、所望の特性が得られる各パラメータ値が制御器パラメータ決定手段104で自動的に算出されるので、制御器パラメータ決定手段104で算出した最終的な各パラメータ値を利用して、ディジタル制御器70のロバストな設計を確実に行なうことができる。

また、望ましい特性が得られたと特性判定手段106が判定した場合にのみ、制御器パラメータ決定手段104で算出したパラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの各値をディジタル制御器70に出力する制御器パラメータ出力手段107をさらに備えることで、所望の特性が得られる各パラメータ値だけが、直接ディジタル制御器70に出力され、ディジタル制御器70のロバストな設計を簡単且つより確実に行なうことができる。

さらに、本設計装置では、制御量yからの電圧フィードバック系数K₁, K₂の算出により電流フィードバックの電圧フィードバックと制御フィードバックへの等価的置換および目標特性のモデルマッチングの実現と、制御対象からの電圧フィードバック系数K₃の算出によりＡＤ変換とデジタル・エンコード演算時間とによる遅れ時間の補償と、動的補償フィルタの極のフィードバック系数K₄の算出により電流フィードバックの電圧フィードバックと制御フィードバックへの等価的置換と、二次近似モデルに追加された零点のフィードバック系数K₅の算出により二次近似モデルの近似度の向上と、零点を補償する制御量yからの電圧フィードバック系数K₆の算出による二次近似モデルの近似度の向上と、フィードフォワード系数K_iZの算出により目標特性のモデルマッチングの一部の消去と、制御目標値rからのフィードフォワード系数K_1r，K_2rの算出により目標特性のモデルマッチング系の実現と、制御目標値ｒからのフィードフォワード系K_3rの算出により等価外乱Qと制御量yの間の伝達関数の極の近似的な消去とを可能とすることにより、制御目標値rと制御量yとの間の伝達関数が必要な周波数帯域で１となり、等価外乱Qと制御量yとの間の伝達関数が必要な周波数帯域で０となる設計を実施することができる。

この結果、電流フィードバックを用いることなく電圧フィードバックにより等価な性能が得られるので制御装置のコストを低減でき、ディジタル制御による無駄時間が解消されるので制御系の応答時間が速くなり、さらに近似モデルの近似度が向上して、目標特性のモデルマッチングが可能となり外乱に強いロバストな制御器の設計の実現が可能となる。

次に、本発明の第４実施例について、実施例２におけるディジタル積分型制御系の制御補償手段90Ａを組み込んだディジタル制御器90の設計装置について、図１５，図２５，図２６を参照して説明する。

図２５は、図１５に示すディジタル積分型制御系の制御補償手段90Ａを組み込んだディジタル制御器90に関し、上記設計手順に従って、数５０に示す各パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の値を決定することができる設計装置の構成を示している。同図において、当該設計装置201は、必要なゲインが得られる帯域幅と立ち上がり時間とを満足すると予測される極Ｈ₁，Ｈ₄の値を指定すると共に、零点ｎ₁，ｎ₂の値と、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定するパラメータ指定手段202と、数７１〜数７３の連立方程式を利用して、極Ｈ₂とＨ₃の各未定値を算出する未定値算出手段203と、未定値算出手段203で算出されたＨ₂とＨ₃の各値を利用して、ディジタル制御器90の各パラメータk₁，k₂，k₃，k₄，k_i1，k_i2を算出すると共に、好ましくはフィードフォワードのパラメータk_r1，k_r2をも算出する制御器パラメータ決定手段204と、未定値算出手段203が極Ｈ₂とＨ₃の各未定値を算出する際と、制御器パラメータ決定手段204が上記パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を算出する際に必要な、回路定数Ｌ1，Ｃ1，Ｒo，Ｒ1や、サンプリング周期Ｔや、遅れ時間の総和Ｌや、制御対象54のゲインＫpを入力する既定値入力手段205とを備えて構成される。

また好ましい例として、設計装置201は、制御器パラメータ決定手段204が算出したパラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を、ディジタル制御器90の制御補償手段90Ａに組み込んだと想定し、このディジタル制御器90により制御対象54を制御した場合に望ましい特性が得られるか否かをシミュレーション判定する特性判定手段206と、特性判定手段206が判定した場合に、そのパラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を実際にディジタル制御器90の制御補償手段90Ａに組み込む制御器パラメータ出力手段207と、望ましい特性が得られないと特性判定手段206が判定した場合に、パラメータ指定手段202に別な零点ｎ₁，ｎ₂の値や、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定させて、再度パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を算出させるパラメータ再指定手段208とをさらに備えている。

この設計装置201は、ディジタル制御器90と別体であっても、一体に組み込まれてもよい。ディジタル制御器90と一体の場合は、制御器パラメータ決定手段204が算出したパラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を、ディジタル制御器90の制御補償手段90Ａに組み込んで、実際にディジタル制御器90により制御対象54を制御し、そのときの各部の測定値から、特性判定手段206が望ましい特性になっているか否かを判定するようにしてもよい。その際、望ましい特性でなければ、前記パラメータ再指定手段208により再度パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を算出させ、その値を特性判定手段206が制御補償手段90Ａに組み込ませるようにすればよい。また、上記特性判定手段206やパラメータ再指定手段208を備えず、単に制御器パラメータ決定手段204が算出したパラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を、制御器パラメータ出力手段207によりそのままディジタル制御器90の制御補償手段90Ａに組み込むように構成してもよい。

次に、上記構成の設計装置201について、その作用を図２６のフローチャートで説明する。設計装置201を起動した後、図２６のステップＳ１１に示すように、既定値入力手段205を利用して、回路定数Ｌ1，Ｃ1，Ｒo，Ｒ1や、サンプリング周期Ｔや、遅れ時間の総和Ｌや、制御対象54のゲインＫpを、それぞれ入力する。これらの規定値は、予め設計装置201に記憶保存されていて、必要な時にのみ変更できるようになっていてもよい。上記必要な規定値が全て入力されると、パラメータ指定手段202は、必要なゲインが得られる帯域幅と立ち上がり時間とを満足すると予測される極Ｈ₁，Ｈ₄の値と、離散時間における制御対象54の零点ｎ₁，ｎ₂の値と、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定して、これを未定値算出手段203に出力する（ステップＳ１２）。これらの値の一例は、数６２や数７４にも示されているが、予めパラメータ指定手段202に記憶されたものを利用してもよいし、あるいは複数のキーからなる入力手段によりその都度入力指定してもよい。未定値算出手段203は、パラメータ指定手段202から極Ｈ₁，Ｈ₄の値と、零点ｎ₁，ｎ₂の値と、パラメータｐ₁、ｐ₂、ｐ₃，k_zの値を受け取ると、Ｈ₂とＨ₃の各未定値を算出する（ステップＳ１３）。これらの未定値Ｈ₂とＨ₃は、例えば数５６のように実数として算出してもよいが、好ましくは近似度を高めるために、Ｈ₂＝ｘ＋ｙｉ，Ｈ₃＝ｘ−ｙｉとなる共役複素数として算出するのが好ましい。そのために、未定値算出手段203には、前記数７１〜数７３の連立方程式を解くための演算プログラムが組み込まれている。

上述のように、Ｈ₂とＨ₃の各値が算出されると、次のステップＳ１４において、制御器パラメータ決定手段204は、図１５に示す一次近似モデルを実現するディジタル積分形制御系の各パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を算出する。特性判定手段206やパラメータ再指定手段208が組み込まれていない設計装置201の場合は、制御器パラメータ出力手段207を利用して、これらの各パラメータ値をそのままディジタル制御器90の制御補償手段90Ａに出力するが、これらの特性判定手段206やパラメータ再指定手段208が組み込まれている場合は、得られた各パラメータ値により望ましい特性（周波数−ゲイン特性や、周波数−位相特性）が得られるか否かを、当該特性判定手段206によりシミュレーション判定する（ステップＳ１５）。ここでの判定条件は、予め特性判定手段206に記憶されているが、必要に応じて書き替え更新できるようにしてもよい。

制御器パラメータ決定手段204からの各パラメータ値によって、望ましい特性が得られると上記特性判定手段206が判定した場合は、設計装置201に接続されたディジタル制御器90に対し、当該各パラメータ値が出力され、所望の制御特性を持ったディジタル制御器90が得られる（ステップＳ１６）。一方、制御器パラメータ決定手段204からの各パラメータ値では、望ましい特性が得られないと判定した場合は、ステップＳ１７において、パラメータ再指定手段208によって、別なパラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定させ、再度ステップＳ１３以降の手順に戻って、パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を算出させる。

以上のように本実施例のディジタル制御器90は、入力ｈ，制御量ｙ，第１の等価外乱ｑ_y，第２の等価外乱ｑ_v，遅れξ₁がそれぞれ与えられた時に、上記数２６の状態方程式を満足する制御対象すなわち制御対象要素54に接続され、この制御対象要素54に数１９に示される状態フィードバック則と、数２０に示されるフィードフォワード則を適用したときの目標値ｒと前記制御量ｙとの伝達関数Ｗ_ry（z）を、数２１に示すような４次の離散時間系から、数４８に示すような一次近似したモデル伝達関数Ｗ_m（z）に定めて、このモデル伝達関数Ｗ_m（z）と、当該モデル伝達関数Ｗ_m（z）の逆関数Ｗ_m（z）^-1と、当該逆関数Ｗ_m（z）^-1を実現するための動的補償器たるフィルタ63とを結合した系を図７に示すように構成し、この系を等価変換して得た図１７に示すような積分形制御系を実現する制御補償手段90Ａを備えている。

また、制御補償手段90Ａの構成が、制御量ｙとパラメータ−k₁との積を出力する第１のフィードバック手段たるフィードバック要素91と、制御量ｙとパラメータ−k₂との積を出力する第２のフィードバック手段たるフィードバック要素92と、第１の遅れ出力ξ₁とパラメータ−k₃との積を出力する第３のフィードバック手段たるフィードバック要素93と、第２の遅れ出力ξ₂とパラメータ−k₄との積を出力する第４のフィードバック手段たるフィードバック要素94と、前記制御量ｙと１／ｇを出力する第５のフィードバック手段たるフィードバック要素95と、制御量ｙとフィードバック要素95の出力との偏差を算出する第１の演算手段たる第１の加え合せ点87と、第１の加え合せ点87からの演算値を積分した出力に変換する積分手段たる要素83と、要素83からの出力とパラメータk_i1との積を出力する第１の積算手段たる要素98と、要素83からの出力とパラメータk_i2との積を出力する第２の積算手段たる要素99と、第２の等価外乱ｑ_v，要素99からの出力，フィードバック要素91からの出力，フィードバック要素93からの出力，およびフィードバック要素94からの出力を加算する第１の加算手段たる第２の加え合せ点43Ａと、第２の加え合せ点43Ａからの加算結果を、サンプリング遅れさせた前記第２の遅れ出力ξ₂とする遅延手段としての次数１／ｚの要素44Ａと、要素44Ａからの出力，要素98からの出力，およびフィードバック要素92からの出力を加算し、前記制御対象要素54に対する入力ηを生成する第２の加算手段としての第３の加え合せ点43Ｂとにより構成される。

しかもこのような構成のディジタル制御器90に対し、本実施例では、極Ｈ₁，Ｈ₄の値を指定すると共に、離散時間における前記制御対象の零点ｎ₁，ｎ₂の値と、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定するパラメータ指定手段202と、このパラメータ指定手段202で指定した各値を利用して、数７１〜数７３に示す関係式から、極Ｈ₂，Ｈ₃の各未定値を算出する未定値算出手段203と、この未定値算出手段203からの極Ｈ₂，Ｈ₃の各未定値を利用して、前記積分形制御系を構成する各パラメータk₁，k₂，k₃，k₄，k_i1，k_i2の値を算出する制御器パラメータ決定手段204と、からなる設計装置201を備えている。

この場合、所望の特性が得られる各パラメータk₁，k₂，k₃，k₄，k_i1，k_i2の値を、複雑な処理手順を行なうことなく設計装置201によって簡単に得ることができる。

また、こうした各パラメータ値を組み込んだディジタル制御器90の制御補償手段90Ａは、目標値ｒと制御量ｙとの間の離散化した伝達関数Ｗ_ry（z）を、処理構成の比較的単純な一次近似したモデル伝達関数Ｗ_m（z）に定め、このモデル伝達関数Ｗ_m（z）に基づいて、内部で演算処理できる積分形制御系として構築されている。そのため、上述の設計装置202を併用することで、一次近似モデルを実現する近似的な２自由度ロバストディジタル制御系の構成に対し、ロバストな設計を簡単に行なうことができる。

さらに、ここでのディジタル制御器90は、後述する第１および第２のフィードフォワード手段たるフィードフォワード要素96，97を必要としないため、ディジタル制御器90としての演算能力に大きな負担がかからないと共に、設計装置201も、こうしたフィードフォワードのパラメータを算出する必要がないので、処理時間を早めることができる。

また好ましくは、ここでのロバストディジタル制御器90に組み込まれる積分形制御系が、目標値ｒとパラメータk_r1との積を出力する第１のフィードフォワード手段たるフィードフォワード要素96と、目標値ｒとパラメータk_r2との積を出力する第２のフィードフォワード手段たるフィードフォワード要素97とを備え、フィードフォワード要素97の出力が第２の加え合せ点43Ａでさらに加算され、フィードフォワード要素96の出力が第３の加え合せ点43Ｂでさらに加算されるように構成されるときに、制御器パラメータ決定手段204が、未定値算出手段203からの極Ｈ₂，Ｈ₃の各未定値を利用して、前記各パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の値を算出するように構成されている。

このように、フィードフォワードの処理構成をディジタル制御器90の積分形制御系として制御補償手段90Ａに付加することで、ディジタル制御器90はさらに高精度な制御を実現することができるが、こうしたディジタル制御器90に対応して、設計装置201も、当該フィードフォワードに関連するパラメータを含む各パラメータ値を算出することが可能になる。

また、特性判定手段206やパラメータ再指定手段208が組み込まれていない設計装置201において、前記制御器パラメータ決定手段204で算出したパラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を、設計装置201に接続したディジタル制御器90に出力する制御器パラメータ出力手段207を備えてもよい。

こうすると、制御器パラメータ決定手段204で算出した各パラメータ値が、直接ディジタル制御器90に出力されるので、このディジタル制御器90にいちいちパラメータ値を入力する手間を省くことができる。

また、本実施例の設計装置201は、制御器パラメータ決定手段204で算出したパラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値をディジタル制御器90に組み込んだと想定し、このディジタル制御器90により制御対象54を制御した場合に望ましい特性が得られるか否かを判定する特性判定手段206と、望ましい特性が得られないと特性判定手段206が判定した場合に、パラメータ指定手段202に別なパラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定させて、制御器パラメータ決定手段104で再度パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値を算出させるパラメータ再指定手段208とをさらに備えている。

こうすると、所望の特性が得られる各パラメータ値が制御器パラメータ決定手段204で自動的に算出されるので、制御器パラメータ決定手段204で算出した最終的な各パラメータ値を利用して、ディジタル制御器90のロバストな設計を確実に行なうことができる。

また、望ましい特性が得られたと特性判定手段206が判定した場合にのみ、制御器パラメータ決定手段204で算出したパラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の各値をディジタル制御器90に出力する制御器パラメータ出力手段207をさらに備えることで、所望の特性が得られる各パラメータ値だけが、直接ディジタル制御器90に出力され、ディジタル制御器90のロバストな設計を簡単且つより確実に行なうことができる。

なお、本発明は前記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能であることはいうまでもない。例えば、図１に示す制御対象となるコンバータ部２の構成はトランス３を用いない非絶縁型コンバータや、複数のスイッチング素子を有するコンバータ（例えば、ハーフブリッジコンバータやフルブリッジコンバータ）など、様々な形式のものが適用できる。さらに本実施例のロバストディジタル制御器は、フィードバック制御を行なうあらゆる機器に適用が可能である。

本発明の第１実施例におけるロバストディジタル制御器を含むＰＷＭ電力増幅器の回路図である。 同上、キャリア波とＰＷＭ出力の波形図である。 同上、図１におけるＬＣフィルタ回路を含むコンバータ部の等価回路図である。 同上、入力無駄時間と１周期遅れ要素を持つ制御対象をあらわしたブロック線図である。 同上、負荷変動の等価外乱と状態フィードバックによるモデルマッチング系を示したブロック線図である。 同上、電圧（出力）フィードバックのみを用いたモデルマッチング系を示したブロック線図である。 同上、伝達関数Ｗ_ry（z），Ｗ_Qy（z）を含むシステムに、逆システムとフィルタを結合した実現可能な系のブロック線図である。 同上、図７に示す系を等価変換して得られた近似的２自由度ディジタル積分型制御系のブロック線図である。 同上、図８に示す系において、ｎ₀を零点の一つに近づけたときの周波数−ゲイン特性図である。 同上、図８に示す系において、ｎ₀を零点の一つに近づけたときの周波数−位相特性図である。 同上、−ｎ₀＝ｘ，Ｈ₃＝ｙとおいたときの双曲線を示すｘ−ｙのグラフである。 同上、等価外乱ｑ_yと制御量ｙとの間の伝達関数の周波数−ゲイン特性図である。 同上、起動時における出力電圧，入力電圧，出力電流の各応答特性を示す波形図である。 同上、負荷急変時の動的な負荷応答を示す負荷電流と出力電圧の各波形図である。 本発明の第２実施例における近似的２自由度ディジタル積分型制御系のブロック線図である。 同上、Ｈ₂＝ｘ，Ｈ₃＝ｙとおいたときの定常値Ｗ_qyy（１）に関するグラフである。 同上、Ｈ₂＝ｘ＋ｙｉ，Ｈ₃＝ｘ−ｙｉとおいたときの定常値Ｗ_qyy（１）に関するグラフである。 同上、Ｈ₂＝ｘ＋ｙｉ，Ｈ₃＝ｘ−ｙｉとおいたときの円の方程式を示すｘ−ｙのグラフである。 同上、等価外乱ｑ_yと制御量ｙとの間の伝達関数の周波数−ゲイン特性図である。 同上、極Ｈ₂，Ｈ₃を複素数に設定した時に、起動時における出力電圧，入力電圧，出力電流の各応答特性を示す波形図である。 同上、極Ｈ₂，Ｈ₃を適当な実数に設定した時に、起動時における出力電圧，入力電圧，出力電流の各応答特性を示す波形図である。 同上、負荷急変時の動的な負荷応答を示す負荷電流と出力電圧の各波形図である。 本発明の第３実施例におけるロバストディジタル制御器の設計装置構成を示すブロック図である。 同上、設計装置の動作手順を示すフローチャートである。 本発明の第４実施例におけるロバストディジタル制御器の設計装置構成を示すブロック図である。 同上、設計装置の動作手順を示すフローチャートである。

符号の説明

43Ａ 第３の加え合せ点（第２の加算手段）
43Ｂ 第４の加え合せ点（第３の加算手段）
44Ｆ 第１要素（第１の遅延手段）
44Ａ 第２要素（第２の遅延手段）
54 制御対象要素（制御対象）
63 フィルタ（動的補償器）
71 フィードバック要素（第１のフィードバック手段）
72 フィードバック要素（第２のフィードバック手段）
73 フィードバック要素（第３のフィードバック手段）
74 フィードバック要素（第４のフィードバック手段）
75 フィードバック要素（第５のフィードバック手段）
76 フィードバック要素（第６のフィードバック手段）
77 フィードフォワード要素（第１のフィードフォワード手段）
78 フィードフォワード要素（第２のフィードフォワード手段）
79 フィードフォワード要素（第３のフィードフォワード手段）
80 要素（第２の積算手段）
82 要素（第１の積算手段）
83 要素（積分手段）
84 第１の加え合せ点（第１の演算手段）
85 第２の加え合せ点（第１の加算手段）
87 第１の加え合せ点（第１の演算手段）
91 フィードバック要素（第１のフィードバック手段）
92 フィードバック要素（第２のフィードバック手段）

93 フィードバック要素（第３のフィードバック手段）
94 フィードバック要素（第４のフィードバック手段）
95 フィードバック要素（第５のフィードバック手段）
96 フィードフォワード要素（第１のフィードフォワード手段）
97 フィードフォワード要素（第２のフィードフォワード手段）
98 要素（第１の積算手段）
99 要素（第２の積算手段）
102，202 パラメータ指定手段
103，203 未定値算出手段
104，204 制御器パラメータ決定手段
106，206 特性判定手段
107，207 制御器パラメータ出力手段
108，208 パラメータ再指定手段

Claims (11)

1. 入力ｈ，制御量ｙ，第１の等価外乱ｑ_y，第２の等価外乱ｑ_v，遅れξ₁がそれぞれ与えられた時に、次の数１の状態方程式を満足する制御対象に接続され、
   

   

   前記制御対象に状態フィードバック則とフィードフォワード則を適用したときの目標値ｒと前記制御量ｙとの伝達関数Ｗ_ry（z）を、次の数２に示す二次近似したモデル伝達関数Ｗ_m（z）に定めて、
   

   

   （但し、ｚ＝exp(jωt)、ｎ₀，ｎ1，ｎ2は零点、Ｈ₁，Ｈ₂，Ｈ₃，Ｈ₄は極である）
   このモデル伝達関数Ｗ_m（z）と、当該モデル伝達関数Ｗ_m（z）の逆関数Ｗ_m（z）^-1と、当該逆関数Ｗ_m（z）^-1を実現するための数３に示す特性の動的補償器Ｋ(z)とを結合した系を構成し、
   

   

   この系を等価変換して得た積分形制御系を実現する制御補償手段を備えたことを特徴とするロバストディジタル制御器。
2. 前記制御補償手段は、
   前記制御量ｙとパラメータk₁との積を出力する第１のフィードバック手段と、
   前記制御量ｙとパラメータk₂との積を出力する第２のフィードバック手段と、
   第１の遅れ出力ξ₁とパラメータk₃との積を出力する第３のフィードバック手段と、
   第２の遅れ出力ξ₂とパラメータk₄との積を出力する第４のフィードバック手段と、
   第３の遅れ出力ξ₃とパラメータk₅との積を出力する第５のフィードバック手段と、
   前記制御量ｙとパラメータk₆との積を出力する第６のフィードバック手段と、
   前記制御量ｙと前記目標値ｒとの偏差を算出する第１の演算手段と、
   前記第１の演算手段からの演算値を積分して第４の遅れ出力ξ₄に変換する積分手段と、
   前記積分手段からの第４の遅れ出力ξ₄とパラメータk_inとの積を出力する第１の積算手段と、
   前記第１の積算手段からの出力，前記第５のフィードバック手段からの出力，および前記第６のフィードバック手段からの出力を加算する第１の加算手段と、
   前記第１の加算手段からの加算結果をサンプリング遅れさせた前記第３の遅れ出力ξ₃とする第１の遅延手段と、
   前記第３の遅れ出力ξ₃とパラメータk_iとの積を出力する第２の積算手段と、
   前記第３の遅れ出力ξ₃とパラメータk_izとの積を出力する第３の積算手段と、
   前記第２の等価外乱ｑ_v，前記第２の積算手段からの出力，前記第１のフィードバック手段からの出力，前記第３のフィードバック手段からの出力，および前記第４のフィードバック手段からの出力を加算する第２の加算手段と、
   前記第２の加算手段からの加算結果をサンプリング遅れさせた前記第２の遅れ出力ξ₂とする第２の遅延手段と、
   前記第２の遅延手段からの出力，前記第３の積算手段からの出力，および前記第２のフィードバック手段からの出力を加算し、前記制御対象に対する入力ｈを生成する第３の加算手段とからなり、
   前記各パラメータは、前記状態フィードバック則Ｆ＝［Ｆ（1，1） Ｆ（1，2） Ｆ（1，3） Ｆ（1，4）］と、前記フィードフォワード則Ｇを適用したときに次の数４で表わせるように構成したことを特徴とする請求項１記載のロバストディジタル制御器。
   

   
3. 前記制御補償手段は、
   前記目標値ｒとパラメータk_1rとの積を出力する第１のフィードフォワード手段と、
   前記目標値ｒとパラメータk_2rとの積を出力する第２のフィードフォワード手段と、
   前記目標値ｒとパラメータk_3rとの積を出力する第３のフィードフォワード手段とをさらに備え、
   前記第３のフィードフォワード手段の出力が第１の加算手段でさらに加算され、
   前記第２のフィードフォワード手段の出力が第２の加算手段でさらに加算され、
   前記第１のフィードフォワード手段の出力が第３の加算手段でさらに加算され、
   前記パラメータが、k_1r＝Ｇ，k_2r＝ＧＨ₄＋ＧＦ_z，k_3r＝ｋ_zとなるように構成したことを特徴とする請求項２記載のロバストディジタル制御器。
4. 離散時間系の状態方程式と出力方程式とを有する制御対象に接続され、制御目標値rと制御値yとの間に、オーバーシュートを生じさせないための四次の極を有する伝達関数を有し、この伝達関数を二次の極を有する近似モデルに簡略化したロバストディジタル制御器たる２自由度系ディジタル積分形制御器の設計装置において、
   電流フィードバックを電圧フィードバックと制御入力フィードバックに等価的に置換して、目標特性のモデルマッチングを実現するための制御量yからの電圧フィードバック系と、
   電流フィードバックを電圧フィードバックと制御入力フィードバックに等価的に置換して、AD変換とデジタル・エンコード演算時間とによる遅れを補償する制御対象からの電圧フィードバック系と、
   電流フィードバックを電圧フィードバックと制御フィードバックに等価的に置換するための動的補償フィルタの極のフィードバック系と、
   二次近似モデルの近似度を上げるための二次近似モデルに追加された零点のフィードバック系と、
   二次近似モデルの近似度を上げるための零点を補償する制御量yからの電圧フィードバック系と、
   目標特性のモデルマッチングの一部を消去するためのフィードフォワード系と、
   目標特性のモデルマッチング系を実現するための制御目標値rからのフィードフォワード系と、
   等価外乱Qと制御量yとの間の伝達関数の極を近似的に消去するための制御目標値ｒからのフィードフォワード系とを設定することにより、
   制御目標値rと制御量yとの間の伝達関数が必要な周波数帯域で１となり、等価外乱Qと制御量yとの間の伝達関数が必要な周波数帯域で０となる設計が可能なことを特徴とするロバストディジタル制御器の設計装置。
5. 入力ｈ，制御量ｙ，第１の等価外乱ｑ_y，第２の等価外乱ｑ_v，遅れξ₁がそれぞれ与えられた時に、次の数５の状態方程式を満足する制御対象に接続され、
   

   

   前記制御対象に状態フィードバック則とフィードフォワード則を適用したときの目標値ｒと前記制御量ｙとの伝達関数Ｗ_ry（z）を、次の数６に示す二次近似したモデル伝達関数Ｗ_m（z）に定めて、
   

   

   （但し、ｚ＝exp(jωt)、ｎ₀，ｎ1，ｎ2は零点、Ｈ₁，Ｈ₂，Ｈ₃，Ｈ₄は極である）
   このモデル伝達関数Ｗ_m（z）と、当該モデル伝達関数Ｗ_m（z）の逆関数Ｗ_m（z）^-1と、当該逆関数Ｗ_m（z）^-1を実現するための数７に示す特性の動的補償器Ｋ(z)とを結合した系を構成し、
   

   

   この系を等価変換して得た積分形制御系を実現すると共に、
   前記積分形制御系は、
   前記制御量ｙとパラメータk₁との積を出力する第１のフィードバック手段と、
   前記制御量ｙとパラメータk₂との積を出力する第２のフィードバック手段と、
   第１の遅れ出力ξ₁とパラメータk₃との積を出力する第３のフィードバック手段と、
   第２の遅れ出力ξ₂とパラメータk₄との積を出力する第４のフィードバック手段と、
   第３の遅れ出力ξ₃とパラメータk₅との積を出力する第５のフィードバック手段と、
   前記制御量ｙとパラメータk₆との積を出力する第６のフィードバック手段と、
   前記制御量ｙと前記目標値ｒとの偏差を算出する第１の演算手段と、
   前記第１の演算手段からの演算値を積分して第４の遅れ出力ξ₄に変換する積分手段と、
   前記積分手段からの第４の遅れ出力ξ₄とパラメータk_inとの積を出力する第１の積算手段と、
   前記第１の積算手段からの出力，前記第５のフィードバック手段からの出力，および前記第６のフィードバック手段からの出力を加算する第１の加算手段と、
   前記第１の加算手段からの加算結果をサンプリング遅れさせた前記第３の遅れ出力ξ₃とする第１の遅延手段と、
   前記第３の遅れ出力ξ₃とパラメータk_iとの積を出力する第２の積算手段と、
   前記第３の遅れ出力ξ₃とパラメータk_izとの積を出力する第３の積算手段と、
   前記第２の等価外乱ｑ_v，前記第２の積算手段からの出力，前記第１のフィードバック手段からの出力，前記第３のフィードバック手段からの出力，および前記第４のフィードバック手段からの出力を加算する第２の加算手段と、
   前記第２の加算手段からの加算結果をサンプリング遅れさせた前記第２の遅れ出力ξ₂とする第２の遅延手段と、
   前記第２の遅延手段からの出力，前記第３の積算手段からの出力，および前記第２のフィードバック手段からの出力を加算し、前記制御対象に対する入力ｈを生成する第３の加算手段とからなり、
   前記各パラメータは、前記状態フィードバック則Ｆ＝［Ｆ（1，1） Ｆ（1，2） Ｆ（1，3） Ｆ（1，4）］と、前記フィードフォワード則Ｇを適用したときに次の数８で表わせるように構成したロバストディジタル制御器の設計装置であって、
   

   

   極Ｈ₁，Ｈ₂の値を指定すると共に、離散時間における前記制御対象の零点ｎ₁，ｎ₂の値と、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定するパラメータ指定手段と、
   前記パラメータ指定手段で指定した各値を利用して、次の数９に示す関係式から、零点ｎ₀と極Ｈ₃の各未定値を算出する未定値算出手段と、
   

   

   前記未定値算出手段からの各未定値を利用して、前記積分形制御系を構成する各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_i，k_iz，k_inの値を算出する制御器パラメータ決定手段と、
   を備えたことを特徴とするロバストディジタル制御器の設計装置。
6. 前記ロバストディジタル制御器に組み込まれる積分形制御系が、
   前記目標値ｒとパラメータk_1rとの積を出力する第１のフィードフォワード手段と、
   前記目標値ｒとパラメータk_2rとの積を出力する第２のフィードフォワード手段と、
   前記目標値ｒとパラメータk_3rとの積を出力する第３のフィードフォワード手段とをさらに備え、
   前記第３のフィードフォワード手段の出力が第１の加算手段でさらに加算され、
   前記第２のフィードフォワード手段の出力が第２の加算手段でさらに加算され、
   前記第１のフィードフォワード手段の出力が第３の加算手段でさらに加算され、
   前記パラメータが、k_1r＝Ｇ，k_2r＝ＧＨ₄＋ＧＦ_z，k_3r＝ｋ_zとなるように構成されるときに、
   前記制御器パラメータ決定手段は、前記未定値算出手段からの各未定値を利用して、前記各パラメータk₁，k₂，k₃，k₄，k₅，k₆，k_1r，k_2r，k_3r，k_i，k_iz，k_inの値を算出するものであることを特徴とする請求項５記載のロバストディジタル制御器の設計装置。
7. 入力η，制御量ｙ，第１の等価外乱ｑ_y，第２の等価外乱ｑ_u，遅れξ₁がそれぞれ与えられた時に、次の数１０の状態方程式を満足する制御対象に接続され、
   

   

   前記制御対象に状態フィードバック則とフィードフォワード則を適用したときの目標値ｒと前記制御量ｙとの伝達関数Ｗ_ry（z）を、次の数１１に示す二次近似したモデル伝達関数Ｗ_m（z）に定めて、
   

   

   （但し、ｚ＝exp(jωt)、ｎ1，ｎ2は零点、Ｈ₁，Ｈ₂，Ｈ₃，Ｈ₄は極である）
   このモデル伝達関数Ｗ_m（z）と、当該モデル伝達関数Ｗ_m（z）の逆関数Ｗ_m（z）^-1と、当該逆関数Ｗ_m（z）^-1を実現するための数１２に示す特性の動的補償器Ｋ(z)とを結合した系を構成し、
   

   

   この系を等価変換して得た積分形制御系を実現すると共に、
   前記積分形制御系は、
   前記制御量ｙとパラメータ−k₁との積を出力する第１のフィードバック手段と、
   前記制御量ｙとパラメータ−k₂との積を出力する第２のフィードバック手段と、
   第１の遅れ出力ξ₁とパラメータ−k₃との積を出力する第３のフィードバック手段と、
   第２の遅れ出力ξ₂とパラメータ−k₄との積を出力する第４のフィードバック手段と、
   前記制御量ｙと１／ｇ（ｇは目標値ｒと基準値ｙとの間に導入された定常ゲイン）との積を出力する第５のフィードバック手段と、
   前記制御量ｙと前記第５のフィードバック手段の出力との偏差を算出する第１の演算手段と、
   前記第１の演算手段からの演算値を積分した出力に変換する積分手段と、
   前記積分手段からの出力とパラメータk_i1との積を出力する第１の積算手段と、
   前記積分手段からの出力とパラメータk_i2との積を出力する第２の積算手段と、
   前記第２の等価外乱ｑ_v，前記第２の積算手段からの出力，前記第１のフィードバック手段からの出力，前記第３のフィードバック手段からの出力，および前記第４のフィードバック手段からの出力を加算する第１の加算手段と、
   前記第１の加算手段からの加算結果をサンプリング遅れさせた前記第２の遅れ出力ξ₂とする遅延手段と、
   前記遅延手段からの出力，前記第１の積算手段からの出力，および前記第２のフィードバック手段からの出力を加算し、前記制御対象に対する入力ηを生成する第２の加算手段とからなり、
   前記各パラメータは、前記状態フィードバック則Ｆ＝［Ｆ（1，1） Ｆ（1，2） Ｆ（1，3） Ｆ（1，4）］と、前記フィードフォワード則Ｇを適用したときに次の数１３で表わせるように構成したロバストディジタル制御器の設計装置であって、
   

   

   極Ｈ₁，Ｈ₄の値を指定すると共に、離散時間における前記制御対象の零点ｎ₁，ｎ₂の値と、パラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定するパラメータ指定手段と、
   前記パラメータ指定手段で指定した各値を利用して、次の数１４に示す関係式から、極Ｈ₂＝ｘ＋ｙｉ，Ｈ₃＝ｘ−ｙｉの各未定値を算出する未定値算出手段と、
   

   

   前記未定値算出手段からの各未定値を利用して、前記積分形制御系を構成する各パラメータk₁，k₂，k₃，k₄，k_i1，k_i2の値を算出する制御器パラメータ決定手段と、
   を備えたことを特徴とするロバストディジタル制御器の設計装置。
8. 前記ロバストディジタル制御器に組み込まれる積分形制御系が、
   前記目標値ｒとパラメータk_r1との積を出力する第１のフィードフォワード手段と、
   前記目標値ｒとパラメータk_r2との積を出力する第２のフィードフォワード手段とをさらに備え、
   前記第２のフィードフォワード手段の出力が第１の加算手段でさらに加算され、
   前記第１のフィードフォワード手段の出力が第２の加算手段でさらに加算され、
   前記パラメータが、k_r1＝ｇＧ，k_r2＝ｇ（ＧＨ₄＋Ｇ（−Ｆ（１，４）＋Ｆ（１，２）Ｂ_d（１，１）／Ａ_d（１，２）））となるように構成されるときに、
   前記制御器パラメータ決定手段は、前記未定値算出手段からの各未定値を利用して、前記各パラメータk₁，k₂，k₃，k₄，k_r1，k_r2，k_i1，k_i2の値を算出するものであることを特徴とする請求項７記載のロバストディジタル制御器の設計装置。
9. 前記制御器パラメータ決定手段で算出した各パラメータ値を前記ロバストディジタル制御器に出力する制御器パラメータ出力手段をさらに備えたことを特徴とする請求項５〜８のいずれか一つに記載のロバストディジタル制御器の設計装置。
10. 前記制御器パラメータ決定手段で算出した各パラメータ値を前記ロバストディジタル制御器に組み込んだと想定し、このロバストディジタル制御器により前記制御対象を制御した場合に望ましい特性が得られるか否かを判定する特性判定手段と、
    望ましい特性が得られないと前記特性判定手段が判定した場合に、前記パラメータ指定手段に別なパラメータｐ₁，ｐ₂，ｐ₃，k_zの値を指定させて、前記制御器パラメータ決定手段で再度パラメータ値を算出させるパラメータ再指定手段とをさらに備えたことを特徴とする請求項５〜８のいずれか一つに記載のロバストディジタル制御器の設計装置。
11. 望ましい特性が得られたと前記特性判定手段が判定した場合に、前記制御器パラメータ決定手段で算出した各パラメータ値を前記ロバストディジタル制御器に出力する制御器パラメータ出力手段をさらに備えたことを特徴とする請求項１０記載のロバストディジタル制御器の設計装置。

Images