JP2020181880A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020181880A JP2020181880A JP2019083602A JP2019083602A JP2020181880A JP 2020181880 A JP2020181880 A JP 2020181880A JP 2019083602 A JP2019083602 A JP 2019083602A JP 2019083602 A JP2019083602 A JP 2019083602A JP 2020181880 A JP2020181880 A JP 2020181880A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- insulating film
- semiconductor device
- semiconductor substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 6
- 238000009751 slip forming Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 229910052710 silicon Inorganic materials 0.000 description 31
- 239000010703 silicon Substances 0.000 description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 4
- 238000009623 Bosch process Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Abstract
【課題】信頼性の高い半導体装置を製造することができる製造方法を提供する。【解決手段】半導体装置の製造方法であって、絶縁膜により半導体基板と絶縁分離された貫通電極を形成する際、底部より開口部の幅の広い第１のトレンチと第１のトレンチの底部に開口部を有し、深さ方向に垂直な壁面を有する第２のトレンチを連続して形成し、第１および第２のトレンチ内に絶縁膜を充填し、半導体基板の表面側および裏面側から研磨することで、第２のトレンチ内に隙間なく充填された絶縁膜のみで貫通電極を絶縁分離する。【効果】半導体基板を研磨する際、絶縁膜に開口が生じることがなく、信頼性の高い半導体装置を形成することが可能となる。【選択図】なし
Description
本発明は、半導体装置の製造方法に関し、特に貫通電極を備えた半導体装置の製造方法に関する。
近年、複数の半導体装置を積層した３次元集積回路が提案されている。この３次元集積回路では、半導体装置を貫通するＴＳＶ（Through Silicon Via）と呼ばれる貫通電極によって各半導体装置間の電気的な導通を図っている。
従来の貫通電極を備えた半導体装置は、例えば、図６に示す製造工程により形成することができる。まず、各半導体装置を構成する低抵抗シリコン基板１の表面に酸化膜と窒化膜の積層膜を形成し、この積層膜をエッチングマスクとして使用し、深くエッチングし、２５０μｍのリング状の絶縁分離用のトレンチ１１を形成する（図６ａ）。このトレンチ１１は中央部に低抵抗シリコン基板１の一部を残して形成されている。
その後、低抵抗シリコン基板１を熱酸化する。この熱酸化により、トレンチはシリコン酸化膜が充填された絶縁膜１２となる。この絶縁膜１２は低抵抗シリコン基板１を絶縁膜１２の外側部と内側部に絶縁分離し、絶縁膜１２の内側部に残る低抵抗シリコン基板１が貫通電極となる。なお、トレンチ１１内に充填する絶縁材料は、基板の酸化物である必要はなく、例えばＣＶＤ法により別の絶縁材料を埋め込む方法が提案されている。次に、表面に残る酸化膜および窒化膜を除去し、低抵抗シリコン基板１の表面に集積回路８を形成し、貫通電極１３となる低抵抗シリコン基板１と集積回路８とを配線９により接続する（図６ｂ）。
低抵抗シリコン基板１を裏面側から厚さ２００μｍとなるまで研磨し、貫通電極１３を形成する（図６ｃ）。この貫通電極１３に、外部の配線端子と電気的に接続する外部端子１０を形成し、半導体装置が完成する（図６ｄ）。このような半導体装置は、例えば特許文献１に記載されている。
ところで、従来提案されている半導体装置の製造方法で、アスペクト比が高く深堀りのトレンチを形成する場合、一般的にＤｅｅｐ ＲＩＥ（Reactive Ion Etching）法が用いられる。Ｄｅｅｐ ＲＩＥ法によりアスペクト比の高い深堀りのトレンチを形成すると、トレンチの拡大図である図７に示すようにトレンチ１４の開口付近が長時間プラズマにさらされ、開口部直下から１０〜１５μｍ程度深い位置までの領域が過剰エッチングされることとなり、この過剰エッチング部１５の幅が開口幅より広くなってしまう。このため、例えばトレンチ１４の内壁を熱酸化した後、ＣＶＤ法により絶縁膜６をトレンチ１４内に充填する際、絶縁膜６はトレンチ１４内に順次堆積してトレンチ１４内を充填していくが、過剰エッチング部１５に絶縁膜６が充填される前に、開口部に堆積する絶縁膜６がトレンチ１４の中心方向に徐々にせり出し、開口部を狭窄していく。その結果、図８に示すように、トレンチ１４内に絶縁膜６で囲まれ、上端部が低抵抗シリコン基板１表面の近傍に位置する空洞１６が形成される。
このため、低抵抗シリコン基板１表面の絶縁膜６等を除去すると、図９に示すように空洞１６が開口してしまうという問題があった。このような開口が形成されると、その後の製造工程で不具合が発生してしまう。
例えば、低抵抗シリコン基板１表面にレジストを塗布する工程では、レジストが空洞１６の奥深くまで入り込んでしまい、通常のレジスト除去工程では除去できなくなってしまう。空洞１６内に残されたレジストは、その後の熱処理により炭化し、製品の歩留まり低下や半導体装置の特性劣化を引き起こし、半導体装置の信頼性を損なってしまう。本発明は、このような問題点を解消し、信頼性の高い半導体装置を製造することかできる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本願発明に係る半導体装置の製造方法は、半導体基板を貫通し、絶縁膜により前記半導体基板と絶縁分離された前記半導体基板の一部からなる貫通電極を備えた半導体装置の製造方法において、前記半導体基板を用意する工程と、前記半導体基板表面の前記絶縁膜形成予定領域に底部より開口部の幅の広い第１のトレンチを形成する工程と、前記第１のトレンチの底部に開口部を有し、深さ方向に垂直な壁面を有する第２のトレンチを形成する工程と、前記第１および第２のトレンチ内に前記絶縁膜を充填する工程と、前記半導体基板を表面側から研磨し、前記第１のトレンチを除去するとともに前記第２のトレンチ内に充填した前記絶縁膜を前記半導体基板の表面に露出する工程と、前記半導体基板を裏面側から研磨し、前記第２のトレンチの一部を除去するとともに該第２のトレンチ内に充填した前記絶縁膜を前記半導体基板の裏面に露出する工程と、を含むことを特徴とする。
本発明によれば、貫通電極を形成する際、底部より開口部の幅の広い第１のトレンチと第１のトレンチの底部に開口を有し、深さ方向に垂直な壁面を有する第２のトレンチを連続して形成し、第１および第２のトレンチ内に絶縁膜を充填し、半導体基板の表面側および裏面側から研磨することで、第２のトレンチ内に隙間なく充填された絶縁膜のみで貫通電極を絶縁分離する。このように構成すると、半導体基板を研磨する際に絶縁膜に開口が生じることがなく、信頼性の高い半導体装置を形成することが可能となる。
本発明に係る半導体装置の製造方法は、絶縁膜により半導体基板と絶縁分離された貫通電極を形成する際、底部より開口部の幅の広い第１のトレンチと第１のトレンチの底部に開口部を有し、深さ方向に垂直な壁面を有する第２のトレンチを連続して形成し、第１および第２のトレンチ内に絶縁膜を充填し、半導体基板の表面側および裏面側から研磨することで、第２のトレンチ内に隙間なく充填された絶縁膜のみで貫通電極を絶縁分離する。このように構成すると、半導体基板を研磨する際、絶縁膜に開口が生じることがなく、信頼性の高い半導体装置を形成することが可能となる。以下、実施例について詳細に説明する。
本発明の実施例について説明する。まず、低抵抗シリコン基板１を熱酸化し、表面および裏面に厚さ５μｍ程度のシリコン酸化膜２を形成する。次に低抵抗シリコン基板の表面に形成したシリコン酸化膜２をパターニングし、絶縁膜形成予定領域をリング状に開口する。その後、パターニングしたシリコン酸化膜２をエッチングマスクとして使用して、等方性エッチングすることにより、開口部付近のシリコン酸化膜２下部をサイドエッチングし、低抵抗シリコン基板１主表面に開口幅１０μｍ程度、深さ５〜１０μｍ程度の底部より開口部の幅が広い第１のトレンチ３を形成する。図１は、第１のトレンチ３の拡大図である。この第１のトレンチ３は、中央部に低抵抗シリコン基板１の一部を残して形成されている。ここで、第１のトレンチ３幅は底部よりも開口部が広ければよく、ノンボッシュプロセス等により形成してもよい。
次にシリコン酸化膜２をエッチングマスクとして使用して、第１のトレンチ３の底部を異方性エッチングすることにより、深さ３４０μｍ程度の深堀の第２のトレンチ４を形成する。図２は、第１のトレンチ３および第２のトレンチ４の拡大図である。ここで、第２のトレンチ４の開口部の幅は第１のトレンチ３の開口部の幅よりも狭く、第２のトレンチ４の全ての幅は、その開口部よりも広がっていなければよく、ボッシュプロセス等により形成してもよい。
その後、低抵抗シリコン基板１上のシリコン酸化膜２を除去し、第１のトレンチ３および第２のトレンチ４の内壁面に熱酸化法により厚さ１．５μｍ程度のシリコン酸化膜５を形成する。次に低抵抗シリコン基板１表面全面に例えばポリシリコンからなる絶縁膜６を形成し、この絶縁膜６を第１のトレンチ３および第２のトレンチ４内に埋め込む。このとき絶縁膜６は第１のトレンチ３および第２のトレンチ４内に順次堆積していき、第１のトレンチ３の開口部に堆積する絶縁膜６はトレンチの中心方向に徐々にせり出し、開口部が狭窄していくが、第１のトレンチ３の開口部の幅が第２のトレンチ４の幅よりも広がった形状であるため、第１のトレンチ３の開口部が塞がる前に、第２のトレンチ４内に空洞を生じることなく、絶縁膜６を埋め込むことができる。低抵抗シリコン基板１を絶縁膜６の外側部と内側部に絶縁分離し、絶縁膜６の内側部に残る低抵抗シリコン基板１が貫通電極となる。図３は、絶縁膜６を埋め込んだ第１のトレンチ３および第２のトレンチ４の拡大図である。なお、絶縁膜６は第２のトレンチ４内に隙間なく埋め込めばよく、第１のトレンチ３の開口部を塞ぐまで埋め込む必要はない。
次に低抵抗シリコン基板１を表面側から２５μｍ程度研磨し、第１のトレンチ３を除去するとともに第２のトレンチ４内に充填した絶縁膜６を低抵抗シリコン基板１の表面に露出する。続いて、低抵抗シリコン基板１を裏面側から厚さ３００μｍ程度となるまで研磨し、第２のトレンチ４の一部を除去するとともに第２のトレンチ４内に充填した絶縁膜６を低抵抗シリコン基板１の裏面に露出して貫通電極７を形成する。図４は、貫通電極７の拡大図である。この貫通電極７は、絶縁膜６が隙間なく充填された第２のトレンチ４のみを備える構成としているため、低抵抗シリコン基板１を研磨する際にトレンチ表面に開口が生じることがなく、信頼性の高い半導体装置を形成することが可能となる。
その後、低抵抗シリコン基板１表面に、集積回路８を形成し、貫通電極７と集積回路８とを配線９により接続する。次に、低抵抗シリコン基板１裏面側の貫通電極７に外部の配線端子と電気的に接続する外部端子１０を形成し、半導体装置が完成する（図５）。なお、集積回路８の形成および配線９による接続は低抵抗シリコン基板１を表面側から研磨した直後に行い、その後低抵抗シリコン基板１を裏面から研磨し、外部端子１０の形成を行ってもよい。
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものではない。例えば、貫通電極の配置や数、形状等は種々変更可能である。また本発明の半導体装置は、表面に集積回路を備えた構成に限定されるものでもなく、半導体基板の一部を除去してキャビティ部を形成し、キャビティ部の内面にシールド膜を設け、キャビティ部に別の半導体装置を収容することができる構造の蓋部として用いる半導体装置とすることも可能である。
１：低抵抗シリコン基板、２：シリコン酸化膜、３：第１のトレンチ、４：第２のトレンチ、５：シリコン酸化膜、６：絶縁膜、７：貫通電極、８：集積回路、９：配線、１０：外部端子、１１:トレンチ、１２：絶縁膜、１３：貫通電極、１４：トレンチ、１５：過剰エッチング部、１６：空洞
Claims (1)
- 半導体基板を貫通し、絶縁膜により前記半導体基板と絶縁分離された前記半導体基板の一部からなる貫通電極を備えた半導体装置の製造方法において、
前記半導体基板を用意する工程と、
前記半導体基板表面の前記絶縁膜形成予定領域に底部より開口部の幅の広い第１のトレンチを形成する工程と、
前記第１のトレンチの底部に開口部を有し、深さ方向に垂直な壁面を有する第２のトレンチを形成する工程と、
前記第１および第２のトレンチ内に前記絶縁膜を充填する工程と、
前記半導体基板を表面側から研磨し、前記第１のトレンチを除去するとともに前記第２のトレンチ内に充填した前記絶縁膜を前記半導体基板の表面に露出する工程と、
前記半導体基板を裏面側から研磨し、前記第２のトレンチの一部を除去するとともに該第２のトレンチ内に充填した前記絶縁膜を前記半導体基板の裏面に露出する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019083602A JP2020181880A (ja) | 2019-04-25 | 2019-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019083602A JP2020181880A (ja) | 2019-04-25 | 2019-04-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020181880A true JP2020181880A (ja) | 2020-11-05 |
Family
ID=73024826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019083602A Pending JP2020181880A (ja) | 2019-04-25 | 2019-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020181880A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163207A (ja) * | 1996-12-03 | 1998-06-19 | Sony Corp | 配線の形成方法 |
| JPH10335455A (ja) * | 1997-05-29 | 1998-12-18 | Nec Corp | 半導体装置の製造方法 |
| JP2012084871A (ja) * | 2010-09-15 | 2012-04-26 | Elpida Memory Inc | 半導体装置、およびその製造方法、ならびにデータ処理装置 |
| US20180158732A1 (en) * | 2016-12-02 | 2018-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and fabricating method thereof |
-
2019
- 2019-04-25 JP JP2019083602A patent/JP2020181880A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163207A (ja) * | 1996-12-03 | 1998-06-19 | Sony Corp | 配線の形成方法 |
| JPH10335455A (ja) * | 1997-05-29 | 1998-12-18 | Nec Corp | 半導体装置の製造方法 |
| JP2012084871A (ja) * | 2010-09-15 | 2012-04-26 | Elpida Memory Inc | 半導体装置、およびその製造方法、ならびにデータ処理装置 |
| US20180158732A1 (en) * | 2016-12-02 | 2018-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and fabricating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5563186B2 (ja) | 半導体装置及びその製造方法 | |
| JP5972537B2 (ja) | 半導体装置及びその製造方法 | |
| JP2016164998A (ja) | 半導体集積回路基板の絶縁構造およびその製作方法 | |
| TW457685B (en) | Manufacturing of cavity fuses on gate conductor level | |
| JP2006157016A (ja) | コンタクトホールを有する半導体装置の製造方法および半導体装置 | |
| JP2011530812A (ja) | シリコン貫通ビアおよびこれを製作する方法 | |
| TW201025437A (en) | Through wafer via and method of making same | |
| JP2012256785A (ja) | 半導体装置及びその製造方法 | |
| JP2011129918A (ja) | 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたｔｓｖ相互接続構造体の製造 | |
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| JP2011108823A (ja) | 半導体装置及びその製造方法 | |
| JP4682964B2 (ja) | 半導体装置およびその製造方法 | |
| JP4847072B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4069028B2 (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
| JP2010199136A (ja) | キャパシタの製造方法 | |
| JP2011103339A (ja) | 半導体装置およびその製造方法 | |
| JP6838893B2 (ja) | 半導体装置及びその製造方法 | |
| US7625805B2 (en) | Passivation of deep isolating separating trenches with sunk covering layers | |
| JP4285604B2 (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
| JP2020181880A (ja) | 半導体装置の製造方法 | |
| JP2017005151A (ja) | 半導体装置およびその製造方法 | |
| TWI739275B (zh) | 半導體記憶裝置及其製造方法 | |
| JPH06181255A (ja) | 半導体装置およびその製造方法 | |
| CN111696914B (zh) | 互连线结构的制备方法 | |
| CN106653682A (zh) | 集成电路结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20231003 |