JP2020174147A - Wiring board and method for measuring wiring board - Google Patents
Wiring board and method for measuring wiring board Download PDFInfo
- Publication number
- JP2020174147A JP2020174147A JP2019075875A JP2019075875A JP2020174147A JP 2020174147 A JP2020174147 A JP 2020174147A JP 2019075875 A JP2019075875 A JP 2019075875A JP 2019075875 A JP2019075875 A JP 2019075875A JP 2020174147 A JP2020174147 A JP 2020174147A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- solder resist
- layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、配線基板及び配線基板の製造方法に関する。 The present invention relates to a wiring board and a method for manufacturing a wiring board.
特許文献1には、リジッドの基板が用いられる配線基板が開示されている。この配線基板は、この配線基板に実装される半導体チップと対向する領域を含む所定の領域に、配線基板を貫通する開口部を有している。
特許文献1に開示の配線基板では、開口部の壁面から配線基板の材料が砕片となって遊離又は落下してしまい、配線基板が用いられる機器の品質に影響を及ぼすことがある。
In the wiring board disclosed in
本発明の配線基板は、第1面及び前記第1面の反対面である第2面を有していて、2以上の導体層と前記2以上の導体層それぞれの間に介在する絶縁層とを含む積層体と、前記積層体の前記第1面及び前記第2面を覆っているソルダーレジスト層と、を有している。そして、前記積層体は前記積層体を厚さ方向に貫通する貫通孔をさらに有し、前記ソルダーレジスト層は、前記積層体の前記第1面及び前記第2面の一方から他方まで前記貫通孔の内部を通って連続していて前記内部において前記貫通孔の内壁面を覆っている。 The wiring board of the present invention has a first surface and a second surface which is an opposite surface of the first surface, and has an insulating layer interposed between two or more conductor layers and each of the two or more conductor layers. It has a laminated body containing the above, and a solder resist layer covering the first surface and the second surface of the laminated body. Then, the laminated body further has a through hole penetrating the laminated body in the thickness direction, and the solder resist layer has the through hole from one to the other of the first surface and the second surface of the laminated body. It is continuous through the inside of the inside and covers the inner wall surface of the through hole.
本発明の配線基板の製造方法は、2以上の導体層と前記2以上の導体層それぞれの間に介在する絶縁層とを含む積層体を用意することと、前記積層体を厚さ方向に貫通する貫通孔を前記積層体に形成することと、前記積層体の第1面及び第2面を覆うソルダーレジスト層を前記貫通孔の内部を通って前記第1面及び第2面の一方から他方まで連続するように形成することによって、前記貫通孔の内壁面を樹脂膜で覆うことと、を含んでいる。 The method for manufacturing a wiring board of the present invention includes preparing a laminate including two or more conductor layers and an insulating layer interposed between the two or more conductor layers, and penetrating the laminate in the thickness direction. A through hole is formed in the laminated body, and a solder resist layer covering the first surface and the second surface of the laminated body is passed through the inside of the through hole from one of the first surface and the second surface to the other. It includes covering the inner wall surface of the through hole with a resin film by forming the through hole so as to be continuous.
本発明の実施形態の配線基板によれば、貫通孔を有する配線基板において貫通孔の内壁からの発塵を抑制することができ、配線基板が用いられる機器の品質を高めることができると考えられる。本発明の実施形態の配線基板の製造方法によれば、貫通孔の内壁からの発塵が少ない配線基板を製造することができる。 According to the wiring board of the embodiment of the present invention, it is considered that dust generation from the inner wall of the through hole can be suppressed in the wiring board having the through hole, and the quality of the device in which the wiring board is used can be improved. .. According to the method for manufacturing a wiring board according to the embodiment of the present invention, it is possible to manufacture a wiring board with less dust generated from the inner wall of the through hole.
本発明の一実施形態の配線基板が図面を参照しながら説明される。図1及び図2には、一実施形態の配線基板の一例である配線基板1の断面図及び平面図がそれぞれ示されている。図1は図2に示されるI−I線での断面図である。図1及び図2に示されるように、配線基板1は、絶縁層と導体層との積層体10と、ソルダーレジスト層40と、を備えている。積層体10は、配線基板1の厚さ方向と直交する2つの表面のうちの一方である第1面10F、及び第1面10Fの反対面である第2面10Sを有している。積層体10は、2以上の導体層(図1の例では第1〜第4の導体層21、22、23、24)と、この2以上の導体層それぞれの間に介在する絶縁層(図1の例では第1〜第3の絶縁層31、32、33)とを含んでいる。積層体10は、さらに、積層体10を厚さ方向に貫通する貫通孔10aを有している。ソルダーレジスト層40は、積層体10の第1面10F側において第1面10Fを覆っており、積層体10の第2面10S側において第2面10Sを覆っている。ソルダーレジスト層40は、積層体10の第1面10F及び第2面10Sの一方から他方まで貫通孔10aの内部を通って連続している。そして、ソルダーレジスト層40は、貫通孔10aの内部において貫通孔10aの内壁面10a1を覆っている。図2に示されるように、本実施形態では、貫通孔10aは、平面視における全周に渡ってその内壁面10a1をソルダーレジスト層40に覆われている。
A wiring board according to an embodiment of the present invention will be described with reference to the drawings. 1 and 2 show a cross-sectional view and a plan view of the
貫通孔10aは、後述されるように、例えば、レーザー加工、又はドリル加工などの機械加工によって形成されることがある。そのような加工によって切削された面であり得る貫通孔10aの内壁面には、加工による切削屑が除去されずに残存することがある。その残存する切削屑は、配線基板1のような回路基板の使用時に貫通孔の内壁面から遊離して塵芥となることがある。そして、そのような塵芥は、貫通孔10a内に浮遊したり、配線基板1及び/又は配線基板1に実装される部品Eの表面に付着したりすることがある。
The through
しかし本実施形態では、貫通孔10aの内壁面10a1はソルダーレジスト層40によって覆われている。そのため、貫通孔10aの内壁面10a1において積層体10の各導体層及び各絶縁層を形成する導電性又は絶縁性の材料の切削屑などが残存したとしても、そのような切削屑などは貫通孔10a内に遊離し得ない。従って、切削屑などからなる塵芥が、配線基板1に実装され得る部品Eの機能に影響を及ぼすことが防止されると考えられる。
However, in the present embodiment, the inner wall surface 10a1 of the
また、本実施形態では、貫通孔10aの内壁面10a1は、積層体10の第1面10F及び第2面10Sを覆っているソルダーレジスト層40によって覆われる。すなわち、内壁面10a1は、積層体10の第1面10F及び第2面10Sと一体的に、且つ、第1面10F及び第2面10Sを覆うソルダーレジスト層40と一体の被覆体によって覆われている。ソルダーレジスト層40は、後述するように、接続パッド22a、24aをそれぞれ露出させる開口41、42を有している。ソルダーレジスト層40は、第1面10F及び第2面10Sにおけるはんだショートなどの実装不良を防止すべく、各接続パッド間の分離手段として機能し得る。また、ソルダーレジスト層40は、第2及び第4の導体層22、24の酸化防止手段及び積層体10の機械的保護手段としても機能し得る。
Further, in the present embodiment, the inner wall surface 10a1 of the
本実施形態では、このソルダーレジスト層40を構成し、且つ、第1面10Fから第2面10Sまで連続する被覆体によって、積層体10の第1面10F及び第2面10Sだけでなく、貫通孔10aの内壁面10a1も覆われる。従って、はんだショートなどの抑制と、塵芥による電子機器の機能不良などの抑制との両方をシンプルな構造で実現し得ると考えられる。従って、本実施形態は、配線基板及び/又は配線基板を用いる電子機器の品質向上に寄与し得ると考えられる。
In the present embodiment, the
また前述した各手段としての機能を備え得るソルダーレジスト層40で貫通孔10aの内壁面10a1が覆われるので、第1〜第3の絶縁層31〜33で構成される内壁面10a1と良好に密着する被覆体を内壁面10a1上に設けることができる。
Further, since the inner wall surface 10a1 of the
図1の例の配線基板1において、第1絶縁層31と、その両面それぞれに積層されている第1導体層21及び第3導体層23とによって配線基板1のコア基板が形成されている。このコア基板を挟んで、第2絶縁層32及び第2導体層22を有するビルドアップ層と、第3絶縁層33及び第4導体層24を有するビルドアップ層とが形成されている。第1絶縁層31には、第1導体層21と第3導体層23とを接続するスルーホール導体31aが形成されている。なお、積層体10に含まれる導体層及び絶縁層の数は図1の例に限定されない、例えば、積層体10は、第1絶縁層31並びに第1及び第3の導体層21、23だけを含んでいてもよく、2組以上の導体層及び絶縁層によって構成されるビルドアップ層を含んでいてもよい。
In the
なお、配線基板1の説明では、配線基板1の厚さ方向において第1絶縁層31から遠い側は「上側」もしくは「上方」、又は単に「上」とも称され、第1絶縁層31に近い側は「下側」もしくは「下方」、又は単に「下」とも称される。さらに、各導体層及び各絶縁層において、第1絶縁層31と反対側を向く表面は「上面」とも称され、第1絶縁層31側を向く表面は「下面」とも称される。また、配線基板1の厚さ方向は、単に「Z方向」とも称される。
In the description of the
積層体10の第1面10F及び第2面10Sは、それぞれ、積層体10を構成する導体層及び絶縁層それぞれにおけるZ方向と略直交する表面のうち、積層体10を構成する他の導体層及び他の絶縁層に接していない部分で構成される。従って、図1の例において、第2導体層22の導体パターンが形成されている領域では第2導体層22の上面が第1面10Fであり、第2導体層22の導体パターンが形成されていない領域では第2絶縁層32の上面が第1面10Fである。同様に、第4導体層24の導体パターンが形成されている領域では第4導体層24の上面が第2面10Sであり、第4導体層24の導体パターンが形成されていない領域では第3絶縁層33の上面が第2面10Sである。
The
各導体層(第1〜第4の導体層21〜24)は、例えば、金属箔、無電解めっき膜、及び、電解めっき膜を有し得る。各導体層は、例えば、銅、ニッケル、銀、パラジウムなどの任意の金属を単独で又は組み合わせて用いて形成され得る。 Each conductor layer (first to fourth conductor layers 21 to 24) may have, for example, a metal foil, an electroless plating film, and an electrolytic plating film. Each conductor layer can be formed, for example, with any metal such as copper, nickel, silver, palladium, alone or in combination.
各絶縁層(第1〜第3の絶縁層31〜33)は、任意の絶縁性材料を用いて形成される。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。これらの樹脂を用いて形成される各絶縁層は、ガラス繊維又はアラミド繊維などの補強材、及び/又は、シリカなどの無機フィラーを含んでいてもよい。
Each insulating layer (first to third insulating
第2絶縁層32は、第2絶縁層32を貫通し、第1導体層21と第2導体層22とを接続するビア導体51を含んでいる。第3絶縁層33は、第3絶縁層33を貫通し、第3導体層23と第4導体層24とを接続するビア導体52を含んでいる。ビア導体51、52は、第2及び第3の絶縁層32、33それぞれを貫く貫通孔を導電体で埋めることによって形成された、所謂フィルドビアである。ビア導体51、52は、それぞれの上側の導体層と一体的に形成されている。従ってビア導体51、52は、例えば、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。スルーホール導体31aも、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。
The second insulating
積層体10の第1面10F側の最表層の導体層である第2導体層22は、配線基板1に実装される部品Eに対する接続パッド22aを有している。部品Eは、図1の例の様に、貫通孔10aを跨ぐように配線基板1に実装され得る。その場合、部品Eは、貫通孔10aを通過する光を受光又は出射する、撮像素子のような受光素子、又は発光素子を含む光学系要素を含む電子部品であってもよい。また、部品Eは、貫通孔10aを通過する電波を受信又は発信する無線通信機能を有する電子部品であってもよく、また、レンズなどの光学部品であってもよい。
The
このような部品Eが配線基板1に実装される場合、貫通孔10aは、光路又は導波路として機能し得る。そのような機能を有し得る貫通孔10a内に塵芥が浮遊していると、部品Eの機能がその影響を受ける虞があるが、本実施形態では、ソルダーレジスト層40によってそのような状況が回避され得る。配線基板1が用いられる電子機器の品質向上に寄与し得ると考えられる。
When such a component E is mounted on the
なお、積層体10の第2面10S側の最表層の導体層である第4導体層24が、貫通孔10aを跨ぐように配線基板1に実装される部品Eに対する接続パッド22aを含んでいてもよい。第2及び第4の導体層22、24のいずれか一方に接続パッド22aが設けられてもよく、両方の導体層に接続パッド22aが設けられてもよい。
The
図1の例において、第4導体層24は、複数の接続パッド24aを含んでいる。前述した第2導体層22に含まれる接続パッド22aのそれぞれは、ビア導体51、第1導体層21、スルーホール導体31a、第3導体層23、及びビア導体52を介して、複数の接続パッド24aのうちの1つ又は複数と電気的に接続され得る。図示されていないが、接続パッド22a、24aの表面には、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜が形成されていてもよい。
In the example of FIG. 1, the
ソルダーレジスト層40は、接続パッド22aを露出させる開口41、及び、接続パッド24aを露出させる開口42を有している。ソルダーレジスト層40は、絶縁性を有する任意の材料を用いて形成され得る。ソルダーレジスト層40の材料は、例えばエポキシ樹脂、ポリイミド樹脂などを主原料として構成され得る。複数の開口41、42それぞれをファインピッチで並ぶように形成することができ、しかも、貫通孔10aの内壁面10a1上に、ソルダーレジスト層40の材料を十分に付着させることができる。
The solder resist
図1の配線基板1では、ソルダーレジスト層40において貫通孔10aの内壁面10a1を覆っている部分の表面は、貫通孔10aの内部に向って凸となるように湾曲している。すなわち、貫通孔10aの内壁面10a1上のソルダーレジスト層40の厚さは、Z方向の中央部分で厚く、第1面10F及び第2面10Sの近傍において薄い。図1の例では、配線基板1のZ方向の中央部分を構成する第1絶縁層31は配線基板1のコア層である。そのため、第1絶縁層31には、適度な剛性を得るべくガラス繊維又はアラミド繊維などの補強材が含められることがある。そのような繊維状の材料を第1絶縁層31が含んでいる場合、貫通孔10aの形成によって切断された繊維屑が、内壁面10a1におけるZ方向の中央部分から比較的長く突出することがある。図1の例のように内壁面10a1上において湾曲する表面を有するソルダーレジスト層40は、そのような繊維屑を露出させずに覆い易い点で好ましい。
In the
図1の例において、内壁面10a1上のソルダーレジスト層40の最大の厚さT1としては、10μm以上、80μm以下が例示される。また、積層体10の第1面10F上及び第2面10S上におけるソルダーレジスト層40の厚さT2としては、10μm以上、50μm以下が例示される。また厚さT1と厚さT2との比(T1/T2)は、例えば1.0以上、3.0以下である。厚さT1と厚さT2との比がこの範囲内にあれば、第1面10F上及び第2面10S上と内壁面10a1上との間でのソルダーレジスト層40の厚さ方向の熱膨張量(熱収縮量)の差異によるソルダーレジスト層40の歪みや剥離が生じ難いと考えられる。
In the example of FIG. 1, the maximum thickness T1 of the solder resist
図2に示されるように、図1の配線基板1が有する貫通孔10aは、全体として矩形の平面形状を有しており、配線基板1の略中央部に形成されている。前述したように、ソルダーレジスト層40は、平面視で貫通孔10aの全周に渡って内壁面10a1を覆っている。なお、図2の例と異なり、内壁面10a1は、必ずしも貫通孔10aの周囲全周に渡ってソルダーレジスト層40によって覆われていなくてもよい。貫通孔10aの内壁面10a1が部分的に露出していても、少なくともソルダーレジスト層40に覆われている部分からの塵芥の離脱は防止され得る。
As shown in FIG. 2, the through
図2の例において、複数の接続パッド22aは、貫通孔10aの対向する一組の2辺それぞれの外側にこの2辺に沿って配列され、ソルダーレジスト層40の開口41内に露出している。配線基板1に実装される部品E(図1参照)は、例えば、貫通孔10aを跨ぐように配線基板1に搭載され、部品Eの所定の端子(図示せず)が接続パッド22aに接続される。接続パッド22aは、図2の例に限定されず、部品Eに応じて任意の位置に任意の数だけ設けられる。接続パッド22aは、例えば、略矩形の貫通孔10aの4辺それぞれの外側に、この4辺それぞれに沿って配列されてもよい。
In the example of FIG. 2, the plurality of
ソルダーレジスト層40の貫通孔10a内での断面形状は、図1に例示されるような湾曲する表面を有する形状に限定されない。図3には、図1の配線基板1の変形例が示されており、その変形例における図1のIII部に相当する部分が示されている。
The cross-sectional shape of the solder resist
図3の変形例では、ソルダーレジスト層40は、貫通孔10aの内壁面10a1を覆っている部分において略平坦な表面を有している。ソルダーレジスト層40の表面が貫通孔10aの内部に向って湾曲していないので、貫通孔10aの開口サイズを図1の例に比べて小さくできることがある。ソルダーレジスト層40は、貫通孔10a内において、このような平坦な表面を有していてもよく、貫通孔10aの内壁面10a1さえ意図せず露出しなければ、内壁面10a1に向って凹むように湾曲する表面を有していてもよい。図3におけるソルダーレジスト層40以外の構成要素の構造及び形状は図1の例と同様であるため、それらの構成要素に関する説明は省略される。
In the modified example of FIG. 3, the solder resist
図4A及び図4Bには、図1の配線基板1のさらに他の例である配線基板1aの断面図と平面図とが、それぞれ示されている。図4Aは、図4Bに示されるIVA−IVA線での断面図である。図4A及び図4Bに示されるように、配線基板1aのソルダーレジスト層40は、積層体10の第1面10F及び第2面10Sのそれぞれにおいて、貫通孔10aの周囲に開口40aを有している。開口40aには、積層体10の第1面10F又は第2面10Sが露出している。
4A and 4B show a cross-sectional view and a plan view of the
配線基板1aでは、図4Bに示されるように、複数の開口40aが、平面視で貫通孔10aの周囲に貫通孔10aを囲むように形成されている。また、複数の開口40aそれぞれは、スリット状の平面形状を有し、一連の開口40aが、貫通孔10aの平面視における各辺に沿って、ミシン目状に一列に配列されている。貫通孔10aの周囲に開口40aのようなソルダーレジスト層40の不連続部を設けることによって、前述した、第1面10F上及び第2面10S上と内壁面10a1上のとの間でのソルダーレジスト層40の熱膨張量(熱収縮量)の差異による歪みを吸収できることがある。従ってソルダーレジスト層40の剥離などを防止できることがある。
In the
図4Bの例では、複数の開口40aのそれぞれは、接続パッド22aに対応するように形成されている。すなわち、複数の開口40aの配列ピッチと、接続パッド22aの配列ピッチとは略等しい。複数の開口40aそれぞれと、各接続パッド22それぞれとが対向している。また、貫通孔10aを挟んで対向する2つの接続パッド22a、及び、貫通孔10a挟んで対向する2つの開口40aが、一列に並べられている。開口40aのような不連続部がこのように形成されると、部品Eの実装後に部品Eとソルダーレジスト層40との熱膨張率の違いによって生じ得る応力が不連続部によって緩和されると推定される。従って、ソルダーレジスト層40にクラックなどが生じ難いと考えられる。
In the example of FIG. 4B, each of the plurality of
また、図4A及び図4Bの例では、開口40aは、貫通孔10aと接続パッド22aとの間に形成されている。配線基板1aに部品Eが実装されると、接続パッド22aの周囲にアンダーフィル材などの保護樹脂(図示せず)が充填されることがある。その場合、保護樹脂の充填時に保護樹脂が貫通孔10a内に流れ込むおそれがある。しかし、図4A及び図4Bの例のように、開口40aのような不連続部が部品Eの実装面(図4Aでは第1面10F)に形成されていると、ある程度の量の保護樹脂が不連続部内に流れ込んで滞留し得ると考えられる。従って、貫通孔10a内への保護樹脂の流入が防止され易いと考えられる。
Further, in the examples of FIGS. 4A and 4B, the
開口40aのような不連続部の平面形状、及び複数の不連続部の配列は、図4Bの例に限定されない。例えば、不連続部として1つの連続的な溝が形成され、その溝によって貫通孔10aが囲まれていてもよい。不連続部は任意の平面形状を有し得る。また、不連続部は必ずしも貫通孔10aをその周囲全周に渡って囲んでいなくてもよい。また、開口40aのような不連続部は、図4Aの例の様に、積層体10の第1面10F及び第2面10Sの両方に設けられていなくてもよい。第1面10Fと第2面10Sとのいずれか一方だけに、例えば部品Eが実装される面だけに、設けられていてもよい。図4A及び図4Bにおけるソルダーレジスト層40の不連続部以外の構成要素の構造及び形状は、図1の例と同様であるため、それらの構成要素に関する説明は省略される。
The planar shape of the discontinuous portion such as the
つぎに、図1に示される配線基板1を例に、一実施形態の配線基板の製造方法が、図5A〜図5Cを参照して説明される。
Next, the method for manufacturing the wiring board of one embodiment will be described with reference to FIGS. 5A to 5C, using the
図5Aに示されるように、本実施形態の配線基板の製造方法は、2以上の導体層(図5Aでは第1〜第4の導体層21、22、23、24)と、この2以上の導体層それぞれの間に介在する絶縁層(図5Aでは、第1〜第3の絶縁層31、32、33)とを含む積層体10を用意することを含んでいる。積層体10は、例えば第1絶縁層31の一方の表面に第1導体層21、第2絶縁層32、及び第2導体層22を順に形成すると共に、第1絶縁層31の他方の表面に第3導体層23、第3絶縁層33、及び第4導体層24を順に形成することによって用意される。
As shown in FIG. 5A, the method for manufacturing the wiring board of the present embodiment includes two or more conductor layers (first to fourth conductor layers 21, 22, 23, 24 in FIG. 5A) and two or more conductor layers. It includes preparing a laminate 10 including an insulating layer (in FIG. 5A, the first to third insulating
例えば第1絶縁層31となる絶縁基板とその両面それぞれに積層された銅箔とを有する両面銅張積層板が用意される。両面銅張積層板には、レーザー加工によって、スルーホール導体31aを形成するための貫通孔が形成され、貫通孔の内壁及び両面銅張積層板の表面上に無電解めっき又はスパッタリングなどによって導体膜が形成される。そして、この導体膜をシード層及び給電層として用いる電解めっき、及び、適切なマスクを用いるエッチングなどを含むサブトラクティブ法によって、所望の導体パターンを有する第1導体層21及び第3導体層23、並びにスルーホール導体31aが形成される。即ち配線基板1のコア基板が形成される。第1及び第3の導体層21、23、並びにスルーホール導体31aは、セミアディティブ法によって形成されてもよい。
For example, a double-sided copper-clad laminate having an insulating substrate to be the first insulating
第1導体層21上、及び第1導体層21の導体パターン間に露出する第1絶縁層31の露出面上に、例えばシート状のエポキシ樹脂が積層され、熱圧着されることによって、第2絶縁層32が形成される。第2絶縁層32の形成と同様の方法で、好ましくは第2絶縁層32の形成と同時に、第3導体層23上、及び第3導体層23の導体パターン間に露出する第1絶縁層31の露出面上に第3絶縁層33が形成される。第2及び第3の絶縁層32、33の形成において、銅箔などの金属箔が、第2及び第3の絶縁層32、33の上に熱圧着されてもよい。第2及び第3の絶縁層32、33には、所定の位置に、ビア導体51、52の形成用の孔が、レーザー光の照射などによって形成される。
A sheet-like epoxy resin is laminated on the exposed surface of the first insulating
そして、例えばセミアディティブ法によって、第2絶縁層32の上に所望の導体パターンを有する第2導体層22が形成され、第2絶縁層32内にビア導体51が形成される。また、第2導体層22及びビア導体51の形成方法と同様の方法で、好ましくは第2導体層22の形成と同時に、第3絶縁層33の上に所望の導体パターンを有する第4導体層24が形成され、第3絶縁層33内にビア導体52が形成される。例えば、以上の工程を経ることによって、第2導体層22側の表面として第1面10Fを有し、第4導体層24側の表面として第2面10Sを有する積層体10が用意される。
Then, for example, by a semi-additive method, a
図5Bに示されるように、本実施形態の配線基板の製造方法は、さらに、積層体10を積層体10の厚さ方向に貫通する貫通孔10aを積層体10の所定の領域に形成することを含んでいる。貫通孔10aの形成方法としては、ドリル加工、ルーター加工又はレーザー加工などが例示されるが、貫通孔10aの形成方法はこれらに限定されない。レーザー加工によって貫通孔10aが形成される場合は、例えば、CO2レーザーなどによるレーザー光が、積層体10における貫通孔10aの形成領域の輪郭に沿って照射される。そしてレーザー光の照射経路に囲まれた部分が引き抜かれることによって貫通孔10aが形成され得る。
As shown in FIG. 5B, in the method for manufacturing a wiring board of the present embodiment, a through
図5Cに示されるように、本実施形態の配線基板の製造方法は、さらに、積層体10の第1面10F及び第2面10Sを覆うソルダーレジスト層40を形成すること、及び、貫通孔10aの内壁面10a1を、ソルダーレジスト層40と一体の樹脂膜によって覆うことを含んでいる。ソルダーレジスト層40は、図5Cに示されるように、貫通孔10aの内部を通って、積層体10の第1面10F及び第2面10Sの一方から他方まで連続するように形成される。そのようにソルダーレジスト層40を形成することによって、貫通孔10aの内壁面10a1が、ソルダーレジスト層40の一部である樹脂膜によって覆われる。
As shown in FIG. 5C, the method for manufacturing the wiring board of the present embodiment further forms a solder resist
ソルダーレジスト層40の形成では、例えば、感光性の樹脂を積層体10に供給することによって、図5Cに示されるように、貫通孔10aの内壁面10a1と共に、積層体10の第1面10F及び第2面10Sの全面を覆うソルダーレジスト層40が形成される。前述したように、ソルダーレジスト層40を形成する樹脂としてはエポキシ樹脂などが例示される。エポキシ樹脂などのソルダーレジスト層40の材料は、例えば、インクジェット、スピンコ―ティング、スプレーコーティング、又はロールコーティングなどの任意の方法によって供給される。このような方法によって、貫通孔10aの内壁面10a1にも、十分な量の樹脂が供給され得る。
In the formation of the solder resist
本実施形態において、ソルダーレジスト層40を形成することは、積層体10の第1面10F及び第2面10Sの全面に形成されたソルダージスト層40に、接続パッド22a、24aをそれぞれ露出させる開口を形成することを含んでいてもよい。例えば、本硬化前のソルダーレジスト層40に対して、適切な開口パターンを有する露光マスクを用いた露光、及び現像が行われ、接続パッド22a、24aを露出させる開口が形成される。前述した不連続部が設けられる場合は、接続パッド22a、24aを露出させる開口の形成と共に形成され得る。その後、ソルダーレジスト層40は、例えば加熱されることによって最終的な状態へと本硬化される。以上の工程を経ることによって図1に示される配線基板1が完成する。
In the present embodiment, forming the solder resist
なお、ソルダーレジスト層40への開口の形成後、必要に応じて、接続パッド22a、24aに表面保護膜(図示せず)が形成されてもよい。例えば、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜が形成され得る。
After forming the opening in the solder resist
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状、及び材料を備えるものに限定されない。例えば、貫通孔10aは、平面視で配線基板1の任意の位置に設けられ得る。また、積層体10は、コア基板を有さず一方向に導体層と絶縁層とが積層された所謂コアレス基板であってもよい。また、ビア導体51、52及びスルーホール導体31aは必ずしも形成されていなくてもよい。
The wiring board of the embodiment is not limited to the structure exemplified in each drawing and the structure, shape, and material exemplified in this specification. For example, the through
実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば、第2及び第4の導体層22、24がサブトラクティブ法でパターニングされてもよい。また、ソルダーレジスト層40は、必ずしも、その形成過程において一旦積層体10の全面を覆うように形成されなくてもよい。例えば、マスクを用いたスプレーコーティングなどによって、所望される部分だけを覆うソルダーレジスト層40が、ソルダーレジスト層40の形成において最初から形成されてもよい。実施形態の配線基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。
The method for manufacturing the wiring board of the embodiment is not limited to the method described with reference to each drawing. For example, the second and fourth conductor layers 22 and 24 may be patterned by the subtractive method. Further, the solder resist
1、1a 配線基板
10 積層体
10a 貫通孔
10a1 内壁面
21 第1導体層
22 第2導体層
23 第3導体層
24 第4導体層
22a 接続パッド
31 第1絶縁層(コア層)
32 第2絶縁層
33 第3絶縁層
40 ソルダーレジスト層
40a 開口(不連続部)
E 部品
1,
32
E parts
Claims (5)
前記積層体の前記第1面及び前記第2面を覆っているソルダーレジスト層と、
を有する配線基板であって、
前記積層体は前記積層体を厚さ方向に貫通する貫通孔をさらに有し、
前記ソルダーレジスト層は、前記積層体の前記第1面及び前記第2面の一方から他方まで前記貫通孔の内部を通って連続していて前記内部において前記貫通孔の内壁面を覆っている。 A laminate having a first surface and a second surface opposite to the first surface, and including two or more conductor layers and an insulating layer interposed between the two or more conductor layers.
A solder resist layer covering the first surface and the second surface of the laminate, and
It is a wiring board having
The laminate further has through holes that penetrate the laminate in the thickness direction.
The solder resist layer is continuous from one of the first surface and the second surface of the laminate through the inside of the through hole and covers the inner wall surface of the through hole in the inside.
前記積層体を厚さ方向に貫通する貫通孔を前記積層体に形成することと、
前記積層体の第1面及び第2面を覆うソルダーレジスト層を前記貫通孔の内部を通って前記第1面及び第2面の一方から他方まで連続するように形成することによって、前記貫通孔の内壁面を樹脂膜で覆うことと、
を含んでいる、配線基板の製造方法。 To prepare a laminate including two or more conductor layers and an insulating layer interposed between the two or more conductor layers,
By forming a through hole in the laminated body that penetrates the laminated body in the thickness direction,
The through hole is formed by forming a solder resist layer covering the first surface and the second surface of the laminate so as to pass through the inside of the through hole and to be continuous from one of the first surface and the second surface to the other. Covering the inner wall surface with a resin film
A method of manufacturing a wiring board, including.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019075875A JP2020174147A (en) | 2019-04-11 | 2019-04-11 | Wiring board and method for measuring wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019075875A JP2020174147A (en) | 2019-04-11 | 2019-04-11 | Wiring board and method for measuring wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020174147A true JP2020174147A (en) | 2020-10-22 |
Family
ID=72831828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019075875A Pending JP2020174147A (en) | 2019-04-11 | 2019-04-11 | Wiring board and method for measuring wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020174147A (en) |
-
2019
- 2019-04-11 JP JP2019075875A patent/JP2020174147A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8707554B2 (en) | Method of manufacturing multilayer wiring substrate | |
US8196296B2 (en) | Method for manufacturing wiring board | |
US8859077B2 (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
TWI479972B (en) | Multi-layer flexible printed wiring board and manufacturing method thereof | |
KR20160059125A (en) | Element embedded printed circuit board and method of manufacturing the same | |
KR20140018027A (en) | Printed circuit board and method of manufacturing a printed circuit board | |
JP5148334B2 (en) | Manufacturing method of multilayer wiring board | |
US10966326B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
US11792937B2 (en) | Component built-in wiring substrate | |
JP2020161732A (en) | Wiring board | |
US11277910B2 (en) | Wiring substrate | |
JP2020174147A (en) | Wiring board and method for measuring wiring board | |
JP2020174145A (en) | Wiring board and method for measuring wiring board | |
JP2020004930A (en) | Printed-wiring board | |
JP7278114B2 (en) | Method for manufacturing printed wiring board | |
JP7496251B2 (en) | Component-embedded wiring board and method for manufacturing the component-embedded wiring board | |
JP2020181867A (en) | Wiring board and manufacturing method of wiring board | |
JP2021002536A (en) | Wiring board and manufacturing method of wiring board | |
JP2021168349A (en) | Component built-in wiring board | |
JP2023119420A (en) | wiring board | |
JP2023111607A (en) | wiring board | |
JP2022002242A (en) | Component built-in wiring board and manufacturing method of component built-in wiring board | |
JP2022135803A (en) | wiring board | |
JP2020136485A (en) | Wiring board | |
JP2021002538A (en) | Wiring board and manufacturing method of wiring board |