JP2020174145A - Wiring board and method for measuring wiring board - Google Patents
Wiring board and method for measuring wiring board Download PDFInfo
- Publication number
- JP2020174145A JP2020174145A JP2019075872A JP2019075872A JP2020174145A JP 2020174145 A JP2020174145 A JP 2020174145A JP 2019075872 A JP2019075872 A JP 2019075872A JP 2019075872 A JP2019075872 A JP 2019075872A JP 2020174145 A JP2020174145 A JP 2020174145A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- solder resist
- resin film
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、配線基板及び配線基板の製造方法に関する。 The present invention relates to a wiring board and a method for manufacturing a wiring board.
特許文献1には、リジッドの基板が用いられる配線基板が開示されている。この配線基板は、この配線基板に実装される半導体チップと対向する領域を含む所定の領域に、配線基板を貫通する開口部を有している。
特許文献1に開示の配線基板では、開口部の壁面から配線基板の材料が砕片となって遊離又は落下してしまい、配線基板が用いられる機器の品質に影響を及ぼすことがある。
In the wiring board disclosed in
本発明の配線基板は、第1面及び前記第1面の反対面である第2面を有していて、2以上の導体層と前記2以上の導体層それぞれの間に介在する絶縁層とを含む積層体と、前記積層体の前記第1面及び前記第2面それぞれを覆っているソルダーレジスト層と、前記ソルダーレジスト層に覆われていない前記積層体の露出面を部分的に覆う樹脂膜と、を有している。そして、前記積層体は前記積層体を厚さ方向に貫通する貫通孔をさらに有し、前記ソルダーレジスト層は前記貫通孔を露出させる開口を有し、前記樹脂膜は、前記第1及び第2の面それぞれにおいて前記開口の周囲の前記ソルダーレジスト層の縁部を覆い且つ前記貫通孔の内壁面を覆っている。 The wiring board of the present invention has a first surface and a second surface which is an opposite surface of the first surface, and has an insulating layer interposed between two or more conductor layers and each of the two or more conductor layers. A resin that partially covers the laminated body containing the above, the solder resist layer covering each of the first surface and the second surface of the laminated body, and the exposed surface of the laminated body not covered by the solder resist layer. It has a membrane. The laminated body further has through holes penetrating the laminated body in the thickness direction, the solder resist layer has an opening for exposing the through holes, and the resin film has the first and second through holes. Each of the surfaces covers the edge of the solder resist layer around the opening and the inner wall surface of the through hole.
本発明の配線基板の製造方法は、2以上の導体層と前記2以上の導体層それぞれの間に介在する絶縁層とを含む積層体を用意することと、前記積層体の第1面及び第2面それぞれを覆うソルダーレジスト層を形成することと、前記積層体を厚さ方向に貫通する貫通孔を前記積層体に形成することと、所定の樹脂を少なくとも前記貫通孔の周囲に供給することによって、前記第1及び第2の面それぞれにおける前記貫通孔の周囲の前記ソルダーレジスト層の縁部及び前記貫通孔の内壁面を樹脂膜で覆うことと、を含んでいる。 The method for manufacturing a wiring board of the present invention includes preparing a laminate including two or more conductor layers and an insulating layer interposed between the two or more conductor layers, and the first surface and the first surface of the laminate. To form a solder resist layer that covers each of the two surfaces, to form a through hole that penetrates the laminate in the thickness direction in the laminate, and to supply a predetermined resin at least around the through hole. The present invention includes covering the edge of the solder resist layer around the through hole on each of the first and second surfaces and the inner wall surface of the through hole with a resin film.
本発明の実施形態の配線基板によれば、貫通孔を有する配線基板において貫通孔の内壁からの発塵を抑制することができ、配線基板が用いられる機器の品質を高めることができると考えられる。本発明の実施形態の配線基板の製造方法によれば、貫通孔の内壁からの発塵が少ない配線基板を製造することができる。 According to the wiring board of the embodiment of the present invention, it is considered that dust generation from the inner wall of the through hole can be suppressed in the wiring board having the through hole, and the quality of the device in which the wiring board is used can be improved. .. According to the method for manufacturing a wiring board according to the embodiment of the present invention, it is possible to manufacture a wiring board with less dust generated from the inner wall of the through hole.
本発明の一実施形態の配線基板が図面を参照しながら説明される。図1及び図2には、一実施形態の配線基板の一例である配線基板1の断面図及び平面図がそれぞれ示されている。図1は図2に示されるI−I線での断面図である。図1及び図2に示されるように、配線基板1は、絶縁層と導体層との積層体10と、ソルダーレジスト層(第1樹脂膜)41と、ソルダーレジスト層(第2樹脂膜)42と、を備えている。積層体10は、配線基板1の厚さ方向と直交する2つの表面のうちの一方である第1面10F、及び第1面10Fの反対面である第2面10Sを有している。積層体10は、2以上の導体層(図1の例では第1〜第4の導体層21、22、23、24)と、この2以上の導体層それぞれの間に介在する絶縁層(図1の例では第1〜第3の絶縁層31、32、33)とを含んでいる。積層体10は、さらに、積層体10を厚さ方向に貫通する貫通孔10aを有している。ソルダーレジスト層41は、積層体10の第1面10Fを覆っており、ソルダーレジスト層42は、積層体10の第2面10Sを覆っている。ソルダーレジスト層41は、貫通孔10aを露出させる開口41aを有しており、ソルダーレジスト層42は、貫通孔10aを露出させる開口42aを有している。配線基板1は、さらに、樹脂膜15(第3樹脂膜)を有している。樹脂膜15は、ソルダーレジスト層41、42に覆われていない積層体10の露出面を部分的に覆っている。樹脂膜15は、貫通孔10aの内部を経由して積層体10の第1面10F及び第2面10Sの一方から他方に至るように形成されていて貫通孔10aの内壁面10a1を覆っている。図2に示されるように、本実施形態では、貫通孔10aは、平面視における全周に渡ってその内壁面10a1を樹脂膜15に覆われている。
A wiring board according to an embodiment of the present invention will be described with reference to the drawings. 1 and 2 show a cross-sectional view and a plan view of the
貫通孔10aは、後述されるように、例えば、レーザー加工、又はドリル加工などの機械加工によって形成されることがある。そのような加工によって切削された面であり得る貫通孔10aの内壁面には、加工による切削屑が除去されずに残存することがある。その残存する切削屑は、配線基板1のような回路基板の使用時に貫通孔の内壁面から遊離して塵芥となることがある。そして、そのような塵芥は、貫通孔10a内に浮遊したり、配線基板1及び/又は配線基板1に実装される部品Eの表面に付着したりすることがある。
The through
しかし本実施形態では、貫通孔10aの内壁面10a1は樹脂膜15によって覆われている。そのため、貫通孔10aの内壁面10a1において積層体10の各導体層及び各絶縁層を形成する導電性又は絶縁性の材料の切削屑などが残存したとしても、そのような切削屑などは貫通孔10a内に遊離し得ない。従って、切削屑などからなる塵芥が、配線基板1に実装され得る部品Eの機能に影響を及ぼすことが防止されると考えられる。
However, in the present embodiment, the inner wall surface 10a1 of the
また、本実施形態では、樹脂膜15は、積層体10の第1面10Fにおいて、開口41aの周囲のソルダーレジスト層41の縁部を覆い、積層体10の第2面10Sにおいて開口42aの周囲のソルダーレジスト層42の縁部を覆っている。そのため、ソルダーレジスト層41、42それぞれの開口41a、42aの形成位置、及び/又は、樹脂膜15の形成位置に多少のずれが生じても、積層体10の第1面10F及び第2面10Sのいずれか又は両方は、意図せず露出され難い。
Further, in the present embodiment, the
図1の例の配線基板1において、第1絶縁層31と第1絶縁層31の両面それぞれに積層されている第1導体層21及び第3導体層23とによって配線基板1のコア基板が形成されている。このコア基板を挟んで、第2絶縁層32及び第2導体層22を有するビルドアップ層と、第3絶縁層33及び第4導体層24を有するビルドアップ層とが形成されている。第1絶縁層31には、第1導体層21と第3導体層23とを接続するスルーホール導体31aが形成されている。なお、積層体10に含まれる導体層及び絶縁層の数は図1の例に限定されない、例えば、積層体10は、第1絶縁層31並びに第1及び第3の導体層21、23だけを含んでいてもよく、2組以上の導体層及び絶縁層によって構成されるビルドアップ層を含んでいてもよい。
In the
なお、配線基板1の説明では、配線基板1の厚さ方向において第1絶縁層31から遠い側は「上側」もしくは「上方」、又は単に「上」とも称され、第1絶縁層31に近い側は「下側」もしくは「下方」、又は単に「下」とも称される。さらに、各導体層及び各絶縁層において、第1絶縁層31と反対側を向く表面は「上面」とも称され、第1絶縁層31側を向く表面は「下面」とも称される。また、配線基板1の厚さ方向は、単に「Z方向」とも称される。
In the description of the
積層体10の第1面10F及び第2面10Sは、それぞれ、積層体10を構成する導体層及び絶縁層それぞれにおけるZ方向と略直交する表面のうち、積層体10を構成する他の導体層及び他の絶縁層に接していない部分で構成される。従って、図1の例において、第2導体層22の導体パターンが形成されている領域では第2導体層22の上面が第1面10Fであり、第2導体層22の導体パターンが形成されていない領域では第2絶縁層32の上面が第1面10Fである。同様に、第4導体層24の導体パターンが形成されている領域では第4導体層24の上面が第2面10Sであり、第4導体層24の導体パターンが形成されていない領域では第3絶縁層33の上面が第2面10Sである。
The
各導体層(第1〜第4の導体層21〜24)は、例えば、金属箔、無電解めっき膜、及び、電解めっき膜を有し得る。各導体層は、例えば、銅、ニッケル、銀、パラジウムなどの任意の金属を単独で又は組み合わせて用いて形成され得る。 Each conductor layer (first to fourth conductor layers 21 to 24) may have, for example, a metal foil, an electroless plating film, and an electrolytic plating film. Each conductor layer can be formed, for example, with any metal such as copper, nickel, silver, palladium, alone or in combination.
各絶縁層(第1〜第3の絶縁層31〜33)は、任意の絶縁性材料を用いて形成される。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。これらの樹脂を用いて形成される各絶縁層は、ガラス繊維又はアラミド繊維などの補強材、及び/又は、シリカなどの無機フィラーを含んでいてもよい。
Each insulating layer (first to third insulating
第2絶縁層32は、第2絶縁層32を貫通し、第1導体層21と第2導体層22とを接続するビア導体51を含んでいる。第3絶縁層33は、第3絶縁層33を貫通し、第3導体層23と第4導体層24とを接続するビア導体52を含んでいる。ビア導体51、52は、第2及び第3の絶縁層32、33それぞれを貫く貫通孔を導電体で埋めることによって形成された、所謂フィルドビアである。ビア導体51、52は、それぞれの上側の導体層と一体的に形成されている。従ってビア導体51、52は、例えば、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。スルーホール導体31aも、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。
The second insulating
積層体10の第1面10F側の最表層の導体層である第2導体層22は、配線基板1に実装される部品Eに対する接続パッド22aを有している。部品Eは、図1の例の様に、貫通孔10aを跨ぐように配線基板1に実装され得る。その場合、部品Eは、貫通孔10aを通過する光を受光又は出射する、撮像素子のような受光素子、又は発光素子を含む光学系要素を含む電子部品であってもよい。また、部品Eは、貫通孔10aを通過する電波を受信又は発信する無線通信機能を有する電子部品であってもよく、また、レンズなどの光学部品であってもよい。
The
このような部品Eが配線基板1に実装される場合、貫通孔10aは、光路又は導波路として機能し得る。そのような機能を有し得る貫通孔10a内に塵芥が浮遊していると、部品Eの機能がその影響を受ける虞があるが、本実施形態では、樹脂膜15によってそのような状況が回避され得る。配線基板1が用いられる電子機器の品質向上に寄与し得ると考えられる。
When such a component E is mounted on the
なお、積層体10の第2面10S側の最表層の導体層である第4導体層24が、貫通孔10aを跨ぐように配線基板1に実装される部品Eに対する接続パッド22aを含んでいてもよい。第2及び第4の導体層22、24のいずれか一方に接続パッド22aが設けられてもよく、両方の導体層に接続パッド22aが設けられてもよい。
The
図1の例において、第4導体層24は、複数の接続パッド24aを含んでいる。前述した第2導体層22に含まれる接続パッド22aのそれぞれは、ビア導体51、第1導体層21、スルーホール導体31a、第3導体層23、及びビア導体52を介して、複数の接続パッド24aのうちの1つ又は複数と電気的に接続され得る。図示されていないが、接続パッド22a、24aの表面には、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜が形成されていてもよい。
In the example of FIG. 1, the
ソルダーレジスト層41は、開口41aの他に、接続パッド22aを露出させる開口を有している。ソルダーレジスト層42は、開口42aの他に、接続パッド24aを露出させる開口を有している。ソルダーレジスト層41、42は、絶縁性を有する任意の材料を用いて形成され得る。ソルダーレジスト層41、42の材料は、例えばエポキシ樹脂又はポリイミド樹脂などを主原料として構成され得る。
The solder resist
樹脂膜15も任意の樹脂材料を用いて形成され得る。樹脂膜15の材料は、エポキシ樹脂、シリコーン樹脂又はアクリル樹脂などを主原料として構成され得る。
The
図2に示されるように、図1の配線基板1が有する貫通孔10aは、全体として矩形の平面形状を有しており、配線基板1の略中央部に形成されている。なお、図2において配線基板1の中央部に4重に描かれている四角形のうちの最も内側の実線は、樹脂膜15の内側面15aを示している。この樹脂膜15の内側面15aの隣に描かれている破線が、貫通孔10aの内壁面10a1を示している。また、内壁面10a1の外側に隣接して描かれている破線は、ソルダーレジスト層41の開口41aの内縁を示している。
As shown in FIG. 2, the through
図2に示されるように、ソルダーレジスト層41の開口41aの内縁は、貫通孔10aの内壁面10a1よりも平面視でさらに貫通孔10aの外側に位置している。図2には示されていないが、ソルダーレジスト層42の開口42aの内縁も、貫通孔10aの内壁面10a1よりも平面視で貫通孔10aの外側に位置している。
As shown in FIG. 2, the inner edge of the
図2に示されるように、樹脂膜15は、貫通孔10aの周囲全周に渡って形成され、枠状の平面形状を有している。樹脂膜15は、貫通孔10aの内壁面10a1及びソルダーレジスト層41の開口41aの内縁を、貫通孔10aの周囲全周に渡って覆っている。従って、樹脂膜15の外側面15bは、平面視において開口41a(及び図示されない開口42a)の外側に位置している。
As shown in FIG. 2, the
図2の例において、複数の接続パッド22aは、貫通孔10aの対向する一組の2辺それぞれの外側にこの2辺に沿って配列されている。配線基板1に実装される部品E(図1参照)は、例えば、貫通孔10aを跨ぐように配線基板1に搭載され、部品Eの所定の端子(図示せず)が接続パッド22aに接続され得る。接続パッド22aは、図2の例に限定されず、部品Eに応じて任意の位置に任意の数だけ設けられる。接続パッド22aは、例えば、略矩形の貫通孔10aの4辺それぞれの外側に、この4辺それぞれに沿って配列されてもよい。
In the example of FIG. 2, the plurality of
図3には、図1のIII部の拡大図が示されている。図3に示されるように、積層体10において貫通孔10aの近傍の領域では、第2及び第4の導体層22、24(図1参照)の導体パターンが形成されていない。そのため、積層体10の第1面10F及び第2面10Sは、それぞれ、第2及び第3の絶縁層32、33の上面からなる。そして、配線基板1では、ソルダーレジスト層41の開口41aの内縁は、貫通孔10aの内壁面10a1よりも貫通孔10aの外側に位置している。そのため、積層体10の第1面10Fは、貫通孔10aの近傍に、ソルダーレジスト層41に覆われない領域を有している。同様に、ソルダーレジスト層42の開口42aの内縁は、貫通孔10aの内壁面10a1よりも貫通孔10aの外側に位置している。そのため、積層体10の第2面10Sは、貫通孔10aの近傍に、ソルダーレジスト層42に覆われない領域を有している。
FIG. 3 shows an enlarged view of part III of FIG. As shown in FIG. 3, in the region near the through
そして、積層体10の第1面10Fにおけるソルダーレジスト層41の開口41aの内縁と貫通孔10aの内壁面10a1との間の領域であって開口41a内に露出する領域に樹脂膜15が接している。同様に、積層体10の第2面10Sにおけるソルダーレジスト層42の開口42aの内縁と貫通孔10aの内壁面10a1との間の領域であって開口42a内に露出する領域に樹脂膜15が接している。
Then, the
樹脂膜15は、後述するように、例えば、ソルダーレジスト層41、42が硬化された後に形成され得る。その場合、樹脂膜15が、ソルダーレジスト層41、42に十分な強度で密着し得ないことがある。一方、貫通孔10aの周辺の領域において第1及び第2の面10F、10Sをそれぞれ構成する第2及び第3の絶縁層32、33は、第2導体層22又は第4導体層24が強固に密着され得るべく、適度な粗面をそれぞれの上面に有し得る。従って、積層体10の第1面10F及び第2面10Sは、ソルダーレジスト層41、42よりも強固に樹脂膜15と密着し得ると考えられる。従って、図3の例のように樹脂膜15が形成される配線基板1では、樹脂膜15と積層体10との剥離が生じ難いと推察される。
As will be described later, the
ソルダーレジスト層41、42の開口41a、42aの内縁それぞれと、貫通孔10aの内壁面10a1との間の距離D1は、例えば、50μm以上、150μm以下である。距離D1がこのような範囲の長さを有していると、樹脂膜15が積層体10から剥がれ難く、且つ、貫通孔10aから比較的近い位置に接続パッド22aが配置され得る。また、貫通孔10aの内壁面10a1と略直交する方向における、ソルダーレジスト層41、42それぞれと樹脂膜15とが重なっている部分の長さD2は、例えば、50μm以上、100μm以下である。距離D2がこのような範囲の長さを有していると、積層体10の第1面10F及び/又は第2面10Sの意図せぬ露出が防がれ、且つ、貫通孔10aから比較的近い位置に接続パッド22aが配置され得る。
The distance D1 between the inner edges of the
また、樹脂膜15におけるソルダーレジスト層41、42それぞれと重なっている部分の厚さT1は、例えば、5μm以上、30μm以下である。厚さT1がこのような範囲の厚さを有していると、ソルダーレジスト層41、42上の樹脂膜15にクラックなどが生じ難い。加えて、スタンドオフ高さの比較的低いパッケージを有する半導体集積回路装置のような部品E(図1参照)が、樹脂膜15を跨ぐように配線基板1に実装され得る。
Further, the thickness T1 of the portion of the
図3に示されるように、樹脂膜15において貫通孔10aの内壁面10a1を覆っている部分の表面は、貫通孔10aの内部に向って凸となるように湾曲している。すなわち、貫通孔10aの内壁面10a1上の樹脂膜15の厚さは、Z方向の中央部分で厚く、第1面10F及び第2面10Sの近傍において薄い。図3の例では、配線基板1のZ方向の中央部分を構成する第1絶縁層31は、配線基板1のコア層である。そのため、第1絶縁層31には、適度な剛性を得るべくガラス繊維又はアラミド繊維などの補強材が含められることがある。そのような繊維状の材料を第1絶縁層31が含んでいる場合、貫通孔10aの形成によって切断された繊維屑が、内壁面10a1におけるZ方向の中央部分から比較的長く突出することがある。図3の例のように湾曲する表面を有する樹脂膜15は、そのような繊維屑を露出させずに覆い易い点で好ましい。
As shown in FIG. 3, the surface of the portion of the
樹脂膜15及び、ソルダーレジスト層41、42それぞれの開口41a、42aの内縁の形状は、図3に例示される形状に限定されない。図4A及び図4Bには、それぞれ、図1の配線基板1の変形例が示されており、各変形例における図1のIII部に相当する部分が示されている。
The shapes of the inner edges of the
図4Aの変形例では、樹脂膜15は、貫通孔10aの内壁面10a1を覆っている部分において略平坦な表面を有している。樹脂膜15の表面が貫通孔10aの内部に向って湾曲していないので、貫通孔10aの開口サイズを図3の例に比べて小さくできることがある。樹脂膜15は、貫通孔10a内において、このような平坦な表面を有していてもよく、貫通孔10aの内壁面10a1さえ露出しなければ、内壁面10a1に向って凹むように湾曲する表面を有していてもよい。図4Aにおける樹脂膜15以外の構成要素の構造及び形状は図3の例と同様であるため、それらの構成要素に関する説明は省略される。
In the modified example of FIG. 4A, the
図4Bの例では、ソルダーレジスト層41、42それぞれの開口41a、42aの内壁面が、Z方向において配線基板1の中央部側ほど貫通孔10aに近付くように傾斜している。換言すると、ソルダーレジスト層41、42それぞれの開口41a、42aの内壁面は、Z方向において配線基板1の外表面側ほど貫通孔10aから遠ざかるように傾斜している。そして、その開口41a、42aの傾斜する内壁面と共にソルダーレジスト層41、42それぞれの上面並びに第1及び第2の面10F、10Sの露出面を、樹脂膜15が覆っている。開口41a、42aの内壁面が傾斜しているため、図4Bの例の第1及び第2の面10F、10S上での樹脂膜15の厚さの変化は、図3の例と比べて小さい。樹脂膜15において、局所的な脆弱部分や応力集中などが生じ難いと考えられる。図4Bにおける樹脂膜15以外の構成要素の構造及び形状は図3の例と同様であるため、それらの構成要素に関する説明は省略される。
In the example of FIG. 4B, the inner wall surfaces of the
つぎに、図1に示される配線基板1を例に、一実施形態の配線基板の製造方法が、図5A〜図5Dを参照して説明される。
Next, the method for manufacturing the wiring board of one embodiment will be described with reference to FIGS. 5A to 5D, using the
図5Aに示されるように、本実施形態の配線基板の製造方法は、2以上の導体層(図5Aでは第1〜第4の導体層21、22、23、24)と、この2以上の導体層それぞれの間に介在する絶縁層(図5Aでは、第1〜第3の絶縁層31、32、33)とを含む積層体10を用意することを含んでいる。積層体10は、例えば第1絶縁層31の一方の表面に第1導体層21、第2絶縁層32、及び第2導体層22を順に形成すると共に、第1絶縁層31の他方の表面に第3導体層23、第3絶縁層33、及び第4導体層24を順に形成することによって用意される。
As shown in FIG. 5A, the method for manufacturing the wiring board of the present embodiment includes two or more conductor layers (first to fourth conductor layers 21, 22, 23, 24 in FIG. 5A) and two or more conductor layers. It includes preparing a laminate 10 including an insulating layer (in FIG. 5A, the first to third insulating
例えば第1絶縁層31となる絶縁基板とその両面それぞれに積層された銅箔とを有する両面銅張積層板が用意される。両面銅張積層板には、レーザー加工によって、スルーホール導体31aを形成するための貫通孔が形成され、貫通孔の内壁及び両面銅張積層板の表面上に無電解めっき又はスパッタリングなどによって導体膜が形成される。そして、この導体膜をシード層及び給電層として用いる電解めっき、及び、適切なマスクを用いるエッチングなどを含むサブトラクティブ法によって、所望の導体パターンを有する第1導体層21及び第3導体層23、並びにスルーホール導体31aが形成される。即ち配線基板1のコア基板が形成される。第1及び第3の導体層21、23、並びにスルーホール導体31aは、セミアディティブ法によって形成されてもよい。
For example, a double-sided copper-clad laminate having an insulating substrate to be the first insulating
第1導体層21上、及び第1導体層21の導体パターン間に露出する第1絶縁層31の露出面上に、例えばシート状のエポキシ樹脂が積層され、熱圧着されることによって、第2絶縁層32が形成される。第2絶縁層32の形成と同様の方法で、好ましくは第2絶縁層32の形成と同時に、第3導体層23上、及び第3導体層23の導体パターン間に露出する第1絶縁層31の露出面上に第3絶縁層33が形成される。第2及び第3の絶縁層32、33の形成において、銅箔などの金属箔が、第2及び第3の絶縁層32、33の上に熱圧着されてもよい。第2及び第3の絶縁層32、33には、所定の位置に、ビア導体51、52の形成用の孔が、レーザー光の照射などによって形成される。
A sheet-like epoxy resin is laminated on the exposed surface of the first insulating
そして、例えばセミアディティブ法によって、第2絶縁層32の上に所望の導体パターンを有する第2導体層22が形成され、第2絶縁層32内にビア導体51が形成される。また、第2導体層22及びビア導体51の形成方法と同様の方法で、好ましくは第2導体層22の形成と同時に、第3絶縁層33の上に所望の導体パターンを有する第4導体層24が形成され、第3絶縁層33内にビア導体52が形成される。例えば、以上の工程を経ることによって、第2導体層22側の表面として第1面10Fを有し、第4導体層24側の表面として第2面10Sを有する積層体10が用意される。
Then, for example, by a semi-additive method, a
図5Bに示されるように、本実施形態の配線基板の製造方法は、さらに、積層体10の第1面10Fを覆うソルダーレジスト層41、及び、積層体10の第2面10Sを覆うソルダーレジスト層42を形成することを含んでいる。ソルダーレジスト層41、42の形成では、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層が、積層体10の第1面10F及び第2面10Sそれぞれに形成される。感光性の樹脂層の形成方法としては、スプレーコーティング、カーテンコーティング、又は印刷などによる液状樹脂の堆積、若しくは、シート状樹脂の積層などが例示される。シート状樹脂の積層による方法を用いることによって、より平坦なソルダーレジスト層41、42を形成し得ることがある。形成された樹脂層に対して適切な開口パターンを有する露光マスクを用いた露光、及び現像が行われ、接続パッド22a、24aを露出させる開口41b、42bが形成される。開口41b、42bが形成された後、ソルダーレジスト層41、42は、例えば加熱されることによって最終的な状態へと本硬化される。
As shown in FIG. 5B, the method for manufacturing a wiring board of the present embodiment further comprises a solder resist
図5Bに示されるように、ソルダーレジスト層41、42を形成することは、後工程において積層体10に形成される貫通孔10a(図5C参照)に対応する所定の領域にソルダーレジスト層41、42の開口41a、42aを形成することを含んでいてもよい。図1の配線基板1が製造される場合は、開口41a、42aが形成される。好ましくは、後工程において形成される貫通孔10aが形成されるべき領域Aを平面視において内側に含む開口41a、42aが形成される。換言すると、開口41a、42aは、好ましくは、平面視において貫通孔10aの全体が開口41a、42aそれぞれの内部に収まるように形成される。開口41a、42aは、接続パッド22a、24aを露出させる開口41b、42bの形成と同様の方法で、開口41b、42bの形成と同時に形成され得る。
As shown in FIG. 5B, forming the solder resist
図5Cに示されるように、本実施形態の配線基板の製造方法は、さらに、積層体10を積層体10の厚さ方向に貫通する貫通孔10aを積層体10の所定の領域に形成することを含んでいる。貫通孔10aの形成方法としては、ドリル加工、ルーター加工又はレーザー加工などが例示されるが、貫通孔10aの形成方法はこれらに限定されない。レーザー加工によって貫通孔10aが形成される場合は、例えば、CO2レーザーなどによるレーザー光が、積層体10における貫通孔10aの形成領域の輪郭に沿って照射される。そしてレーザー光の照射経路に囲まれた部分が引き抜かれることによって貫通孔10aが形成され得る。
As shown in FIG. 5C, in the method for manufacturing a wiring board of the present embodiment, a through
貫通孔10aは、前述したソルダーレジスト層41、42の形成において開口41a、開口42aが形成されている場合、開口41a、開口42a内に形成される。開口41a、42aそれぞれの内縁よりも内側に貫通孔10aが形成されることによって、積層体10の第1面10F及び第2面10Sに、ソルダーレジスト層41、42に覆われずに露出する領域が設けられる。なお、ソルダーレジスト層41、42の形成において開口41a、42aが形成されない場合は、貫通孔10aを形成するドリル加工やレーザー加工によって、開口41a、42aが形成され得る。その場合、後述する他の実施形態の配線基板1aが形成され得る。
The through
図5Dに示されるように、本実施形態の配線基板の製造方法は、貫通孔10aの内壁面10a1、貫通孔10aの周囲のソルダーレジスト層41の縁部、及び、貫通孔10aの周囲のソルダーレジスト層42の縁部を樹脂膜15で覆うことを含んでいる。樹脂膜15は、積層体10の第1面10F及び第2面10Sそれぞれにおいて、開口41a、42aに沿ったソルダーレジスト層41、42の縁部を覆っている。樹脂膜15は、例えば、エポキシ樹脂、シリコーン樹脂、又はアクリル樹脂などの所定の樹脂を、少なくとも貫通孔10aの周囲に供給することによって形成される。
As shown in FIG. 5D, the method for manufacturing the wiring board of the present embodiment includes the inner wall surface 10a1 of the through
図5Dに示されるように、樹脂膜15の形成では、まず、積層体10の第1及び第2の面10F、10S上のソルダーレジスト層41、42、並びに、貫通孔10aの内壁面10a1上の全面に所定の樹脂が供給されてもよい。そして、積層体10及びソルダーレジスト層41、42の全表面を覆う樹脂膜15が形成されてもよい。エポキシ樹脂などが例示される所定の樹脂は、インクジェット、スピンコ―ティング、スプレーコーティング、又はロールコーティングなどの任意の方法によって供給され得る。このような方法によって、貫通孔10aの内壁面10a1にも、十分な量の樹脂が供給され得る。
As shown in FIG. 5D, in forming the
その後、貫通孔10aの内壁面10a1、ソルダーレジスト層41の開口41aに沿った縁部、及び、ソルダーレジスト層42の開口42aに沿った縁部、以外の領域に供給された樹脂が除去される。この除去は、例えば、適切な開口パターンを有するマスクを用いた露光及び現像によって行われる。
After that, the resin supplied to the regions other than the inner wall surface 10a1 of the through
このようにして、積層体10及びソルダーレジスト層41、42の全表面に形成された硬化前の樹脂膜15における、貫通孔10aの周囲以外の所定の領域を覆っている部分が除去される。その結果、所望の部分だけを覆う樹脂膜15が形成される。その後、必要に応じて加熱することによって、樹脂膜15が本硬化される。以上の工程を経ることによって図1に示される配線基板1が完成する。
In this way, the portion of the
なお、図5Bに示される工程の後、ソルダーレジスト層41、42の開口41b、42bに露出する接続パッド22a、24aに、必要に応じて、表面保護膜(図示せず)が形成されてもよい。例えば、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜が形成され得る。
After the step shown in FIG. 5B, even if a surface protective film (not shown) is formed on the
図6には、他の実施形態の一例である配線基板1aが示されている。図6に示される配線基板1aも、図1に例示される一実施形態の配線基板1と同様に、導体層と絶縁層との積層体10と、ソルダーレジスト層41、42と、樹脂膜15とを含んでいる。積層体10は貫通孔10aを有している。樹脂膜15は、貫通孔10aの内壁面10a1を覆うと共に、積層体10の第1面10F及び第2面10Sにおいて、貫通孔10aの周囲のソルダーレジスト層41、42それぞれの縁部を覆っている。
FIG. 6 shows a wiring board 1a which is an example of another embodiment. The wiring board 1a shown in FIG. 6 also has a
一方、図6の配線基板1aでは、ソルダーレジスト層41、42それぞれの開口41a、42aの内縁が、図6に示されるようなZ方向に沿った断面において、貫通孔10aの内壁面10a1と略一致している。開口41a、開口42aそれぞれの内壁面と貫通孔10aの内壁面10a1とは略面一である。すなわち、ソルダーレジスト層41、42は、平面視において貫通孔10aの内壁面10a1に達するまで積層体10の第1面10F及び第2面10Sを覆っている。積層体10の第1面10F及び第2面10Sは、ソルダーレジスト層41、42の開口41a、42a内に露出する領域を有していない。
On the other hand, in the wiring board 1a of FIG. 6, the inner edges of the
先に参照した図1に例示の配線基板1では、配線基板1において樹脂膜15によって覆われる部分の厚さが、貫通孔10aの内壁面10a1から貫通孔10aの外側に向って段階的に変化する。これに対して図6の例では、配線基板1aにおいて樹脂膜15に覆われる部分は、貫通孔10aの内壁面10a1を含む端面において、積層体10だけでなくソルダーレジスト層41、42も含めた厚さを有している。そのため、図1の例よりも樹脂膜15の第1及び第2の面10F、10S上での厚さを必要に応じて厚くできることがある。例えば、樹脂膜15を所望の厚さに形成することによって、例えば半田バンプE1を有する部品Eの実装時の高さを所望の範囲内に制御できることがある。樹脂膜15とソルダーレジスト層41、42との剥離の懸念が少ない場合は、図6に例示されるように貫通孔10aの内壁面10a1と略面一の内壁面を有する開口41a、42aがソルダーレジスト層41、42に形成されてもよい。
In the
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状、及び材料を備えるものに限定されない。例えば、貫通孔10aは、平面視で配線基板1の任意の位置に設けられ得る。また、積層体10は、コア基板を有さず一方向に導体層と絶縁層とが積層された所謂コアレス基板であってもよい。また、ビア導体51、52及びスルーホール導体31aは必ずしも形成されていなくてもよい。
The wiring board of the embodiment is not limited to the structure exemplified in each drawing and the structure, shape, and material exemplified in this specification. For example, the through
実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば、第2及び第4の導体層22、24がサブトラクティブ法でパターニングされてもよい。実施形態の配線基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。 The method for manufacturing the wiring board of the embodiment is not limited to the method described with reference to each drawing. For example, the second and fourth conductor layers 22 and 24 may be patterned by the subtractive method. Arbitrary steps may be added to the method for manufacturing the wiring board of the embodiment in addition to the above-mentioned steps, or a part of the above-mentioned steps may be omitted.
1、1a 配線基板
10 積層体
10a 貫通孔
10a1 内壁面
15 樹脂膜
21 第1導体層
22 第2導体層
23 第3導体層
24 第4導体層
22a 接続パッド
31 第1絶縁層(コア層)
32 第2絶縁層
33 第3絶縁層
41、42 ソルダーレジスト層
41a、42a 開口
E 部品
1,
32
Claims (8)
前記積層体の前記第1面及び前記第2面それぞれを覆っているソルダーレジスト層と、
前記ソルダーレジスト層に覆われていない前記積層体の露出面を部分的に覆う樹脂膜と、
を有する配線基板であって、
前記積層体は前記積層体を厚さ方向に貫通する貫通孔をさらに有し、
前記ソルダーレジスト層は前記貫通孔を露出させる開口を有し、
前記樹脂膜は、前記第1及び第2の面それぞれにおいて前記開口の周囲の前記ソルダーレジスト層の縁部を覆い且つ前記貫通孔の内壁面を覆っている。 A laminate having a first surface and a second surface opposite to the first surface, and including two or more conductor layers and an insulating layer interposed between the two or more conductor layers.
A solder resist layer covering each of the first surface and the second surface of the laminate, and
A resin film that partially covers the exposed surface of the laminate that is not covered by the solder resist layer, and
It is a wiring board having
The laminate further has through holes that penetrate the laminate in the thickness direction.
The solder resist layer has an opening that exposes the through hole.
The resin film covers the edge of the solder resist layer around the opening and the inner wall surface of the through hole on each of the first and second surfaces.
前記積層体の第1面及び第2面それぞれを覆うソルダーレジスト層を形成することと、
前記積層体を厚さ方向に貫通する貫通孔を前記積層体に形成することと、
所定の樹脂を少なくとも前記貫通孔の周囲に供給することによって、前記第1及び第2の面それぞれにおける前記貫通孔の周囲の前記ソルダーレジスト層の縁部及び前記貫通孔の内壁面を樹脂膜で覆うことと、
を含んでいる、配線基板の製造方法。 To prepare a laminate including two or more conductor layers and an insulating layer interposed between the two or more conductor layers,
To form a solder resist layer covering each of the first surface and the second surface of the laminate,
By forming a through hole in the laminated body that penetrates the laminated body in the thickness direction,
By supplying a predetermined resin at least around the through hole, the edge of the solder resist layer around the through hole and the inner wall surface of the through hole on each of the first and second surfaces are covered with a resin film. Covering and
A method of manufacturing a wiring board, including.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019075872A JP2020174145A (en) | 2019-04-11 | 2019-04-11 | Wiring board and method for measuring wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019075872A JP2020174145A (en) | 2019-04-11 | 2019-04-11 | Wiring board and method for measuring wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020174145A true JP2020174145A (en) | 2020-10-22 |
Family
ID=72831829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019075872A Pending JP2020174145A (en) | 2019-04-11 | 2019-04-11 | Wiring board and method for measuring wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020174145A (en) |
-
2019
- 2019-04-11 JP JP2019075872A patent/JP2020174145A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
US20140202740A1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
US8859077B2 (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
US10966326B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
JP2019047063A (en) | Printed circuit board and manufacturing method thereof | |
US11792937B2 (en) | Component built-in wiring substrate | |
JP2020161728A (en) | Wiring board | |
JP2020161732A (en) | Wiring board | |
JP2020174145A (en) | Wiring board and method for measuring wiring board | |
JP2020174147A (en) | Wiring board and method for measuring wiring board | |
JP7496251B2 (en) | Component-embedded wiring board and method for manufacturing the component-embedded wiring board | |
JP2021027167A (en) | Wiring board | |
US20230135774A1 (en) | Interconnect substrate, method of manufacturing the same, and semiconductor apparatus | |
JP2020004930A (en) | Printed-wiring board | |
JP2018164021A (en) | Wiring board with cavity | |
KR101580285B1 (en) | Solder resist film, package substrate including the same, and method of manufacturing the same | |
JP2021168349A (en) | Component built-in wiring board | |
JP2018164023A (en) | Wiring board with cavity and method for manufacturing the same | |
JP2022029731A (en) | Wiring board and component built-in wiring board | |
JP2020136485A (en) | Wiring board | |
JP2021002538A (en) | Wiring board and manufacturing method of wiring board | |
JP2022108487A (en) | wiring board | |
JP2021002536A (en) | Wiring board and manufacturing method of wiring board | |
JP2023119420A (en) | wiring board | |
JP2022175734A (en) | Wiring board, component built-in wiring board, and method for manufacturing component built-in wiring board |