JP2020174145A - Wiring board and method for measuring wiring board - Google Patents

Wiring board and method for measuring wiring board Download PDF

Info

Publication number
JP2020174145A
JP2020174145A JP2019075872A JP2019075872A JP2020174145A JP 2020174145 A JP2020174145 A JP 2020174145A JP 2019075872 A JP2019075872 A JP 2019075872A JP 2019075872 A JP2019075872 A JP 2019075872A JP 2020174145 A JP2020174145 A JP 2020174145A
Authority
JP
Japan
Prior art keywords
hole
wiring board
solder resist
resin film
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019075872A
Other languages
Japanese (ja)
Inventor
孔太郎 高木
Kotaro Takagi
孔太郎 高木
要二 森
Yoji Mori
要二 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019075872A priority Critical patent/JP2020174145A/en
Publication of JP2020174145A publication Critical patent/JP2020174145A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

To enhance the quality of a wiring board.SOLUTION: A wiring board 1 includes a laminate 10 containing two or more conductor layers 21 to 24, and insulating layers 31 to 33 interposed between the respective conductor layers, solder resist layers 41 and 42 covering a first surface 10F and a second surface 10S of the laminate 10 respectively, and a resin film 15 that partially covers an exposed surface of the laminate 10 which is not covered by the solder resist layers 41 and 42. The laminate 10 further has a through-hole 10a penetrating the laminate 10 in the thickness direction thereof, and the solder resist layers 41 and 42 have openings 41a and 42a for exposing the through-hole 10a. The resin film 15 covers edge portions of the solder resist layers 41 and 42 around the openings 41a and 42a on the first and second surfaces 10F and 10S respectively, and covers the inner wall surface 10a1 of the through-hole 10a.SELECTED DRAWING: Figure 1

Description

本発明は、配線基板及び配線基板の製造方法に関する。 The present invention relates to a wiring board and a method for manufacturing a wiring board.

特許文献1には、リジッドの基板が用いられる配線基板が開示されている。この配線基板は、この配線基板に実装される半導体チップと対向する領域を含む所定の領域に、配線基板を貫通する開口部を有している。 Patent Document 1 discloses a wiring board in which a rigid substrate is used. The wiring board has an opening penetrating the wiring board in a predetermined area including a region facing the semiconductor chip mounted on the wiring board.

特開2014−230010号公報Japanese Unexamined Patent Publication No. 2014-230010

特許文献1に開示の配線基板では、開口部の壁面から配線基板の材料が砕片となって遊離又は落下してしまい、配線基板が用いられる機器の品質に影響を及ぼすことがある。 In the wiring board disclosed in Patent Document 1, the material of the wiring board is released or dropped from the wall surface of the opening as fragments, which may affect the quality of the device in which the wiring board is used.

本発明の配線基板は、第1面及び前記第1面の反対面である第2面を有していて、2以上の導体層と前記2以上の導体層それぞれの間に介在する絶縁層とを含む積層体と、前記積層体の前記第1面及び前記第2面それぞれを覆っているソルダーレジスト層と、前記ソルダーレジスト層に覆われていない前記積層体の露出面を部分的に覆う樹脂膜と、を有している。そして、前記積層体は前記積層体を厚さ方向に貫通する貫通孔をさらに有し、前記ソルダーレジスト層は前記貫通孔を露出させる開口を有し、前記樹脂膜は、前記第1及び第2の面それぞれにおいて前記開口の周囲の前記ソルダーレジスト層の縁部を覆い且つ前記貫通孔の内壁面を覆っている。 The wiring board of the present invention has a first surface and a second surface which is an opposite surface of the first surface, and has an insulating layer interposed between two or more conductor layers and each of the two or more conductor layers. A resin that partially covers the laminated body containing the above, the solder resist layer covering each of the first surface and the second surface of the laminated body, and the exposed surface of the laminated body not covered by the solder resist layer. It has a membrane. The laminated body further has through holes penetrating the laminated body in the thickness direction, the solder resist layer has an opening for exposing the through holes, and the resin film has the first and second through holes. Each of the surfaces covers the edge of the solder resist layer around the opening and the inner wall surface of the through hole.

本発明の配線基板の製造方法は、2以上の導体層と前記2以上の導体層それぞれの間に介在する絶縁層とを含む積層体を用意することと、前記積層体の第1面及び第2面それぞれを覆うソルダーレジスト層を形成することと、前記積層体を厚さ方向に貫通する貫通孔を前記積層体に形成することと、所定の樹脂を少なくとも前記貫通孔の周囲に供給することによって、前記第1及び第2の面それぞれにおける前記貫通孔の周囲の前記ソルダーレジスト層の縁部及び前記貫通孔の内壁面を樹脂膜で覆うことと、を含んでいる。 The method for manufacturing a wiring board of the present invention includes preparing a laminate including two or more conductor layers and an insulating layer interposed between the two or more conductor layers, and the first surface and the first surface of the laminate. To form a solder resist layer that covers each of the two surfaces, to form a through hole that penetrates the laminate in the thickness direction in the laminate, and to supply a predetermined resin at least around the through hole. The present invention includes covering the edge of the solder resist layer around the through hole on each of the first and second surfaces and the inner wall surface of the through hole with a resin film.

本発明の実施形態の配線基板によれば、貫通孔を有する配線基板において貫通孔の内壁からの発塵を抑制することができ、配線基板が用いられる機器の品質を高めることができると考えられる。本発明の実施形態の配線基板の製造方法によれば、貫通孔の内壁からの発塵が少ない配線基板を製造することができる。 According to the wiring board of the embodiment of the present invention, it is considered that dust generation from the inner wall of the through hole can be suppressed in the wiring board having the through hole, and the quality of the device in which the wiring board is used can be improved. .. According to the method for manufacturing a wiring board according to the embodiment of the present invention, it is possible to manufacture a wiring board with less dust generated from the inner wall of the through hole.

本発明の一実施形態の配線基板の一例を示す断面図。The cross-sectional view which shows an example of the wiring board of one Embodiment of this invention. 図1の例の配線基板を示す平面図。The plan view which shows the wiring board of the example of FIG. 図1のIII部の拡大図。Enlarged view of Part III of FIG. 図1の配線基板の変形例を示す断面図。The cross-sectional view which shows the modification of the wiring board of FIG. 図1の配線基板の他の変形例を示す断面図。FIG. 5 is a cross-sectional view showing another modified example of the wiring board of FIG. 本発明の一実施形態の配線基板の製造方法において用意される積層体の一例を示す断面図。The cross-sectional view which shows an example of the laminated body prepared in the manufacturing method of the wiring board of one Embodiment of this invention. 本発明の一実施形態の配線基板の製造方法におけるソルダーレジスト層の形成後の状態の一例を示す断面図。FIG. 5 is a cross-sectional view showing an example of a state after formation of a solder resist layer in the method for manufacturing a wiring board according to an embodiment of the present invention. 本発明の一実施形態の配線基板の製造方法における貫通孔の形成後の状態の一例を示す断面図。FIG. 5 is a cross-sectional view showing an example of a state after formation of a through hole in the method for manufacturing a wiring board according to an embodiment of the present invention. 本発明の一実施形態の配線基板の製造方法における樹脂膜の形成後の状態の一例を示す断面図。FIG. 5 is a cross-sectional view showing an example of a state after formation of a resin film in the method for manufacturing a wiring board according to an embodiment of the present invention. 本発明の他の実施形態の配線基板の一例を示す断面図。FIG. 5 is a cross-sectional view showing an example of a wiring board according to another embodiment of the present invention.

本発明の一実施形態の配線基板が図面を参照しながら説明される。図1及び図2には、一実施形態の配線基板の一例である配線基板1の断面図及び平面図がそれぞれ示されている。図1は図2に示されるI−I線での断面図である。図1及び図2に示されるように、配線基板1は、絶縁層と導体層との積層体10と、ソルダーレジスト層(第1樹脂膜)41と、ソルダーレジスト層(第2樹脂膜)42と、を備えている。積層体10は、配線基板1の厚さ方向と直交する2つの表面のうちの一方である第1面10F、及び第1面10Fの反対面である第2面10Sを有している。積層体10は、2以上の導体層(図1の例では第1〜第4の導体層21、22、23、24)と、この2以上の導体層それぞれの間に介在する絶縁層(図1の例では第1〜第3の絶縁層31、32、33)とを含んでいる。積層体10は、さらに、積層体10を厚さ方向に貫通する貫通孔10aを有している。ソルダーレジスト層41は、積層体10の第1面10Fを覆っており、ソルダーレジスト層42は、積層体10の第2面10Sを覆っている。ソルダーレジスト層41は、貫通孔10aを露出させる開口41aを有しており、ソルダーレジスト層42は、貫通孔10aを露出させる開口42aを有している。配線基板1は、さらに、樹脂膜15(第3樹脂膜)を有している。樹脂膜15は、ソルダーレジスト層41、42に覆われていない積層体10の露出面を部分的に覆っている。樹脂膜15は、貫通孔10aの内部を経由して積層体10の第1面10F及び第2面10Sの一方から他方に至るように形成されていて貫通孔10aの内壁面10a1を覆っている。図2に示されるように、本実施形態では、貫通孔10aは、平面視における全周に渡ってその内壁面10a1を樹脂膜15に覆われている。 A wiring board according to an embodiment of the present invention will be described with reference to the drawings. 1 and 2 show a cross-sectional view and a plan view of the wiring board 1 which is an example of the wiring board of one embodiment, respectively. FIG. 1 is a cross-sectional view taken along the line II shown in FIG. As shown in FIGS. 1 and 2, the wiring board 1 includes a laminate 10 of an insulating layer and a conductor layer, a solder resist layer (first resin film) 41, and a solder resist layer (second resin film) 42. And have. The laminate 10 has a first surface 10F, which is one of two surfaces orthogonal to the thickness direction of the wiring board 1, and a second surface 10S, which is the opposite surface of the first surface 10F. The laminate 10 has two or more conductor layers (first to fourth conductor layers 21, 22, 23, 24 in the example of FIG. 1) and an insulating layer interposed between the two or more conductor layers (FIG. In the example of 1, the first to third insulating layers 31, 32, 33) are included. The laminated body 10 further has a through hole 10a that penetrates the laminated body 10 in the thickness direction. The solder resist layer 41 covers the first surface 10F of the laminate 10, and the solder resist layer 42 covers the second surface 10S of the laminate 10. The solder resist layer 41 has an opening 41a that exposes the through hole 10a, and the solder resist layer 42 has an opening 42a that exposes the through hole 10a. The wiring board 1 further has a resin film 15 (third resin film). The resin film 15 partially covers the exposed surface of the laminate 10 that is not covered by the solder resist layers 41 and 42. The resin film 15 is formed so as to extend from one of the first surface 10F and the second surface 10S of the laminated body 10 to the other via the inside of the through hole 10a, and covers the inner wall surface 10a1 of the through hole 10a. .. As shown in FIG. 2, in the present embodiment, the inner wall surface 10a1 of the through hole 10a is covered with the resin film 15 over the entire circumference in a plan view.

貫通孔10aは、後述されるように、例えば、レーザー加工、又はドリル加工などの機械加工によって形成されることがある。そのような加工によって切削された面であり得る貫通孔10aの内壁面には、加工による切削屑が除去されずに残存することがある。その残存する切削屑は、配線基板1のような回路基板の使用時に貫通孔の内壁面から遊離して塵芥となることがある。そして、そのような塵芥は、貫通孔10a内に浮遊したり、配線基板1及び/又は配線基板1に実装される部品Eの表面に付着したりすることがある。 The through hole 10a may be formed by machining such as laser machining or drilling, as will be described later. On the inner wall surface of the through hole 10a, which may be a surface cut by such processing, cutting chips due to processing may remain without being removed. The remaining cutting debris may be released from the inner wall surface of the through hole to become dust when a circuit board such as the wiring board 1 is used. Then, such dust may float in the through hole 10a or adhere to the surface of the wiring board 1 and / or the component E mounted on the wiring board 1.

しかし本実施形態では、貫通孔10aの内壁面10a1は樹脂膜15によって覆われている。そのため、貫通孔10aの内壁面10a1において積層体10の各導体層及び各絶縁層を形成する導電性又は絶縁性の材料の切削屑などが残存したとしても、そのような切削屑などは貫通孔10a内に遊離し得ない。従って、切削屑などからなる塵芥が、配線基板1に実装され得る部品Eの機能に影響を及ぼすことが防止されると考えられる。 However, in the present embodiment, the inner wall surface 10a1 of the through hole 10a is covered with the resin film 15. Therefore, even if cutting chips of a conductive or insulating material forming each conductor layer and each insulating layer of the laminated body 10 remain on the inner wall surface 10a1 of the through hole 10a, such cutting chips and the like remain through the holes. It cannot be released within 10a. Therefore, it is considered that dust composed of cutting chips and the like is prevented from affecting the function of the component E that can be mounted on the wiring board 1.

また、本実施形態では、樹脂膜15は、積層体10の第1面10Fにおいて、開口41aの周囲のソルダーレジスト層41の縁部を覆い、積層体10の第2面10Sにおいて開口42aの周囲のソルダーレジスト層42の縁部を覆っている。そのため、ソルダーレジスト層41、42それぞれの開口41a、42aの形成位置、及び/又は、樹脂膜15の形成位置に多少のずれが生じても、積層体10の第1面10F及び第2面10Sのいずれか又は両方は、意図せず露出され難い。 Further, in the present embodiment, the resin film 15 covers the edge of the solder resist layer 41 around the opening 41a on the first surface 10F of the laminated body 10, and surrounds the opening 42a on the second surface 10S of the laminated body 10. Covers the edge of the solder resist layer 42. Therefore, even if the formation positions of the openings 41a and 42a of the solder resist layers 41 and 42 and / or the formation positions of the resin film 15 are slightly displaced, the first surface 10F and the second surface 10S of the laminate 10 are formed. Either or both of them are difficult to be exposed unintentionally.

図1の例の配線基板1において、第1絶縁層31と第1絶縁層31の両面それぞれに積層されている第1導体層21及び第3導体層23とによって配線基板1のコア基板が形成されている。このコア基板を挟んで、第2絶縁層32及び第2導体層22を有するビルドアップ層と、第3絶縁層33及び第4導体層24を有するビルドアップ層とが形成されている。第1絶縁層31には、第1導体層21と第3導体層23とを接続するスルーホール導体31aが形成されている。なお、積層体10に含まれる導体層及び絶縁層の数は図1の例に限定されない、例えば、積層体10は、第1絶縁層31並びに第1及び第3の導体層21、23だけを含んでいてもよく、2組以上の導体層及び絶縁層によって構成されるビルドアップ層を含んでいてもよい。 In the wiring board 1 of the example of FIG. 1, the core substrate of the wiring board 1 is formed by the first conductor layer 21 and the third conductor layer 23 laminated on both sides of the first insulating layer 31 and the first insulating layer 31, respectively. Has been done. A build-up layer having the second insulating layer 32 and the second conductor layer 22 and a build-up layer having the third insulating layer 33 and the fourth conductor layer 24 are formed with the core substrate interposed therebetween. The first insulating layer 31 is formed with a through-hole conductor 31a that connects the first conductor layer 21 and the third conductor layer 23. The number of conductor layers and insulating layers included in the laminated body 10 is not limited to the example of FIG. 1. For example, the laminated body 10 includes only the first insulating layer 31 and the first and third conductor layers 21 and 23. It may be included, or may include a build-up layer composed of two or more sets of conductor layers and insulating layers.

なお、配線基板1の説明では、配線基板1の厚さ方向において第1絶縁層31から遠い側は「上側」もしくは「上方」、又は単に「上」とも称され、第1絶縁層31に近い側は「下側」もしくは「下方」、又は単に「下」とも称される。さらに、各導体層及び各絶縁層において、第1絶縁層31と反対側を向く表面は「上面」とも称され、第1絶縁層31側を向く表面は「下面」とも称される。また、配線基板1の厚さ方向は、単に「Z方向」とも称される。 In the description of the wiring board 1, the side far from the first insulating layer 31 in the thickness direction of the wiring board 1 is also referred to as "upper" or "upper", or simply "upper", and is close to the first insulating layer 31. The side is also referred to as "lower" or "lower", or simply "lower". Further, in each conductor layer and each insulating layer, the surface facing the side opposite to the first insulating layer 31 is also referred to as "upper surface", and the surface facing the first insulating layer 31 side is also referred to as "lower surface". Further, the thickness direction of the wiring board 1 is also simply referred to as "Z direction".

積層体10の第1面10F及び第2面10Sは、それぞれ、積層体10を構成する導体層及び絶縁層それぞれにおけるZ方向と略直交する表面のうち、積層体10を構成する他の導体層及び他の絶縁層に接していない部分で構成される。従って、図1の例において、第2導体層22の導体パターンが形成されている領域では第2導体層22の上面が第1面10Fであり、第2導体層22の導体パターンが形成されていない領域では第2絶縁層32の上面が第1面10Fである。同様に、第4導体層24の導体パターンが形成されている領域では第4導体層24の上面が第2面10Sであり、第4導体層24の導体パターンが形成されていない領域では第3絶縁層33の上面が第2面10Sである。 The first surface 10F and the second surface 10S of the laminated body 10 are the other conductor layers constituting the laminated body 10 among the surfaces substantially orthogonal to the Z direction in each of the conductor layer and the insulating layer constituting the laminated body 10. And a part that is not in contact with other insulating layers. Therefore, in the example of FIG. 1, in the region where the conductor pattern of the second conductor layer 22 is formed, the upper surface of the second conductor layer 22 is the first surface 10F, and the conductor pattern of the second conductor layer 22 is formed. In the absence region, the upper surface of the second insulating layer 32 is the first surface 10F. Similarly, in the region where the conductor pattern of the fourth conductor layer 24 is formed, the upper surface of the fourth conductor layer 24 is the second surface 10S, and in the region where the conductor pattern of the fourth conductor layer 24 is not formed, the third surface is the third. The upper surface of the insulating layer 33 is the second surface 10S.

各導体層(第1〜第4の導体層21〜24)は、例えば、金属箔、無電解めっき膜、及び、電解めっき膜を有し得る。各導体層は、例えば、銅、ニッケル、銀、パラジウムなどの任意の金属を単独で又は組み合わせて用いて形成され得る。 Each conductor layer (first to fourth conductor layers 21 to 24) may have, for example, a metal foil, an electroless plating film, and an electrolytic plating film. Each conductor layer can be formed, for example, with any metal such as copper, nickel, silver, palladium, alone or in combination.

各絶縁層(第1〜第3の絶縁層31〜33)は、任意の絶縁性材料を用いて形成される。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。これらの樹脂を用いて形成される各絶縁層は、ガラス繊維又はアラミド繊維などの補強材、及び/又は、シリカなどの無機フィラーを含んでいてもよい。 Each insulating layer (first to third insulating layers 31 to 33) is formed by using an arbitrary insulating material. Examples of the insulating material include epoxy resin, bismaleimide triazine resin (BT resin), and phenol resin. Each insulating layer formed using these resins may contain a reinforcing material such as glass fiber or aramid fiber and / or an inorganic filler such as silica.

第2絶縁層32は、第2絶縁層32を貫通し、第1導体層21と第2導体層22とを接続するビア導体51を含んでいる。第3絶縁層33は、第3絶縁層33を貫通し、第3導体層23と第4導体層24とを接続するビア導体52を含んでいる。ビア導体51、52は、第2及び第3の絶縁層32、33それぞれを貫く貫通孔を導電体で埋めることによって形成された、所謂フィルドビアである。ビア導体51、52は、それぞれの上側の導体層と一体的に形成されている。従ってビア導体51、52は、例えば、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。スルーホール導体31aも、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。 The second insulating layer 32 includes a via conductor 51 that penetrates the second insulating layer 32 and connects the first conductor layer 21 and the second conductor layer 22. The third insulating layer 33 includes a via conductor 52 that penetrates the third insulating layer 33 and connects the third conductor layer 23 and the fourth conductor layer 24. The via conductors 51 and 52 are so-called filled vias formed by filling through holes penetrating the second and third insulating layers 32 and 33 with a conductor. The via conductors 51 and 52 are integrally formed with the respective upper conductor layers. Therefore, the via conductors 51 and 52 are formed of, for example, an electroless plating film and an electrolytic plating film made of copper, nickel, or the like. The through-hole conductor 31a is also formed of an electroless plating film and an electrolytic plating film made of copper, nickel, or the like.

積層体10の第1面10F側の最表層の導体層である第2導体層22は、配線基板1に実装される部品Eに対する接続パッド22aを有している。部品Eは、図1の例の様に、貫通孔10aを跨ぐように配線基板1に実装され得る。その場合、部品Eは、貫通孔10aを通過する光を受光又は出射する、撮像素子のような受光素子、又は発光素子を含む光学系要素を含む電子部品であってもよい。また、部品Eは、貫通孔10aを通過する電波を受信又は発信する無線通信機能を有する電子部品であってもよく、また、レンズなどの光学部品であってもよい。 The second conductor layer 22, which is the outermost conductor layer on the first surface 10F side of the laminated body 10, has a connection pad 22a for the component E mounted on the wiring board 1. The component E can be mounted on the wiring board 1 so as to straddle the through hole 10a as in the example of FIG. In that case, the component E may be an electronic component including a light receiving element such as an image pickup element or an optical system element including a light emitting element that receives or emits light passing through the through hole 10a. Further, the component E may be an electronic component having a wireless communication function for receiving or transmitting radio waves passing through the through hole 10a, or may be an optical component such as a lens.

このような部品Eが配線基板1に実装される場合、貫通孔10aは、光路又は導波路として機能し得る。そのような機能を有し得る貫通孔10a内に塵芥が浮遊していると、部品Eの機能がその影響を受ける虞があるが、本実施形態では、樹脂膜15によってそのような状況が回避され得る。配線基板1が用いられる電子機器の品質向上に寄与し得ると考えられる。 When such a component E is mounted on the wiring board 1, the through hole 10a can function as an optical path or a waveguide. If dust is suspended in the through hole 10a capable of having such a function, the function of the component E may be affected by the dust, but in the present embodiment, such a situation is avoided by the resin film 15. Can be done. It is considered that the wiring board 1 can contribute to improving the quality of the electronic device used.

なお、積層体10の第2面10S側の最表層の導体層である第4導体層24が、貫通孔10aを跨ぐように配線基板1に実装される部品Eに対する接続パッド22aを含んでいてもよい。第2及び第4の導体層22、24のいずれか一方に接続パッド22aが設けられてもよく、両方の導体層に接続パッド22aが設けられてもよい。 The fourth conductor layer 24, which is the outermost conductor layer on the second surface 10S side of the laminated body 10, includes a connection pad 22a for the component E mounted on the wiring board 1 so as to straddle the through hole 10a. May be good. The connection pad 22a may be provided on either one of the second and fourth conductor layers 22 and 24, or the connection pad 22a may be provided on both conductor layers.

図1の例において、第4導体層24は、複数の接続パッド24aを含んでいる。前述した第2導体層22に含まれる接続パッド22aのそれぞれは、ビア導体51、第1導体層21、スルーホール導体31a、第3導体層23、及びビア導体52を介して、複数の接続パッド24aのうちの1つ又は複数と電気的に接続され得る。図示されていないが、接続パッド22a、24aの表面には、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜が形成されていてもよい。 In the example of FIG. 1, the fourth conductor layer 24 includes a plurality of connection pads 24a. Each of the connection pads 22a included in the second conductor layer 22 described above has a plurality of connection pads via the via conductor 51, the first conductor layer 21, the through-hole conductor 31a, the third conductor layer 23, and the via conductor 52. It may be electrically connected to one or more of 24a. Although not shown, a surface protective film made of Au, Ni / Au, Ni / Pd / Au, solder, heat-resistant preflux, or the like may be formed on the surfaces of the connection pads 22a and 24a.

ソルダーレジスト層41は、開口41aの他に、接続パッド22aを露出させる開口を有している。ソルダーレジスト層42は、開口42aの他に、接続パッド24aを露出させる開口を有している。ソルダーレジスト層41、42は、絶縁性を有する任意の材料を用いて形成され得る。ソルダーレジスト層41、42の材料は、例えばエポキシ樹脂又はポリイミド樹脂などを主原料として構成され得る。 The solder resist layer 41 has an opening for exposing the connection pad 22a in addition to the opening 41a. The solder resist layer 42 has an opening for exposing the connection pad 24a in addition to the opening 42a. The solder resist layers 41 and 42 can be formed by using any material having an insulating property. The materials of the solder resist layers 41 and 42 may be composed of, for example, an epoxy resin or a polyimide resin as a main raw material.

樹脂膜15も任意の樹脂材料を用いて形成され得る。樹脂膜15の材料は、エポキシ樹脂、シリコーン樹脂又はアクリル樹脂などを主原料として構成され得る。 The resin film 15 can also be formed using any resin material. The material of the resin film 15 may be composed of an epoxy resin, a silicone resin, an acrylic resin, or the like as a main raw material.

図2に示されるように、図1の配線基板1が有する貫通孔10aは、全体として矩形の平面形状を有しており、配線基板1の略中央部に形成されている。なお、図2において配線基板1の中央部に4重に描かれている四角形のうちの最も内側の実線は、樹脂膜15の内側面15aを示している。この樹脂膜15の内側面15aの隣に描かれている破線が、貫通孔10aの内壁面10a1を示している。また、内壁面10a1の外側に隣接して描かれている破線は、ソルダーレジスト層41の開口41aの内縁を示している。 As shown in FIG. 2, the through hole 10a included in the wiring board 1 of FIG. 1 has a rectangular planar shape as a whole, and is formed in a substantially central portion of the wiring board 1. In FIG. 2, the innermost solid line of the quadrangular squares drawn in the central portion of the wiring board 1 indicates the inner side surface 15a of the resin film 15. The broken line drawn next to the inner side surface 15a of the resin film 15 indicates the inner wall surface 10a1 of the through hole 10a. Further, the broken line drawn adjacent to the outside of the inner wall surface 10a1 indicates the inner edge of the opening 41a of the solder resist layer 41.

図2に示されるように、ソルダーレジスト層41の開口41aの内縁は、貫通孔10aの内壁面10a1よりも平面視でさらに貫通孔10aの外側に位置している。図2には示されていないが、ソルダーレジスト層42の開口42aの内縁も、貫通孔10aの内壁面10a1よりも平面視で貫通孔10aの外側に位置している。 As shown in FIG. 2, the inner edge of the opening 41a of the solder resist layer 41 is located further outside the through hole 10a in a plan view than the inner wall surface 10a1 of the through hole 10a. Although not shown in FIG. 2, the inner edge of the opening 42a of the solder resist layer 42 is also located outside the through hole 10a in a plan view from the inner wall surface 10a1 of the through hole 10a.

図2に示されるように、樹脂膜15は、貫通孔10aの周囲全周に渡って形成され、枠状の平面形状を有している。樹脂膜15は、貫通孔10aの内壁面10a1及びソルダーレジスト層41の開口41aの内縁を、貫通孔10aの周囲全周に渡って覆っている。従って、樹脂膜15の外側面15bは、平面視において開口41a(及び図示されない開口42a)の外側に位置している。 As shown in FIG. 2, the resin film 15 is formed over the entire circumference of the through hole 10a and has a frame-like planar shape. The resin film 15 covers the inner wall surface 10a1 of the through hole 10a and the inner edge of the opening 41a of the solder resist layer 41 over the entire circumference of the through hole 10a. Therefore, the outer surface 15b of the resin film 15 is located outside the opening 41a (and the opening 42a (not shown)) in a plan view.

図2の例において、複数の接続パッド22aは、貫通孔10aの対向する一組の2辺それぞれの外側にこの2辺に沿って配列されている。配線基板1に実装される部品E(図1参照)は、例えば、貫通孔10aを跨ぐように配線基板1に搭載され、部品Eの所定の端子(図示せず)が接続パッド22aに接続され得る。接続パッド22aは、図2の例に限定されず、部品Eに応じて任意の位置に任意の数だけ設けられる。接続パッド22aは、例えば、略矩形の貫通孔10aの4辺それぞれの外側に、この4辺それぞれに沿って配列されてもよい。 In the example of FIG. 2, the plurality of connection pads 22a are arranged along the two sides on the outside of each of the two opposing sides of the through hole 10a. The component E (see FIG. 1) mounted on the wiring board 1 is mounted on the wiring board 1 so as to straddle the through hole 10a, and a predetermined terminal (not shown) of the component E is connected to the connection pad 22a. obtain. The connection pads 22a are not limited to the example of FIG. 2, and an arbitrary number of connection pads 22a are provided at an arbitrary position according to the component E. The connection pads 22a may be arranged, for example, on the outside of each of the four sides of the substantially rectangular through hole 10a along each of the four sides.

図3には、図1のIII部の拡大図が示されている。図3に示されるように、積層体10において貫通孔10aの近傍の領域では、第2及び第4の導体層22、24(図1参照)の導体パターンが形成されていない。そのため、積層体10の第1面10F及び第2面10Sは、それぞれ、第2及び第3の絶縁層32、33の上面からなる。そして、配線基板1では、ソルダーレジスト層41の開口41aの内縁は、貫通孔10aの内壁面10a1よりも貫通孔10aの外側に位置している。そのため、積層体10の第1面10Fは、貫通孔10aの近傍に、ソルダーレジスト層41に覆われない領域を有している。同様に、ソルダーレジスト層42の開口42aの内縁は、貫通孔10aの内壁面10a1よりも貫通孔10aの外側に位置している。そのため、積層体10の第2面10Sは、貫通孔10aの近傍に、ソルダーレジスト層42に覆われない領域を有している。 FIG. 3 shows an enlarged view of part III of FIG. As shown in FIG. 3, in the region near the through hole 10a in the laminated body 10, the conductor patterns of the second and fourth conductor layers 22 and 24 (see FIG. 1) are not formed. Therefore, the first surface 10F and the second surface 10S of the laminated body 10 are composed of the upper surfaces of the second and third insulating layers 32 and 33, respectively. In the wiring board 1, the inner edge of the opening 41a of the solder resist layer 41 is located outside the through hole 10a with respect to the inner wall surface 10a1 of the through hole 10a. Therefore, the first surface 10F of the laminated body 10 has a region in the vicinity of the through hole 10a that is not covered by the solder resist layer 41. Similarly, the inner edge of the opening 42a of the solder resist layer 42 is located outside the through hole 10a with respect to the inner wall surface 10a1 of the through hole 10a. Therefore, the second surface 10S of the laminated body 10 has a region not covered by the solder resist layer 42 in the vicinity of the through hole 10a.

そして、積層体10の第1面10Fにおけるソルダーレジスト層41の開口41aの内縁と貫通孔10aの内壁面10a1との間の領域であって開口41a内に露出する領域に樹脂膜15が接している。同様に、積層体10の第2面10Sにおけるソルダーレジスト層42の開口42aの内縁と貫通孔10aの内壁面10a1との間の領域であって開口42a内に露出する領域に樹脂膜15が接している。 Then, the resin film 15 comes into contact with the region between the inner edge of the opening 41a of the solder resist layer 41 and the inner wall surface 10a1 of the through hole 10a on the first surface 10F of the laminated body 10 and exposed in the opening 41a. There is. Similarly, the resin film 15 is in contact with the region between the inner edge of the opening 42a of the solder resist layer 42 and the inner wall surface 10a1 of the through hole 10a on the second surface 10S of the laminated body 10 and exposed in the opening 42a. ing.

樹脂膜15は、後述するように、例えば、ソルダーレジスト層41、42が硬化された後に形成され得る。その場合、樹脂膜15が、ソルダーレジスト層41、42に十分な強度で密着し得ないことがある。一方、貫通孔10aの周辺の領域において第1及び第2の面10F、10Sをそれぞれ構成する第2及び第3の絶縁層32、33は、第2導体層22又は第4導体層24が強固に密着され得るべく、適度な粗面をそれぞれの上面に有し得る。従って、積層体10の第1面10F及び第2面10Sは、ソルダーレジスト層41、42よりも強固に樹脂膜15と密着し得ると考えられる。従って、図3の例のように樹脂膜15が形成される配線基板1では、樹脂膜15と積層体10との剥離が生じ難いと推察される。 As will be described later, the resin film 15 can be formed, for example, after the solder resist layers 41 and 42 have been cured. In that case, the resin film 15 may not be able to adhere to the solder resist layers 41 and 42 with sufficient strength. On the other hand, in the second and third insulating layers 32 and 33 constituting the first and second surfaces 10F and 10S in the region around the through hole 10a, the second conductor layer 22 or the fourth conductor layer 24 is strong. Each upper surface may have an appropriate rough surface so that it can be adhered to the surface. Therefore, it is considered that the first surface 10F and the second surface 10S of the laminate 10 can adhere to the resin film 15 more firmly than the solder resist layers 41 and 42. Therefore, in the wiring board 1 on which the resin film 15 is formed as in the example of FIG. 3, it is presumed that the resin film 15 and the laminate 10 are unlikely to be peeled off.

ソルダーレジスト層41、42の開口41a、42aの内縁それぞれと、貫通孔10aの内壁面10a1との間の距離D1は、例えば、50μm以上、150μm以下である。距離D1がこのような範囲の長さを有していると、樹脂膜15が積層体10から剥がれ難く、且つ、貫通孔10aから比較的近い位置に接続パッド22aが配置され得る。また、貫通孔10aの内壁面10a1と略直交する方向における、ソルダーレジスト層41、42それぞれと樹脂膜15とが重なっている部分の長さD2は、例えば、50μm以上、100μm以下である。距離D2がこのような範囲の長さを有していると、積層体10の第1面10F及び/又は第2面10Sの意図せぬ露出が防がれ、且つ、貫通孔10aから比較的近い位置に接続パッド22aが配置され得る。 The distance D1 between the inner edges of the openings 41a and 42a of the solder resist layers 41 and 42 and the inner wall surface 10a1 of the through hole 10a is, for example, 50 μm or more and 150 μm or less. When the distance D1 has a length in such a range, the resin film 15 is difficult to peel off from the laminated body 10, and the connection pad 22a can be arranged at a position relatively close to the through hole 10a. Further, the length D2 of the portion where the solder resist layers 41 and 42 and the resin film 15 overlap each other in the direction substantially orthogonal to the inner wall surface 10a1 of the through hole 10a is, for example, 50 μm or more and 100 μm or less. When the distance D2 has a length in such a range, unintentional exposure of the first surface 10F and / or the second surface 10S of the laminated body 10 is prevented, and relatively from the through hole 10a. The connection pad 22a may be arranged at a close position.

また、樹脂膜15におけるソルダーレジスト層41、42それぞれと重なっている部分の厚さT1は、例えば、5μm以上、30μm以下である。厚さT1がこのような範囲の厚さを有していると、ソルダーレジスト層41、42上の樹脂膜15にクラックなどが生じ難い。加えて、スタンドオフ高さの比較的低いパッケージを有する半導体集積回路装置のような部品E(図1参照)が、樹脂膜15を跨ぐように配線基板1に実装され得る。 Further, the thickness T1 of the portion of the resin film 15 that overlaps with the solder resist layers 41 and 42 is, for example, 5 μm or more and 30 μm or less. When the thickness T1 has a thickness in such a range, cracks and the like are unlikely to occur in the resin film 15 on the solder resist layers 41 and 42. In addition, a component E (see FIG. 1), such as a semiconductor integrated circuit device having a package with a relatively low standoff height, may be mounted on the wiring board 1 so as to straddle the resin film 15.

図3に示されるように、樹脂膜15において貫通孔10aの内壁面10a1を覆っている部分の表面は、貫通孔10aの内部に向って凸となるように湾曲している。すなわち、貫通孔10aの内壁面10a1上の樹脂膜15の厚さは、Z方向の中央部分で厚く、第1面10F及び第2面10Sの近傍において薄い。図3の例では、配線基板1のZ方向の中央部分を構成する第1絶縁層31は、配線基板1のコア層である。そのため、第1絶縁層31には、適度な剛性を得るべくガラス繊維又はアラミド繊維などの補強材が含められることがある。そのような繊維状の材料を第1絶縁層31が含んでいる場合、貫通孔10aの形成によって切断された繊維屑が、内壁面10a1におけるZ方向の中央部分から比較的長く突出することがある。図3の例のように湾曲する表面を有する樹脂膜15は、そのような繊維屑を露出させずに覆い易い点で好ましい。 As shown in FIG. 3, the surface of the portion of the resin film 15 that covers the inner wall surface 10a1 of the through hole 10a is curved so as to be convex toward the inside of the through hole 10a. That is, the thickness of the resin film 15 on the inner wall surface 10a1 of the through hole 10a is thick in the central portion in the Z direction and thin in the vicinity of the first surface 10F and the second surface 10S. In the example of FIG. 3, the first insulating layer 31 forming the central portion of the wiring board 1 in the Z direction is the core layer of the wiring board 1. Therefore, the first insulating layer 31 may include a reinforcing material such as glass fiber or aramid fiber in order to obtain appropriate rigidity. When the first insulating layer 31 contains such a fibrous material, the fiber debris cut by the formation of the through hole 10a may protrude relatively long from the central portion of the inner wall surface 10a1 in the Z direction. .. The resin film 15 having a curved surface as in the example of FIG. 3 is preferable because it is easy to cover such fiber debris without exposing it.

樹脂膜15及び、ソルダーレジスト層41、42それぞれの開口41a、42aの内縁の形状は、図3に例示される形状に限定されない。図4A及び図4Bには、それぞれ、図1の配線基板1の変形例が示されており、各変形例における図1のIII部に相当する部分が示されている。 The shapes of the inner edges of the resin film 15 and the openings 41a and 42a of the solder resist layers 41 and 42, respectively, are not limited to the shapes exemplified in FIG. 4A and 4B show a modification of the wiring board 1 of FIG. 1, respectively, and a portion corresponding to part III of FIG. 1 in each modification is shown.

図4Aの変形例では、樹脂膜15は、貫通孔10aの内壁面10a1を覆っている部分において略平坦な表面を有している。樹脂膜15の表面が貫通孔10aの内部に向って湾曲していないので、貫通孔10aの開口サイズを図3の例に比べて小さくできることがある。樹脂膜15は、貫通孔10a内において、このような平坦な表面を有していてもよく、貫通孔10aの内壁面10a1さえ露出しなければ、内壁面10a1に向って凹むように湾曲する表面を有していてもよい。図4Aにおける樹脂膜15以外の構成要素の構造及び形状は図3の例と同様であるため、それらの構成要素に関する説明は省略される。 In the modified example of FIG. 4A, the resin film 15 has a substantially flat surface at a portion covering the inner wall surface 10a1 of the through hole 10a. Since the surface of the resin film 15 is not curved toward the inside of the through hole 10a, the opening size of the through hole 10a may be smaller than that in the example of FIG. The resin film 15 may have such a flat surface in the through hole 10a, and the surface curved so as to be recessed toward the inner wall surface 10a1 unless the inner wall surface 10a1 of the through hole 10a is exposed. May have. Since the structures and shapes of the components other than the resin film 15 in FIG. 4A are the same as those in the example of FIG. 3, the description of these components will be omitted.

図4Bの例では、ソルダーレジスト層41、42それぞれの開口41a、42aの内壁面が、Z方向において配線基板1の中央部側ほど貫通孔10aに近付くように傾斜している。換言すると、ソルダーレジスト層41、42それぞれの開口41a、42aの内壁面は、Z方向において配線基板1の外表面側ほど貫通孔10aから遠ざかるように傾斜している。そして、その開口41a、42aの傾斜する内壁面と共にソルダーレジスト層41、42それぞれの上面並びに第1及び第2の面10F、10Sの露出面を、樹脂膜15が覆っている。開口41a、42aの内壁面が傾斜しているため、図4Bの例の第1及び第2の面10F、10S上での樹脂膜15の厚さの変化は、図3の例と比べて小さい。樹脂膜15において、局所的な脆弱部分や応力集中などが生じ難いと考えられる。図4Bにおける樹脂膜15以外の構成要素の構造及び形状は図3の例と同様であるため、それらの構成要素に関する説明は省略される。 In the example of FIG. 4B, the inner wall surfaces of the openings 41a and 42a of the solder resist layers 41 and 42 are inclined so as to approach the through hole 10a toward the center of the wiring board 1 in the Z direction. In other words, the inner wall surfaces of the openings 41a and 42a of the solder resist layers 41 and 42 are inclined so as to be farther from the through hole 10a toward the outer surface side of the wiring board 1 in the Z direction. Then, the resin film 15 covers the upper surfaces of the solder resist layers 41 and 42 and the exposed surfaces of the first and second surfaces 10F and 10S together with the inclined inner wall surfaces of the openings 41a and 42a. Since the inner wall surfaces of the openings 41a and 42a are inclined, the change in the thickness of the resin film 15 on the first and second surfaces 10F and 10S of the example of FIG. 4B is smaller than that of the example of FIG. .. In the resin film 15, it is considered that local fragile portions and stress concentration are unlikely to occur. Since the structures and shapes of the components other than the resin film 15 in FIG. 4B are the same as those in the example of FIG. 3, the description of these components will be omitted.

つぎに、図1に示される配線基板1を例に、一実施形態の配線基板の製造方法が、図5A〜図5Dを参照して説明される。 Next, the method for manufacturing the wiring board of one embodiment will be described with reference to FIGS. 5A to 5D, using the wiring board 1 shown in FIG. 1 as an example.

図5Aに示されるように、本実施形態の配線基板の製造方法は、2以上の導体層(図5Aでは第1〜第4の導体層21、22、23、24)と、この2以上の導体層それぞれの間に介在する絶縁層(図5Aでは、第1〜第3の絶縁層31、32、33)とを含む積層体10を用意することを含んでいる。積層体10は、例えば第1絶縁層31の一方の表面に第1導体層21、第2絶縁層32、及び第2導体層22を順に形成すると共に、第1絶縁層31の他方の表面に第3導体層23、第3絶縁層33、及び第4導体層24を順に形成することによって用意される。 As shown in FIG. 5A, the method for manufacturing the wiring board of the present embodiment includes two or more conductor layers (first to fourth conductor layers 21, 22, 23, 24 in FIG. 5A) and two or more conductor layers. It includes preparing a laminate 10 including an insulating layer (in FIG. 5A, the first to third insulating layers 31, 32, 33) interposed between the conductor layers. The laminate 10 forms, for example, the first conductor layer 21, the second insulating layer 32, and the second conductor layer 22 in this order on one surface of the first insulating layer 31, and on the other surface of the first insulating layer 31. It is prepared by forming the third conductor layer 23, the third insulating layer 33, and the fourth conductor layer 24 in this order.

例えば第1絶縁層31となる絶縁基板とその両面それぞれに積層された銅箔とを有する両面銅張積層板が用意される。両面銅張積層板には、レーザー加工によって、スルーホール導体31aを形成するための貫通孔が形成され、貫通孔の内壁及び両面銅張積層板の表面上に無電解めっき又はスパッタリングなどによって導体膜が形成される。そして、この導体膜をシード層及び給電層として用いる電解めっき、及び、適切なマスクを用いるエッチングなどを含むサブトラクティブ法によって、所望の導体パターンを有する第1導体層21及び第3導体層23、並びにスルーホール導体31aが形成される。即ち配線基板1のコア基板が形成される。第1及び第3の導体層21、23、並びにスルーホール導体31aは、セミアディティブ法によって形成されてもよい。 For example, a double-sided copper-clad laminate having an insulating substrate to be the first insulating layer 31 and copper foil laminated on both sides thereof is prepared. A through hole for forming a through-hole conductor 31a is formed in the double-sided copper-clad laminate by laser processing, and a conductor film is formed on the inner wall of the through hole and the surface of the double-sided copper-clad laminate by electroless plating or sputtering. Is formed. Then, the first conductor layer 21 and the third conductor layer 23 having a desired conductor pattern are subjected to a subtractive method including electroplating using this conductor film as a seed layer and a feeding layer, and etching using an appropriate mask. In addition, a through-hole conductor 31a is formed. That is, the core substrate of the wiring board 1 is formed. The first and third conductor layers 21, 23, and the through-hole conductor 31a may be formed by a semi-additive method.

第1導体層21上、及び第1導体層21の導体パターン間に露出する第1絶縁層31の露出面上に、例えばシート状のエポキシ樹脂が積層され、熱圧着されることによって、第2絶縁層32が形成される。第2絶縁層32の形成と同様の方法で、好ましくは第2絶縁層32の形成と同時に、第3導体層23上、及び第3導体層23の導体パターン間に露出する第1絶縁層31の露出面上に第3絶縁層33が形成される。第2及び第3の絶縁層32、33の形成において、銅箔などの金属箔が、第2及び第3の絶縁層32、33の上に熱圧着されてもよい。第2及び第3の絶縁層32、33には、所定の位置に、ビア導体51、52の形成用の孔が、レーザー光の照射などによって形成される。 A sheet-like epoxy resin is laminated on the exposed surface of the first insulating layer 31 exposed between the conductor patterns of the first conductor layer 21 and the first conductor layer 21, and is thermocompression bonded to the second. The insulating layer 32 is formed. The first insulating layer 31 is exposed on the third conductor layer 23 and between the conductor patterns of the third conductor layer 23, preferably at the same time as the formation of the second insulating layer 32, in the same manner as the formation of the second insulating layer 32. A third insulating layer 33 is formed on the exposed surface of the above. In the formation of the second and third insulating layers 32 and 33, a metal foil such as a copper foil may be thermocompression bonded onto the second and third insulating layers 32 and 33. Holes for forming the via conductors 51 and 52 are formed in the second and third insulating layers 32 and 33 at predetermined positions by irradiation with laser light or the like.

そして、例えばセミアディティブ法によって、第2絶縁層32の上に所望の導体パターンを有する第2導体層22が形成され、第2絶縁層32内にビア導体51が形成される。また、第2導体層22及びビア導体51の形成方法と同様の方法で、好ましくは第2導体層22の形成と同時に、第3絶縁層33の上に所望の導体パターンを有する第4導体層24が形成され、第3絶縁層33内にビア導体52が形成される。例えば、以上の工程を経ることによって、第2導体層22側の表面として第1面10Fを有し、第4導体層24側の表面として第2面10Sを有する積層体10が用意される。 Then, for example, by a semi-additive method, a second conductor layer 22 having a desired conductor pattern is formed on the second insulating layer 32, and a via conductor 51 is formed in the second insulating layer 32. Further, a fourth conductor layer having a desired conductor pattern on the third insulating layer 33 at the same time as the formation of the second conductor layer 22 is preferably performed by the same method as the method for forming the second conductor layer 22 and the via conductor 51. 24 is formed, and the via conductor 52 is formed in the third insulating layer 33. For example, by going through the above steps, a laminate 10 having a first surface 10F as a surface on the second conductor layer 22 side and a second surface 10S as a surface on the fourth conductor layer 24 side is prepared.

図5Bに示されるように、本実施形態の配線基板の製造方法は、さらに、積層体10の第1面10Fを覆うソルダーレジスト層41、及び、積層体10の第2面10Sを覆うソルダーレジスト層42を形成することを含んでいる。ソルダーレジスト層41、42の形成では、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層が、積層体10の第1面10F及び第2面10Sそれぞれに形成される。感光性の樹脂層の形成方法としては、スプレーコーティング、カーテンコーティング、又は印刷などによる液状樹脂の堆積、若しくは、シート状樹脂の積層などが例示される。シート状樹脂の積層による方法を用いることによって、より平坦なソルダーレジスト層41、42を形成し得ることがある。形成された樹脂層に対して適切な開口パターンを有する露光マスクを用いた露光、及び現像が行われ、接続パッド22a、24aを露出させる開口41b、42bが形成される。開口41b、42bが形成された後、ソルダーレジスト層41、42は、例えば加熱されることによって最終的な状態へと本硬化される。 As shown in FIG. 5B, the method for manufacturing a wiring board of the present embodiment further comprises a solder resist layer 41 covering the first surface 10F of the laminate 10 and a solder resist covering the second surface 10S of the laminate 10. Includes forming layer 42. In the formation of the solder resist layers 41 and 42, for example, a resin layer containing a photosensitive epoxy resin, a polyimide resin, or the like is formed on the first surface 10F and the second surface 10S of the laminate 10. Examples of the method for forming the photosensitive resin layer include spray coating, curtain coating, deposition of liquid resin by printing, or lamination of sheet-like resin. By using the method of laminating sheet-like resins, it may be possible to form flatter solder resist layers 41 and 42. The formed resin layer is exposed and developed using an exposure mask having an appropriate opening pattern to form openings 41b and 42b that expose the connection pads 22a and 24a. After the openings 41b and 42b are formed, the solder resist layers 41 and 42 are finally cured to the final state by heating, for example.

図5Bに示されるように、ソルダーレジスト層41、42を形成することは、後工程において積層体10に形成される貫通孔10a(図5C参照)に対応する所定の領域にソルダーレジスト層41、42の開口41a、42aを形成することを含んでいてもよい。図1の配線基板1が製造される場合は、開口41a、42aが形成される。好ましくは、後工程において形成される貫通孔10aが形成されるべき領域Aを平面視において内側に含む開口41a、42aが形成される。換言すると、開口41a、42aは、好ましくは、平面視において貫通孔10aの全体が開口41a、42aそれぞれの内部に収まるように形成される。開口41a、42aは、接続パッド22a、24aを露出させる開口41b、42bの形成と同様の方法で、開口41b、42bの形成と同時に形成され得る。 As shown in FIG. 5B, forming the solder resist layers 41 and 42 means that the solder resist layers 41 and 42 are formed in a predetermined region corresponding to the through holes 10a (see FIG. 5C) formed in the laminated body 10 in the subsequent step. It may include forming the openings 41a, 42a of 42. When the wiring board 1 of FIG. 1 is manufactured, openings 41a and 42a are formed. Preferably, the openings 41a and 42a including the region A in which the through hole 10a to be formed in the subsequent step is to be formed are formed inside in a plan view. In other words, the openings 41a and 42a are preferably formed so that the entire through hole 10a fits inside the openings 41a and 42a in a plan view. The openings 41a and 42a can be formed at the same time as the openings 41b and 42b are formed in the same manner as the openings 41b and 42b that expose the connection pads 22a and 24a.

図5Cに示されるように、本実施形態の配線基板の製造方法は、さらに、積層体10を積層体10の厚さ方向に貫通する貫通孔10aを積層体10の所定の領域に形成することを含んでいる。貫通孔10aの形成方法としては、ドリル加工、ルーター加工又はレーザー加工などが例示されるが、貫通孔10aの形成方法はこれらに限定されない。レーザー加工によって貫通孔10aが形成される場合は、例えば、CO2レーザーなどによるレーザー光が、積層体10における貫通孔10aの形成領域の輪郭に沿って照射される。そしてレーザー光の照射経路に囲まれた部分が引き抜かれることによって貫通孔10aが形成され得る。 As shown in FIG. 5C, in the method for manufacturing a wiring board of the present embodiment, a through hole 10a that penetrates the laminated body 10 in the thickness direction of the laminated body 10 is further formed in a predetermined region of the laminated body 10. Includes. Examples of the method for forming the through hole 10a include drilling, router processing, and laser processing, but the method for forming the through hole 10a is not limited to these. When the through hole 10a is formed by laser processing, for example, laser light from a CO 2 laser or the like is irradiated along the contour of the formation region of the through hole 10a in the laminated body 10. Then, the through hole 10a can be formed by pulling out the portion surrounded by the irradiation path of the laser light.

貫通孔10aは、前述したソルダーレジスト層41、42の形成において開口41a、開口42aが形成されている場合、開口41a、開口42a内に形成される。開口41a、42aそれぞれの内縁よりも内側に貫通孔10aが形成されることによって、積層体10の第1面10F及び第2面10Sに、ソルダーレジスト層41、42に覆われずに露出する領域が設けられる。なお、ソルダーレジスト層41、42の形成において開口41a、42aが形成されない場合は、貫通孔10aを形成するドリル加工やレーザー加工によって、開口41a、42aが形成され得る。その場合、後述する他の実施形態の配線基板1aが形成され得る。 The through hole 10a is formed in the opening 41a and the opening 42a when the opening 41a and the opening 42a are formed in the formation of the solder resist layers 41 and 42 described above. By forming the through holes 10a inside the inner edges of the openings 41a and 42a, the regions exposed on the first surface 10F and the second surface 10S of the laminated body 10 without being covered by the solder resist layers 41 and 42. Is provided. If the openings 41a and 42a are not formed in the formation of the solder resist layers 41 and 42, the openings 41a and 42a can be formed by drilling or laser processing to form the through holes 10a. In that case, the wiring board 1a of another embodiment described later may be formed.

図5Dに示されるように、本実施形態の配線基板の製造方法は、貫通孔10aの内壁面10a1、貫通孔10aの周囲のソルダーレジスト層41の縁部、及び、貫通孔10aの周囲のソルダーレジスト層42の縁部を樹脂膜15で覆うことを含んでいる。樹脂膜15は、積層体10の第1面10F及び第2面10Sそれぞれにおいて、開口41a、42aに沿ったソルダーレジスト層41、42の縁部を覆っている。樹脂膜15は、例えば、エポキシ樹脂、シリコーン樹脂、又はアクリル樹脂などの所定の樹脂を、少なくとも貫通孔10aの周囲に供給することによって形成される。 As shown in FIG. 5D, the method for manufacturing the wiring board of the present embodiment includes the inner wall surface 10a1 of the through hole 10a, the edge of the solder resist layer 41 around the through hole 10a, and the solder around the through hole 10a. It includes covering the edge of the resist layer 42 with the resin film 15. The resin film 15 covers the edges of the solder resist layers 41 and 42 along the openings 41a and 42a on the first surface 10F and the second surface 10S of the laminated body 10, respectively. The resin film 15 is formed by supplying a predetermined resin such as an epoxy resin, a silicone resin, or an acrylic resin to at least the periphery of the through hole 10a.

図5Dに示されるように、樹脂膜15の形成では、まず、積層体10の第1及び第2の面10F、10S上のソルダーレジスト層41、42、並びに、貫通孔10aの内壁面10a1上の全面に所定の樹脂が供給されてもよい。そして、積層体10及びソルダーレジスト層41、42の全表面を覆う樹脂膜15が形成されてもよい。エポキシ樹脂などが例示される所定の樹脂は、インクジェット、スピンコ―ティング、スプレーコーティング、又はロールコーティングなどの任意の方法によって供給され得る。このような方法によって、貫通孔10aの内壁面10a1にも、十分な量の樹脂が供給され得る。 As shown in FIG. 5D, in forming the resin film 15, first, the solder resist layers 41 and 42 on the first and second surfaces 10F and 10S of the laminated body 10 and the inner wall surface 10a1 of the through hole 10a are formed. A predetermined resin may be supplied to the entire surface of the above. Then, a resin film 15 that covers the entire surfaces of the laminate 10 and the solder resist layers 41 and 42 may be formed. Predetermined resins, such as epoxy resins, can be supplied by any method such as inkjet, spin coating, spray coating, or roll coating. By such a method, a sufficient amount of resin can be supplied to the inner wall surface 10a1 of the through hole 10a.

その後、貫通孔10aの内壁面10a1、ソルダーレジスト層41の開口41aに沿った縁部、及び、ソルダーレジスト層42の開口42aに沿った縁部、以外の領域に供給された樹脂が除去される。この除去は、例えば、適切な開口パターンを有するマスクを用いた露光及び現像によって行われる。 After that, the resin supplied to the regions other than the inner wall surface 10a1 of the through hole 10a, the edge portion along the opening 41a of the solder resist layer 41, and the edge portion along the opening 42a of the solder resist layer 42 is removed. .. This removal is performed, for example, by exposure and development with a mask having a suitable aperture pattern.

このようにして、積層体10及びソルダーレジスト層41、42の全表面に形成された硬化前の樹脂膜15における、貫通孔10aの周囲以外の所定の領域を覆っている部分が除去される。その結果、所望の部分だけを覆う樹脂膜15が形成される。その後、必要に応じて加熱することによって、樹脂膜15が本硬化される。以上の工程を経ることによって図1に示される配線基板1が完成する。 In this way, the portion of the uncured resin film 15 formed on the entire surfaces of the laminate 10 and the solder resist layers 41 and 42 that covers a predetermined region other than the periphery of the through hole 10a is removed. As a result, the resin film 15 that covers only the desired portion is formed. Then, the resin film 15 is finally cured by heating as needed. By going through the above steps, the wiring board 1 shown in FIG. 1 is completed.

なお、図5Bに示される工程の後、ソルダーレジスト層41、42の開口41b、42bに露出する接続パッド22a、24aに、必要に応じて、表面保護膜(図示せず)が形成されてもよい。例えば、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜が形成され得る。 After the step shown in FIG. 5B, even if a surface protective film (not shown) is formed on the connection pads 22a and 24a exposed to the openings 41b and 42b of the solder resist layers 41 and 42, if necessary. Good. For example, electroless plating, solder leveler, spray coating, or the like can form a surface protective film made of Au, Ni / Au, Ni / Pd / Au, solder, heat-resistant preflux, or the like.

図6には、他の実施形態の一例である配線基板1aが示されている。図6に示される配線基板1aも、図1に例示される一実施形態の配線基板1と同様に、導体層と絶縁層との積層体10と、ソルダーレジスト層41、42と、樹脂膜15とを含んでいる。積層体10は貫通孔10aを有している。樹脂膜15は、貫通孔10aの内壁面10a1を覆うと共に、積層体10の第1面10F及び第2面10Sにおいて、貫通孔10aの周囲のソルダーレジスト層41、42それぞれの縁部を覆っている。 FIG. 6 shows a wiring board 1a which is an example of another embodiment. The wiring board 1a shown in FIG. 6 also has a laminate 10 of a conductor layer and an insulating layer, solder resist layers 41 and 42, and a resin film 15 in the same manner as the wiring board 1 of the embodiment illustrated in FIG. And is included. The laminated body 10 has a through hole 10a. The resin film 15 covers the inner wall surface 10a1 of the through hole 10a, and also covers the edges of the solder resist layers 41 and 42 around the through hole 10a on the first surface 10F and the second surface 10S of the laminate 10. There is.

一方、図6の配線基板1aでは、ソルダーレジスト層41、42それぞれの開口41a、42aの内縁が、図6に示されるようなZ方向に沿った断面において、貫通孔10aの内壁面10a1と略一致している。開口41a、開口42aそれぞれの内壁面と貫通孔10aの内壁面10a1とは略面一である。すなわち、ソルダーレジスト層41、42は、平面視において貫通孔10aの内壁面10a1に達するまで積層体10の第1面10F及び第2面10Sを覆っている。積層体10の第1面10F及び第2面10Sは、ソルダーレジスト層41、42の開口41a、42a内に露出する領域を有していない。 On the other hand, in the wiring board 1a of FIG. 6, the inner edges of the openings 41a and 42a of the solder resist layers 41 and 42 are abbreviated as the inner wall surface 10a1 of the through hole 10a in the cross section along the Z direction as shown in FIG. Match. The inner wall surface of each of the openings 41a and 42a and the inner wall surface 10a1 of the through hole 10a are substantially flush with each other. That is, the solder resist layers 41 and 42 cover the first surface 10F and the second surface 10S of the laminated body 10 until they reach the inner wall surface 10a1 of the through hole 10a in a plan view. The first surface 10F and the second surface 10S of the laminate 10 do not have an exposed region in the openings 41a and 42a of the solder resist layers 41 and 42.

先に参照した図1に例示の配線基板1では、配線基板1において樹脂膜15によって覆われる部分の厚さが、貫通孔10aの内壁面10a1から貫通孔10aの外側に向って段階的に変化する。これに対して図6の例では、配線基板1aにおいて樹脂膜15に覆われる部分は、貫通孔10aの内壁面10a1を含む端面において、積層体10だけでなくソルダーレジスト層41、42も含めた厚さを有している。そのため、図1の例よりも樹脂膜15の第1及び第2の面10F、10S上での厚さを必要に応じて厚くできることがある。例えば、樹脂膜15を所望の厚さに形成することによって、例えば半田バンプE1を有する部品Eの実装時の高さを所望の範囲内に制御できることがある。樹脂膜15とソルダーレジスト層41、42との剥離の懸念が少ない場合は、図6に例示されるように貫通孔10aの内壁面10a1と略面一の内壁面を有する開口41a、42aがソルダーレジスト層41、42に形成されてもよい。 In the wiring board 1 illustrated in FIG. 1 referred to above, the thickness of the portion of the wiring board 1 covered by the resin film 15 changes stepwise from the inner wall surface 10a1 of the through hole 10a toward the outside of the through hole 10a. To do. On the other hand, in the example of FIG. 6, the portion of the wiring board 1a covered with the resin film 15 includes not only the laminate 10 but also the solder resist layers 41 and 42 at the end surface including the inner wall surface 10a1 of the through hole 10a. It has a thickness. Therefore, the thickness of the resin film 15 on the first and second surfaces 10F and 10S may be made thicker than the example of FIG. 1 if necessary. For example, by forming the resin film 15 to a desired thickness, for example, the height of the component E having the solder bump E1 at the time of mounting may be controlled within a desired range. When there is little concern about peeling between the resin film 15 and the solder resist layers 41 and 42, as illustrated in FIG. 6, the openings 41a and 42a having the inner wall surface 10a1 of the through hole 10a and the substantially flush inner wall surface are the solder. It may be formed on the resist layers 41 and 42.

実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状、及び材料を備えるものに限定されない。例えば、貫通孔10aは、平面視で配線基板1の任意の位置に設けられ得る。また、積層体10は、コア基板を有さず一方向に導体層と絶縁層とが積層された所謂コアレス基板であってもよい。また、ビア導体51、52及びスルーホール導体31aは必ずしも形成されていなくてもよい。 The wiring board of the embodiment is not limited to the structure exemplified in each drawing and the structure, shape, and material exemplified in this specification. For example, the through hole 10a can be provided at an arbitrary position on the wiring board 1 in a plan view. Further, the laminated body 10 may be a so-called coreless substrate in which a conductor layer and an insulating layer are laminated in one direction without having a core substrate. Further, the via conductors 51 and 52 and the through-hole conductor 31a do not necessarily have to be formed.

実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば、第2及び第4の導体層22、24がサブトラクティブ法でパターニングされてもよい。実施形態の配線基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。 The method for manufacturing the wiring board of the embodiment is not limited to the method described with reference to each drawing. For example, the second and fourth conductor layers 22 and 24 may be patterned by the subtractive method. Arbitrary steps may be added to the method for manufacturing the wiring board of the embodiment in addition to the above-mentioned steps, or a part of the above-mentioned steps may be omitted.

1、1a 配線基板
10 積層体
10a 貫通孔
10a1 内壁面
15 樹脂膜
21 第1導体層
22 第2導体層
23 第3導体層
24 第4導体層
22a 接続パッド
31 第1絶縁層(コア層)
32 第2絶縁層
33 第3絶縁層
41、42 ソルダーレジスト層
41a、42a 開口
E 部品
1, 1a Wiring board 10 Laminated body 10a Through hole 10a 1 Inner wall surface 15 Resin film 21 First conductor layer 22 Second conductor layer 23 Third conductor layer 24 Fourth conductor layer 22a Connection pad 31 First insulating layer (core layer)
32 Second Insulation Layer 33 Third Insulation Layer 41, 42 Solder Resist Layers 41a, 42a Aperture E Parts

Claims (8)

第1面及び前記第1面の反対面である第2面を有していて、2以上の導体層と前記2以上の導体層それぞれの間に介在する絶縁層とを含む積層体と、
前記積層体の前記第1面及び前記第2面それぞれを覆っているソルダーレジスト層と、
前記ソルダーレジスト層に覆われていない前記積層体の露出面を部分的に覆う樹脂膜と、
を有する配線基板であって、
前記積層体は前記積層体を厚さ方向に貫通する貫通孔をさらに有し、
前記ソルダーレジスト層は前記貫通孔を露出させる開口を有し、
前記樹脂膜は、前記第1及び第2の面それぞれにおいて前記開口の周囲の前記ソルダーレジスト層の縁部を覆い且つ前記貫通孔の内壁面を覆っている。
A laminate having a first surface and a second surface opposite to the first surface, and including two or more conductor layers and an insulating layer interposed between the two or more conductor layers.
A solder resist layer covering each of the first surface and the second surface of the laminate, and
A resin film that partially covers the exposed surface of the laminate that is not covered by the solder resist layer, and
It is a wiring board having
The laminate further has through holes that penetrate the laminate in the thickness direction.
The solder resist layer has an opening that exposes the through hole.
The resin film covers the edge of the solder resist layer around the opening and the inner wall surface of the through hole on each of the first and second surfaces.
請求項1記載の配線基板であって、前記ソルダーレジスト層の前記開口の内縁は、前記貫通孔の前記内壁面よりも平面視で前記貫通孔の外側に位置している。 In the wiring board according to claim 1, the inner edge of the opening of the solder resist layer is located outside the through hole in a plan view from the inner wall surface of the through hole. 請求項2記載の配線基板であって、前記樹脂膜は、前記ソルダーレジスト層の前記開口内に露出している前記積層体の前記第1面及び前記第2面それぞれに接している。 The wiring board according to claim 2, wherein the resin film is in contact with each of the first surface and the second surface of the laminate exposed in the opening of the solder resist layer. 請求項1記載の配線基板であって、前記樹脂膜における前記貫通孔の内壁面を覆っている部分の表面は、前記貫通孔の内部に向って凸となるように湾曲している。 The surface of the wiring board according to claim 1, which covers the inner wall surface of the through hole in the resin film, is curved so as to be convex toward the inside of the through hole. 請求項1記載の配線基板であって、前記2以上の導体層のうちの、前記第1面側の最表層の導体層及び前記第2面側の最表層の導体層の少なくとも一方は、前記貫通孔を跨ぐように前記配線基板に実装される電子部品又は光学部品に対する接続パッドを有している。 The wiring board according to claim 1, wherein at least one of the two or more conductor layers, the outermost conductor layer on the first surface side and the outermost surface layer on the second surface side, is said to be the above. It has a connection pad for an electronic component or an optical component mounted on the wiring board so as to straddle the through hole. 2以上の導体層と前記2以上の導体層それぞれの間に介在する絶縁層とを含む積層体を用意することと、
前記積層体の第1面及び第2面それぞれを覆うソルダーレジスト層を形成することと、
前記積層体を厚さ方向に貫通する貫通孔を前記積層体に形成することと、
所定の樹脂を少なくとも前記貫通孔の周囲に供給することによって、前記第1及び第2の面それぞれにおける前記貫通孔の周囲の前記ソルダーレジスト層の縁部及び前記貫通孔の内壁面を樹脂膜で覆うことと、
を含んでいる、配線基板の製造方法。
To prepare a laminate including two or more conductor layers and an insulating layer interposed between the two or more conductor layers,
To form a solder resist layer covering each of the first surface and the second surface of the laminate,
By forming a through hole in the laminated body that penetrates the laminated body in the thickness direction,
By supplying a predetermined resin at least around the through hole, the edge of the solder resist layer around the through hole and the inner wall surface of the through hole on each of the first and second surfaces are covered with a resin film. Covering and
A method of manufacturing a wiring board, including.
請求項6記載の配線基板の製造方法であって、前記ソルダーレジスト層を形成することは、前記貫通孔が形成されるべき領域を内側に含む開口を前記ソルダーレジスト層に形成することを含んでいる。 The method for manufacturing a wiring board according to claim 6, wherein forming the solder resist layer includes forming an opening in the solder resist layer including a region in which the through hole should be formed. There is. 請求項6記載の配線基板の製造方法であって、さらに、前記貫通孔の周囲以外の所定の領域を覆っている前記樹脂膜を除去することを含んでいる。 The method for manufacturing a wiring board according to claim 6, further comprising removing the resin film covering a predetermined area other than the periphery of the through hole.
JP2019075872A 2019-04-11 2019-04-11 Wiring board and method for measuring wiring board Pending JP2020174145A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019075872A JP2020174145A (en) 2019-04-11 2019-04-11 Wiring board and method for measuring wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019075872A JP2020174145A (en) 2019-04-11 2019-04-11 Wiring board and method for measuring wiring board

Publications (1)

Publication Number Publication Date
JP2020174145A true JP2020174145A (en) 2020-10-22

Family

ID=72831829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019075872A Pending JP2020174145A (en) 2019-04-11 2019-04-11 Wiring board and method for measuring wiring board

Country Status (1)

Country Link
JP (1) JP2020174145A (en)

Similar Documents

Publication Publication Date Title
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US20140202740A1 (en) Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US10966326B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP2019047063A (en) Printed circuit board and manufacturing method thereof
US11792937B2 (en) Component built-in wiring substrate
JP2020161728A (en) Wiring board
JP2020161732A (en) Wiring board
JP2020174145A (en) Wiring board and method for measuring wiring board
JP2020174147A (en) Wiring board and method for measuring wiring board
JP7496251B2 (en) Component-embedded wiring board and method for manufacturing the component-embedded wiring board
JP2021027167A (en) Wiring board
US20230135774A1 (en) Interconnect substrate, method of manufacturing the same, and semiconductor apparatus
JP2020004930A (en) Printed-wiring board
JP2018164021A (en) Wiring board with cavity
KR101580285B1 (en) Solder resist film, package substrate including the same, and method of manufacturing the same
JP2021168349A (en) Component built-in wiring board
JP2018164023A (en) Wiring board with cavity and method for manufacturing the same
JP2022029731A (en) Wiring board and component built-in wiring board
JP2020136485A (en) Wiring board
JP2021002538A (en) Wiring board and manufacturing method of wiring board
JP2022108487A (en) wiring board
JP2021002536A (en) Wiring board and manufacturing method of wiring board
JP2023119420A (en) wiring board
JP2022175734A (en) Wiring board, component built-in wiring board, and method for manufacturing component built-in wiring board