JP2022175734A - Wiring board, component built-in wiring board, and method for manufacturing component built-in wiring board - Google Patents

Wiring board, component built-in wiring board, and method for manufacturing component built-in wiring board Download PDF

Info

Publication number
JP2022175734A
JP2022175734A JP2021082391A JP2021082391A JP2022175734A JP 2022175734 A JP2022175734 A JP 2022175734A JP 2021082391 A JP2021082391 A JP 2021082391A JP 2021082391 A JP2021082391 A JP 2021082391A JP 2022175734 A JP2022175734 A JP 2022175734A
Authority
JP
Japan
Prior art keywords
wiring board
conductor
recess
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021082391A
Other languages
Japanese (ja)
Inventor
雄一 中村
Yuichi Nakamura
祐介 田中
Yusuke Tanaka
達也 西野
Tatsuya Nishino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2021082391A priority Critical patent/JP2022175734A/en
Publication of JP2022175734A publication Critical patent/JP2022175734A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

To improve the quality of a wiring board.SOLUTION: A wiring board of an embodiment has: a first conductor layer 11a having a conductor pad 5 for component placement; a first insulating layer 12a formed on the first conductor layer 11a; a second conductor layer 11b formed on the first insulating layer 12a; a second insulating layer 12b formed on the second conductor layer 11b; and a recess 4 penetrating the second insulating layer 12b and the first insulating layer 12a to expose the conductor pad 5 on a bottom part. The recess 4 is formed to a depth allowing accommodation of the entirety of a component to be placed on the conductor pad 5. The thickness T4 of a part of the conductor pad 5 exposed in the recess 4 is smaller than the thickness T5 of a part of the first conductor layer 11a not exposed in the recess 4.SELECTED DRAWING: Figure 2

Description

本発明は、配線基板、部品内蔵配線基板、及び部品内蔵配線基板の製造方法に関する。 The present invention relates to a wiring board, a wiring board with a built-in component, and a method of manufacturing a wiring board with a built-in component.

特許文献1には、電子部品内蔵基板が開示されている。電子部品は、配線基板にレーザー光によって形成されるキャビティ内に配置される。電子部品が配置されるキャビティの底面全体は、レーザー光のストッパ層となるベタ状の導体(銅)層で構成されている。電子部品はキャビティの内壁との間に間隙を有するように、ストッパ層に接着剤を介して搭載される。 Patent Literature 1 discloses an electronic component built-in substrate. Electronic components are arranged in cavities formed in the wiring substrate by laser light. The entire bottom surface of the cavity where the electronic components are placed is composed of a solid conductor (copper) layer that serves as a laser light stopper layer. The electronic component is mounted on the stopper layer via an adhesive so as to have a gap between it and the inner wall of the cavity.

特開2006-19441号公報Japanese Patent Application Laid-Open No. 2006-19441

特許文献1に開示されている部品内蔵配線基板においては、キャビティの深さは電子部品の厚さより小さく、電子部品の一部(電極)はキャビティ開口から外側に突出している。この構成に伴って、部品内蔵配線基板の厚さ方向の寸法が増大する場合があると考えられる。 In the component built-in wiring board disclosed in Patent Document 1, the depth of the cavity is smaller than the thickness of the electronic component, and a part (electrode) of the electronic component protrudes outward from the cavity opening. With this configuration, it is considered that the dimension in the thickness direction of the wiring board with built-in component may increase.

本発明の配線基板は、部品搭載用の導体パッドを有する第1導体層と、前記第1導体層上に形成される第1絶縁層と、前記第1絶縁層上に形成されている第2導体層と、前記第2導体層上に形成される第2絶縁層と、前記第2絶縁層及び前記第1絶縁層を貫通して前記導体パッドを底部に露出させる凹部と、を有している。前記凹部は前記導体パッドに搭載されるべき部品の全体を収容可能な深さに形成されており、前記導体パッドの前記凹部に露出する部分の厚さは、前記第1導体層における前記凹部に露出していない部分の厚さよりも小さい。 A wiring board of the present invention comprises: a first conductor layer having a conductor pad for mounting a component; a first insulating layer formed on the first conductor layer; and a second insulating layer formed on the first insulating layer. a conductor layer; a second insulating layer formed on the second conductor layer; there is The recess is formed to have a depth capable of accommodating the entire component to be mounted on the conductor pad, and the thickness of the portion of the conductor pad exposed in the recess is equal to the thickness of the recess in the first conductor layer. Less than the thickness of the unexposed part.

本発明の部品内蔵配線基板は、上述の配線基板と、前記凹部内の前記導体パッド上に載置されている電子部品と、前記配線基板の表面に積層されていて前記電子部品を前記凹部内に封止する封止樹脂絶縁層と、を含んでいる。 A wiring board with a built-in component according to the present invention comprises the wiring board described above, an electronic component placed on the conductor pad in the recess, and the electronic component laminated on the surface of the wiring board and placed in the recess. and a sealing resin insulation layer that seals in.

本発明の部品内蔵配線基板の製造方法は、上述の配線基板を前記第2導体層がアライメントマークを含むように形成することと、前記配線基板の前記導体パッド上に電子部品を搭載し、前記電子部品の全体を前記凹部内に収容することと、前記凹部内及び前記第2絶縁層上に第3絶縁層を形成し、前記電子部品を前記凹部内に封止することと、を含んでいる。前記電子部品の全体を前記凹部内に収容することは、前記アライメントマークを用いて前記電子部品と前記導体パッドとの相対的な位置合わせをすることを含んでいる。 A method of manufacturing a wiring board with a built-in component according to the present invention comprises: forming the wiring board described above so that the second conductor layer includes an alignment mark; mounting an electronic component on the conductor pad of the wiring board; housing an electronic component entirely within the recess; forming a third insulating layer within the recess and on the second insulating layer to seal the electronic component within the recess; there is Entirely accommodating the electronic component within the recess includes using the alignment marks to align the electronic component and the contact pads relative to each other.

本発明の実施形態によれば、電子部品の凹部内の所望の位置への精密な搭載が実現され易い配線基板、部品内蔵配線基板、及び部品内蔵配線基板の製造方法が提供される。 According to the embodiments of the present invention, there are provided a wiring board, a wiring board with built-in component, and a method of manufacturing a wiring board with built-in component, which facilitates precise mounting of an electronic component at a desired position in a recess.

本発明の一実施形態の、配線基板の一例を示す断面図。1 is a cross-sectional view showing an example of a wiring board according to one embodiment of the present invention; FIG. 図1の配線基板の凹部の拡大図。FIG. 2 is an enlarged view of a concave portion of the wiring board in FIG. 1; 本発明の他の実施形態の部品内蔵配線基板の一例を示す断面図。FIG. 4 is a cross-sectional view showing an example of a component built-in wiring board according to another embodiment of the present invention; 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。FIG. 4 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。FIG. 4 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。FIG. 4 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。FIG. 4 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。FIG. 4 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to one embodiment of the present invention; 本発明の他の実施形態である、部品内蔵配線基板の製造工程の一例を示す断面図。FIG. 4 is a cross-sectional view showing an example of a manufacturing process of a wiring board with a built-in component, which is another embodiment of the present invention; 本発明の他の実施形態である、部品内蔵配線基板の製造工程の一例を示す断面図。FIG. 4 is a cross-sectional view showing an example of a manufacturing process of a wiring board with a built-in component, which is another embodiment of the present invention; 本発明の他の実施形態である、部品内蔵配線基板の製造工程の一例を示す断面図。FIG. 4 is a cross-sectional view showing an example of a manufacturing process of a wiring board with a built-in component, which is another embodiment of the present invention;

本発明の一実施形態の配線基板が図面を参照しながら説明される。図1は一実施形態の配線基板の一例である配線基板100を示す断面図である。図2には、図1における一点鎖線で囲まれた領域IIの拡大図が示されている。 A wiring board according to one embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view showing a wiring board 100, which is an example of a wiring board according to one embodiment. FIG. 2 shows an enlarged view of a region II surrounded by a dashed line in FIG.

図1に示されるように、配線基板100は、その厚さ方向において対向する2つの面(A面3a及びA面3aの反対面であるB面3b)を有するコア基板3と、コア基板3のA面3a上に積層されている第1ビルドアップ部1と、コア基板3のB面3b上に積層されている第2ビルドアップ部2と、を含んでいる。コア基板3は、樹脂絶縁層30(コア基板絶縁層)と、樹脂絶縁層30の第1ビルドアップ部1側及び第2ビルドアップ部2側それぞれに積層されている導体層31(コア基板導体層)とを含んでいる。第1ビルドアップ部1側の導体層31の面と、樹脂絶縁層30の第1ビルドアップ部1側の表面の露出部分とによってA面3aが構成される。第2ビルドアップ部2側の導体層31の面と、樹脂絶縁層30の第2ビルドアップ部2側の表面の露出部分とによってB面3bが構成される。樹脂絶縁層30は、樹脂絶縁層30を貫通し、A面3a側の導体層31とB面3b側の導体層31とを接続するスルーホール導体3cを含んでいる。 As shown in FIG. 1, the wiring board 100 includes a core substrate 3 having two surfaces (an A surface 3a and a B surface 3b opposite to the A surface 3a) facing each other in the thickness direction; and a second buildup portion 2 laminated on the B surface 3b of the core substrate 3 . The core substrate 3 includes a resin insulation layer 30 (core substrate insulation layer), and conductor layers 31 (core substrate conductor layers) and The surface of conductor layer 31 on the first buildup portion 1 side and the exposed portion of the surface of resin insulation layer 30 on the first buildup portion 1 side constitute A surface 3a. The surface of conductor layer 31 on the second buildup portion 2 side and the exposed portion of the surface of resin insulation layer 30 on the second buildup portion 2 side constitute B surface 3b. The resin insulation layer 30 includes through-hole conductors 3c that pass through the resin insulation layer 30 and connect the conductor layer 31 on the A surface 3a side and the conductor layer 31 on the B surface 3b side.

第1ビルドアップ部1及び第2ビルドアップ部2は、それぞれ、複数の絶縁層12及び複数の導体層11を含んでいる。第1及び第2のビルドアップ部1、2それぞれにおいて、複数の絶縁層12及び複数の導体層11が交互に積層されている。図1の配線基板100では、第1ビルドアップ部1は5つの導体層11と6つの絶縁層12とを含んでいる。同様に、第2ビルドアップ部2は5つの導体層11と6つの絶縁層12とを含んでいる。第1ビルドアップ部1及び第2ビルドアップ部2は、各絶縁層12を貫通し、各絶縁層12を介して隣接する導体層(導体層11同士、又は、導体層11とコア基板導体層31)を接続するビア導体15を含んでいる。 The first buildup section 1 and the second buildup section 2 each include multiple insulating layers 12 and multiple conductor layers 11 . A plurality of insulating layers 12 and a plurality of conductor layers 11 are alternately laminated in each of the first and second buildup portions 1 and 2 . In wiring board 100 of FIG. 1 , first buildup section 1 includes five conductor layers 11 and six insulating layers 12 . Similarly, the second buildup section 2 includes five conductor layers 11 and six insulating layers 12 . The first buildup part 1 and the second buildup part 2 pass through each insulating layer 12 and are adjacent conductor layers (the conductor layers 11, or the conductor layer 11 and the core substrate conductor layer). 31) are included.

なお、各実施形態の説明では、配線基板の厚さ方向において樹脂絶縁層30から遠い側は「上側」もしくは「上方」、又は単に「上」とも称され、樹脂絶縁層30に近い側は「下側」もしくは「下方」、又は単に「下」とも称される。さらに、各導体層及び各絶縁層において、樹脂絶縁層30と反対側を向く表面は「上面」とも称され、樹脂絶縁層30側を向く表面は「下面」とも称される。従って、例えば第1ビルドアップ部1及び第2ビルドアップ部2の説明では、コア基板3から遠い側が「上側」、「上方」、「上層側」又は単に「上」とも称され、コア基板3に近い側が「下側」、「下方」、「下層側」又は単に「下」とも称される。 In the description of each embodiment, the side farther from the resin insulation layer 30 in the thickness direction of the wiring board is also referred to as "upper", "upper", or simply "upper", and the side closer to the resin insulation layer 30 is referred to as "upper". Also referred to as "lower" or "lower" or simply "lower". Furthermore, in each conductor layer and each insulating layer, the surface facing away from the resin insulation layer 30 is also referred to as the "upper surface", and the surface facing the resin insulation layer 30 is also referred to as the "lower surface". Therefore, for example, in the description of the first buildup section 1 and the second buildup section 2, the side farther from the core substrate 3 is also referred to as "upper", "upper", "upper layer side", or simply "upper". The side closest to is also referred to as "lower side", "lower", "lower side" or simply "lower".

樹脂絶縁層30及び絶縁層12は、任意の絶縁性樹脂によって形成される。絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。図1の例では、樹脂絶縁層30は、ガラス繊維やアラミド繊維で形成される芯材(補強材)30aを含んでいる。図1には示されていないが、任意の絶縁層12がガラス繊維などからなる芯材を含み得る。樹脂絶縁層30及び絶縁層12は、さらに、無機フィラーを含んでいてもよい。各絶縁層に含まれる無機フィラーとしては、シリカ(SiO2)、アルミナ、又はムライトなどからなる微粒子が例示される。 The resin insulating layer 30 and the insulating layer 12 are made of any insulating resin. Examples of the insulating resin include epoxy resin, bismaleimide triazine resin (BT resin), and phenol resin. In the example of FIG. 1, the resin insulation layer 30 includes a core material (reinforcing material) 30a made of glass fiber or aramid fiber. Although not shown in FIG. 1, optional insulating layer 12 may include a core material such as glass fiber. Resin insulating layer 30 and insulating layer 12 may further contain an inorganic filler. Examples of the inorganic filler contained in each insulating layer include fine particles made of silica (SiO 2 ), alumina, mullite, or the like.

導体層31及び導体層11、並びに、スルーホール導体3c及びビア導体15は、銅又はニッケルなどの任意の金属を用いて形成される。図1の例において、導体層31は、金属箔311、金属膜312、及びめっき膜313を含んでいる。スルーホール導体3cは、金属膜312及びめっき膜313によって構成されている。また、導体層11及びビア導体15は、金属膜112及びめっき膜113を含んでいる。金属箔311としては、銅箔又はニッケル箔が例示される。めっき膜313、113は、例えば電解めっき膜である。金属膜312、112は、例えば無電解めっき膜又はスパッタリング膜であり、それぞれ、めっき膜313、113を電解めっきで形成する際の給電層として機能する。 The conductor layers 31 and 11, the through-hole conductors 3c and the via conductors 15 are formed using any metal such as copper or nickel. In the example of FIG. 1, the conductor layer 31 includes a metal foil 311, a metal film 312, and a plated film 313. In FIG. Through-hole conductor 3c is composed of metal film 312 and plating film 313 . Also, the conductor layer 11 and the via conductor 15 include a metal film 112 and a plated film 113 . A copper foil or a nickel foil is exemplified as the metal foil 311 . The plated films 313 and 113 are, for example, electrolytic plated films. The metal films 312 and 112 are, for example, electroless plated films or sputtering films, and function as power supply layers when the plated films 313 and 113 are formed by electrolytic plating, respectively.

本実施形態の配線基板100は、凹部4を有している。凹部4は、配線基板100における第1ビルドアップ部1側の表面100aから下層側(コア基板3側)に向かって凹んでいる部分である。凹部4は、配線基板100に実装される電子部品Eを収容するキャビティを構成する。 The wiring board 100 of this embodiment has the recess 4 . The recessed portion 4 is a portion recessed from the surface 100a of the wiring board 100 on the first buildup portion 1 side toward the lower layer side (the core substrate 3 side). The recess 4 constitutes a cavity that accommodates an electronic component E mounted on the wiring board 100 .

凹部4は、第1ビルドアップ部1内の任意の導体層11に含まれる導体パターンを底面に露出させる。図1の例では、凹部4は、第1ビルドアップ部1側の表面100aから2つめの導体層11に含まれる導体パッド(部品実装パッド)5を露出させている。詳しくは後述されるように、凹部4は、第1ビルドアップ部1の凹部4の形成箇所に対応した位置に、例えば炭酸ガスレーザー、又はYAGレーザーなどのレーザー光を表面100a側から照射することで形成され得る。レーザー光の照射後、薬液を用いて凹部4の内面の処理(デスミア処理、及び露出する導体パッド5表面の粗化処理)が行われる。 The recess 4 exposes a conductor pattern included in any conductor layer 11 in the first buildup section 1 to its bottom surface. In the example of FIG. 1, the recess 4 exposes the conductor pads (component mounting pads) 5 included in the second conductor layer 11 from the surface 100a on the first buildup section 1 side. As will be described later in detail, the concave portion 4 is formed by irradiating a laser beam such as a carbon dioxide gas laser or a YAG laser from the surface 100a side to a position corresponding to the formation location of the concave portion 4 of the first buildup portion 1. can be formed with After the irradiation with the laser beam, the inner surface of the recess 4 is treated (desmear treatment and roughening treatment of the exposed surface of the conductor pad 5) using a chemical solution.

以下の、図2を参照した説明では、凹部4の底面に露出する導体パッド5を含む導体層は第1導体層11aと称される。第1導体層11aの直上の絶縁層は第1絶縁層(第1樹脂絶縁層)12aと称される。さらに、第1樹脂絶縁層12aの上に積層されている導体層は第2導体層11bとも称される。第2導体層11bは電子部品Eを凹部4内に収容する際(具体的には、導体パッド5上に載置する際)の位置合わせに使用されるアライメントマーク7をそのパターンの一部として有している。第2導体層11b及び第2導体層11bの導体パターンから露出する第1絶縁層12a上に形成され、配線基板100の最表面(第1ビルドアップ部1の最外の面)を構成する絶縁層は、第2絶縁層(第2樹脂絶縁層)12bと称される。第2樹脂絶縁層12bは、凹部4の形成におけるレーザー光の照射に続く薬液を使用する処理において、第2導体層11bを保護する保護層としての機能を有し得る。 In the following description with reference to FIG. 2, the conductor layer including the conductor pads 5 exposed on the bottom surface of the recess 4 is referred to as the first conductor layer 11a. The insulating layer directly above the first conductor layer 11a is called a first insulating layer (first resin insulating layer) 12a. Furthermore, the conductor layer laminated on the first resin insulation layer 12a is also called the second conductor layer 11b. The second conductor layer 11b has an alignment mark 7 used for positioning when housing the electronic component E in the recess 4 (specifically, when placing it on the conductor pad 5) as part of its pattern. have. Insulation formed on the second conductor layer 11b and the first insulating layer 12a exposed from the conductor pattern of the second conductor layer 11b and constituting the outermost surface of the wiring board 100 (the outermost surface of the first buildup section 1) The layer is called a second insulation layer (second resin insulation layer) 12b. Second resin insulation layer 12b can function as a protective layer that protects second conductor layer 11b in processing using a chemical solution following irradiation of laser light in formation of concave portion 4 .

実施形態の配線基板は、少なくとも、導体パッド5を含む第1導体層11a、第1樹脂絶縁層12a、第2導体層11b、第2樹脂絶縁層12b、及び凹部4を含んでいる。凹部4は第2樹脂絶縁層12b及び第1樹脂絶縁層12aを貫通し、第1導体層11aの導体パターンの一部である導体パッド(部品実装パッド)5の一部を底面に露出させている。導体パッド5によって凹部4の底面が構成されている。導体パッド5は、電子部品Eを安定して配線基板に搭載するための部品搭載パッドとして機能する。電子部品Eは、例えば接着剤6を介して導体パッド5上に実装され得る。部品実装パッド5は、電子部品Eの裏面(搭載時に部品実装パッド5に向けられる面)を所定の電位に設定するための電極としても機能し得る。図示の例において、導体パッド5は、配線基板の厚さ方向に垂直の平面方向において、凹部4の底面全域に亘って延在する所謂ベタパターンである。 The wiring board of the embodiment includes at least a first conductor layer (11a) including the conductor pads (5), a first resin insulation layer (12a), a second conductor layer (11b), a second resin insulation layer (12b), and recesses (4). The recess 4 penetrates the second resin insulation layer 12b and the first resin insulation layer 12a, exposing a part of the conductor pad (component mounting pad) 5, which is a part of the conductor pattern of the first conductor layer 11a, to the bottom surface. there is The bottom surface of the recess 4 is configured by the conductor pad 5 . The conductor pads 5 function as component mounting pads for stably mounting the electronic component E on the wiring board. The electronic component E can be mounted on the conductor pads 5 via an adhesive 6, for example. The component mounting pads 5 can also function as electrodes for setting the back surface of the electronic component E (the surface facing the component mounting pads 5 when mounted) to a predetermined potential. In the illustrated example, the conductor pad 5 is a so-called solid pattern extending over the entire bottom surface of the recess 4 in the planar direction perpendicular to the thickness direction of the wiring board.

凹部4は、その内部に収容されるべき電子部品Eを、完全に収容し得る深さに形成されている。好ましくは、凹部4の深さは、収容されるべき電子部品Eの上面が、第2樹脂絶縁層12bの上面と略面一となる深さに形成される。 The recess 4 is formed to a depth that can completely accommodate the electronic component E to be accommodated therein. Preferably, the recess 4 is formed to a depth such that the upper surface of the electronic component E to be accommodated is substantially flush with the upper surface of the second resin insulation layer 12b.

凹部4を、電子部品Eを完全に収容し得る深さとするために、第2樹脂絶縁層12bを厚く形成する設計を採用した場合には、配線基板100の厚さ方向における寸法が増大する。この問題に対して、本実施形態の配線基板では、導体パッド5が、比較的薄く形成されている。具体的には、導体パッド5の凹部4の底面に露出する部分は、第1導体層11aにおける導体パッド5以外の導体パターンの厚さよりも薄い。さらに具体的には、導体パッド5の第1樹脂絶縁層12aに被覆されている周縁部分の厚さT5に対して、凹部4内に露出する部分の厚さT4は薄く形成されている。導体パッド5が、その厚さに関してこのような態様を有することによって、第2樹脂絶縁層12bの厚さの増大を抑制しながら、凹部4内に電子部品Eを完全に収容することが可能となる。換言すれば、電子部品Eを収容する凹部4を有する配線基板において、その厚さ方向における寸法の増大が抑制される。 If a design is adopted in which second resin insulation layer 12b is formed thick in order to make recess 4 deep enough to completely accommodate electronic component E, the size of wiring board 100 in the thickness direction increases. To address this problem, in the wiring board of the present embodiment, the conductor pads 5 are formed relatively thin. Specifically, the portion of the conductor pad 5 exposed to the bottom surface of the recess 4 is thinner than the thickness of the conductor pattern other than the conductor pad 5 in the first conductor layer 11a. More specifically, the thickness T4 of the portion exposed in the concave portion 4 is thinner than the thickness T5 of the peripheral portion of the conductor pad 5 covered with the first resin insulation layer 12a. Since the conductive pad 5 has such an aspect regarding its thickness, it is possible to completely accommodate the electronic component E in the concave portion 4 while suppressing an increase in the thickness of the second resin insulation layer 12b. Become. In other words, in the wiring board having the recess 4 for accommodating the electronic component E, an increase in dimension in the thickness direction is suppressed.

また、第2樹脂絶縁層12bが比較的厚く形成した場合には、アライメントマーク7の上面と配線基板100の最外の表面(第2樹脂絶縁層12bの上面)との距離Tが増大し得る。電子部品Eを凹部4内に収容する場合には、その工程において、アライメントマーク7の位置を配線基板100の外側に設けられているカメラ(図示せず)で認識し、電子部品Eと凹部4(特に、導体パッド5)との位置合わせが実施される。第2導体層11bの上面(特にアライメントマーク7の上面)と第2樹脂絶縁層12bの上面との距離Tが大きい場合には、カメラによるアライメントマーク7の識別の精度が低下し、電子部品Eが要求された位置に精密に配置されない場合がある。これに対し、本実施形態の配線基板では、導体パッド5が比較的薄く形成されており、第2樹脂絶縁層12bの厚さの増大を抑制しながら、凹部4内に電子部品Eを完全に収容することが可能となる。カメラによるアライメントマーク7の識別を高い精度で行うことが可能であり、電子部品Eを凹部4内に精度高く収容可能な配線基板が提供され得る。 Further, when second resin insulation layer 12b is formed relatively thick, distance T between the upper surface of alignment mark 7 and the outermost surface of wiring board 100 (the upper surface of second resin insulation layer 12b) may increase. . When the electronic component E is accommodated in the recess 4, in that process, the position of the alignment mark 7 is recognized by a camera (not shown) provided outside the wiring substrate 100, and the electronic component E and the recess 4 are detected. (In particular, alignment with the contact pads 5) is performed. If the distance T between the upper surface of the second conductor layer 11b (especially the upper surface of the alignment mark 7) and the upper surface of the second resin insulation layer 12b is large, the accuracy of identification of the alignment mark 7 by the camera deteriorates. may not be placed exactly where requested. On the other hand, in the wiring board of the present embodiment, the conductive pads 5 are formed relatively thin, and the electronic component E can be completely placed in the concave portion 4 while suppressing an increase in the thickness of the second resin insulation layer 12b. can be accommodated. The alignment mark 7 can be identified with a high degree of accuracy by the camera, and a wiring board capable of accommodating the electronic component E in the concave portion 4 with a high degree of accuracy can be provided.

具体的な例として、導体パッド5の凹部4の底部に露出する部分の厚さT4は、第1導体層11aにおける凹部4の底部に露出していない部分の厚さT5よりも2μm以上小さい。また、導体パッド5は、厚さT4と厚さT5との差異は5μm以下となるように形成されている。第1導体層11aにおける凹部4の底部に露出していない部分の厚さT5は、例えば15μmとされ、導体パッド5の凹部4に露出する部分の厚さT4は、10μm以上、且つ、13μm以下とされ得る。 As a specific example, the thickness T4 of the portion of the conductor pad 5 exposed at the bottom of the recess 4 is smaller than the thickness T5 of the portion of the first conductor layer 11a not exposed at the bottom of the recess 4 by 2 μm or more. Also, the conductor pad 5 is formed so that the difference between the thickness T4 and the thickness T5 is 5 μm or less. The thickness T5 of the portion of the first conductor layer 11a not exposed to the bottom of the recess 4 is, for example, 15 μm, and the thickness T4 of the portion of the conductor pad 5 exposed to the recess 4 is 10 μm or more and 13 μm or less. can be

また、上述した、第2樹脂絶縁層12bの厚さ(特に、アライメントマーク7上面と第2樹脂絶縁層12b上面との距離T)を比較的小さくする観点から、第2樹脂絶縁層12bの厚さの第1樹脂絶縁層12aの厚さに対する比率は、0.55以下であることが望ましい。また、凹部4形成における薬液を使用する処理において第2導体層11bを薬液から保護する観点からは、第2樹脂絶縁層12bの厚さの第1樹脂絶縁層12aの厚さに対する比率は、0.4以上であることが望ましい。具体的には、例えば、第1樹脂絶縁層12aの厚さは45μm程度とされ、第2樹脂絶縁層12bの厚さは20μm~23μm程度とされ得る。同様の観点から、さらに具体的な例として、第2樹脂絶縁層12bの上面とアライメントマーク7の上面との距離Tは、5μm以上、且つ、8μm以下とされていることが好ましい。 In addition, from the viewpoint of relatively reducing the thickness of second resin insulation layer 12b (particularly, distance T between the upper surface of alignment mark 7 and the upper surface of second resin insulation layer 12b) described above, the thickness of second resin insulation layer 12b The ratio of the thickness to the thickness of first resin insulation layer 12a is preferably 0.55 or less. From the viewpoint of protecting the second conductor layer 11b from the chemical in the process of forming the recess 4 using the chemical, the ratio of the thickness of the second resin insulation layer 12b to the thickness of the first resin insulation layer 12a should be 0. .4 or more is desirable. Specifically, for example, the thickness of first resin insulation layer 12a may be about 45 μm, and the thickness of second resin insulation layer 12b may be about 20 μm to 23 μm. From the same point of view, as a more specific example, the distance T between the upper surface of second resin insulation layer 12b and the upper surface of alignment mark 7 is preferably 5 μm or more and 8 μm or less.

図示の例では、凹部4は、その底部における周縁付近に、凹部4が導体パッド5と第1樹脂絶縁層12aとの間に入り込む形態で平面方向に拡張する部分、すなわち窪み部Pを有している。凹部4の底部の周縁付近において窪み部Pが形成されていることに因り、凹部4内に収容されるべき電子部品Eを、より強固に安定して導体パッド5に搭載することが可能になる場合がある。電子部品Eと導体パッド5との間に介在する接着剤6が、導体パッド5上面の面方向において濡れ拡がることで窪み部P内に入り込んで固化し、電子部品Eが導体パッド5に対してより強固に固定される場合がある。 In the illustrated example, the recessed portion 4 has a portion extending in the planar direction, that is, a recessed portion P, in the vicinity of the peripheral edge of the bottom of the recessed portion 4 in such a manner that the recessed portion 4 enters between the conductor pad 5 and the first resin insulation layer 12a. ing. Since the recess P is formed near the peripheral edge of the bottom of the recess 4, the electronic component E to be housed in the recess 4 can be more firmly and stably mounted on the conductor pad 5. Sometimes. The adhesive 6 interposed between the electronic component E and the conductor pad 5 spreads in the surface direction of the upper surface of the conductor pad 5, enters the recess P and solidifies, and the electronic component E is attached to the conductor pad 5. It may be fixed more firmly.

なお、図1及び図2を参照して、一実施例として配線基板100が説明されたが、本実施形態の配線基板は、導体パッド5を有する第1導体層11a、第1樹脂絶縁層12a、第2導体層11b、第2樹脂絶縁層12b、及び導体パッド5を露出させる凹部4を有していればよく、コア基板3を備えていない態様を有し得る。また、第1ビルドアップ部1及び第2ビルドアップ部2は、任意の層数の導体層11及び絶縁層12によって構成されてよく、その層数は第1ビルドアップ部1と第2ビルドアップ部2とで異なり得る。また、配線基板は第2ビルドアップ部2を有さず、第1ビルドアップ部1のみで構成されてもよい。また、電子部品Eの凹部4内への収容は、アライメントマーク7が用いられない場合があり、第2導体層11bはアライメントマーク7を有さずともよい。 1 and 2, the wiring board 100 has been described as an example. , the second conductor layer 11b, the second resin insulation layer 12b, and the recesses 4 for exposing the conductor pads 5 are provided, and the core substrate 3 may not be provided. In addition, the first buildup section 1 and the second buildup section 2 may be composed of an arbitrary number of conductor layers 11 and insulating layers 12, and the number of layers is the first buildup section 1 and the second buildup section 1. Part 2 may be different. Also, the wiring board may be composed of only the first buildup section 1 without the second buildup section 2 . Further, there are cases where the alignment mark 7 is not used to house the electronic component E in the concave portion 4, and the second conductor layer 11b may not have the alignment mark 7. FIG.

次に、図3を参照して本発明の他の実施形態である部品内蔵配線基板が説明される。図3には、他の実施形態の一例である部品内蔵配線基板200の断面図が示されている。図3に示されるように、本実施形態の部品内蔵配線基板200は、前述した一実施形態の配線基板を含んでいる。図3の例の部品内蔵配線基板200は、図1に例示される配線基板100を含んでいる。部品内蔵配線基板200は、さらに、電子部品Eと、電子部品Eを封止する絶縁層(封止樹脂絶縁層、又は、第3絶縁層)12eを含んでいる。電子部品Eは、凹部4内に収容され、接着剤6を用いて部品実装パッド5に接合されている。凹部4は封止樹脂絶縁層12eの構成材料で充填されている。 Next, a wiring board with a built-in component, which is another embodiment of the present invention, will be described with reference to FIG. FIG. 3 shows a cross-sectional view of a component built-in wiring board 200 that is an example of another embodiment. As shown in FIG. 3, a component built-in wiring board 200 of this embodiment includes the wiring board of one embodiment described above. A component built-in wiring board 200 in the example of FIG. 3 includes the wiring board 100 illustrated in FIG. The component built-in wiring board 200 further includes an electronic component E and an insulating layer (sealing resin insulating layer or third insulating layer) 12e that seals the electronic component E. FIG. An electronic component E is housed in the recess 4 and bonded to the component mounting pad 5 using an adhesive 6 . Recess 4 is filled with the constituent material of sealing resin insulation layer 12e.

電子部品Eは、電子部品Eと外部回路との接続に用いられる電極E1を含んでいる。電子部品Eとしては、半導体装置などの能動部品や、抵抗体のような受動部品が例示される。電子部品Eは、半導体基板上に形成された微細配線を含む配線材であってもよい。電子部品Eは、その全体が凹部4内に収容されている。図示の例においては、電子部品Eは、電子部品Eの上面(電極E1の上面)が配線基板100の最外の表面を構成する絶縁層12の上面と略面一となるように、凹部4内に収容されている。 The electronic component E includes electrodes E1 used for connection between the electronic component E and an external circuit. Examples of electronic components E include active components such as semiconductor devices and passive components such as resistors. The electronic component E may be a wiring material including fine wiring formed on a semiconductor substrate. The electronic component E is entirely housed in the recess 4 . In the illustrated example, the electronic component E has the recess 4 such that the upper surface of the electronic component E (the upper surface of the electrode E1) is substantially flush with the upper surface of the insulating layer 12 forming the outermost surface of the wiring board 100. housed inside.

図3の部品内蔵配線基板200は、さらに樹脂絶縁層12e上に形成されている導体層13と、第3絶縁層12e及び導体層13を覆うソルダーレジスト層8と、ビア導体150、15peとを含んでいる。封止樹脂絶縁層12e上に形成される導体層13は、外部回路との接続に用いられる接続パッド13p、13peを含んでいる。ソルダーレジスト層8は、接続パッド13p、13peを露出させる開口を有している。ビア導体15peは、電子部品E上の第3絶縁層12eを貫通して、電子部品Eの電極E1と接続パッド13peとを接続している。なお、配線基板100における第2ビルドアップ部2側の最外の樹脂絶縁層12上には、絶縁層120、導体層130、ソルダーレジスト層80、及びビア導体150が、それぞれ形成されている。ソルダーレジスト層80に設けられている開口からは、接続パッド130pが露出している。 The component built-in wiring board 200 of FIG. 3 further includes a conductor layer 13 formed on the resin insulation layer 12e, a solder resist layer 8 covering the third insulation layer 12e and the conductor layer 13, and via conductors 150 and 15pe. contains. Conductive layer 13 formed on sealing resin insulation layer 12e includes connection pads 13p and 13pe used for connection with an external circuit. The solder resist layer 8 has openings that expose the connection pads 13p and 13pe. The via conductors 15pe penetrate the third insulating layer 12e on the electronic component E and connect the electrodes E1 of the electronic component E and the connection pads 13pe. Insulating layer 120 , conductor layer 130 , solder resist layer 80 , and via conductors 150 are formed on outermost resin insulating layer 12 of wiring board 100 on the side of second buildup portion 2 . Connection pads ( 130 p ) are exposed through openings provided in solder resist layer 80 .

封止樹脂絶縁層12e及び樹脂絶縁層120は、絶縁層12と同様の材料を用いて絶縁層12と同様の方法で形成され得る。電子部品Eを凹部4内に封入する封止樹脂絶縁層12eは、配線基板100における第1ビルドアップ部1の上側に積層されている。封止樹脂絶縁層12eはキャビティ4内に収容されている電子部品Eを被覆するように積層される。電子部品Eは封止樹脂絶縁層12eによって凹部4の内部に封止される。ビア導体15peは、封止樹脂絶縁層12eにおいて電極E1上に形成され、導体層13と一体的に形成されている。 Sealing resin insulation layer ( 12 e ) and resin insulation layer 120 can be formed using the same material as insulation layer 12 and the same method as insulation layer 12 . Sealing resin insulation layer 12 e for encapsulating electronic component E in concave portion 4 is laminated on upper side of first buildup portion 1 in wiring board 100 . Sealing resin insulation layer 12 e is laminated so as to cover electronic component E accommodated in cavity 4 . The electronic component E is sealed inside the recess 4 by the sealing resin insulation layer 12e. Via conductors (15pe) are formed on electrode E1 in sealing resin insulation layer (12e) and formed integrally with conductor layer (13).

導体層13、130、並びにビア導体15pe、150は導体層11及びビア導体15と同様の材料を用いて形成され、これらと同様の構造を有し得る。ソルダーレジスト層8、80は、例えばエポキシ樹脂やポリイミド樹脂などの任意の絶縁性材料を用いて形成される。接着剤6には、任意の材料が用いられ得る。接着剤6としては、はんだ、金、もしくは銅などの金属、銀などの任意の導電性粒子を含む導電性接着剤、並びに、単にエポキシ樹脂などで構成される絶縁性接着剤(例えばダイアタッチフィルム)などが例示される。 Conductive layers 13 and 130 and via conductors 15pe and 150 are formed using materials similar to those of conductive layer 11 and via conductors 15, and may have structures similar to these. The solder resist layers 8 and 80 are formed using any insulating material such as epoxy resin or polyimide resin. Any material can be used for the adhesive 6 . Examples of the adhesive 6 include solder, a metal such as gold or copper, a conductive adhesive containing arbitrary conductive particles such as silver, and an insulating adhesive (for example, a die attach film ) and the like are exemplified.

本実施形態の部品内蔵配線基板200は、図1に配線基板100として例示される配線基板を含んでいる。導体パッド5の凹部4内に露出する部分は比較的薄く形成されており、その厚さは、導体パッド5を含む導体層11における凹部4内に露出していない部分の厚さより薄い。これに伴って、部品内蔵配線基板200は、凹部4内に電子部品Eの全体を収容しながらも、その厚さ方向における寸法の増大が抑制されている。アラインメントマーク7を含む導体層11を被覆する絶縁層12b(図2参照)の厚さの増大は抑えられ、比較的小さい厚さとされている。従って、本実施形態の部品内蔵配線基板200では、電子部品Eが凹部4内の所望の位置に、より精密に配置されている。なお、図3の例の部品内蔵配線基板200は、図1に例示される配線基板100そのものではなく、説明された配線基板100の変形例を含んでいてもよい。 A component built-in wiring board 200 of this embodiment includes a wiring board exemplified as the wiring board 100 in FIG. The portion of the conductor pad 5 exposed in the recess 4 is formed relatively thin, and is thinner than the thickness of the portion of the conductor layer 11 including the conductor pad 5 not exposed in the recess 4 . As a result, the wiring board with built-in component 200 accommodates the entire electronic component E in the recess 4, while suppressing an increase in dimension in the thickness direction. The thickness of the insulating layer 12b (see FIG. 2) covering the conductor layer 11 including the alignment marks 7 is suppressed and is relatively small. Therefore, in the component built-in wiring board 200 of the present embodiment, the electronic component E is arranged at a desired position within the recess 4 more precisely. Note that the wiring board 200 with a built-in component in the example of FIG. 3 may include a modified example of the wiring board 100 described, instead of the wiring board 100 itself illustrated in FIG.

つぎに、一実施形態の配線基板の製造方法が、図1の配線基板100を例に用いて図4A~図4Eを参照して説明される。 Next, a wiring board manufacturing method according to one embodiment will be described with reference to FIGS. 4A to 4E using the wiring board 100 of FIG. 1 as an example.

図4Aに示されるように、コア基板3の樹脂絶縁層30となる樹脂絶縁層と、この樹脂絶縁層の両表面にそれぞれ積層された金属箔を含む出発基板(例えば両面銅張積層板)が用意され、コア基板3の導体層31及びスルーホール導体3cが形成される。例えばドリル加工又は炭酸ガスレーザー光の照射によってスルーホール導体3cの形成位置に貫通孔が穿孔され、その貫通孔内及び金属箔上に無電解めっき又はスパッタリングなどによって金属膜が形成される。そしてこの金属膜を給電層として用いる電解めっきによってめっき膜が形成される。その結果、3層構造の導体層31、及びスルーホール導体3cが形成される。その後、サブトラクティブ法によって導体層31をパターニングすることによって所定の導体パターンを備えるコア基板3が得られる。 As shown in FIG. 4A, a starting substrate (for example, a double-sided copper-clad laminate) including a resin insulation layer to be the resin insulation layer 30 of the core substrate 3 and metal foils laminated on both surfaces of the resin insulation layer. A conductor layer 31 of the core substrate 3 and through-hole conductors 3c are formed. For example, a through-hole is formed at the position where the through-hole conductor 3c is to be formed by drilling or irradiation with a carbon dioxide laser beam, and a metal film is formed in the through-hole and on the metal foil by electroless plating or sputtering. Then, a plated film is formed by electroplating using this metal film as a power supply layer. As a result, a conductor layer 31 having a three-layer structure and through-hole conductors 3c are formed. After that, by patterning the conductor layer 31 by a subtractive method, the core substrate 3 having a predetermined conductor pattern is obtained.

図4Bに示されるように、コア基板3のA面3a上に樹脂絶縁層12及び導体層11が交互に形成される。コア基板3のB面3b上にも樹脂絶縁層12及び導体層11が交互に形成される。図4BにおいてA面3a及びB面3bの上にそれぞれ4層の樹脂絶縁層12及び3層の導体層11が形成された後、A面3a側にさらに導体層(第1導体層)11aが形成されB面3b側にもさらに導体層11が形成される。第1導体層11aは、例えば15μm程度の厚さに形成される。 As shown in FIG. 4B , resin insulating layers 12 and conductor layers 11 are alternately formed on the A surface 3 a of the core substrate 3 . Resin insulating layers 12 and conductor layers 11 are also alternately formed on the B surface 3 b of the core substrate 3 . In FIG. 4B, after four layers of resin insulation layers 12 and three layers of conductor layers 11 are formed on the A surface 3a and the B surface 3b, respectively, a conductor layer (first conductor layer) 11a is further formed on the A surface 3a side. A conductor layer 11 is further formed on the B surface 3b side. The first conductor layer 11a is formed to have a thickness of, for example, about 15 μm.

第1導体層11aが含む導体パターンは、導体パッド5を含むパターンに形成される。第1導体層11aにおける導体パッド5は、配線基板に形成されるべき、部品を収容するための凹部4(図2参照)の底面全体を構成し得る領域に形成される。 The conductor pattern included in the first conductor layer 11 a is formed into a pattern including the conductor pads 5 . The conductor pads 5 on the first conductor layer 11a are formed in a region that can constitute the entire bottom surface of the recess 4 (see FIG. 2) for accommodating components, which is to be formed on the wiring board.

次いで図4Cに示されるように、コア基板3のA面3a側では、第1導体層11aの上に第1絶縁層12aが形成され、さらに、第1絶縁層12a上に、A面3a側における最外の導体層となる第2導体層11bが形成される。第2導体層11bは、その導体パターンにアライメントマーク7を含むパターンに形成される。第2導体層11b上には、A面3a側における最外の絶縁層となる第2絶縁層(第2樹脂絶縁層)12bが形成される。第2絶縁層12bは、例えば、第2絶縁層12bの厚さの第1絶縁層12aの厚さに対する比率が、0.4以上、且つ、0.55以下となるように形成される。また、例えば、第2導体層11bの上面と第2絶縁層12bの上面との距離が5μm以上、且つ、8μm以下となるように形成され得る。コア基板3のB面3b側においても同様に、配線基板100におけるB面3b側の最外の導体層及び絶縁層となる導体層11及び絶縁層12が形成される。 Next, as shown in FIG. 4C, on the A surface 3a side of the core substrate 3, the first insulating layer 12a is formed on the first conductor layer 11a, and further, the A surface 3a side is formed on the first insulating layer 12a. A second conductor layer 11b is formed as the outermost conductor layer in . The second conductor layer 11b is formed into a pattern including alignment marks 7 in its conductor pattern. A second insulating layer (second resin insulating layer) 12b is formed on the second conductor layer 11b as the outermost insulating layer on the A surface 3a side. The second insulating layer 12b is formed, for example, so that the ratio of the thickness of the second insulating layer 12b to the thickness of the first insulating layer 12a is 0.4 or more and 0.55 or less. Also, for example, the distance between the upper surface of the second conductor layer 11b and the upper surface of the second insulating layer 12b may be 5 μm or more and 8 μm or less. Similarly, on the B surface 3b side of the core substrate 3, a conductor layer 11 and an insulating layer 12 are formed as the outermost conductor layer and insulating layer on the B surface 3b side of the wiring board 100. FIG.

各絶縁層12、12a、12bの形成では、例えばフィルム状のエポキシ樹脂が、コア基板3の上、又は先に形成された絶縁層12、12a及び導体層11、11a、11bの上に積層され、加熱及び加圧される。その結果、各絶縁層12、12a、12bが形成される。絶縁層12、12a、12bには、ビア導体15を形成するための貫通孔が、例えば炭酸ガスレーザー光の照射などによって形成される。 In forming the insulating layers 12, 12a, 12b, for example, a film-like epoxy resin is laminated on the core substrate 3 or on the previously formed insulating layers 12, 12a and conductor layers 11, 11a, 11b. , is heated and pressurized. As a result, each insulating layer 12, 12a, 12b is formed. Through holes for forming via conductors 15 are formed in the insulating layers 12, 12a, 12b by, for example, carbon dioxide laser light irradiation.

各導体層11、11a、11bは、例えばセミアディティブ法によって形成される。すなわち、各導体層11、11a、11bの下地となる絶縁層12、12a上の全面及びその絶縁層12、12aに穿孔された貫通孔内に無電解めっきやスパッタリングによって金属膜が形成される。その金属膜を給電層として用いる電解めっきを含むパターンめっきによってめっき膜が形成される。各絶縁層12、12aに穿孔された貫通孔内にはビア導体15が形成される。その後、金属膜の不要部分が例えばエッチングなどで除去される。その結果、所定の導体パターンを含む2層構造の各導体層11、11a、11bが形成される。各導体層11、11a、11bは、銅又はニッケルなどの任意の金属を用いて形成される。 Each conductor layer 11, 11a, 11b is formed by, for example, a semi-additive method. That is, a metal film is formed by electroless plating or sputtering on the entire surface of the insulating layers 12, 12a underlying the conductor layers 11, 11a, 11b and in the through holes formed in the insulating layers 12, 12a. A plated film is formed by pattern plating including electrolytic plating using the metal film as a power supply layer. Via conductors 15 are formed in through-holes formed in each insulating layer 12, 12a. Thereafter, unnecessary portions of the metal film are removed by, for example, etching. As a result, each conductor layer 11, 11a, 11b having a two-layer structure including a predetermined conductor pattern is formed. Each conductor layer 11, 11a, 11b is formed using any metal such as copper or nickel.

図4Dに示されるように、第2絶縁層12b及び第1絶縁層12aを貫通して第1導体層11aの一部を露出させる凹部4、すなわち電子部品が収容されるべきキャビティが形成される。図4Dには、凹部4及びその周辺部分だけが拡大して示されている。凹部4は、例えば、第1ビルドアップ部1側の最外の表面100aの上側から凹部4の形成領域全体に渡ってレーザー光BMをピッチ送りしながら照射することによって形成され得る。レーザー光BMとしては、炭酸ガスレーザー光が例示される。第1導体層11aに含まれる導体パッド5は、平面視で、凹部4の底面全体を含む領域に形成されている。従って、導体パッド5は、凹部4の形成時のレーザー光BMのストッパとして機能し得る。 As shown in FIG. 4D, a recess 4 is formed through the second insulating layer 12b and the first insulating layer 12a to expose a portion of the first conductor layer 11a, that is, a cavity in which an electronic component is to be accommodated. . In FIG. 4D, only the recess 4 and its peripheral portion are shown enlarged. The recesses 4 can be formed, for example, by irradiating the laser beam BM from the upper side of the outermost surface 100a on the side of the first buildup section 1 over the entire forming area of the recesses 4 while sending the laser light BM in pitch. A carbon dioxide gas laser beam is exemplified as the laser beam BM. The conductor pad 5 included in the first conductor layer 11a is formed in a region including the entire bottom surface of the recess 4 in plan view. Therefore, the conductor pad 5 can function as a stopper for the laser beam BM when forming the recess 4 .

凹部4を形成する方法は、レーザー光BMの照射に限定されず、例えば、ドリル加工によって凹部4が形成されてもよい。また、凹部4の底面となるべき第1導体層11a上への剥離膜(図示せず)の配置、及びこの剥離膜上に積層された絶縁層及び導体層の除去などによって凹部4が形成されてもよい。 The method for forming the recesses 4 is not limited to irradiation with the laser beam BM, and the recesses 4 may be formed by drilling, for example. Further, the recess 4 is formed by placing a peeling film (not shown) on the first conductor layer 11a to be the bottom surface of the recess 4 and removing the insulating layer and the conductor layer laminated on the peeling film. may

次いで、図4Eに示されるように、凹部4の形成後、凹部4内に残存する樹脂残渣(スミア)が、例えば、過マンガン酸塩などを含む薬液を用いた処理によって除去(デスミア処理)される。デスミア処理に続いて、導体パッド5の凹部4に露出する面には、薬液を使用する粗化処理が施される。導体パッド5の露出面の粗化処理によって、導体パッド5上に搭載され得る電子部品との間に介在する、例えばダイアタッチフィルムなどである接着剤との密着性が向上し得る。この粗化処理における処理時間や薬液濃度の調整によって、導体パッド5の凹部4に露出する部分が薄くされ得る。同時に、凹部4の底部の周縁近傍の導体パッド5が部分的に除去され、第1樹脂絶縁層12aと導体パッド5との間に入り込む形状の、窪み部Pが形成される。 Next, as shown in FIG. 4E, after the recesses 4 are formed, the resin residue (smear) remaining in the recesses 4 is removed (desmear treatment) by, for example, a treatment using a chemical solution containing permanganate or the like. be. Subsequent to the desmearing process, the surface of the conductor pad 5 exposed to the recess 4 is subjected to a roughening process using a chemical solution. By roughening the exposed surface of the conductor pad 5 , the adhesion with an adhesive such as a die attach film interposed between the electronic component that can be mounted on the conductor pad 5 can be improved. The portion of the conductor pad 5 exposed to the concave portion 4 can be thinned by adjusting the processing time and the concentration of the chemical in this roughening processing. At the same time, the conductor pads 5 near the periphery of the bottom of the recesses 4 are partially removed to form recesses P having a shape that enters between the first resin insulation layer 12a and the conductor pads 5 .

粗化処理では、薬液として、例えば、硫酸-過酸化水素系溶液を用いるエッチングが実施される。この粗化処理における導体パッド5の部分的な除去は、凹部4の深さが、収容されるべき電子部品を完全に収容し得る深さとなる程度まで行われる。粗化処理では、導体パッド5は、例えば、その凹部4の底部に露出する部分の厚さが、粗化処理が行われる前の厚さに対して2μm以上小さくなるように処理され得るが、5μmを超えて小さくはならないように処理され得る。結果的に、例えば15μmの厚さに形成される導体パッド5は、凹部4に露出する部分において10μm以上、且つ、13μm以下の厚さを有し得る。以上の工程を経ることによって図1に示される配線基板100が完成する。なお、これらの、凹部4を形成する際のデスミア処理及び粗化処理において、第2導体層11bは第2絶縁層12bによって薬液から保護されている。特に、第2絶縁層12bが5μm以上の厚さを有することで、第2導体層11bの薬液からの保護はより確実にされている。 In the roughening treatment, etching is performed using, for example, a sulfuric acid-hydrogen peroxide solution as a chemical solution. Partial removal of the conductor pads 5 in this roughening process is performed until the depth of the recesses 4 is such that the electronic components to be accommodated can be completely accommodated. In the roughening treatment, the conductor pad 5 can be treated, for example, so that the thickness of the portion exposed at the bottom of the recess 4 is reduced by 2 μm or more compared to the thickness before the roughening treatment is performed. It can be processed so as not to be smaller than 5 μm. As a result, the conductor pad 5 formed with a thickness of 15 μm, for example, can have a thickness of 10 μm or more and 13 μm or less at the portion exposed in the recess 4 . The wiring substrate 100 shown in FIG. 1 is completed through the above steps. In the desmearing process and the roughening process for forming the recesses 4, the second conductor layer 11b is protected from the chemical solution by the second insulating layer 12b. In particular, since the second insulating layer 12b has a thickness of 5 μm or more, the second conductor layer 11b is more reliably protected from the chemical solution.

つぎに、他の実施形態の部品内蔵配線基板の製造方法が、図3の部品内蔵配線基板200を例に用いて図5A~図5Cを参照して説明される。 Next, a method of manufacturing a wiring board with built-in component according to another embodiment will be described using the wiring board with built-in component 200 of FIG. 3 as an example with reference to FIGS. 5A to 5C.

まず、部品実装用のキャビティ(凹部)を有する配線基板が用意される。例えば、図3A~図3Eを参照して説明された配線基板の製造方法を用いて、凹部4を有する配線基板100が用意される。図5Aには用意された配線基板100の凹部4及びその周辺部分が拡大して示されている。 First, a wiring board having cavities (recesses) for component mounting is prepared. For example, a wiring board 100 having recesses 4 is prepared using the wiring board manufacturing method described with reference to FIGS. 3A to 3E. FIG. 5A shows an enlarged view of the recess 4 of the prepared wiring board 100 and its peripheral portion.

図5Aに示されるように、凹部4内に露出する導体パッド5に電子部品Eが載置される。例えば、はんだもしくは銅などの金属ペレット、又は、導電性もしくは絶縁性のペーストやダイアタッチフィルムが、マウンタやディスペンサを用いて接着剤6として導体パッド5上に供給され、さらに、電子部品Eがダイボンダなどによって載置され得る。電子部品Eは、その全体が凹部4に収容される。電子部品Eは、前述したように、例えば、半導体装置などの能動部品、抵抗体のような受動部品、又は、微細配線を含む配線材などである。電子部品E及び接着剤6は、例えば、導体パッド5上で加熱及び加圧され、それによって接着剤6が硬化し、電子部品Eが導体パッド5に接合され得る。図示の例では、導体パッド5に接合された状態において、電子部品Eの上面は第2絶縁層12bの上面と略面一をなしている。なお、図示の例とは異なるが、接着剤6が導体パッド5の面方向に拡がり窪み部P内を充填して硬化する場合には、電子部品Eが導体パッド5により強固に接合される場合がある。 As shown in FIG. 5A, the electronic component E is mounted on the conductor pads 5 exposed in the recess 4. As shown in FIG. For example, a metal pellet such as solder or copper, or a conductive or insulating paste or die attach film is supplied onto the conductor pads 5 as the adhesive 6 using a mounter or dispenser, and furthermore, the electronic component E is applied to the die bonder. and the like. The electronic component E is entirely housed in the recess 4 . As described above, the electronic component E is, for example, an active component such as a semiconductor device, a passive component such as a resistor, or a wiring material including fine wiring. The electronic component E and the adhesive 6 can be heated and pressed on the contact pads 5 , for example, thereby curing the adhesive 6 and bonding the electronic component E to the contact pads 5 . In the illustrated example, the upper surface of the electronic component E is substantially flush with the upper surface of the second insulating layer 12b when joined to the conductor pads 5. As shown in FIG. Although different from the illustrated example, when the adhesive 6 spreads in the planar direction of the conductor pad 5 and fills the recessed portion P and hardens, the electronic component E is firmly bonded to the conductor pad 5. There is

凹部4内へ電子部品Eを載置する工程においては、配線基板100の上側に配置されるアライメント用のカメラ(図示せず)によって、アライメントマーク7が認識される。具体的には、第2絶縁層12bを透過するアライメントマーク7がアライメントカメラによって認識される。アライメントマーク7による位置情報をもとに、電子部品Eと配線基板100(特には、凹部4)との相対的な位置関係が調整される。アライメントマーク7は、例えば、平面視において、円形の平面形状を有している。本実施形態の部品内蔵配線基板の製造方法では、配線基板において電子部品の全体を収容し得る凹部において、その底部に露出する導体パッドの厚さが、導体パッドを含む導体層における凹部に露出していない部分の厚さよりも薄く形成されている。従って、アライメントマーク7を被覆する第2絶縁層12bは比較的薄く形成されることが可能で、アライメントマーク7の上面と、第2絶縁層12bの上面との距離Tは比較的小さい。よって、アライメント用のカメラによるアライメントマーク7の認識はより精密に行われ得る。電子部品Eと配線基板100との相対的な位置は精密に調整され、電子部品Eは、凹部4内のより望ましい位置に配置され得る。 In the step of placing electronic component E in recess 4 , alignment mark 7 is recognized by an alignment camera (not shown) arranged above wiring board 100 . Specifically, the alignment camera recognizes the alignment mark 7 that penetrates the second insulating layer 12b. The relative positional relationship between the electronic component E and the wiring substrate 100 (in particular, the recess 4) is adjusted based on the positional information from the alignment marks 7. FIG. The alignment mark 7 has, for example, a circular planar shape in plan view. In the method for manufacturing a wiring board with a built-in component according to the present embodiment, the thickness of the conductor pad exposed at the bottom of the recess that can accommodate the entire electronic component in the wiring board is such that the thickness of the conductor pad exposed in the recess in the conductor layer including the conductor pad is large. It is formed thinner than the thickness of the part where it is not. Therefore, the second insulating layer 12b covering the alignment mark 7 can be formed relatively thin, and the distance T between the upper surface of the alignment mark 7 and the upper surface of the second insulating layer 12b is relatively small. Therefore, recognition of the alignment mark 7 by the alignment camera can be performed more precisely. The relative positions of the electronic component E and the wiring board 100 are precisely adjusted, and the electronic component E can be arranged at a more desirable position within the recess 4 .

次に、図5Bに示されるように、電子部品Eを覆う第3絶縁層(封止樹脂絶縁層)12eが形成され、第3絶縁層12eの材料で凹部4が充填される。その結果、凹部4内に電子部品Eが封止される。図5Bの例では、封止樹脂絶縁層12eは、第1ビルドアップ部1の最外の第2絶縁層12b上に形成される。コア基板3に関して凹部4と反対側の、ビルドアップ部2における最外の絶縁層12上にも絶縁層120が形成される。 Next, as shown in FIG. 5B, a third insulating layer (sealing resin insulating layer) 12e is formed to cover the electronic component E, and the concave portion 4 is filled with the material of the third insulating layer 12e. As a result, the electronic component E is sealed within the recess 4 . In the example of FIG. 5B , sealing resin insulation layer 12 e is formed on outermost second insulation layer 12 b of first buildup section 1 . An insulating layer 120 is also formed on the outermost insulating layer 12 in the buildup portion 2 on the opposite side of the recess 4 with respect to the core substrate 3 .

封止樹脂絶縁層12eの形成時に、封止樹脂絶縁層12eを構成すべく積層される、例えばフィルム状のエポキシ樹脂などが、加熱及び加圧によって凹部4内に流入する。そして、凹部4内が、封止樹脂絶縁層12eを構成する材料、例えばエポキシ樹脂で充填される。また、電子部品Eが、封止樹脂絶縁層12eを構成するエポキシ樹脂などで凹部4内に封止される。 At the time of forming sealing resin insulation layer 12e, for example, a film-like epoxy resin or the like, which is laminated to form sealing resin insulation layer 12e, flows into concave portion 4 by heating and pressurizing. Then, the inside of the concave portion 4 is filled with a material forming the sealing resin insulation layer 12e, such as an epoxy resin. Further, the electronic component E is sealed in the concave portion 4 with epoxy resin or the like forming the sealing resin insulating layer 12e.

図5Cに示されるように、封止樹脂絶縁層12eを貫通するビア導体150、15pe、及び、封止樹脂絶縁層12e上の導体層13が形成される。コア基板3に関して反対側でも、絶縁層120を貫通するビア導体150、及び、絶縁層120上の導体層130が形成される。導体層13には、外部回路との接続に用いられる接続パッド13p、13peが設けられる。導体層130にも接続パッド130pが設けられる。導体層13は、封止樹脂絶縁層12e及び第1ビルドアップ部1の最外の第2絶縁層12bを貫通するビア導体150によって、第1ビルドアップ部1の最外の第2導体層11bと接続される。接続パッド13peは、電子部品E上の第3絶縁層12eを貫通するビア導体15peによって、電子部品Eの電極E1と接続される。 As shown in FIG. 5C, via conductors (150, 15pe) penetrating sealing resin insulation layer (12e) and conductor layer 13 on sealing resin insulation layer (12e) are formed. Via conductors 150 passing through insulating layer 120 and conductor layer 130 on insulating layer 120 are also formed on the opposite side of core substrate 3 . The conductor layer 13 is provided with connection pads 13p and 13pe used for connection with an external circuit. The conductor layer 130 is also provided with connection pads 130p. Conductive layer 13 is connected to outermost second conductor layer 11b of first buildup section 1 by via conductors 150 penetrating sealing resin insulating layer 12e and outermost second insulating layer 12b of first buildup section 1 . connected with The connection pads 13pe are connected to the electrodes E1 of the electronic component E by via conductors 15pe penetrating the third insulating layer 12e on the electronic component E. FIG.

導体層13及び導体層130、ビア導体150、15peは、前述した、導体層11及びビア導体15の形成方法と同様の方法及び同様の材料を用いて形成され得る。ビア導体15peの形成に関して、電子部品Eの電極E1に向かって、樹脂絶縁層12eの表面から例えば紫外線(UV)レーザー光を照射することによって電極E1を露出させる貫通孔が形成される。その貫通孔内に、導体層13の形成と共にめっき膜を充填することによって、導体層13(具体的には接続パッド13pe)と電極E1とを接続するビア導体15peが形成される。 Conductor layer 13 and conductor layer 130 and via conductors 150 and 15pe can be formed using the same method and material as the method for forming conductor layer 11 and via conductor 15 described above. Regarding the formation of via conductors (15pe), through holes are formed to expose electrodes E1 of electronic component E by irradiating, for example, ultraviolet (UV) laser light from the surface of resin insulation layer 12e toward electrodes E1. Forming the conductor layer 13 and filling the plated film in the through hole form the via conductor 15pe that connects the conductor layer 13 (specifically, the connection pad 13pe) and the electrode E1.

その後、導体層13及び封止樹脂絶縁層12e上にソルダーレジスト層8が形成されると共に、導体層130及び絶縁層120上にはソルダーレジスト層80が形成される(図3参照)。ソルダーレジスト層8には接続パッド13p、13peを露出させる開口が設けられ、ソルダーレジスト層80には接続パッド130pを露出させる開口が設けられる。ソルダーレジスト層8、80、及び各ソルダーレジスト層の開口は、感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層の形成と、適切な開口パターンを有するマスクを用いた露光及び現像とによって形成される。 After that, a solder-resist layer 8 is formed on the conductor layer 13 and the sealing resin insulation layer 12e, and a solder-resist layer 80 is formed on the conductor layer 130 and the insulation layer 120 (see FIG. 3). The solder resist layer 8 is provided with openings for exposing the connection pads 13p and 13pe, and the solder resist layer 80 is provided with openings for exposing the connection pads 130p. The solder resist layers 8, 80 and openings in each solder resist layer are formed by forming a resin layer containing a photosensitive epoxy resin, polyimide resin, or the like, and exposing and developing using a mask having an appropriate opening pattern. be.

ソルダーレジスト層8、80の開口に露出する接続パッド13p、13pe、130p上には、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜(図示せず)が形成されてもよい。以上の工程を経る事によって図3の例の部品内蔵配線基板200が完成する。 On the connection pads 13p, 13pe, 130p exposed in the openings of the solder resist layers 8, 80, Au, Ni/Au, Ni/Pd/Au, solder or A surface protective film (not shown) made of heat-resistant preflux or the like may be formed. Through the above steps, the component built-in wiring board 200 in the example of FIG. 3 is completed.

上述された配線基板の製造方法、及び、部品内蔵配線基板の製造方法は、各図面を参照して説明された方法に限定されず、その条件や順序等は適宜変更されてよい。現に製造される配線基板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。 The method for manufacturing the wiring board and the method for manufacturing the component built-in wiring board described above are not limited to the methods described with reference to the drawings, and the conditions, order, and the like may be changed as appropriate. Some of the steps may be omitted, or other steps may be added, depending on the structure of the wiring board that is actually manufactured.

100 配線基板
200 部品内蔵配線基板
1 第1ビルドアップ部
2 第2ビルドアップ部
3 コア基板
4 凹部
5 導体パッド(部品実装パッド)
11 導体層
11a 第1導体層
11b 第2導体層
12 樹脂絶縁層
12a 第1絶縁層(第1樹脂絶縁層)
12b 第2絶縁層(第2樹脂絶縁層)
12e 第3絶縁層(封止樹脂絶縁層)
13、130 導体層
13p、13pe、130p 接続パッド
7 アライメントマーク
8、80 ソルダーレジスト層
E 電子部品
BM レーザー光
REFERENCE SIGNS LIST 100 Wiring board 200 Component built-in wiring board 1 First buildup section 2 Second buildup section 3 Core substrate 4 Recess 5 Conductor pad (component mounting pad)
REFERENCE SIGNS LIST 11 conductor layer 11a first conductor layer 11b second conductor layer 12 resin insulation layer 12a first insulation layer (first resin insulation layer)
12b Second insulation layer (second resin insulation layer)
12e third insulation layer (sealing resin insulation layer)
13, 130 conductor layer 13p, 13pe, 130p connection pad 7 alignment mark 8, 80 solder resist layer E electronic component BM laser light

Claims (12)

部品搭載用の導体パッドを有する第1導体層と、前記第1導体層上に形成される第1絶縁層と、前記第1絶縁層上に形成されている第2導体層と、前記第2導体層上に形成される第2絶縁層と、前記第2絶縁層及び前記第1絶縁層を貫通して前記導体パッドを底部に露出させる凹部と、を有する配線基板であって、
前記凹部は前記導体パッドに搭載されるべき部品の全体を収容可能な深さに形成されており、
前記導体パッドの前記凹部に露出する部分の厚さは、前記第1導体層における前記凹部に露出していない部分の厚さよりも小さい。
a first conductor layer having a component mounting conductor pad; a first insulating layer formed on the first conductor layer; a second conductor layer formed on the first insulating layer; A wiring board comprising: a second insulating layer formed on a conductor layer;
The recess is formed to have a depth capable of accommodating the entire component to be mounted on the conductor pad,
The thickness of the portion of the conductor pad exposed in the recess is smaller than the thickness of the portion of the first conductor layer not exposed in the recess.
請求項1記載の配線基板であって、前記第2導体層は前記導体パッドに搭載されるべき部品と前記導体パッドとの相対的な位置合わせに用いられるアライメントマークを含んでいる。 2. The wiring board according to claim 1, wherein said second conductor layer includes an alignment mark used for relative alignment of a component to be mounted on said conductor pad and said conductor pad. 請求項1記載の配線基板であって、前記導体パッドの前記凹部に露出する部分の厚さと、前記第1導体層における前記凹部に露出していない部分の厚さとの差異は、2μm以上、且つ、5μm以下である。 2. The wiring board according to claim 1, wherein the difference between the thickness of the portion of the conductor pad exposed to the recess and the thickness of the portion of the first conductor layer not exposed to the recess is 2 μm or more, and , 5 μm or less. 請求項1記載の配線基板であって、前記第2絶縁層の厚さの前記第1絶縁層の厚さに対する比率は、0.4以上、且つ、0.55以下である。 2. The wiring board according to claim 1, wherein the ratio of the thickness of said second insulating layer to the thickness of said first insulating layer is 0.4 or more and 0.55 or less. 請求項1記載の配線基板であって、前記第2導体層の上面の全域は前記第2絶縁層によって被覆されている。 2. The wiring board according to claim 1, wherein the entire upper surface of said second conductor layer is covered with said second insulating layer. 請求項1記載の配線基板であって、前記第2絶縁層の上面と前記第2導体層の上面との距離は、5μm以上、且つ、8μm以下である。 2. The wiring board according to claim 1, wherein the distance between the upper surface of said second insulating layer and the upper surface of said second conductor layer is 5 [mu]m or more and 8 [mu]m or less. 請求項1記載の配線基板であって、前記導体パッドにおける前記凹部に露出する部分の厚さは、10μm以上、且つ、13μm以下である。 2. The wiring board according to claim 1, wherein the thickness of the portion of said conductor pad exposed in said recess is 10 [mu]m or more and 13 [mu]m or less. 請求項1記載の配線基板であって、前記導体パッドの端部は前記第1絶縁層で被覆されており、前記導体パッドの前記凹部に露出する部分の厚さは前記導体パッドの前記端部における厚さよりも小さい。 2. The wiring board according to claim 1, wherein the end of said conductor pad is covered with said first insulating layer, and the thickness of the portion of said conductor pad exposed in said recess is equal to the thickness of said end of said conductor pad. less than the thickness at 請求項8記載の配線基板であって、前記凹部における前記底部の周縁には、前記凹部の領域を平面方向に拡張する窪み部が形成されている。 9. The wiring board according to claim 8, wherein a recess is formed in the peripheral edge of the bottom of the recess to extend the area of the recess in a plane direction. 請求項1記載の配線基板と、前記凹部内の前記導体パッド上に載置されている電子部品と、前記配線基板の表面に積層されていて前記電子部品を前記凹部内に封止する封止樹脂絶縁層と、を含む部品内蔵配線基板。 2. The wiring board according to claim 1, an electronic component placed on said conductive pad in said recess, and a sealing layer laminated on the surface of said wiring board for sealing said electronic component in said recess. A wiring board with a built-in component, comprising: a resin insulating layer; 請求項1記載の配線基板を前記第2導体層がアライメントマークを含むように形成することと、
前記配線基板の前記導体パッド上に電子部品を搭載し、前記電子部品の全体を前記凹部内に収容することと、
前記凹部内及び前記第2絶縁層上に第3絶縁層を形成し、前記電子部品を前記凹部内に封止することと、
を含む部品内蔵配線基板の製造方法であって、
前記電子部品の全体を前記凹部内に収容することは、前記アライメントマークを用いて前記電子部品と前記導体パッドとの相対的な位置合わせをすることを含んでいる。
forming the wiring substrate according to claim 1 such that the second conductor layer includes an alignment mark;
mounting an electronic component on the conductor pad of the wiring board, and accommodating the entire electronic component in the recess;
forming a third insulating layer in the recess and on the second insulating layer to seal the electronic component in the recess;
A method for manufacturing a wiring board with built-in components,
Entirely accommodating the electronic component within the recess includes using the alignment marks to align the electronic component and the contact pads relative to each other.
請求項11記載の部品内蔵配線基板の製造方法であって、前記配線基板を用意することは、前記第2絶縁層を、前記アライメントマークの上面と前記第2絶縁層の上面との距離が5μm以上、且つ、8μm以下となるように形成することを含んでいる。 12. The method of manufacturing a wiring board with a built-in component according to claim 11, wherein the wiring board is prepared such that the distance between the upper surface of the alignment mark and the upper surface of the second insulating layer is 5 μm. above, and includes forming to be 8 μm or less.
JP2021082391A 2021-05-14 2021-05-14 Wiring board, component built-in wiring board, and method for manufacturing component built-in wiring board Pending JP2022175734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021082391A JP2022175734A (en) 2021-05-14 2021-05-14 Wiring board, component built-in wiring board, and method for manufacturing component built-in wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021082391A JP2022175734A (en) 2021-05-14 2021-05-14 Wiring board, component built-in wiring board, and method for manufacturing component built-in wiring board

Publications (1)

Publication Number Publication Date
JP2022175734A true JP2022175734A (en) 2022-11-25

Family

ID=84145057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021082391A Pending JP2022175734A (en) 2021-05-14 2021-05-14 Wiring board, component built-in wiring board, and method for manufacturing component built-in wiring board

Country Status (1)

Country Link
JP (1) JP2022175734A (en)

Similar Documents

Publication Publication Date Title
JP5290455B2 (en) Manufacturing method of laminate
JP5013973B2 (en) Printed wiring board and method for manufacturing the same, electronic component housing board using the printed wiring board, and method for manufacturing the same
KR100965339B1 (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP6711509B2 (en) Printed circuit board, semiconductor package and manufacturing method thereof
JP7074409B2 (en) Built-in element type printed circuit board
JP2008124247A (en) Substrate with built-in component and its manufacturing method
KR100674295B1 (en) Method for manufacturing multilayer printed circuit board
CN107770946B (en) Printed wiring board and method for manufacturing the same
JP2019047063A (en) Printed circuit board and manufacturing method thereof
US11792937B2 (en) Component built-in wiring substrate
JP2019121766A (en) Printed wiring board and manufacturing method thereof
US11363719B2 (en) Wiring substrate and component built-in wiring substrate
JP2022175734A (en) Wiring board, component built-in wiring board, and method for manufacturing component built-in wiring board
JP2001110928A (en) Manufacturing method of semiconductor package
JP7496251B2 (en) Component-embedded wiring board and method for manufacturing the component-embedded wiring board
JP2022029731A (en) Wiring board and component built-in wiring board
KR100815322B1 (en) Printed circuit board and fabricating method of the same
JP2018164021A (en) Wiring board with cavity
JP2022133778A (en) Component built-in wiring board
JP2022131743A (en) Wiring board with built-in component and manufacturing method of wiring board with built-in component
US20220346240A1 (en) Method for manufacturing wiring substrate
JP2022115401A (en) Wiring board and manufacturing method for wiring board
JP2021170630A (en) Wiring board and built-in component wiring board
JP2021168349A (en) Component built-in wiring board