JP2020170810A - 回路基板の製造方法および電子部品 - Google Patents

回路基板の製造方法および電子部品 Download PDF

Info

Publication number
JP2020170810A
JP2020170810A JP2019072285A JP2019072285A JP2020170810A JP 2020170810 A JP2020170810 A JP 2020170810A JP 2019072285 A JP2019072285 A JP 2019072285A JP 2019072285 A JP2019072285 A JP 2019072285A JP 2020170810 A JP2020170810 A JP 2020170810A
Authority
JP
Japan
Prior art keywords
circuit board
conductor layer
face
manufacturing
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019072285A
Other languages
English (en)
Inventor
曉男 宮田
Akio Miyata
曉男 宮田
庸佐 野崎
Yosuke Nozaki
庸佐 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2019072285A priority Critical patent/JP2020170810A/ja
Publication of JP2020170810A publication Critical patent/JP2020170810A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】回路基板の端面への実装部品の取付を容易にする。【解決手段】回路基板の端面に導体層を形成する導体層形成工程S1と、前記端面に形成された導体層に対して所定の関係となる位置に実装部品を取り外し可能に固定する実装部品固定工程S2と、前記実装部品と前記回路基板とを所定の位置関係に維持しながら前記実装部品を前記導体層に電気的に接続する実装部品接続工程S3とを有する。【選択図】図1

Description

本発明は、回路基板の製造方法および電子部品に関する。
本願に関連する技術が特許文献1、2に開示されている。
すなわち、スルーホール等の内面に互いに分割(電気的に絶縁)された導体層を形成する構成が開示されている。また、分割された導体層を形成しようとすると、めっきの付着を防止するためのレジスト剤を所定の分布で塗布する必要があり、レジスト剤の粘性等によって所望する分布での塗布が難しい場合があり、このような場合に対して、特許文献2に記載されたような、回路基板を貫通するドリル加工により、一体の導体層を複数に分割する技術が採用されている。
また本願に関連する特許文献3には、回路基板の一の辺の近くを貫通するスルーホールを前記辺に沿う切断線により切断して凹部を形成し、さらに、特許文献2に記載されたドリル加工を利用して導体層を分割し、この導体層を用いて電子部品を実装する技術が開示されている。
特開平07−106753号公報 特開平08−139489号公報 特開2009−158892号公報 特開2000−114701号公報
ところで、回路基板に実装される電子部品として、機器の動作状態を示すためのLED(Light Emitting Diode)等の発光部品がある。
この種の発光部品を実装しようとする場合、発光により表示したい、または表示すべき方向が回路基板の表または裏と垂直方向ではなく、水平方向、あるいは、端面と垂直方向にある場合が多々ある。このような場合は、必要に応じ、LED等が発した光をレンズなどを利用して照射方向を90度変え、表示する向きを変更し所定の方向へ光を導くことが必要となる。
また、光の方向変更を目的としてレンズを使用することは、部品点数の増加、製造工程の複雑化をまねき、電子部品の製造コスト上昇の原因となる。
また回路基板の表裏両方の面に発光表示が必要な場合、回路基板のそれぞれの面にLED等を設けることが必要となり、この場合も製造コストの上昇が避けられない。
そこで、回路基板の端面にLED等の発光部品を取り付けることが考えられるが、特許文献1〜4に開示された技術によっては、回路基板の端面にLED等の電子部品を配置し、これを回路基板の回路パターンに接続する具体的な製造方法は未だ開発されていない。
本発明は、回路基板の端面に回路パターンと接続された電子部品を効率的に実装することを目的とする。
上記課題を解決するために、本発明の第1の態様は、下記の構成を採用している。
回路基板の端面に導体層を形成する工程と、前記端面に形成された導体層に対して所定の関係となる位置に実装部品を取りはず可能に固定する工程と、前記実装部品と前記回路基板とを所定の位置関係に維持しながら前記実装部品を導体層に電気的に接続する工程とを有する回路基板の製造方法。
また本発明の第2の態様は、下記の構成を採用している。
表面の少なくとも一部に回路パターンを有する回路基板と、この回路基板の端面に実装された実装部品とを有し、前記実装部品は、前記回路基板の端面に形成されて前記回路パターンの一部に電気的に接続された導体層にはんだ付けされた電子部品。
本発明によれば、回路基板の端面の導体層に電子部品を接続、固定することができる。
本発明の第1の態様の最小構成を示す流れ図である。 本発明の第2の態様の最小構成を示す流れ図である。 本発明の一実施形態の製造方法の途中工程における回路基板の断面図である。 図3の工程の後の工程における回路基板の断面図である。 図4の工程の後の工程における回路基板の斜視図である。 図5の工程の後の工程における回路基板の斜視図、および側面図である。
本発明の最小構成にかかる回路基板の製造方法について図1を参照して説明する。
この製造方法は、回路基板の端面に導体層を形成する導体層形成工程S1と、前記端面に形成された導体層に対して所定の関係となる位置に実装部品を取り外し可能に固定する実装部品固定工程S2と、前記実装部品と前記回路基板とを所定の位置関係に維持しながら前記実装部品を前記導体層に電気的に接続する実装部品接続工程S3とを有する。
上記構成によれば、回路基板の端面に、実装部品を容易に取り付けることができる。
本発明の最小構成にかかる電子部品について、図2を参照して説明する。
この電子部品は、表面の少なくとも一部に回路パターン1を有する回路基板2と、この回路基板2の端面に実装された実装部品3とを有し、前記実装部品3は、前記回路基板2の端面に形成されて前記回路パターン1の一部に電気的に接続された導体にはんだ付けされたものであり、例えばLEDを含む、SMD(Surface Mount Device)である。
上記構成によれば、回路基板の端面に、実装部品を容易に取り付けることができる。
図3〜図6を参照して本発明の一実施形態を説明する。図3〜図6は、一実施形態の製造方法工程毎に、回路基板、回路パターン等の構成要素が形成され、あるいは除去された状態を示すものである。なお、図3〜図6において、図1、2と共通の構成には同一符号を付し、説明を簡略化する。
図3の符号20は、回路基板である。図3の回路基板20は、加工前の状態を示し、一の辺21と直交する他の2辺(図示略)が、最終製品として求められる寸法より長く設定されている。すなわち、後述する切断により除去される部分を見込んで長目の寸法に設定されている。
前記回路基板20の表面には、薄膜金属等により構成された回路パターン1A、1Bが形成されている。また、前記回路基板20の前記一の辺21より僅かに内側の位置には、該回路基板20を厚さ方向に貫通する長孔状の開口部22が形成されている。この開口部22の周囲には、これを囲むように、前記回路パターン1A、1Bが敷設されている。また、前記開口部22が形成された後、その内周には、導体金属により、めっき層11が形成されている。
図3に示す各部が形成された回路基板20には、図4に符号Dを付す円で示す3つの領域に、それぞれドリルによる貫通孔が形成される。符号Dで示す円で囲まれた領域をドリル加工部23と称す。さらに、前記回路基板20は、図4に破線で示す切断線Cに沿って切断され、前記一の辺21およびその内側の一部の領域が取り除かれる。
前記回路基板2が前記一の辺21の内側で切断線Cに沿って切断された結果、図5に示すように、元の回路基板20における切断線Cより内側の領域から構成された回路基板20Aへ加工されたことになる。ここで、図4の開口部22であった領域は、新たな一の辺21Aから内側に窪んだ凹部22Aとなる。また凹部22Aの内面は、前記めっき層11がドリル加工部により一部はぎ取られた状態で残存している。ここで、実装部品3の接点とはんだ付けされる部分に対応するめっき層11の一部としての導体層4をパッドと称することとする。
さらに、図5に示すように、前記回路基板20Aの表面に、レジストソルダー12を塗布する。このレジストソルダー12は、後工程で行われるクリームはんだをリフロー処理する際、溶融状態のはんだが意図しない領域へ拡散することを妨げるもので、電気的に導通させるべきでない回路パターンの間に塗布(印刷)される。
図6に示すように、クレームはんだ13を回路パターン1A、1Bの前記パッド4に近い領域に印刷する。
一方、前記回路基板20Aの下面には、支え板30が配置される。この支え板30の表面には、例えば、回路基板20Aとの定着性を高めるための粘着剤層が形成され、前記凹部22Aの下面を塞ぐように配置される。また前記支え板30上には、実装部品3がその接続端子)(電極)が前記導体層4に接触する位置で配置される。なお図6(b)は、便宜上実装部品3と支え板30との間に隙間を表現したが、実装部品3は、支え板30上に接触した状態で配置されている。
このようにして、クリームはんだ13を塗布し、支え板30上に回路基板20Aと実装部品3とを配置した状態で、これらを一括してリフロー処理(リフロー炉中に所定時間置く処理)することにより、クリームはんだ13に含まれるはんだが溶融して導体層4(図6(b)では回路パターン1Aに接続された導体層4と、回路パターン1Bに接続された導体層4との二つ)に前記実装部品3の接続端子をはんだ付けする。この一実施形態では、支え板30の表面に粘着剤を塗布しているので、実装部品3が回路基板20Aに対して、取り外し可能に固定されているため、液化したはんだの表面張力による実装部品3のずれを防止し、実装部品3を良好な取り付け精度で位置決め、固定することができる。なお支え板30の表面の粘着剤を省略して、支え板30を単に凹部22Aの底板として利用し、単に実装部品3を載置して位置決めしても良い。
上記各工程で行われる処理の結果、回路基板20Aの端面に実装部品3が固定されるとともに、回路基板20A表面の回路パターン1A、1Bに実装部品3が電気的に接続される。
以上、一実施形態について図面を参照して詳述したが、具体的な構成はこれらの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明は、端面に実装部品を有する回路基板に利用することができる。
1、1A、1B 回路パターン
2 回路基板
3 実装部品
4 導体層(パッド)
11 めっき層
12 レジストソルダー
13 クリームはんだ
20、20A 回路基板
21 一の辺
22 開口部
22A 凹部
23 ドリル加工部
30 支え板
C 切断線
D ドリル加工部

Claims (8)

  1. 回路基板の端面に導体層を形成する工程と、
    前記端面に形成された導体層に対して所定の関係となる位置に実装部品を取り外し可能に固定する工程と、
    前記実装部品と前記回路基板とを所定の位置関係に維持しながら前記実装部品を前記導体層に電気的に接続する工程と、
    を有する回路基板の製造方法。
  2. 前記端面は、前記回路基板を貫通する開口部を形成する工程と、この開口部を通る切断線によって前記回路基板を切断する工程とによって形成された前記回路基板の内側に窪む凹部の内面である、
    請求項1に記載の回路基板の製造方法。
  3. 前記端面に形成された導体層は、前記回路基板に貫通孔を形成する工程により、前記端面を覆う導体層の一部を取り除くことにより形成された、
    請求項1または2のいずれか1項に記載の回路基板の製造方法。
  4. 前記回路基板と前記実装部品とを共通の基板に仮接着することにより、これらを所定の位置関係位置決めすることを特徴とする請求項1〜3のいずれか1項に記載の回路基板の製造方法。
  5. 前記実装部品と導体層とがはんだ付けされることを特徴とする請求項1〜4のいずれか1項に記載の回路基板の製造方法。
  6. 請求項1〜5のいずれか1項に記載の回路基板の製造方法により回路基板に取り付けられた一の実装部品と、前記回路基板の上面、下面、中間層の少なくともいずれかに実装された他の実装部品と、
    を有する電子部品。
  7. 表面の少なくとも一部に回路パターンを有する回路基板と、
    この回路基板の端面に実装された実装部品と、
    を有し、
    前記実装部品は、前記回路基板の端面に形成されて前記回路パターンに電気的に接続された導体層にはんだ付けされた、
    電子部品。
  8. 前記実装部品は、前記導体層から電源の供給を受けて発光する発光体である
    請求項7に記載の電子部品。
JP2019072285A 2019-04-04 2019-04-04 回路基板の製造方法および電子部品 Pending JP2020170810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019072285A JP2020170810A (ja) 2019-04-04 2019-04-04 回路基板の製造方法および電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019072285A JP2020170810A (ja) 2019-04-04 2019-04-04 回路基板の製造方法および電子部品

Publications (1)

Publication Number Publication Date
JP2020170810A true JP2020170810A (ja) 2020-10-15

Family

ID=72746783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019072285A Pending JP2020170810A (ja) 2019-04-04 2019-04-04 回路基板の製造方法および電子部品

Country Status (1)

Country Link
JP (1) JP2020170810A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015898A (ja) * 2019-07-12 2021-02-12 Idec株式会社 基板、基板への実装部品の実装方法、及び基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230498A (ja) * 1988-07-14 1990-01-31 Toyo Commun Equip Co Ltd プリント板加工用プレス抜き金具
JPH02213111A (ja) * 1989-02-13 1990-08-24 Nec Corp 表面実装用電子部品の実装方法
JPH07154070A (ja) * 1993-12-01 1995-06-16 Nec Corp 印刷配線板の製造方法
JP2014229722A (ja) * 2013-05-22 2014-12-08 三菱電機エンジニアリング株式会社 チップled搭載プリント基板およびチップled搭載プリント基板を備えた電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230498A (ja) * 1988-07-14 1990-01-31 Toyo Commun Equip Co Ltd プリント板加工用プレス抜き金具
JPH02213111A (ja) * 1989-02-13 1990-08-24 Nec Corp 表面実装用電子部品の実装方法
JPH07154070A (ja) * 1993-12-01 1995-06-16 Nec Corp 印刷配線板の製造方法
JP2014229722A (ja) * 2013-05-22 2014-12-08 三菱電機エンジニアリング株式会社 チップled搭載プリント基板およびチップled搭載プリント基板を備えた電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015898A (ja) * 2019-07-12 2021-02-12 Idec株式会社 基板、基板への実装部品の実装方法、及び基板の製造方法
JP7420500B2 (ja) 2019-07-12 2024-01-23 Idec株式会社 基板への発光ダイオードの実装方法

Similar Documents

Publication Publication Date Title
US7554040B2 (en) Printed circuit board and soldering method and apparatus
JP2009044112A (ja) 素子搭載基板、電子部品、発光装置、液晶バックライト装置、電子部品の実装方法
JP3148924U (ja) 発光装置
JP2017059758A (ja) 電子部品搭載用基板及びその製造方法
JP2007305615A (ja) スルーホールのはんだ付け構造
JP2014033237A (ja) 発光装置
JP2020170810A (ja) 回路基板の製造方法および電子部品
JP6314297B1 (ja) 電子部品モジュール装置及びその製造方法
US9970597B2 (en) Flexible printed circuit board, planar light source apparatus, display apparatus, and electronic device
KR100372155B1 (ko) 차폐 케이스를 구비한 전자부품 및 이것을 제조하기 위한방법
US10359165B2 (en) Board and vehicle lamp
JP2009158892A (ja) 多層配線基板及びその製造方法
JPWO2007145074A1 (ja) 電子部品
JP2009260395A (ja) 配線基板及びその製造方法
KR101459480B1 (ko) 플렉시블 인쇄회로기판의 연결 유닛 및 그 연결 방법
JP2013162083A (ja) 回路基板及び回路装置
JP2016225395A (ja) プリント基板及び電子機器
JP2005327895A (ja) プリント配線板
KR20090102350A (ko) 연성회로기판 및 그것을 포함하는 led 조명장치
JP2006073842A (ja) 配線基板
JP2009158660A (ja) 表面実装型発光ダイオードおよび発光装置
JP7420500B2 (ja) 基板への発光ダイオードの実装方法
KR102050443B1 (ko) Led 어레이를 구비한 발광 장치
JP2019106503A (ja) 基板および面状照明装置
JP2011049536A (ja) 発光素子の光漏れ防止構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200707