JP2020128328A - 単結晶ダイヤモンドおよびそれを用いた半導体素子 - Google Patents

単結晶ダイヤモンドおよびそれを用いた半導体素子 Download PDF

Info

Publication number
JP2020128328A
JP2020128328A JP2020058458A JP2020058458A JP2020128328A JP 2020128328 A JP2020128328 A JP 2020128328A JP 2020058458 A JP2020058458 A JP 2020058458A JP 2020058458 A JP2020058458 A JP 2020058458A JP 2020128328 A JP2020128328 A JP 2020128328A
Authority
JP
Japan
Prior art keywords
single crystal
crystal diamond
diamond layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020058458A
Other languages
English (en)
Other versions
JP6858384B2 (ja
Inventor
新矢 大曲
Shinya Omagari
新矢 大曲
山田　英明
Hideaki Yamada
英明 山田
茶谷原　昭義
Akiyoshi Chayahara
昭義 茶谷原
杢野　由明
Yoshiaki Mokuno
由明 杢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JP2020128328A publication Critical patent/JP2020128328A/ja
Application granted granted Critical
Publication of JP6858384B2 publication Critical patent/JP6858384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/271—Diamond only using hot filaments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

【課題】転位密度を低減した単結晶ダイヤモンドの提供。【解決手段】基板１上に形成された単層の単結晶ダイヤモンド層であり、点欠陥を含む第１の単結晶ダイヤモンド層２を備え、第１の単結晶ダイヤモンド層２は、基板１よりも低い転位密度を有する、単結晶ダイヤモンド１０。第１の単結晶ダイヤモンド層２上に配置され、基板１よりも低い転位密度を有する第２の単結晶ダイヤモンド層３を更に備える、単結晶ダイヤモンド１０。第１の単結晶ダイヤモンド層２は、Ｗ、Ｔａ、Ｒｅ、Ｆｅ、Ｎｉ、Ｃｏ、Ａｌ、Ｇａ、Ｇｅ、ＩｒおよびＰのいずれかと、ＳｉおよびＭｏとを含む、単結晶ダイヤモンド１０。単結晶ダイヤモンド１０と、第２の単結晶ダイヤモンド層３とショットキー接合を形成する第１の金属と、第１の単結晶ダイヤモンド層２または第２の単結晶ダイヤモンド層３とオーミック接合を形成する第２の金属とを備える半導体素子。【選択図】図１

Description

この発明は、単結晶ダイヤモンドおよびそれを用いた半導体素子に関する。
従来、ダイヤモンド膜の転位密度を低減する方法として非特許文献１〜３に記載のものが知られている。
非特許文献１に記載の転位密度を低減する方法は、ダイヤモンド膜を厚膜化することによって転位密度を低減する方法である。そして、ダイヤモンド膜の膜厚を１ｍｍ以上に厚膜化にすることによって、転位密度を１×１０10ｃｍ-2から４×１０7ｃｍ-2まで低減できることが記載されているが、低転位化によって転位線の間隔が広くなると、その効果は小さくなるので１×１０6ｃｍ-2を下回る密度まで転位密度を低減することはできない。
非特許文献２に記載の転位密度を低減する方法は、ヘテロエピタキシャル成長の前処理において核生成領域を限定したパターンを形成し、横方向結晶成長(ELO: Epitaxial Lateral Overgrowth)によって転位伝搬方向を制御することによって転位密度を低減する方法である。そして、この方法によって転位密度を１×１０8ｃｍ-2程度まで低減できる。
非特許文献３に記載の転位密度を低減する方法は、エッチピット(転位存在箇所)に金属ナノパーティクルを形成し、その後、ＣＶＤでダイヤモンドを成長させることによって転位密度を低減する方法である。金属ナノパーティクルの形成を必要とするため、時間とコストを有する他、転位伝搬の制御性にも問題があり、１×１０6ｃｍ-2を下回る低転位化は実現されていない。
C. Stehl, M. Fischer, S. Gsell, E. Berdermann, M. S. Rahman, M. Traeger, O. Klein, and M. Scheck, "Efficiency of dislocation density reduction during heteroepitaxial growth of diamond for detector applications," APPLIED PHYSICS LETTERS 103, 151905 (2013). Kimiyoshi Ichikawa, Hideyuki Kodama, Kazuhiro Suzuki, Atsuhito Sawabe, "Effect of stripe orientation on dislocation propagation in epitaxial lateral overgrowth diamond on Ir,"Diamond & Related Materials 72 (2017) 114-118. M. Naamoun, A. Tallaire, P. Doppelt, A. Giccquel, J. Barjon, J. Achard, "Reduction of dislocation densities in single crystal CVD diamond by using self-assembled metallic masks," Diamond & Related Materials 58 (2015) 62-68.
しかし、非特許文献１〜３に記載の方法では、ヘテロエピタキシャルダイヤモンドなどの比較的転位密度の大きい試料に対して有効であるが、一貫して１×１０6ｃｍ-2を下回る低転位化は不可能であり、転位の伝搬を完全には抑制できていない。
そこで、この発明の実施の形態によれば、転位密度を低減した単結晶ダイヤモンドを提供する。
また、この発明の実施の形態によれば、転位密度を低減した単結晶ダイヤモンドを用いた半導体素子を提供する。
（構成１）
この発明の実施の形態によれば、単結晶ダイヤモンドは、第１の単結晶ダイヤモンド層を備える。第１の単結晶ダイヤモンド層は、基板上に形成され、点欠陥を含む。そして、第１の単結晶ダイヤモンド層は、基板よりも低い転位密度を有する。
(構成２)
構成１において、単結晶ダイヤモンドは、第２の単結晶ダイヤモンド層を更に備える。第２の単結晶ダイヤモンド層は、第１の単結晶ダイヤモンド層上に配置され、基板よりも低い転位密度を有する。
(構成３)
構成１または構成２において、第１の単結晶ダイヤモンド層は、タングステン、タンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかと、シリコンおよびモリブデンとを含む。
(構成４)
構成２または構成３において、第２の単結晶ダイヤモンド層は、基板よりも２桁以上少ない転位密度を有する。
(構成５)
構成１から構成４のいずれかにおいて、第１の単結晶ダイヤモンド層は、１μｍ以上の膜厚を有する。
(構成６)
構成２から構成５のいずれかにおいて、第２の単結晶ダイヤモンド層は、２００μｍ以上の膜厚を有する。
(構成７)
構成２から構成５のいずれかにおいて、第１の単結晶ダイヤモンド層は、更に、ｐ型ドーパントを含む。
(構成８)
また、この発明の実施の形態によれば、半導体素子は、構成７に記載の単結晶ダイヤモンドと、第１および第２の金属とを備える。第１の金属は、第２の単結晶ダイヤモンド層とショットキー接合を形成する。第２の金属は、第１の単結晶ダイヤモンド層または第２の単結晶ダイヤモンド層とオーミック接合を形成する。
単結晶ダイヤモンドの転位密度を低減できる。
この発明の実施の形態による単結晶ダイヤモンドの断面図である。 図１に示す単結晶ダイヤモンドの製造方法を示す工程図である。 この発明の実施の形態による半導体素子の断面図である。 この発明の実施の形態による別の半導体素子の断面図である。 実施例１における単結晶ダイヤモンドのカソードルミネッセンスの測定結果を示す図である。 タングステンの深さ方向に対する分布を示す図である。 実施例３における単結晶ダイヤモンドのカソードルミネッセンスの測定結果を示す図である。 実施例４における単結晶ダイヤモンドのカソードルミネッセンスの測定結果を示す図である。 実施例５における単結晶ダイヤモンドのカソードルミネッセンスの測定結果を示す図である。 室温における実施例６および比較例２の半導体素子の電流−電圧特性を示す図である。 実施例６および比較例２の半導体素子の別の電流−電圧特性を示す図である。 室温における半導体素子のリーク電流と電界強度との関係を示す図である。 室温における実施例７の半導体素子の電流−電圧特性を示す図である。 室温における実施例８および比較例３の半導体素子の電流−電圧特性を示す図である。 実施例８および比較例３の半導体素子の理想因子（ｎ値）を示す図である。 実施例８および比較例３の半導体素子のバイアハイトを示す図である。
図１は、この発明の実施の形態による単結晶ダイヤモンドの断面図である。図１を参照して、この発明の実施の形態による単結晶ダイヤモンド１０は、基板１と、単結晶ダイヤモンド層２，３とを備える。
基板１は、単結晶ダイヤモンドまたはヘテロダイヤモンドからなる。単結晶ダイヤモンドは、例えば、１×１０2ｃｍ-2〜１×１０6ｃｍ-2の転位密度を有し、ヘテロダイヤモンドは、例えば、１×１０8〜１×１０10ｃｍ-2の転位密度を有する。また、基板１は、複数のダイヤモンドを平板状(例えば、碁盤目状)に配列または接合した基板からなっていてもよい。更に、ヘテロダイヤモンドの場合、基板にイリジウム(Ｉｒ)、シリコン(Ｓｉ)、シリコンカーバイト(ＳｉＣ)、窒化ガリウム(ＧａＮ)および炭化タングステン(ＷＣ)等のダイヤモンド以外の材料を含んでいてもよく、それらの異種基板を取り除いた自立結晶でもよい。
単結晶ダイヤモンド層２は、基板１の表面に接して基板１上に配置される。単結晶ダイヤモンド層２は、タングステン(Ｗ)、タンタル(Ｔａ)、レニウム(Ｒｅ)、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、イリジウム（Ｉｒ）およびリン（Ｐ）のいずれかと、シリコン(Ｓｉ)およびモリブデン(Ｍｏ)とを含む。Ｗ、Ｔａ、Ｒｅ、Ｆｅ、Ｎｉ、Ｃｏ、Ａｌ、Ｇａ、Ｇｅ、ＩｒおよびＰの各々は、原子半径がカーボン（Ｃ）よりも大きく、かつ、単結晶ダイヤモンドの格子間に入る元素である。
Ｗ、Ｔａ、Ｒｅ、Ｆｅ、Ｎｉ、Ｃｏ、Ａｌ、Ｇａ、Ｇｅ、ＩｒおよびＰの各々の含有量は、１×１０16ｃｍ-3〜１×１０20ｃｍ-3である。ＳｉおよびＭｏの各々の含有量は、Ｗ、Ｔａ、Ｒｅ、Ｆｅ、Ｎｉ、Ｃｏ、Ａｌ、Ｇａ、Ｇｅ、ＩｒおよびＰのいずれかの含有量よりも２桁以上少ない。単結晶ダイヤモンドにおいては、Ｗ、Ｔａ、Ｒｅ、Ｆｅ、Ｎｉ、Ｃｏ、Ａｌ、Ｇａ、Ｇｅ、ＩｒおよびＰの含有量は、１×１０20ｃｍ-3が限度であり、Ｗ、Ｔａ、Ｒｅ、Ｆｅ、Ｎｉ、Ｃｏ、Ａｌ、Ｇａ、Ｇｅ、ＩｒおよびＰの含有量を１×１０20ｃｍ-3よりも増加させることは好ましくない。Ｗ、Ｔａ、Ｒｅ、Ｆｅ、Ｎｉ、Ｃｏ、Ａｌ、Ｇａ、Ｇｅ、ＩｒおよびＰのいずれかと、ＳｉおよびＭｏとは、単結晶ダイヤモンド層２に含まれることにより点欠陥を生成する。この点欠陥は、ダイヤモンドの格子間に形成される。単結晶ダイヤモンド層２の点欠陥密度は、例えば、１×１０16ｃｍ-3〜１０20ｃｍ-3である。そして、単結晶ダイヤモンド層２は、例えば、１〜２μｍの厚みを有する。なお、単結晶ダイヤモンド層２は、１μｍ以上の厚みを有していればよい。１μｍ以上の厚みを有していれば、後述するように、単結晶ダイヤモンド層２，３の転位密度を基板１の転位密度よりも減少できるからである。
単結晶ダイヤモンド層２は、ボロン(Ｂ)を含んでいてもよく、Ｂを含んでいなくてもよい。単結晶ダイヤモンド層２がＢを含む場合、Ｂ濃度は、１×１０18ｃｍ-3〜１×１０21ｃｍ-3である。
単結晶ダイヤモンド層３は、単結晶ダイヤモンド層２に接して単結晶ダイヤモンド層２上に配置される。
単結晶ダイヤモンド層３は、Ｂを含んでいてもよく、Ｂを含んでいなくてもよい。単結晶ダイヤモンド層３がＢを含む場合、Ｂ濃度は、１×１０15ｃｍ-3〜１×１０18ｃｍ-3である。そして、単結晶ダイヤモンド層３の厚みは、特に限定されないが、単結晶ダイヤモンド層３が宝石に用いられる場合、単結晶ダイヤモンド層３の厚みは、２００μｍ以上である。
単結晶ダイヤモンド層２は、２×１０6ｃｍ-2以下の転位密度を有する。単結晶ダイヤモンド層３は、例えば、０〜１×１０4ｃｍ-2(即ち、１×１０4ｃｍ-2以下)の転位密度を有する。このように、単結晶ダイヤモンド層２が点欠陥を含む(即ち、Ｗ、Ｔａ、Ｒｅ、Ｆｅ、Ｎｉ、Ｃｏ、Ａｌ、Ｇａ、Ｇｅ、ＩｒおよびＰのいずれかと、ＳｉおよびＭｏとを含む)ことにより、単結晶ダイヤモンド層３の転位密度を基板１よりも２桁以上低減できる。
基板１が単結晶ダイヤモンドからなる場合、単結晶ダイヤモンド層２，３は、ホモエピタキシャル成長され、基板１が単結晶ダイヤモンド以外のＳｉ等からなる場合、単結晶ダイヤモンド層２，３は、ヘテロエピタキシャル成長される。
図２は、図１に示す単結晶ダイヤモンド１０の製造方法を示す工程図である。図２を参照して、まず、基板１を準備する(工程(ａ)参照)。基板１は、例えば、(１００)面を有する単結晶ダイヤモンドである。
次に、フィラメントが配置された真空容器中に基板１を配置し、炭素源を含むキャリアガスを真空容器内に導入する。そして、熱フィラメントＣＶＤ(Chemical Vapor Deposition)法によって単結晶ダイヤモンド層２を基板１上に成長させる(工程(ｂ)参照)。
引き続いて、ＣＶＤ法によって単結晶ダイヤモンド層３を単結晶ダイヤモンド層２上に成長させる(工程(ｃ)参照)。これによって、単結晶ダイヤモンド１０が製造される。ＣＶＤ法としては、マイクロ波プラズマ、ＤＣプラズマ、燃焼法、アークジェット法および熱フィラメント法を用いることができる。
なお、基板１が単結晶ダイヤモンド以外のＳｉ等からなる場合も、図２に示す工程図に従って単結晶ダイヤモンド１０が製造される。
また、工程（ｂ）において、単結晶ダイヤモンド層２は、炭素源を含むガスと、タングステン源を含むガス、タンタル源を含むガスおよびレニウム源を含むガスのいずれかと、シリコン源を含むガスと、モリブデン源を含むガスとを用いて、マイクロ波プラズマ、ＤＣプラズマ、燃焼法およびアークジェット法等によって形成されてもよい。
図３は、この発明の実施の形態による半導体素子の断面図である。図３を参照して、この発明の実施の形態による半導体素子１００は、基板１と、単結晶ダイヤモンド層２，３と、電極４，５とを備える。即ち、半導体素子１００は、図１に示す単結晶ダイヤモンド１０に電極４，５を追加した構成からなる。
電極４，５は、単結晶ダイヤモンド層３に接して単結晶ダイヤモンド層３上に配置される。電極４は、ショットキー接合用の電極であり、電極５は、オーミック接合用の電極である。
電極４は、例えば、Ｍｏ／Ａｕ、Ｒｕ／Ａｕ、Ａｕ、Ｒｕ、ＰｔおよびＭｏのいずれかからなり、電極５は、例えば、Ｔｉ／Ｍｏ／Ａｕ、Ｔｉ／Ｐｔ／ＡｕおよびＴｉ／Ａｕのいずれかからなる。
半導体素子１００においては、単結晶ダイヤモンド層２は、Ｂがドープされたｐ型単結晶ダイヤモンドからなる。Ｂ濃度は、例えば、１×１０20ｃｍ-3である。また、単結晶ダイヤモンド層３は、Ｂがドープされていてもよいし、Ｂがドープされていなくてもよい。Ｂがドープされる場合、Ｂ濃度は、１×１０15ｃｍ-3〜１×１０18ｃｍ-3である。
半導体素子１００は、図２に示す工程図に従って単結晶ダイヤモンド１０を製造した後、例えば、蒸着法によって電極４，５を単結晶ダイヤモンド層３上に形成することによって製造される。
図４は、この発明の実施の形態による別の半導体素子の断面図である。この発明の実施の形態による半導体素子は、図４に示す半導体素子１００Ａであってもよい。
図４を参照して、半導体素子１００Ａは、基板１の一部をエッチングによって除去し、電極５を基板１および単結晶ダイヤモンド層２に接するように形成した構造からなる。半導体素子１００Ａにおいては、キャリア(正孔および電子)は、電極４，５間を縦方向に移動するので、直列抵抗を低減できる。
半導体素子１００Ａは、図２に示す工程図に従って単結晶ダイヤモンド１０を製造した後、基板１の一部をエッチング除去し、例えば、蒸着法によって電極４を単結晶ダイヤモンド層３上に形成し、電極５を基板１および単結晶ダイヤモンド層２に接するように形成することによって製造される。
上述したように、この発明の実施の形態による単結晶ダイヤモンド１０は、点欠陥を有する単結晶ダイヤモンド層２を基板１上に形成し、単結晶ダイヤモンド層３を単結晶ダイヤモンド層２上に形成した構造からなる。
単結晶ダイヤモンドの成長においては、基板１が転位を有する場合、基板１上に形成された単結晶ダイヤモンドは、基板１の転位を引き継いで成長する。しかし、単結晶ダイヤモンド層２を基板１上に形成した場合、単結晶ダイヤモンド層２中の点欠陥が基板１から引き継がれた転位の伝搬(厚み方向の伝搬)を抑制する。
その結果、単結晶ダイヤモンド層２は、基板１よりも低い転位密度を有する。そして、単結晶ダイヤモンド層３を単結晶ダイヤモンド層２上に形成した場合、単結晶ダイヤモンド層３は、単結晶ダイヤモンド層２中の転位を引き継ぐだけである。その結果、単結晶ダイヤモンド層２，３中の転位密度を基板１の転位密度よりも低減できる。従って、単結晶ダイヤモンド１０が基板１／単結晶ダイヤモンド層２／単結晶ダイヤモンド層３の構造からなることによって、基板１の転位密度が単結晶ダイヤモンド層２，３へ伝搬するのを抑制できる。
なお、この発明の実施の形態による単結晶ダイヤモンドは、図１に示す単結晶ダイヤモンド１０から単結晶ダイヤモンド層３を削除したものであってもよい。その理由は、次のとおりである、単結晶ダイヤモンドは、基板１／単結晶ダイヤモンド層２の構造からなるが、基板１から伝搬した転位は、単結晶ダイヤモンド層２の途中（単結晶ダイヤモンド層２の厚み方向の途中）で点欠陥によって単結晶ダイヤモンド層２の厚み方向に更に伝搬するのを抑制される。従って、この発明の実施の形態による単結晶ダイヤモンドが基板１／単結晶ダイヤモンド層２の構造を有していれば、基板１よりも低い転位密度を有する単結晶ダイヤモンドを形成できるからである。
以下、この発明の実施の形態による単結晶ダイヤモンドおよびそれを用いた半導体素子について実施例を用いて詳細に説明する。
(実施例１)
ＣＶＤ製基板を基板１として用いた。ＣＶＤ製基板は、(１００)面を３°オフさせたものである。
そして、sp3 Diamond Technologies社製、Model-650の熱フィラメントＣＶＤ装置を単結晶ダイヤモンド層２の成長に用いた。この熱フィラメントＣＶＤ装置は、並列に配置された１９本の熱フィラメントを有する。熱フィラメントは、純度９９.９％のタングステン(Ｗ)からなり、直径が０．１２ｍｍであり、長さが４０ｃｍである。また、熱フィラメントは、基板１との距離が１５ｍｍになるように配置された。
ＣＶＤ製基板を熱フィラメントＣＶＤ装置内の支持台上に配置し、熱フィラメントＣＶＤ装置内の圧力が１Ｐａになるまで熱フィラメントＣＶＤ装置内を真空引きした。
その後、１８０Ｖ、６０Ａの直流電力を熱フィラメントに印加し、熱フィラメントを２１００℃に昇温した。
そして、基板温度を７００℃〜８００℃に設定し、３０ｓｃｃｍのメタン(ＣＨ４)ガスと１０００ｓｃｃｍの水素(Ｈ２)ガスとを熱フィラメントＣＶＤ装置内に導入し、熱フィラメントＣＶＤ装置内の圧力を３９９０Ｐａに設定した。その後、１０時間、単結晶ダイヤモンドを成長させ、２μｍの厚みを有する単結晶ダイヤモンド層２を基板１上に形成した。
単結晶ダイヤモンド層２の形成後、基板１／単結晶ダイヤモンド層２を熱フィラメントＣＶＤ装置から取り出し、基板１／単結晶ダイヤモンド層２をSEKI DIAMOND SYSTEMS社製の５ｋＷマイクロ波プラズマＣＶＤ装置内の支持台上に設置した。
そして、マイクロ波プラズマＣＶＤ装置内の圧力が５×１０-5Ｐａになるまでマイクロ波プラズマＣＶＤ装置内を真空引きした。
引き続いて、基板温度を９００℃に設定し、２０ｓｃｃｍのメタン(ＣＨ４)ガスと４８０ｓｃｃｍの水素(Ｈ２)ガスとをマイクロ波プラズマＣＶＤ装置内に導入し、マイクロ波プラズマＣＶＤ装置内の圧力を１５９６０Ｐａに設定した。
そして、２５００Ｗの高周波電力を印加し、マイクロ波プラズマＣＶＤ法によって、１時間、単結晶ダイヤモンドを単結晶ダイヤモンド層２上に成長させ、４μｍの厚みを有する単結晶ダイヤモンド層３を単結晶ダイヤモンド層２上に形成した。
実施例１における単結晶ダイヤモンド１０−１のカソードルミネッセンスを測定した。測定に用いた装置は、日本電子社製のJSM-7001Fである。また、カソードルミネッセンスの測定条件は、加速電圧１５ｋＶ、試料温度３００Ｋ、バンドパスフィルターの中心波長が４３０ｎｍである。
図５は、実施例１における単結晶ダイヤモンド１０−１のカソードルミネッセンスの測定結果を示す図である。図５の(ａ)は、実施例１における単結晶ダイヤモンド１０−１のカソードルミネッセンスの測定結果を示し、図５の(ｂ)は、ダイヤモンド基板(ダイヤモンドからなる基板１)のカソードルミネッセンスの測定結果を示す。
図５を参照して、実施例１における単結晶ダイヤモンド１０−１からの発光は、殆ど、観測されない(図５の(ａ)参照)。一方、ダイヤモンド基板からは、多くの発光が観測された。
そして、カソードルミネッセンスの測定結果から転位密度を求めた結果、実施例１における単結晶ダイヤモンド１０−１の転位密度は、２．６×１０4ｃｍ-2であり、ダイヤモンド基板の転位密度は、２.１×１０6ｃｍ-2であった。
このように、単結晶ダイヤモンド層２／単結晶ダイヤモンド層３の構成を採用することによって、転位密度を約２桁低減できる。ダイヤモンドの分野においては、研究者は、転位密度を減少できるとの認識を有していない。従って、実施例１に示すように転位密度を減少できるとの効果は、当業者が予測できない効果である。そして、２．１×１０6ｃｍ-2から２．６×１０4ｃｍ-2へと２桁、転位密度を減少できるという効果は、当業者が全く予測できない効果である。このように、単結晶ダイヤモンド層２／単結晶ダイヤモンド層３の構成を採用することによって、当業者が予測できない顕著な効果を享受できる。
単結晶ダイヤモンド層２中のタングステン濃度を調べるためにＳＩＭＳ(Secondary Ion Mass Spectrometry)を測定した。ＳＩＭＳの測定に用いた装置は、CAMECA社製のIMS-7ｆである。
図６は、タングステンの深さ方向に対する分布を示す図である。図６において、縦軸は、タングステン濃度を表し、横軸は、深さ方向の距離を表す。なお、ＳＩＭＳの測定に用いた単結晶ダイヤモンド層２の厚みは、７．５μｍである。
図６を参照して、タングステンは、深さ方向において約２×１０18ｃｍ-3の濃度で均一に分布することが分かった。このように、タングステンからなる熱フィラメントを用いて熱フィラメントＣＶＤ法によって単結晶ダイヤモンドを成長させた場合、タングステンが単結晶ダイヤモンド中に取り込まれることが分かった。また、熱フィラメントＣＶＤ法によって成長させたダイヤモンドは、ＳＩＭＳの測定結果から１．４×１０16ｃｍ-3のＭｏおよび１．０×１０16ｃｍ-3のＳｉを含むことも分かった。このように、ＳｉおよびＭｏの含有量は、Ｗの含有量よりも２桁以上少ない。
そして、上述したカソードルミネッセンスおよびＳＩＭＳの測定結果によれば、単結晶ダイヤモンド層２がタングステン、タンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかと、ＭｏおよびＳｉとを含むことによって転位密度を２．６×１０4ｃｍ-2に低減できることが分かった。タングステン、モリブデンおよびシリコンが単結晶ダイヤモンド層２中に含まれることによって単結晶ダイヤモンド１０−１の転位密度が低減できることが示されていれば、タングステンと同じように、原子半径がカーボンよりも大きく、かつ、単結晶ダイヤモンドの格子間に入る元素であるタンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかと、ＭｏおよびＳｉとが、単結晶ダイヤモンド層２中に入ることによって、単結晶ダイヤモンド１０−１の転位密度を低減できることを容易に理解できるからである。
(比較例１)
実施例１と同じＣＶＤ製基板を基板１として用いた。そして、比較例１として、実施例１における単結晶ダイヤモンド層３の形成条件を用いてマイクロ波プラズマＣＶＤ法によって単結晶ダイヤモンド層(１層の単結晶ダイヤモンド層からなる)を基板１上に形成した。
そして、形成した単結晶ダイヤモンド層についてカソードルミネッセンスを測定し、転位密度を求めた結果、２．１×１０6ｃｍ-2であった。なお、カソードルミネッセンスの測定に用いた装置および測定条件は、実施例１と同じである。
マイクロ波プラズマＣＶＤ法によって単結晶ダイヤモンド層を成長させる場合、タングステン源、シリコン源およびモリブデン源は、マイクロ波プラズマＣＶＤ装置内に存在しないので、マイクロ波プラズマＣＶＤ法によって成長した単結晶ダイヤモンド層は、タングステン、シリコンおよびモリブデン(即ち、点欠陥)を含まない。その結果、転位密度を基板の転位密度よりも低減することができない。つまり、転位密度の伝搬を抑制できない。タングステンの代わりに、タンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかを用いた場合も、同様である。
(実施例２)
転位密度が１×１０4ｃｍ-2である高温高圧基板（ＨＰＨＴ製Ｉｂ基板）を基板１として用いた。そして、実施例１における単結晶ダイヤモンド層２の形成条件と同じ条件を用いて熱フィラメントＣＶＤ法によってｐ+型単結晶ダイヤモンドからなる単結晶ダイヤモンド層２を基板１上に形成し、その後、単結晶ダイヤモンド層２の形成条件と同じ形成条件を用いて熱フィラメントＣＶＤ法によってｐ型単結晶ダイヤモンドからなる単結晶ダイヤモンド層３を単結晶ダイヤモンド層２上に形成して単結晶ダイヤモンド(基板１／単結晶ダイヤモンド層２／単結晶ダイヤモンド層３)を作製した。
この場合、ｐ+型単結晶ダイヤモンドを形成する材料ガスとして水素希釈の２％トリメチルボロン(ＴＭＢ：Ｂ(ＣＨ３)３)ガスを５ｓｃｃｍ、熱フィラメントＣＶＤ装置内に導入した。単結晶ダイヤモンド層２のＢ濃度は、１×１０20ｃｍ-3である。また、ｐ型単結晶ダイヤモンドを形成する材料ガスとして水素希釈の２％トリメチルボロン(ＴＭＢ：Ｂ(ＣＨ３)３)ガスを１ｓｃｃｍ、熱フィラメントＣＶＤ装置内に導入した。単結晶ダイヤモンド層３のＢ濃度は、２×１０18ｃｍ-3である。
そして、実施例２における単結晶ダイヤモンド１０−２の単結晶ダイヤモンド層２および単結晶ダイヤモンド層３の各々についてカソードルミネッセンスを測定した。その結果、単結晶ダイヤモンド層２および単結晶ダイヤモンド層３の転位密度は、０ｃｍ-2であった。
このように、単結晶ダイヤモンド層２および単結晶ダイヤモンド層３の両方を熱フィラメントＣＶＤ法で形成することにより、単結晶ダイヤモンドの転位密度を０ｃｍ-2にできることが分かった。
(実施例３)
１．２×１０6ｃｍ-2の転位密度を有する基板１を用いた以外は、実施例１と同様にして基板１／単結晶ダイヤモンド層２／単結晶ダイヤモンド層３からなる単結晶ダイヤモンドを作製した。
図７は、実施例３における単結晶ダイヤモンド１０−３のカソードルミネッセンスの測定結果を示す図である。カソードルミネッセンスの測定に用いた測定装置および測定条件は、実施例１において説明したとおりである。
図７を参照して、実施例３における単結晶ダイヤモンド１０−３からの発光は、全く、観測されない。従って、実施例３における単結晶ダイヤモンド１０−３の転位密度は、０ｃｍ-2であることが分かった。なお、カソードルミネッセンスは、単結晶ダイヤモンド１０−３の数か所の領域について測定されたが、その全ての領域において、単結晶ダイヤモンド１０−３からの発光が観測されず、単結晶ダイヤモンド１０−３の転位密度が０ｃｍ-2であることを確認した。
（実施例４）
ヘテロダイヤモンドを基板１として用いた。そして、実施例１と同様の熱フィラメントＣＶＤ装置を用いてｐ型単結晶ダイヤモンドからなる単結晶ダイヤモンド層２を基板１上に形成した。
この場合、熱フィラメントの温度、基板温度および熱フィラメントＣＶＤ装置内の圧力は、実施例１と同じに設定された。また、材料ガスとして、メタン(ＣＨ４)ガス、水素(Ｈ２)ガスおよびトリメチルボロン（ＴＭＢ：Ｂ(ＣＨ３)３)ガスを用い、メタン(ＣＨ４)ガスの流量は、３０ｓｃｃｍであり、水素(Ｈ２)ガスの流量は、１０００ｓｃｃｍである。ｐ型単結晶ダイヤモンドの膜厚は、３μｍである。
実施例４における単結晶ダイヤモンド１０−４のカソードルミネッセンスを測定した。測定に用いた装置は、実施例１における装置と同じである。カソードルミネッセンスの測定条件は、加速電圧１５ｋＶ、試料温度８０Ｋ、バンドパスフィルターの中心波長が４３０ｎｍである。
図８は、実施例４における単結晶ダイヤモンド１０−４のカソードルミネッセンスの測定結果を示す図である。図８の(ａ)は、実施例４における単結晶ダイヤモンド１０−４のカソードルミネッセンスの測定結果を示し、図８の(ｂ)は、ヘテロダイヤモンド（＝基板）のカソードルミネッセンスの測定結果を示す。
図８を参照して、実施例４における単結晶ダイヤモンド１０−４からの発光は、ヘテロダイヤモンドからの発光よりも少ない。
そして、カソードルミネッセンスの測定結果から転位密度を求めた結果、実施例４における単結晶ダイヤモンド１０−４の転位密度は、２×１０6ｃｍ-2であり、ヘテロダイヤモンドの転位密度は、１×１０8ｃｍ-2であった。
このように、単層の単結晶ダイヤモンド層２を基板１上に形成することによって、単結晶ダイヤモンド層２の転位密度を基板１の転位密度よりも約２桁低減できることが分かった。
（実施例５）
実施例１と同じＣＶＤ製基板を基板１として用いた。そして、純度９９．９％のタンタル（Ｔａ）からなる熱フィラメントを用いて、実施例１の単結晶ダイヤモンド層２の形成条件と同じ形成条件で基板１上に単結晶ダイヤモンド層２を形成し、基板１／単結晶ダイヤモンド層２を作製した。
図９は、実施例５における単結晶ダイヤモンドのカソードルミネッセンスの測定結果を示す図である。図９の(ａ)は、実施例５における単結晶ダイヤモンド１０−５のカソードルミネッセンスの測定結果を示し、図９の(ｂ)は、ダイヤモンド基板(ダイヤモンドからなる基板１)のカソードルミネッセンスの測定結果を示す。なお、カソードルミネッセンスの測定に用いた装置および測定条件は、実施例１と同じである。
図９を参照して、実施例５における単結晶ダイヤモンド１０−５からの発光は、殆ど、観測されない(図９の(ａ)参照)。一方、ダイヤモンド基板からは、多くの発光が観測された。
そして、カソードルミネッセンスの測定結果から転位密度を求めた結果、実施例５における単結晶ダイヤモンド１０−５の転位密度は、７．６×１０4ｃｍ-2であり、ダイヤモンド基板の転位密度は、２.１×１０6ｃｍ-2であった。
このように、Ｔａからなる熱フィラメントを用いて単結晶ダイヤモンド層２を形成することによって、転位密度を２．１×１０6ｃｍ-2から７．６×１０4ｃｍ-2へと減少できた。これは、Ｔａからなる熱フィラメントを用いて単結晶ダイヤモンド層２を形成することによって、Ｔａ、ＳｉおよびＭｏが単結晶ダイヤモンド層２中に入り、点欠陥を形成し、基板１からの転位の伝搬が抑制されたためと考えられる。従って、Ｔａからなる熱フィラメントを用いた場合も、基板１からの転位の伝搬を抑制し、単結晶ダイヤモンド層２の転位密度を低減できることが実証された。
実施例１〜５に示したように、単結晶ダイヤモンド層２の厚みが１μｍ以上であれば、転位密度を１０4ｃｍ-2台に低減でき、好ましくは、２桁以上低減できることが分かった。
(実施例６)
実施例１と同じＣＶＤ製基板を基板１として用いた。そして、実施例１における単結晶ダイヤモンド層２の形成条件と同じ条件を用いてｐ型単結晶ダイヤモンドからなる単結晶ダイヤモンド層２を基板１上に形成し、その後、実施例１と同様にして単結晶ダイヤモンド層３を単結晶ダイヤモンド層２上に形成して単結晶ダイヤモンド(基板１／単結晶ダイヤモンド層２／単結晶ダイヤモンド層３)を作製した。この場合、ｐ型単結晶ダイヤモンドを形成する材料ガスとして水素希釈の２％トリメチルボロン(ＴＭＢ：Ｂ(ＣＨ３)３)ガスを５ｓｃｃｍ、熱フィラメントＣＶＤ装置内に導入した。また、単結晶ダイヤモンド層２のＢ濃度は、１×１０20ｃｍ-3である。
その後、１０００℃、１５９６０Ｐａ、５分の条件でマイクロ波プラズマＣＶＤ法による水素プラズマを用いて、単結晶ダイヤモンド層３の表面を水素によって終端した。
そして、蒸着法によって、オーミック電極としてＴｉ／Ｍｏ／Ａｕを単結晶ダイヤモンド層３上に形成した。この場合、Ｔｉは、１０ｎｍの厚みを有し、Ｍｏは、１０ｎｍの厚みを有し、Ａｕは、３０ｎｍの厚みを有する。
オーミック電極の形成後、単結晶ダイヤモンド層３の表面を酸素プラズマによって処理した。この場合、基板温度は、室温であり、酸素(Ｏ２)ガスの流量は、６０ｓｃｃｍであり、圧力は、５Ｐａである。
酸素プラズマによる処理を行った後、蒸着法によって、ショットキー電極としてＭｏ／Ａｕを単結晶ダイヤモンド層３の表面に形成して半導体素子(図３に示す構造からなる)を作製した。この場合、Ｍｏは１０ｎｍの厚みを有し、Ａｕは３０ｎｍの厚みを有する。
(比較例２)
実施例１と同じＣＶＤ製基板を基板１として用いた。そして、実施例１における単結晶ダイヤモンド層３の形成条件と同じ形成条件を用いてマイクロ波プラズマＣＶＤ法によって単結晶ダイヤモンド層(１層の単結晶ダイヤモンド層からなる)を基板１上に形成した。
その後、実施例６と同様にして単結晶ダイヤモンド層上にオーミック電極およびショットキー電極を形成して半導体素子(基板／単結晶ダイヤモンド層／電極の構造からなる)を作製した。
実施例６における半導体素子および比較例２における半導体素子について室温における電流−電圧特性を測定した。
図１０は、室温における実施例６および比較例２の半導体素子の電流−電圧特性を示す図である。図１０において、縦軸は、電流を表し、横軸は、電圧を表す。また、図１０の(ａ)は、実施例６における半導体素子の電流−電圧特性を示し、図１０の(ｂ)は、比較例２における半導体素子の電流−電圧特性を示す。
図１０を参照して、実施例６の半導体素子は、非常に良い整流特性を示し、逆方向飽和電流が１×１０-11Ａ未満である(図１０の(ａ)参照)。
一方、比較例２の半導体素子は、整流特性が悪い(図１０の(ｂ)参照)。また、比較例２の半導体素子においては、逆方向飽和電流は、１×１０-8Ａ〜１×１０-6Ａであり、実施例６の半導体素子の逆方向飽和電流よりも３桁〜５桁大きい。
図１１は、実施例６および比較例２の半導体素子の別の電流−電圧特性を示す図である。図１１において、縦軸は、電流密度を表し、横軸は、電圧を表す。また、図１１の(ａ)は、実施例６における１０個の半導体素子の電流−電圧特性を示し、図１１の(ｂ)は、比較例２における１０個の半導体素子の電流−電圧特性を示す。
図１１を参照して、実施例６の半導体素子は、非常に良い整流特性を示し、逆方向飽和電流が１×１０-7（Ａ／ｃｍ2）程度である。また、実施例６の半導体素子は、均一性の良い電流−電圧特性を示す(図１１の(ａ)参照)。
一方、比較例２の半導体素子は、整流特性が悪く、逆方向飽和電流が１０-7（Ａ／ｃｍ2）〜１０-1（Ａ／ｃｍ2）台である。従って、比較例２の半導体素子においては、電流−電圧特性のバラツキが非常に大きい（図１１の（ｂ）参照）。
図１２は、室温における半導体素子のリーク電流と電界強度との関係を示す図である。図１２において、縦軸は、リーク電流を表し、横軸は、電界強度を表す。また、曲線ｋ１は、実施例６における半導体素子のリーク電流と電界強度との関係を示し、曲線ｋ２は、比較例２における半導体素子のリーク電流と電界強度との関係を示す。
図１２を参照して、実施例６における半導体素子のリーク電流は、電界強度が１．４［ＭＶ／ｃｍ］までは、１×１０-10［Ａ］よりも小さく、電界強度が２［ＭＶ／ｃｍ］よりも大きくなるに従って増加する。そして、実施例６における半導体素子は、約４．０［ＭＶ／ｃｍ］の電界強度でブレークダウンする(曲線ｋ１参照)。
一方、比較例２における半導体素子のリーク電流は、電界強度が０.３［ＭＶ／ｃｍ］までは、１×１０-8［Ａ］以下である。そして、比較例２における半導体素子は、０.４［ＭＶ／ｃｍ］の電界強度でブレークダウンする(曲線ｋ２参照)。
従って、実施例６における半導体素子は、比較例２における半導体素子よりもリーク電流が小さく、ブレークダウン電界強度が１０倍以上大きい。このように、大きいブレークダウン電界強度が得られるのは、単結晶ダイヤモンド層２，３の転位密度が低減されたからであると考えられる。
ショットキー接合を有する半導体素子の電流−電圧特性は、次式によって表される。
Ｉ＝Ｉ０［ｅｘｐ(ｑＶ／ｎｋＴ)−１］・・・(１)
式(１)において、Ｉは、電流であり、Ｖは、電圧であり、Ｉ０は、飽和電流であり、ｑは、素電荷であり、ｋは、ボルツマン定数であり、ｎは、理想因子である。ｎが理想値である“１”に近い方が電流−電圧特性が良いことを表す。
実測した電流−電圧特性を式(１)にフィッティングすることによって、実施例６および比較例２の半導体素子についてｎ値を求めた。その結果、実施例６の半導体素子のｎ値は、１．１であり、比較例２の半導体素子のｎ値は、２．７であった。
また、ショットキー接合の障壁高さ(Barrier Height)を実施例６および比較例２の半導体素子について求めた。その結果、実施例６の半導体素子の障壁高さは、１.３８ｅＶであり、比較例２の半導体素子の障壁高さは、０.９５ｅＶであった。
このように、実施例６の半導体素子は、比較例２の半導体素子よりもｎ値が理想値に近く、障壁高さが大きいことが分かった。これは、上述したように単結晶ダイヤモンド層２，３の転位密度が低減されたからであると考えられる。
(実施例７)
転位密度が１×１０4ｃｍ-2である高温高圧基板（ＨＰＨＴ製Ｉｂ基板）を基板１として用いた。そして、実施例２における基板１／単結晶ダイヤモンド層２／単結晶ダイヤモンド層３を作製した後、実施例６と同様にして、オーミック電極としてＴｉ／Ｍｏ／Ａｕを単結晶ダイヤモンド層３の表面に形成し、ショットキー電極としてＭｏ／Ａｕを単結晶ダイヤモンド層３の表面に形成して半導体素子(図３に示す構造からなる)を作製した。この場合、オーミック電極におけるＴｉ，Ｍｏ，Ａｕの各々の厚み、およびショットキー電極におけるＭｏ，Ａｕの各々の厚みは、上述したとおりである。
図１３は、室温における実施例７の半導体素子の電流−電圧特性を示す図である。図１３において、縦軸は、電流密度を表し、横軸は、電圧を表す。図１３を参照して、ｐ型単結晶ダイヤモンドからなる単結晶ダイヤモンド層３をドリフト層として用いた半導体素子(ショットキー素子)は、整流特性を示すことが分かった。実施例２に示すように、単結晶ダイヤモンド層３が２．０×１０18ｃｍ-3のＢ濃度を含んでいるのにも拘わらず、半導体素子（ショットキー素子）は、整流特性を示すことが実証された。従来の半導体素子（ショットキー素子）においては、ドリフト層が１０18ｃｍ-3台のＢ濃度を含んでいれば、整流特性が得られない。
（実施例８）
実施例１と同じＣＶＤ製基板を基板１として用いた。そして、実施例１における単結晶ダイヤモンド層２の形成条件と同じ形成条件を用いて熱フィラメントＣＶＤ法によってｐ型単結晶ダイヤモンドからなる単結晶ダイヤモンド層２を基板１上に形成し、その後、基板１／単結晶ダイヤモンド層２を熱フィラメントＣＶＤ装置から取り出し、基板１／単結晶ダイヤモンド層２をSEKI DIAMOND SYSTEMS社製の５ｋＷマイクロ波プラズマＣＶＤ装置内の支持台上に設置した。
そして、マイクロ波プラズマＣＶＤ装置内の圧力が５×１０-5Ｐａになるまでマイクロ波プラズマＣＶＤ装置内を真空引きした。
引き続いて、基板温度を９００℃に設定し、２０ｓｃｃｍのメタン(ＣＨ４)ガスと４８０ｓｃｃｍの水素(Ｈ２)ガスとをマイクロ波プラズマＣＶＤ装置内に導入し、マイクロ波プラズマＣＶＤ装置内の圧力を１５９６０Ｐａに設定した。
そして、２５００Ｗの高周波電力を印加し、マイクロ波プラズマＣＶＤ法によって、１時間、ｐ型単結晶ダイヤモンドからなる単結晶ダイヤモンド層３を単結晶ダイヤモンド層２上に形成した。
その後、実施例６と同様にして、オーミック電極としてＴｉ／Ｍｏ／Ａｕを単結晶ダイヤモンド層３の表面に形成し、ショットキー電極としてＭｏ／Ａｕを単結晶ダイヤモンド層３の表面に形成して半導体素子(図３に示す構造からなる)を作製した。この場合、オーミック電極におけるＴｉ，Ｍｏ，Ａｕの各々の厚み、およびショットキー電極におけるＭｏ，Ａｕの各々の厚みは、上述したとおりである。
ｐ型単結晶ダイヤモンドからなる単結晶ダイヤモンド層２は、１．４μｍの厚みを有し、２．５×１０18ｃｍ-3のＢ濃度を有する。また、ｐ型単結晶ダイヤモンドからなる単結晶ダイヤモンド層３は、５μｍの厚みを有し、２×１０15ｃｍ-3のＢ濃度を有する。
（比較例３）
実施例１と同じＣＶＤ製基板を基板１として用いた。そして、実施例８における単結晶ダイヤモンド層３の形成条件と同じ形成条件を用いて、ｐ型単結晶ダイヤモンドからなる単結晶ダイヤモンド層３を基板１上に形成した。単結晶ダイヤモンド層３は、５μｍの厚みを有し、２×１０15ｃｍ-3のＢ濃度を有する。
そして、実施例６と同様にして、オーミック電極としてＴｉ／Ｍｏ／Ａｕを単結晶ダイヤモンド層３の表面に形成し、ショットキー電極としてＭｏ／Ａｕを単結晶ダイヤモンド層３の表面に形成して半導体素子を作製した。オーミック電極におけるＴｉ，Ｍｏ，Ａｕの各々の厚み、およびショットキー電極におけるＭｏ，Ａｕの各々の厚みは、実施例８と同じである。
図１４は、室温における実施例８および比較例３の半導体素子の電流−電圧特性を示す図である。図１４において、縦軸は、電流密度を表し、横軸は、電圧を表す。また、図１４の(ａ)は、実施例８における半導体素子の電流−電圧特性を示し、図１４の(ｂ)は、比較例３における半導体素子の電流−電圧特性を示す。
図１４を参照して、実施例８の半導体素子は、非常に良い整流特性を示し、逆方向飽和電流が２×１０-7Ａ未満である(図１４の(ａ)参照)。図１４の（ａ）においては、６５個の半導体素子の電流−電圧特性を示すが、実施例８における６５個の半導体素子は、非常に均一性が良い電流−電圧特性を示す。
一方、比較例３の半導体素子においては、実施例８の半導体素子と同程度の整流特性を示す半導体素子が２３個であり、４２個の半導体素子は、１０-7〜１０0（Ａ／ｃｍ2）台の逆方向飽和電流を示す（図１４の（ｂ）参照）。このように、比較例３の半導体素子は、均一性が非常に悪い電流−電圧特性を示す。
このように、実施例８の半導体素子は、非常に均一性が良い整流特性を示すが、これは、単結晶ダイヤモンド層３の転位密度が低いためであると考えられる。
なお、図１４に示す実施例８および比較例３の半導体素子の電流−電圧特性においては、順方向飽和電流密度が約１０0（Ａ／ｃｍ2）と同じレベルであるので、図１４に示す電流−電圧特性は、電流が単結晶ダイヤモンド層３を基板１に平行な方向に流れるときの電流−電圧特性を示すものである。
図１５は、実施例８および比較例３の半導体素子の理想因子（ｎ値）を示す図である。図１５を参照して、実施例８の半導体素子は、１．２９〜１．５０の範囲のｎ値を有し、比較例３の半導体素子は、１．２１〜５．７１の範囲のｎ値を有する。
このように、実施例８の半導体素子のｎ値は、均一性の良い分布を示し、比較例３の半導体素子のｎ値は、非常にバラツキの大きい分布を示す。
図１６は、実施例８および比較例３の半導体素子のバイアハイトを示す図である。図１６を参照して、実施例８の半導体素子は、１．３０〜１．３９の範囲のバリアハイトを有し、比較例３の半導体素子は、０．６８〜１．３４のバリアハイトを有する。
このように、実施例８の半導体素子は、バリアハイトにおいても均一性の良い分布を示し、比較例３の半導体素子は、バリアハイトにおいても非常にバラツキの大きい分布を示す。
上述したように、電流が単結晶ダイヤモンド層３を基板１に平行な方向に流れる半導体素子（ショットキー素子）において、単結晶ダイヤモンド層２／単結晶ダイヤモンド層３の構成を採用することによって、電流−電圧特性の均一性が飛躍的に向上することが分かった。これは、実施例８の半導体素子が均一性の良いｎ値およびバリアハイトを有するためである。
この発明は、単結晶ダイヤモンドおよびそれを用いた半導体素子に適用される。
１ 基板
２，３ 単結晶ダイヤモンド層
４，５ 電極
１０ 単結晶ダイヤモンド
１００，１００Ａ 半導体素子。

Claims (19)

  1. 基板上に形成された単層の単結晶ダイヤモンド層であり、点欠陥を含む第１の単結晶ダイヤモンド層を備え、
    前記第１の単結晶ダイヤモンド層は、前記基板よりも低い転位密度を有する、単結晶ダイヤモンド。
  2. 前記第１の単結晶ダイヤモンド層上に配置され、前記基板よりも低い転位密度を有する第２の単結晶ダイヤモンド層を更に備える、請求項１に記載の単結晶ダイヤモンド。
  3. 前記第１の単結晶ダイヤモンド層は、タングステン、タンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかと、シリコンおよびモリブデンとを含む、請求項２に記載の単結晶ダイヤモンド。
  4. 前記シリコンおよびモリブデンの各々の含有量は、前記タングステン、タンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかの含有量よりも２桁以上少ない、請求項３に記載の単結晶ダイヤモンド。
  5. 前記タングステン、タンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかの含有量は、１×１０16ｃｍ-3〜１×１０20ｃｍ-3である、請求項４に記載の単結晶ダイヤモンド。
  6. 前記第２の単結晶ダイヤモンド層は、前記基板よりも２桁以上少ない転位密度を有する、請求項２から請求項５のいずれか1項に記載の単結晶ダイヤモンド。
  7. 前記第１の単結晶ダイヤモンド層は、１μｍ以上の膜厚を有する、請求項２から請求項６のいずれか１項に記載の単結晶ダイヤモンド。
  8. 前記第２の単結晶ダイヤモンド層は、２００μｍ以上の膜厚を有する、請求項２から請求項７のいずれか１項に記載の単結晶ダイヤモンド。
  9. 前記第１の単結晶ダイヤモンド層は、更に、ｐ型ドーパントを含む、請求項２から請求項７のいずれか１項に記載の単結晶ダイヤモンド。
  10. 前記第２の単結晶ダイヤモンドは、更に、ｐ型ドーパントを含む、請求項９に記載の単結晶ダイヤモンド。
  11. 前記第１の単結晶ダイヤモンドの前記ｐ型ドーパントの濃度は、１×１０18ｃｍ-3〜１×１０21ｃｍ-3であり、
    前記第２の単結晶ダイヤモンドの前記ｐ型ドーパントの濃度は、１×１０15ｃｍ-3〜１×１０18ｃｍ-3である、請求項１０に記載の単結晶ダイヤモンド。
  12. 前記第１の単結晶ダイヤモンド層は、タングステン、タンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかと、シリコンおよびモリブデンとを含む、請求項１に記載の単結晶ダイヤモンド。
  13. 前記シリコンおよびモリブデンの各々の含有量は、前記タングステン、タンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかの含有量よりも２桁以上少ない、請求項１２に記載の単結晶ダイヤモンド。
  14. 前記タングステン、タンタル、レニウム、鉄、ニッケル、コバルト、アルミニウム、ガリウム、ゲルマニウム、イリジウムおよびリンのいずれかの含有量は、１×１０16ｃｍ-3〜１×１０20ｃｍ-3である、請求項１３に記載の単結晶ダイヤモンド。
  15. 前記第１の単結晶ダイヤモンド層は、１μｍ以上の膜厚を有する、請求項１，１２〜１４のいずれか１項に記載の単結晶ダイヤモンド。
  16. 前記第１の単結晶ダイヤモンド層は、更に、ｐ型ドーパントを含む、請求項１，１２〜１５のいずれか１項に記載の単結晶ダイヤモンド。
  17. 前記第１の単結晶ダイヤモンドの前記ｐ型ドーパントの濃度は、１×１０18ｃｍ-3〜１×１０21ｃｍ-3である、請求項１６に記載の単結晶ダイヤモンド。
  18. 前記基板は、単結晶ダイヤモンドまたはヘテロダイヤモンドからなる、請求項１から請 求項１７のいずれか１項に記載の単結晶ダイヤモンド。
  19. 請求項９から請求項１１のいずれか１項に記載の単結晶ダイヤモンドと、
    前記第２の単結晶ダイヤモンド層とショットキー接合を形成する第１の金属と、
    前記第１の単結晶ダイヤモンド層または前記第２の単結晶ダイヤモンド層とオーミック接合を形成する第２の金属とを備える半導体素子。

JP2020058458A 2017-12-20 2020-03-27 単結晶ダイヤモンドおよびそれを用いた半導体素子 Active JP6858384B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017243965 2017-12-20
JP2017243965 2017-12-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018124605A Division JP6703683B2 (ja) 2017-12-20 2018-06-29 単結晶ダイヤモンドおよびそれを用いた半導体素子

Publications (2)

Publication Number Publication Date
JP2020128328A true JP2020128328A (ja) 2020-08-27
JP6858384B2 JP6858384B2 (ja) 2021-04-14

Family

ID=67221192

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018124605A Active JP6703683B2 (ja) 2017-12-20 2018-06-29 単結晶ダイヤモンドおよびそれを用いた半導体素子
JP2020058458A Active JP6858384B2 (ja) 2017-12-20 2020-03-27 単結晶ダイヤモンドおよびそれを用いた半導体素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018124605A Active JP6703683B2 (ja) 2017-12-20 2018-06-29 単結晶ダイヤモンドおよびそれを用いた半導体素子

Country Status (4)

Country Link
US (1) US11355591B2 (ja)
EP (1) EP3730677A4 (ja)
JP (2) JP6703683B2 (ja)
CN (1) CN111492098A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042989B1 (ja) * 2020-10-22 2022-03-28 住友電工ハードメタル株式会社 ダイヤモンド焼結体、及びダイヤモンド焼結体を備える工具

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201918883D0 (en) * 2019-12-19 2020-02-05 Element Six Tech Ltd Method for producing chemical vapour deposition diamond

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06263594A (ja) * 1993-03-15 1994-09-20 Canon Inc ダイヤモンド結晶、ダイヤモンド結晶膜、ダイヤモンド発光素子およびそれらの形成方法
JP2009518273A (ja) * 2005-12-09 2009-05-07 エレメント シックス テクノロジーズ （プロプライアタリー） リミテッド 高結晶品質の合成ダイヤモンド
JP2012176889A (ja) * 2012-05-10 2012-09-13 Apollo Diamond Inc 合成ダイヤモンドを生成するためのシステム及び方法
JP2013517631A (ja) * 2010-01-18 2013-05-16 エレメント シックス リミテッド Ｃｖｄ単結晶ダイヤモンド材料
JP2013540198A (ja) * 2010-08-04 2013-10-31 エレメント シックス リミテッド ダイヤモンド光学素子
WO2014003110A1 (ja) * 2012-06-29 2014-01-03 住友電気工業株式会社 ダイヤモンド単結晶及びその製造方法並びに単結晶ダイヤモンド工具
JP2016213409A (ja) * 2015-05-13 2016-12-15 国立研究開発法人産業技術総合研究所 不純物ドープダイヤモンド及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456490C (zh) * 2003-11-25 2009-01-28 住友电气工业株式会社 金刚石n型半导体及其制造方法、半导体元件及电子发射元件
EP2400533B1 (en) * 2005-06-20 2019-05-15 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
JP5565895B2 (ja) * 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
FR3004853B1 (fr) * 2013-04-22 2016-10-21 Centre Nat Rech Scient Procede de fabrication d'une diode schottky sur un substrat en diamant
JP6203074B2 (ja) * 2014-02-17 2017-09-27 株式会社東芝 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06263594A (ja) * 1993-03-15 1994-09-20 Canon Inc ダイヤモンド結晶、ダイヤモンド結晶膜、ダイヤモンド発光素子およびそれらの形成方法
JP2009518273A (ja) * 2005-12-09 2009-05-07 エレメント シックス テクノロジーズ （プロプライアタリー） リミテッド 高結晶品質の合成ダイヤモンド
JP2013517631A (ja) * 2010-01-18 2013-05-16 エレメント シックス リミテッド Ｃｖｄ単結晶ダイヤモンド材料
JP2013540198A (ja) * 2010-08-04 2013-10-31 エレメント シックス リミテッド ダイヤモンド光学素子
JP2012176889A (ja) * 2012-05-10 2012-09-13 Apollo Diamond Inc 合成ダイヤモンドを生成するためのシステム及び方法
WO2014003110A1 (ja) * 2012-06-29 2014-01-03 住友電気工業株式会社 ダイヤモンド単結晶及びその製造方法並びに単結晶ダイヤモンド工具
JP2016213409A (ja) * 2015-05-13 2016-12-15 国立研究開発法人産業技術総合研究所 不純物ドープダイヤモンド及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042989B1 (ja) * 2020-10-22 2022-03-28 住友電工ハードメタル株式会社 ダイヤモンド焼結体、及びダイヤモンド焼結体を備える工具

Also Published As

Publication number Publication date
JP6858384B2 (ja) 2021-04-14
US11355591B2 (en) 2022-06-07
EP3730677A1 (en) 2020-10-28
JP2019112290A (ja) 2019-07-11
JP6703683B2 (ja) 2020-06-03
US20210098578A1 (en) 2021-04-01
CN111492098A (zh) 2020-08-04
EP3730677A4 (en) 2021-07-28

Similar Documents

Publication Publication Date Title
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
Kato et al. n-type diamond growth by phosphorus doping on (0 0 1)-oriented surface
US11066757B2 (en) Diamond substrate and freestanding diamond substrate
JP4818754B2 (ja) 炭化珪素単結晶インゴットの製造方法
US20110084285A1 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
JPWO2015199180A1 (ja) ダイヤモンド基板の製造方法、ダイヤモンド基板、及び、ダイヤモンド複合基板
JP5346052B2 (ja) ダイヤモンド薄膜及びその製造方法
US20220336589A1 (en) Contact structures for n-type diamond
JP6858384B2 (ja) 単結晶ダイヤモンドおよびそれを用いた半導体素子
CN110731002A (zh) 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法
JP2013067549A (ja) 薄膜の形成方法
JP3769642B2 (ja) ｎ型半導体ダイヤモンド及びその製造方法
CN104867818A (zh) 一种减少碳化硅外延材料缺陷的方法
CN114664642A (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
WO2019123745A1 (ja) 単結晶ダイヤモンドおよびそれを用いた半導体素子
US11522055B2 (en) Stack comprising single-crystal diamond substrate
JP2018012611A (ja) 不純物ドープダイヤモンド
Lloret et al. High phosphorous incorporation in (100)-oriented MP CVD diamond growth
JP5540331B2 (ja) 電界電子放出素子及びその製造方法
JP6569605B2 (ja) 積層基板の製造方法および積層基板
JP2005354109A (ja) ｎ型ダイヤモンドを用いた半導体デバイス
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
JP2012146795A (ja) 半導体装置の製造方法
JP2022014989A (ja) 炭化ケイ素半導体エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210316

R150 Certificate of patent or registration of utility model

Ref document number: 6858384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250