JP2005354109A - n型ダイヤモンドを用いた半導体デバイス - Google Patents

n型ダイヤモンドを用いた半導体デバイス Download PDF

Info

Publication number
JP2005354109A
JP2005354109A JP2005231409A JP2005231409A JP2005354109A JP 2005354109 A JP2005354109 A JP 2005354109A JP 2005231409 A JP2005231409 A JP 2005231409A JP 2005231409 A JP2005231409 A JP 2005231409A JP 2005354109 A JP2005354109 A JP 2005354109A
Authority
JP
Japan
Prior art keywords
diamond
semiconductor device
type diamond
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005231409A
Other languages
English (en)
Other versions
JP4789035B2 (ja
Inventor
Hisahiro Ando
寿浩 安藤
Yoichiro Sato
洋一郎 佐藤
Eiji Nozu
栄治 野洲
Mika Gamo
美香 蒲生
Isao Sakaguchi
勲 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute for Materials Science
Original Assignee
Japan Science and Technology Agency
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute for Materials Science filed Critical Japan Science and Technology Agency
Priority to JP2005231409A priority Critical patent/JP4789035B2/ja
Publication of JP2005354109A publication Critical patent/JP2005354109A/ja
Application granted granted Critical
Publication of JP4789035B2 publication Critical patent/JP4789035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

【課題】 n導電型の高移動度かつ結晶性の良いn型半導体ダイヤモンド、特にドナー原子をダイヤモンド中に効果的に添加した、n型ダイヤモンドを用いる半導体デバイスを提供する。
【解決手段】 n型ダイヤモンドの不純物原子がイオウ原子で、このイオウ原子が、0.38eVの単一のドナーレベルを形成し、n型ダイヤモンドの室温における電子キャリア濃度が1.4×1013cm-3以上で、電子移動度が室温において580cm2 -1・s-1以上である。電子移動度が、室温以上の温度(T)領域においてT-3/2依存性を有し、ラマンスペクトルの半値幅が2.6cm-1以下であり、自由励起子及び励起子発光が観測され、反射電子線回折において鮮明な菊池パターンが観測されることから、結晶性がよい。小型ハイパワーデバイス、高出力高周波デバイス及び耐放射線集積回路等の電子デバイスなどに利用できる。
【選択図】 図6

Description

この発明は、従来の半導体では不可能である小型ハイパワーデバイス、高出力高周波デバイス及び耐放射線集積回路等の電子デバイスなどに利用できる、n導電型の高移動度かつ結晶性の良いn型半導体ダイヤモンド、特にドナー原子をダイヤモンド中に効果的に添加した、n型ダイヤモンドを用いた半導体デバイスに関するものである。
現在使用されているSi系半導体やガリウムヒ素半導体では、素子の微細化及び高密度化により素子内部の電界強度が上昇し、また使用時の発熱が問題となり、これらの半導体にとっては今後過酷な環境に適応することが要求される。
これに対し、ダイヤモンドはワイドバンドギャップ半導体であり、電子及び正孔移動度がもっとも高く、ブレークダウン電界が非常に高いうえ、高温や放射線下での電子正孔対の発生が非常に少ないため、過酷な環境に適応し得ることから、ハイパワー、高周波動作、高温動作用のデバイスに使用可能である。このようなダイヤモンド半導体デバイスを実現するためには、高品質のダイヤモンド結晶薄膜が必要である。
これまで低抵抗p型半導体ダイヤモンドはホウ素ドープで容易に作製することができたが、低抵抗n型半導体ダイヤモンドについては、CVDダイヤモンドへのドープ法を含め数多くの製造法が研究されてきてはいるものの、高品質の半導体ダイヤモンド結晶薄膜を得ることは実際には困難であった。
例えば、チッソをドープしたダイヤモンドは活性化エネルギーが低いため室温では絶縁体になってしまうことが報告されている(非特許文献1参照)。さらにリンをドープしたn型ダイヤモンド結晶薄膜も報告されているが、電気抵抗が高すぎて現実的な使用には適さない(非特許文献2参照)。
また、マイクロ波プラズマCVD法により、メタンと硫化水素からn型ダイヤモンド薄膜を得る試みも報告されている(特許文献1参照)。しかしながら、同公報の表1及び表2から明らかなように、このマイクロ波プラズマCVD法により作製されたn型半導体ダイヤモンド薄膜の電子移動度は、表2に示された超高圧法で作られたn型半導体ダイヤモンド単結晶の電子移動度に較べ、同等のイオウ濃度でありながら、異常に大きな値を示している。すなわち、このn型半導体ダイヤモンド薄膜は、欠陥が多く、半導体電子デバイスに適用できないことを示している。
また、マイクロ波プラズマCVD法によるリンドープダイヤモンドの製造については、水素と炭化水素の反応ガス中にフォスフィン(PH3 )を導入しマイクロ波プラズマ中でフォスフィンを分解してリンをドープする方法、及び高温下または紫外線照射下でフォスフィンを分解してリンをドープする方法が知られている。
しかし、このマイクロ波プラズマCVD法によると、ダイヤモンド中へは水素と結合した状態のリンがドープされるため、リンは電子の供給体とはならず、またリンがドープされたとしても、n型半導体ダイヤモンドのキャリヤ移動度が低く、準位も深いため半導体電子デバイスに適用できる品質のn型半導体は得られていない。
以上のようにCVD法では、これまでにも、n型半導体ダイヤモンド結晶薄膜の各種製造法について報告はあるが、半導体電子デバイスに適用できるレベルの品質のものは得られていない。
さらに、ダイヤモンドにリンイオンを加速して打ち込む方法も知られているが、この方法では炭素と比べて質量が大きいリンを打ち込むことになって、ダイヤモンド中に欠陥を生じさせるとともに、リンは炭素と結合することなしにダイヤモンド格子中に侵入型として含まれるため、ダイヤモンド格子中に結合を作ることは困難であり、高品質のn型半導体ダイヤモンドは得られていない。
またプラズマを用いないダイヤモンドへのリンドープ法として、反応系に黒鉛と赤リンを置き、系内で蒸発させてダイヤモンドを合成するとともに、その中にリンをドープさせる化学輸送反応法も知られている。
しかし、黒鉛と赤リンの反応速度や蒸発速度の違いのため、リン濃度の制御が困難となり、高品質のn型半導体は得られない。
また、最近、5価以上の原子をドナー原子として添加したn型ダイヤモンド半導体の提案もなされている(特許文献2参照)。しかしながら、イオウを添加した半導体電子デバイスに適用できるn型半導体ダイヤモンドは未だ実現されておらず、その製造方法について課題となっている。
特開昭63−302516号公報 特開平10−194889号公報 Mat. Res. Soc. Symp. Proc.162, 3-14 (1990) Mat. Res. Soc.Symp. Proc. 162, 23-34 (1990)
この発明は、このような従来の技術における課題を解決するものであり、半導体デバイスに適用可能な完全結晶性を有する、n型ダイヤモンドを用いた半導体デバイスを提供することにある。
上記目的を達成するために、本発明のn型ダイヤモンドを用いた半導体デバイスは、n型ダイヤモンドの不純物原子がイオウ原子であり、このイオウ原子が、0.38eVの単一のドナーレベルを形成していることを特徴とする。
また、本発明のn型ダイヤモンドを用いた半導体デバイスは、n型ダイヤモンドの不純物原子がイオウ原子であり、このイオウ原子が、0.38eVの単一のドナーレベルを形成し、n型ダイヤモンドの室温における電子キャリア濃度が1.4×1013cm-3以上であることを特徴とする。
上記構成において、好ましくは、n型ダイヤモンドの電子移動度が、室温において580cm2 -1・s-1以上である。
電子移動度は、好ましくは室温以上の温度(T)領域においてT-3/2依存性を有する。ラマンスペクトルの半値幅は、好ましくは2.6cm-1以下である。
また、自由励起子及び励起子発光が観測されると共に、反射電子線回折において鮮明な菊池パターンが観測される。
また、半導体デバイスはpn接合を有する。この半導体デバイスは、好ましくはパワーデバイス又は高周波デバイスである。
上記構成のn型ダイヤモンドを用いた半導体デバイスによれば、キャリアが単一のドナーレベルから供給されるn型導電性を有し、電子移動度が大きく、かつ結晶欠陥の少ないn型半導体ダイヤモンドで構成されるので、半導体ダイヤモンド薄膜による半導体電子デバイスの工業的な製造が可能になり、小型ハイパワーデバイス、高出力高周波デバイス及び高温動作デバイス等が実現できる。
本発明によれば、半導体ダイヤモンド薄膜による半導体電子デバイスの工業的な製造が可能になり、小型ハイパワーデバイス、高出力高周波デバイス及び高温動作デバイス等の製造が実現できる。
以下、本発明の半導体デバイスに用いる、n型ダイヤモンドイヤモンドの製造方法における最良な実施例を図面を参照して詳細に説明する。
なお、n型半導体ダイヤモンド成長法としては、原料ガスを活性化する方法に応じ、電気、熱及び光エネルギーのいずれかを利用する成長法でよいが、本実施例では電気エネルギー及び熱エネルギーを利用したマイクロ波プラズマCVD(化学気相成長)装置によるエピタキシャル成長法を使用する。
最初に、本実施例のエキタピシャル成長基板の前処理を説明する。この基板前処理は、(1)ダイヤモンド(100)面方位基板表面をこの面法線が<100>方向と<010>方向又は<100>方向と<001>方向とが成す平面内で<100>方向を基準として1.5〜6度の範囲のいずれかの角度(傾斜角)で傾くように機械研磨して傾斜基板を作製し、(2)この傾斜基板を、水素プラズマに晒して表面を平滑化することを、特徴としている。
(1)の機械研磨は、粒度0.5μm以下のダイヤモンド砥粒を使用する。
(2)の表面平滑化処理は、下記に説明するマイクロ波プラズマ装置を使用し、2.45GHzのマイクロ波出力200〜1200W、水素圧力10〜50Torr、基板温度700〜1200℃、処理時間0.5〜5時間でおこなう。なお、この表面平滑化処理は、アセチレン等の燃焼炎の酸化炎に晒すことによっても可能である。
図1(a)は、上記の基板前処理、すなわち、ダイヤモンド(100)基板の面法線が<100>方向と<010>方向又は<100>方向と<001>方向とが成す平面内で<100>方向を基準として1.5〜6度の範囲のいずれかの角度(傾斜角)で傾くように機械研磨した傾斜基板の表面の状態を模式断面図により示したものである。
この図に示すように、この傾斜基板表面は、包絡面が機械研磨時に設定した所定の傾斜角(α)を有するが、ミクロに見ると、原子オーダーで非常に凹凸が多い。
図1(b)は、上記の基板前処理、すなわち、この傾斜基板を上記の水素プラズマに晒して平滑化処理を行い、この平滑化処理後の表面の状態を模式断面図により示したものである。
この図に示すように、この基板表面は、この平滑化処理によって、原子オーダーで表面が平滑化され、また(100)面が原子層オーダーでステップ状に連なった表面になる。
図2(a)は、上記(1)の機械研磨により作製した傾斜基板表面の原子間力顕微鏡(AFM)写真である。
この図から、表面に段差が多数存在すること、また、機械研磨に使用した砥粒による細い筋状痕も多数存在することが判る。
すなわち、上記(1)によって作製した傾斜基板の表面は、図1(a)の模式図に示したように、この傾斜基板表面の包絡面が機械研磨時に設定した所定の傾斜角度を有し、ミクロに見ると、原子オーダーで非常に凹凸が多い。
図2(b)は、この傾斜基板に上記(2)の平滑化処理を施した後の表面のAFM写真である。
この図から、図2(a)に見られた段差が少なくなり、また、砥粒による細い筋状痕も無くなっており、原子オーダーで表面が平滑化されていることが判る。すなわち、上記(2)の表面平滑化処理によって、図1(b)の模式図に示したように、この基板表面は、原子オーダーで表面が平滑化され、また(100)面が原子層オーダーでステップ状に連なった表面になる。
図3(a)は、上記(1)及び(2)の基板前処理を施した基板に、下記に詳述する、メタンガスと硫化水素ガスを水素ガスで希釈した原料ガスを使用してマイクロ波プラズマCVD法によりエピタキシャル成長させた厚さ1μmのn型ダイヤモンド薄膜の表面の光学顕微鏡写真である。図3(b)は、上記(1)及び(2)の基板前処理を施さない(100)基板上に、エピタキシャル成長させたn型ダイヤモンド薄膜の表面の光学顕微鏡写真である(基板前処理以外は上記と同一条件で作製)。
図3(a)に見られるように、上記(1)及び(2)の基板前処理を施した基板にエピタキシャル成長させたn型ダイヤモンド薄膜の表面は非常に平坦であり、原子オーダーで平坦であることが判る。また、このn型ダイヤモンド薄膜は、下記に詳述するように、結晶性を評価する測定、例えば、移動度の温度依存性、励起子発光、或いはラマンスペクトル等の測定において、非常に高い完全結晶性を示している。
一方、図3(b)に見られるように、上記(1)及び(2)の基板前処理を施さない基板にエピタキシャル成長させたn型ダイヤモンド薄膜の表面は、三角錐状の双晶が成長しており、また研磨痕を反映した凹凸の激しい表面であることが判る。また、このn型ダイヤモンド薄膜は、結晶性を評価する測定においても、上記(1)及び(2)の基板前処理した基板にエピタキシャル成長させたn型ダイヤモンド薄膜のような高い完全結晶性を示さない。
なお、(100)面に平行に、すなわち、傾斜角0で機械研磨し、(2)の平滑化処理をした場合の基板表面は、図1(c)に示すように、(100)面が原子層オーダーで互いに上下した、すなわち、(100)面が凹凸に連なった面になり、この面にエピタキシャル成長したn型ダイヤモンド薄膜の表面は図3(b)に示したような双晶が発生し、また、上記の結晶性を評価する測定においても良い結果が得られない。
以上説明したように、エピキタピシャル成長用基板の前処理として、(1)ダイヤモンド(100)面方位基板の面法線が<100>方向と<010>方向又は<100>方向と<001>方向とが成す平面内で<100>方向を基準として1.5〜6度の範囲のいずれかの角度(傾斜角)で傾くように機械研磨した傾斜基板を作製し、次に、(2)この傾斜基板を、水素プラズマに晒して表面を平滑化することによって、原子オーダーで表面が平滑化され、かつ、(100)面が原子層オーダーでステップ状に連なった表面が得られ、この基板上にエピタキシャル成長することにより、結晶性の良いn型ダイヤモンドをエピタキシャル成長することができる。
次に、本実施例で使用したマイクロ波プラズマCVD装置を説明する。図4は本実施例で使用するマイクロ波プラズマCVD装置の概略構成図である。
図4を参照すると、本実施形態で使用するマイクロ波プラズマCVD装置10は、例えば2.45GHzのマイクロ波発生装置1と、アイソレータ及びパワーモニター3と、チューナー5とを有しマイクロ波が照射される反応管7と、この反応管7を真空排気する真空ポンプ(図示しない)と、反応管7に原料ガスである混合ガス又はパージ用ガスを切り換えて供給するガス供給ライン9と、複数の光学窓11,11と、反応管内に設けられた基板ホルダー13と、この基板ホルダー13上に設置された基板15を加熱又は冷却する温度制御システム17とを備え、基板15上にガスが供給されてマイクロ波プラズマ19が発生するようになっている。なお、基板温度は光高温計でモニターしている。
次に、マイクロ波プラズマCVD法によるn型半導体ダイヤモンドのエピタキシャル成長条件について説明する。この成長条件は、原料、温度、圧力、ガス流量、不純物添加量、基板面積等により異なる。
図5は本実施例におけるイオウドープ半導体ダイヤモンドホモエピタキシーの成長条件を示す図である。図5を参照して説明すると、本実施例では反応ガスがメタン/硫化水素/水素の混合ガスを原料ガスとして使用しているが、アルカン、アルケン等の揮発性炭化水素/イオウ化合物ガス/水素の混合ガスであれば原料ガスとして使用可能である。炭化水素はダイヤモンドの構成元素である炭素のソースとして、イオウ化合物ガスはドナー原子のソースとして、また水素はキャリアガスとして使用している。
アルカンとしては例えばメタン、エタン、プロパンを使用し、アルケンとしては例えばエチレン、プロピレンを使用するが、揮発性炭化水素としてメタンはダイヤモンドの構成元素の炭素供給を最小限に抑えることが容易にできるので最も好ましい。
イオウ化合物としては、例えば硫化水素(H2 S)、二硫化炭素(CS2 )等の無機イオウ化合物、低級アルキルメルカプタン等の有機イオウ化合物が挙げられるが、硫化水素が最も好ましい。
したがって、混合ガスとしてはメタン/硫化水素/水素を使用するのが好ましい。混合ガス中のメタン濃度は0.1%〜5%、好ましくは0.5%〜3.0%で使用するのがよい。混合ガス中の硫化水素の濃度は、1ppm〜2000ppm、好ましくは5ppm〜200ppmで使用するのがよい。
本実施例ではメタン濃度1%、硫化水素10〜100ppmである。硫化水素の濃度が増加するとキャリア濃度が増加するが、この硫化水素の濃度範囲では移動度は硫化水素の添加量が50ppmで最大となることから50ppmが最も好ましい。
全ガス流量は装置の規模、例えば反応管部の体積、供給ガス流量及び排気量等によるが、本実施形態では200ml/minである。
ガス流量は各ガス種に対応したマスフローコントローラで制御するが、硫化水素の添加量は例えば100ppm硫化水素/水素の混合ガスボンベを用い、キャリア水素で希釈してマスフローコントローラで流量制御して、所定の添加量の割合に制御している。
本実施例では100ppm硫化水素/水素の混合ガスボンベを使用する。本実施形態では硫化水素濃度を50ppmに設定しているので、全流量が200ml/minの場合、キャリア水素ガスを100ml/minとして100ppm硫化水素/水素の混合ガスボンベから100ml/minを流すと全体で硫化水素濃度が50ppmに設定できる。
マイクロ波プラズマCVDでは気圧がだいたい30〜60Torr内であり、本実施例では40Torrとした。マイクロ波放電では比較的高い圧力でグロー放電を維持する。
ダイヤモンドを析出する基板の温度は700℃〜1100℃とするが、本実施例では830℃である。また基板ダイヤモンドとしてIbダイヤモンドを使用したが、このタイプのダイヤモンドに限られず、IaやII型でもよい。さらに本実施形態では(100)面にダイヤモンドをホモエピタキシャル成長させるが、(100)面に限らず、例えば(111)面や(110)面でもよい。
次に、本実施例におけるn型半導体ダイヤモンドの作製プロセスについて説明する。
先ず、エキタピシャル成長用基板の前処理として、粒度0.5μm以下のダイヤモンド砥粒を使用して、ダイヤモンド(100)面方位基板表面を、この面法線が、<100>方向と<010>方向又は<100>方向と<001>方向とが成す平面内で<100>方向を基準として1.5〜6度の範囲のいずれかの角度(傾斜角)で傾くように機械研磨した傾斜基板を作製し、この傾斜基板を、上記に説明したマイクロ波プラズマ装置を使用し、2.45GHzのマイクロ波出力200〜1200W、水素圧力10〜50Torrの水素プラズマに晒して、基板温度700〜1200℃、処理時間0.5〜5時間で表面を平滑化する。なお、この表面平滑化処理は、アセチレン等の燃焼炎の酸化炎に晒すことによっても可能である。
次に、この基板を洗浄処理し、基板ホルダーに設置して、ガス供給ラインから水素パージを数回繰り返し真空容器内の窒素や酸素を除去する。次いで、基板ホルダーを加熱しつつ基板表面温度が830℃となるように制御するとともに40Torrに圧力制御する。なお、基板表面温度は例えば光高温計で測定する。
次に、40Torrの圧力制御の下にマイクロ波放電させるとともにガス供給ラインでパージ用水素ガスをメタン1%/硫化水素50ppmの水素希釈の混合ガスに切り換えて反応管に200ml/minで導入すると、基板上方にプラズマが発生する。このプラズマ流がダイヤモンド基板に供給され、ダイヤモンド薄膜がエピタキシャル成長する。
所定膜厚になったら、ガス供給ラインを水素パージに切り換えるとともにマイクロ波放電を停止し、基板加熱を停止又は冷却する。
最後に室温に戻ったら、常圧復帰した反応管の基板ホルダーから、ダイヤモンド基板を取り出す。
このようにして製造したダイヤモンド結晶薄膜に、測定温度250〜550Kにおいてオーミック特性を確認した電極を形成した。このようにして製造したダイヤモンド結晶薄膜は、測定温度250〜550Kにおいて、すべて負のホール係数を示し、室温での移動度は580cm2 /V・sと高く、また、反射電子線回折(RHEED)で鮮明な菊池パターンが観測でき、結晶薄膜の結晶性がきわめて高い。
以上の説明から明らかなように、本発明の半導体デバイスに用いるn型半導体ダイヤモンドを、高移動度かつ結晶性よく製造することができる。
次に、このようにして製造したn型半導体ダイヤモンドの特性について詳しく説明する。
図6は本実施形態に係るn型半導体ダイヤモンドのキャリア濃度の温度依存性を示す図である。
図6から分かるように、キャリア濃度は温度上昇につれて1012〜1016cm-3まで増加しており、ダイヤモンド薄膜の伝導度は室温で1.3×10-3Ω-1cm-1である。この図から判るように、キャリア濃度は温度の逆数に対して完全な指数関数依存性を示しており、このことは、キャリアが単一ドナー準位からのみ供給されていることを示している。図6から判るように、ドナー準位の活性化エネルギーは0.38eVである。
すなわち、本発明のn型半導体ダイヤモンドは、イオウ(S)原子が0.38eVの活性化エネルギーで単一ドナー準位を形成しているn型半導体ダイヤモンドである。
図7は本実施例のn型半導体ダイヤモンドのホール係数測定による移動度の温度依存性を示す図である。
測定温度250〜550Kにおいて、すべて負のホール係数を示す。
図7から明らかなように、室温におけるキャリア濃度は1.4×1013cm-3で、移動度は580cm2 /V・sである。
図8は780℃で成長させたn型半導体ダイヤモンドのホール係数測定による移動度の温度依存性を示す図である。基板温度以外の成長条件は同一であるが、基板温度が低いので、結晶中へのイオウ(S)の取り込み量は少ない。
図8に示す例では移動度が980cm2 /V・sであり、したがって本発明のn型半導体ダイヤモンドはイオウのドープ量が少ない場合においても極めて高い移動度を示す。
なお、IIa型ダイヤモンドの電子移動度は約2000cm2 -1・s-1と推定されているが、本実施例の製造方法によれば、極めて結晶性がよく作製できるため、IIa型ダイヤモンド基板を用いれば103 cm2 -1・s-1台の移動度も可能である。
図9は本実施例のイオウ(S)ドープn型半導体ダイヤモンドと従来のリン(P)ドープn型半導体ダイヤモンドとの移動度の比較を示す図である。
図9中、□印は成長温度が780℃、○印が830℃での、本発明によるSドープn型半導体ダイヤモンドのデータであり、黒丸及び鎖線で示したものが従来のPドープn型半導体ダイヤモンドのデータである。
従来のPドープn型半導体ダイヤモンドでは、室温で移動度が10cm2 /V・s程度であり、最高値でも30cm2 /V・s程度である(Diamond and Related Materials 7 (1998) 540-544, S. Koizumi et al参照)。
これに対して、本実施例のSドープn型半導体ダイヤモンドでは、上述したように移動度が約600cm2 /V・s以上であり、極めて高移動度である。
さらに、本発明の製造方法によるイオウ(S)ドープn型半導体ダイヤモンドでは、移動度の温度特性が結晶欠陥が多い場合に示す温度依存性とは逆に、高温になるにつれて小さくなる、T-3/2依存性を示す。
この温度特性は、キャリアの散乱過程がフォノンによるものが支配的であることを示しており、完全結晶性の高い単結晶においてのみ観測されるものである。したがって、本実施例のイオウ(S)ドープn型半導体ダイヤモンドは、結晶欠陥が極めて少なく、したがって、キャリアの源が結晶欠陥などではなくドーパント原子によるものであり、半導体電子デバイスとして使用できる完全結晶性を有することが判る。
図10は本実施例のn型半導体ダイヤモンドのラマンスペクトルを示す図である。図10から明らかなように、波数が1333cm-1のピーク以外に何もピークがなく、その半値幅は約2.6cm-1と極めて狭い。したがって、本実施例のn型半導体ダイヤモンドは極めて結晶性が高い。なお図示していないが、上記基板前処理を施さないでエピタキシャル成長したn型半導体ダイヤモンドの波数は約6cm-1である。
図11は本実施例のn型半導体ダイヤモンドの自由励起子発光と束縛励起子発光のスペクトルを示す図である。図11から明らかなように、本実施例のn型半導体ダイヤモンドでは235nm付近の自由励起子発光(FE)と238nm付近の束縛励起子発光(BE)とが観測される。このことは、特に、ドープしたイオウがダイヤモンド格子の格子点に存在し、かつ、ダイヤモンド結晶のバンドギャップ内に完全なドナーレベルを形成していることを示している。また、上記基板前処理を施さないでエピタキシャル成長したn型半導体ダイヤモンドでは、自由励起子発光と束縛励起子発光は観測されない。
図12(a)は2次電子顕微鏡(SEM)写真を示し、(b)は反射電子線回折(RHEED)パターンを示す。図12(a)から明らかなように、本実施例のn型半導体ダイヤモンドの表面は非常になめらかである。そして、図12(b)から明らかなように、非常に鮮明な菊池パターンが生じており、結晶性が極めて高いことが確認できる。
図13は本実施例のn型半導体ダイヤモンドにおける2次イオン質量分析(SIMS)による原子濃度のプロファイルを示す図である。図13から本実施例のn型半導体ダイヤモンド中でイオウ(S)が一定濃度でドープされており、このイオウ(S)は少なくともSIMSの検出限界の1013cm-3以上ドープされていることが判る。
以上の説明から明らかなように、本実施例で作製されるn型半導体ダイヤモンドは、キャリアが単一のドナーレベルから供給されるn型導電性を有し、結晶欠陥が少なく移動度が大きい。したがって、従来からのp型半導体ダイヤモンド作製技術と組み合わせることによって、優れた特性を有するpn接合を形成することができる。
したがって、本発明によれば、半導体ダイヤモンド薄膜による半導体電子デバイスの工業的な製造が可能になり、小型ハイパワーデバイス、高出力高周波デバイス及び高温動作デバイス等が実現できる。
なお、本実施例は本発明の例示的な実施例について説明したものであり、本発明の要旨及び範囲を逸脱することなく、実施例での種々の変更、省略、追加が可能である。したがって本発明は実施例に限定されるものでなく、特許請求の範囲に記載された要素によって規定される範囲及びその均等範囲を包含するものとして理解されなければならない。
本実施例の基板前処理による基板表面状態を示す模式図である。 本実施例の基板前処理による基板表面形状の原子間力顕微鏡(AFM)写真である。 本実施例の基板前処理を施した基板と施さない基板とにイオウドープn型半導体ダイヤモンドをエピタキシャル成長した場合の表面形状を比較した光学顕微鏡写真である。 本実施例で用いたマイクロ波プラズマCVD装置の概略構成図である。 本実施例のイオウドープn型半導体ダイヤモンドホモエピタキシー成長条件を示す図である。 本実施例のイオウドープn型半導体ダイヤモンドのキャリア濃度の温度依存性を示す図である。 本実施例のイオウドープn型半導体ダイヤモンドのホール係数測定による移動度の温度依存性を示す図である。 本実施例の基板温度780℃で成長させたイオウドープn型半導体ダ イヤモンドのホール係数測定による移動度の温度依存性を示す図である。 本実施例のイオウドープn型半導体ダイヤモンドと従来のリンドープn型半導体ダイヤモンドとの移動度の比較を示す図である。 本実施例のイオウドープn型半導体ダイヤモンドのラマンスペクトルを示す図である。 本実施例のイオウドープn型半導体ダイヤモンドの自由励起子発光と束縛励起子発光のスペクトルを示す図である。 本実施例のイオウドープn型半導体ダイヤモンドの結晶性を示す図であり、(a)は2次電子顕微鏡(SEM)像を、(b)は反射電子線回折(RHEED)パターンを示している。 本実施例のイオウドープn型半導体ダイヤモンドにおける2次イオン質量分析(SIMS)の原子濃度のプロファイルを示す図である。
符号の説明
1 マイクロ波発生装置
3 モニター
5 チューナ
7 反応管
9 ガス供給ライン
10 マイクロ波プラズマCVD装置
11 光学窓
13 基板ホルダー
15 基板
17 温度制御システム
19 マイクロ波プラズマ
α 傾斜角

Claims (10)

  1. n型ダイヤモンドの不純物原子がイオウ原子であり、このイオウ原子が、0.38eVの単一のドナーレベルを形成していることを特徴とする、n型ダイヤモンドを用いた半導体デバイス。
  2. n型ダイヤモンドの不純物原子がイオウ原子であり、このイオウ原子が、0.38eVの単一のドナーレベルを形成し、
    該n型ダイヤモンドの室温における電子キャリア濃度が1.4×1013cm-3以上であることを特徴とする、n型ダイヤモンドを用いた半導体デバイス。
  3. 前記n型ダイヤモンドの電子移動度が、室温において580cm2 -1・s-1以上であることを特徴とする、請求項1又は2に記載のn型ダイヤモンドを用いた半導体デバイス。
  4. 前記電子移動度が、室温以上の温度(T)領域においてT-3/2依存性を有することを特徴とする、請求項3に記載のn型ダイヤモンドを用いた半導体デバイス。
  5. 前記n型ダイヤモンドのラマンスペクトルの半値幅が2.6cm-1以下であることを特徴とする、請求項1又は2に記載のn型ダイヤモンドを用いた半導体デバイス。
  6. 前記n型ダイヤモンドにおいて、自由励起子及び励起子発光が観測されることを特徴とする、請求項1又は2に記載のn型ダイヤモンドを用いた半導体デバイス。
  7. 前記n型ダイヤモンドにおいて、反射電子線回折において鮮明な菊池パターンが観測されることを特徴とする、請求項1又は2に記載のn型ダイヤモンドを用いた半導体デバイス。
  8. 前記半導体デバイスが、pn接合を有することを特徴とする、請求項1又は2に記載のn型ダイヤモンドを用いた半導体デバイス。
  9. 前記半導体デバイスが、パワーデバイスであることを特徴とする、請求項1又は2に記載のn型ダイヤモンドを用いた半導体デバイス。
  10. 前記半導体デバイスが、高周波デバイスであることを特徴とする、請求項1又は2に記載のn型ダイヤモンドを用いた半導体デバイス。
JP2005231409A 1999-03-26 2005-08-09 n型ダイヤモンドを用いた半導体デバイス Expired - Fee Related JP4789035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005231409A JP4789035B2 (ja) 1999-03-26 2005-08-09 n型ダイヤモンドを用いた半導体デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1999124682 1999-03-26
JP12468299 1999-03-26
JP2005231409A JP4789035B2 (ja) 1999-03-26 2005-08-09 n型ダイヤモンドを用いた半導体デバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000608811A Division JP3769642B2 (ja) 1999-03-26 2000-03-27 n型半導体ダイヤモンド及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005354109A true JP2005354109A (ja) 2005-12-22
JP4789035B2 JP4789035B2 (ja) 2011-10-05

Family

ID=35588232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005231409A Expired - Fee Related JP4789035B2 (ja) 1999-03-26 2005-08-09 n型ダイヤモンドを用いた半導体デバイス

Country Status (1)

Country Link
JP (1) JP4789035B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150037641A (ko) * 2013-09-30 2015-04-08 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
US11837441B2 (en) 2019-05-29 2023-12-05 Lam Research Corporation Depositing a carbon hardmask by high power pulsed low frequency RF

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04238895A (ja) * 1991-01-10 1992-08-26 Sumitomo Electric Ind Ltd ダイヤモンド膜及びその製造方法
JPH07105353B2 (ja) * 1987-06-02 1995-11-13 住友電気工業株式会社 半導体ダイヤモンド及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105353B2 (ja) * 1987-06-02 1995-11-13 住友電気工業株式会社 半導体ダイヤモンド及びその製造方法
JPH04238895A (ja) * 1991-01-10 1992-08-26 Sumitomo Electric Ind Ltd ダイヤモンド膜及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150037641A (ko) * 2013-09-30 2015-04-08 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
JP2015070270A (ja) * 2013-09-30 2015-04-13 ラム リサーチ コーポレーションLam Research Corporation 硫黄ドープ炭素ハードマスク
KR102375870B1 (ko) * 2013-09-30 2022-03-16 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
KR20220035900A (ko) * 2013-09-30 2022-03-22 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
KR102525779B1 (ko) * 2013-09-30 2023-04-25 램 리써치 코포레이션 황 도핑된 탄소 하드마스크들
US11837441B2 (en) 2019-05-29 2023-12-05 Lam Research Corporation Depositing a carbon hardmask by high power pulsed low frequency RF

Also Published As

Publication number Publication date
JP4789035B2 (ja) 2011-10-05

Similar Documents

Publication Publication Date Title
US8222674B2 (en) Semiconductor device having a group-III nitride superlattice layer on a silicon substrate
Kato et al. n-type diamond growth by phosphorus doping on (0 0 1)-oriented surface
JP3769642B2 (ja) n型半導体ダイヤモンド及びその製造方法
Yang et al. Approach to obtain high quality GaN on Si and SiC‐on‐silicon‐on‐insulator compliant substrate by molecular‐beam epitaxy
EP1036863B1 (en) Method for synthesizing n-type diamond having low resistance
JP3557457B2 (ja) SiC膜の製造方法、及びSiC多層膜構造の製造方法
US20200343344A1 (en) Contact structures for n-type diamond
Teraji et al. High rate growth and luminescence properties of high‐quality homoepitaxial diamond (100) films
JP4019136B2 (ja) ダイヤモンド紫外光発光素子
US20050217561A1 (en) Low-resistance n type semiconductor diamond and process for producing the same
JP4789035B2 (ja) n型ダイヤモンドを用いた半導体デバイス
Kato et al. N-type doping on (001)-oriented diamond
JP2019112290A (ja) 単結晶ダイヤモンドおよびそれを用いた半導体素子
WO2019123745A1 (ja) 単結晶ダイヤモンドおよびそれを用いた半導体素子
JP2015154005A (ja) 鉄シリサイド半導体、鉄シリサイド半導体薄膜の製造方法、並びに発光素子及び受光素子
JP3550665B2 (ja) 炭化珪素薄膜の製造方法
KR100277691B1 (ko) 단파장 광전소자 제조용 장치 및 그를 이용한 단파장 광전소자제조방법
Koizumi N-type diamond growth
Kato et al. n-Type Diamond Growth by Phosphorus Doping
Liu et al. Optimization of high-quality gallium nitride thin films deposited on silicon substrates with an aluminum nitride buffer layer through radio-frequency magnetron sputtering
KR20230104380A (ko) 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판
Koga et al. Growth and electrical properties of 3C-SiC/nanocrystalline diamond layered films
Chen et al. Interface properties of ZnO nanotips grown on Si substrates
Wang Silicon carbide epitaxial growth for power device applications
Wang In-situ Photoemission Spectroscopy Characterization of Electronic States in Semiconductor Interfaces

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050810

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees