CN111492098A - 单晶金刚石和使用该单晶金刚石的半导体元件 - Google Patents

单晶金刚石和使用该单晶金刚石的半导体元件 Download PDF

Info

Publication number
CN111492098A
CN111492098A CN201880081889.7A CN201880081889A CN111492098A CN 111492098 A CN111492098 A CN 111492098A CN 201880081889 A CN201880081889 A CN 201880081889A CN 111492098 A CN111492098 A CN 111492098A
Authority
CN
China
Prior art keywords
single crystal
crystal diamond
diamond layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880081889.7A
Other languages
English (en)
Inventor
大曲新矢
山田英明
茶谷原昭义
杢野由明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority claimed from PCT/JP2018/034651 external-priority patent/WO2019123745A1/ja
Publication of CN111492098A publication Critical patent/CN111492098A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/271—Diamond only using hot filaments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明提供一种降低了位错密度的单晶金刚石。单晶金刚石(10)具备单晶金刚石层(2、3)。单晶金刚石层(2)形成于金刚石基板(1)之上，包含点缺陷。单晶金刚石层(3)配置在单晶金刚石层(2)之上。单晶金刚石层(2、3)具有比金刚石基板低的位错密度。

Description

单晶金刚石和使用该单晶金刚石的半导体元件
技术领域
本发明涉及单晶金刚石和使用其的半导体元件。
背景技术
以往，作为降低金刚石膜的位错密度的方法，已知有非专利文献1～3中记载的方法。
非专利文献1所记载的降低位错密度的方法是通过使金刚石膜厚膜化而降低位错密度的方法。而且，记载了通过进行厚膜化至金刚石膜的膜厚为1mm以上，能够将位错密度降低至1×1010cm-2～4×107cm-2，但若因低位错化而位错线的间隔变宽，则其效果变小，因此无法将位错密度降低至低于1×106cm-2的密度。
非专利文献2所记载的降低位错密度的方法是异质外延生长的前处理中形成限定了核生成区域的图案，通过横向晶体生长(ELO:Epitaxial Lateral Overgrowth)来控制位错传播方向，从而降低位错密度的方法。并且，能够通过该方法将位错密度降低至1×108cm-2左右。
非专利文献3中记载的降低位错密度的方法是在蚀刻坑(位错存在部位)形成金属纳米粒子，然后，通过用CVD使金刚石生长来降低位错密度的方法。由于需要形成金属纳米粒子，因此除了花费时间和成本之外，位错传播的控制性也存在问题，未实现低于1×106cm-2的低位错化。
现有技术文献
非专利文献
非专利文献1:C.Stehl,M.Fischer,S.Gsell,E.Berdermann,M.S.Rahman,M.Traeger,O.Klein,and M.Scheck,“Efficiency of dislocation density reductionduring heteroepitaxial growth of diamond for detector applications,”APPLIEDPHYSICS LETTERS 103,151905(2013).
非专利文献2:Kimiyoshi Ichikawa,Hideyuki Kodama,Kazuhiro Suzuki,AtsuhitoSawabe,“Effect of stripe orientation on dislocation propagation in epitaxiallateral overgrowth diamond on Ir,”Diamond&Related Materials 72(2017)114-118.
非专利文献3:M.Naamoun,A.Tallaire,P.Doppelt,A.Giccquel,J.Barjon,J.Achard,“Reduction of dislocation densities in single crystal CVD diamond by usingself-assembled metallic masks,”Diamond&Related Materials 58(2015)62-68.
发明内容
(发明要解决的课题)
但是，用非专利文献1～3所记载的方法，对异质外延金刚石等位错密度比较大的试样是有效的，但一贯地低于1×106cm-2的低位错化是不可能的，无法完全抑制位错的传播。
可是，根据本发明的实施方式，可提供降低了位错密度的单晶金刚石。
此外，根据本发明的实施方式，可提供使用降低了位错密度的单晶金刚石的半导体元件。
(用于解决课题的技术方案)
(构成1)
根据本发明的实施方式，单晶金刚石具备第一单晶金刚石层。第一单晶金刚石层形成于基板之上，且包含点缺陷。并且，第一单晶金刚石层具有比基板低的位错密度。
(构成2)
在构成1中，单晶金刚石还具备第二单晶金刚石层。第二单晶金刚石层配置在第一单晶金刚石层之上，且具有比基板低的位错密度。
(构成3)
在构成1或构成2中，第一单晶金刚石层包含钨、钽、铼、铁、镍、钴、铝、镓、锗、铱和磷中的任一者、以及硅和钼。
(构成4)
在构成2或构成3中，第二单晶金刚石层具有比基板小2个数量级以上的位错密度。
(构成5)
在构成1～构成4中的任一者中，第一单晶金刚石层具有1μm以上的膜厚。
(构成6)
在构成2～构成5中的任一者中，第二单晶金刚石层具有200μm以上的膜厚。
(构成7)
在构成2～构成5中的任一者中，第一单晶金刚石层还包含p型掺杂剂。
(构成8)
此外，根据本发明的实施方式，半导体元件具备构成7所记载的单晶金刚石、以及第一和第二金属。第一金属与第二单晶金刚石层形成肖特基结。第二金属与第一单晶金刚石层或第二单晶金刚石层形成欧姆结。
(发明效果)
能够降低单晶金刚石的位错密度。
附图说明
图1是本发明的实施方式的单晶金刚石的截面图。
图2是表示图1所示的单晶金刚石的制造方法的工序图。
图3是本发明的实施方式的半导体元件的截面图。
图4是本发明的实施方式的另一半导体元件的截面图。
图5是表示实施例1中的单晶金刚石的阴极发光的测定结果的图。
图6是表示钨在深度方向上的分布的图。
图7是表示实施例3中的单晶金刚石的阴极发光的测定结果的图。
图8是表示实施例4中的单晶金刚石的阴极发光的测定结果的图。
图9是表示实施例5中的单晶金刚石的阴极发光的测定结果的图。
图10是表示室温下的实施例6和比较例2的半导体元件的电流-电压特性的图。
图11是表示实施例6和比较例2的半导体元件的另一电流-电压特性的图。
图12是表示室温下的半导体元件的漏电流与电场强度的关系的图。
图13是表示室温下的实施例7的半导体元件的电流-电压特性的图。
图14是表示室温下的实施例8和比较例3的半导体元件的电流-电压特性的图。
图15是表示实施例8和比较例3的半导体元件的理想因子(n值)的图。
图16是表示实施例8和比较例3的半导体元件的势垒高度的图。
具体实施方式
图1是本发明的实施方式的单晶金刚石的截面图。参照图1，本发明的实施方式的单晶金刚石10具备基板1和单晶金刚石层2、3。
基板1由单晶金刚石或异质金刚石构成。单晶金刚石具有例如1×102cm-2～1×106cm-2的位错密度，异质金刚石例如具有1×108～1×1010cm-2的位错密度。另外，基板1也可以由将多个金刚石排列或接合成平板状(例如，棋盘格状)而成的基板构成。进而，在异质金刚石的情况下，也可以在基板中包含铱(Ir)、硅(Si)、碳化硅(SiC)、氮化镓(GaN)和碳化钨(WC)等除金刚石以外的材料，也可以是除去了这些异质基板的自支撑晶体。
单晶金刚石层2与基板1的表面相接而配置在基板1之上。单晶金刚石层2包含钨(W)、钽(Ta)、铼(Re)、铁(Fe)、镍(Ni)、钴(Co)、铝(Al)、镓(Ga)、锗(Ge)、铱(Ir)和磷(P)中的任一者、以及硅(Si)和钼(Mo)。W、Ta、Re、Fe、Ni、Co、Al、Ga、Ge、Ir和P各自是原子半径大于碳(C)且进入单晶金刚石的晶格间的元素。
W、Ta、Re、Fe、Ni、Co、Al、Ga、Ge、Ir和P的各自的含量为1×1016cm-3～1×1020cm-3。Si和Mo的各自的含量比W、Ta、Re、Fe、Ni、Co、Al、Ga、Ge、Ir和P中的任一者的含量少2个数量级以上。单晶金刚石中，W、Ta、Re、Fe、Ni、Co、Al、Ga、Ge、Ir和P的含量以1×1020cm-3为限度，不优选使W、Ta、Re、Fe、Ni、Co、Al、Ga、Ge、Ir和P的含量比1×1020cm-3更多。通过使W、Ta、Re、Fe、Ni、Co、Al、Ga、Ge、Ir和P中的任一者与Si和Mo包含于单晶金刚石层2中来生成点缺陷。该点缺陷在金刚石的晶格间形成。单晶金刚石层2的点缺陷密度例如为1×1016cm-3～1×1020cm-3。并且，单晶金刚石层2例如具有1～2μm的厚度。应予说明，单晶金刚石层2具有1μm以上的厚度即可。这是因为，如果具有1μm以上的厚度，则如后所述，能够使单晶金刚石层2、3的位错密度比基板1的位错密度低。
单晶金刚石层2可以含有硼(B)，也可以不含B。在单晶金刚石层2包含B的情况下，B浓度为1×1018cm-3～1×1021cm-3。
单晶金刚石层3与单晶金刚石层2相接而配置在单晶金刚石层2之上。
单晶金刚石层3可以含有B，也可以不含B。在单晶金刚石层3含有B的情况下，B浓度为1×1015cm-3～1×1018cm-3。并且，单晶金刚石层3的厚度没有特别限定，在将单晶金刚石层3用于宝石的情况下，单晶金刚石层3的厚度为200μm以上。
单晶金刚石层2具有2×106cm-2以下的位错密度。单晶金刚石层3例如具有0～1×104cm-2(即，1×104cm-2以下)的位错密度。如上所述，通过使单晶金刚石层2包含点缺陷(即，包含W、Ta、Re、Fe、Ni、Co、Al、Ga、Ge、Ir和P中的任一者、以及Si和Mo)，能够使单晶金刚石层3的位错密度比基板1小2个数量级以上。
在基板1由单晶金刚石构成的情况下，单晶金刚石层2、3进行同质外延生长，在基板1含有单晶金刚石以外的Si等的情况下，单晶金刚石层2、3进行异质外延生长。
图2是表示图1所示的单晶金刚石10的制造方法的工序图。参照图2，首先，准备基板1(参照工序(a))。基板1例如是具有(100)面的单晶金刚石。
接着，在配置有灯丝的真空容器中配置基板1，将含有碳源的载气导入真空容器内。然后，通过热丝CVD(Chemical Vapor Deposition，化学气相沉积)法使单晶金刚石层2生长到基板1之上(参照工序(b))。
接着，通过CVD法使单晶金刚石层3生长到单晶金刚石层2之上(参照工序(c))。由此，制造单晶金刚石10。作为CVD法，可使用微波等离子体、DC等离子体、燃烧法、电弧喷射法和热丝法。
应予说明，在基板1含有单晶金刚石以外的Si等的情况下，也按照图2所示的工序图制造单晶金刚石10。
另外，在工序(b)中，单晶金刚石层2可以使用含有碳源的气体、含有钨源的气体、含有钽源的气体和含有铼源的气体中的任一者、以及含有硅源的气体和含有钼源的气体，通过微波等离子体、DC等离子体、燃烧法和电弧喷射法等来形成。
图3是本发明的实施方式的半导体元件的截面图。参照图3，本发明的实施方式的半导体元件100具备基板1、单晶金刚石层2、3和电极4、5。即，半导体元件100由在图1所示的单晶金刚石10上追加了电极4、5的结构构成。
电极4、5与单晶金刚石层3相接而配置在单晶金刚石层3之上。电极4是肖特基结用电极，电极5是欧姆结用电极。
电极4例如由Mo/Au、Ru/Au、Au、Ru、Pt和Mo中的任一者构成，电极5例如由Ti/Mo/Au、Ti/Pt/Au和Ti/Au中的任一者构成。
在半导体元件100中，单晶金刚石层2由掺杂有B的p型单晶金刚石构成。B浓度例如为1×1020cm-3。另外，单晶金刚石层3可以掺杂B，也可以不掺杂B。在掺杂有B的情况下，B浓度为1×1015cm-3～1×1018cm-3。
半导体元件100通过按照图2所示的工序图制造单晶金刚石10后，例如通过蒸镀法在单晶金刚石层3之上形成电极4、5来制造。
图4是本发明的实施方式的另一半导体元件的截面图。本发明的实施方式的半导体元件也可以是图4所示的半导体元件100A。
参照图4，半导体元件100A含有通过蚀刻除去基板1的一部分、以使电极5与基板1和单晶金刚石层2接触的方式形成的结构。在半导体元件100A中，载流子(空穴和电子)在电极4、5之间沿纵向移动，因此能够降低串联电阻。
半导体元件100A通过如下方式制造：在按照图2所示的工序图制造单晶金刚石10之后，将基板1的一部分蚀刻除去，例如通过蒸镀法将电极4形成在单晶金刚石层3之上，使电极5形成为与基板1和单晶金刚石层2接触。
如上所述，本发明的实施方式的单晶金刚石10由在基板1之上形成具有点缺陷的单晶金刚石层2、在单晶金刚石层2之上形成单晶金刚石层3的结构构成。
在单晶金刚石的生长中，在基板1具有位错的情况下，形成在基板1之上的单晶金刚石延续基板1的位错而生长。但是，在基板1之上形成单晶金刚石层2的情况下，单晶金刚石层2中的点缺陷抑制从基板1延续的位错的传播(厚度方向的传播)。
其结果，单晶金刚石层2具有比基板1低的位错密度。并且，在将单晶金刚石层3形成在单晶金刚石层2之上的情况下，单晶金刚石层3仅延续单晶金刚石层2中的位错。其结果，能够使单晶金刚石层2、3中的位错密度与基板1的位错密度相比降低。因此，通过使单晶金刚石10由基板1/单晶金刚石层2/单晶金刚石层3的结构构成，能够抑制基板1的位错密度向单晶金刚石层2、3传播。
另外，本发明的实施方式的单晶金刚石也可以从图1所示的单晶金刚石10削除单晶金刚石层3。其理由如下所述，这是因为，单晶金刚石由基板1/单晶金刚石层2的结构构成，在单晶金刚石层2的中途(单晶金刚石层2的厚度方向的中途)，从基板1传播的位错向单晶金刚石层2的厚度方向的进一步传播因点缺陷而被抑制。因此，如果本发明的实施方式的单晶金刚石具有基板1/单晶金刚石层2的结构，则能够形成具有比基板1低的位错密度的单晶金刚石。
以下，用实施例对本发明的实施方式的单晶金刚石和使用其的半导体元件进行详细说明。
(实施例1)
使用CVD制基板作为基板1。CVD制基板是使(100)面偏离3°的基板。
然后，将sp3 Diamond Technologies公司制、Model-650热丝CVD装置用于单晶金刚石层2的生长。该热丝CVD装置具有并排配置的19根热丝。热丝由纯度99.9％的钨(W)构成，直径为0.12mm，长度为40cm另外，热丝被配置成与基板1的距离为15mm。
将CVD制基板配置在热丝CVD装置内的支撑台之上，将热丝CVD装置内抽真空至热丝CVD装置内的压力为1Pa。
其后，将180V、60A的直流电力施加于热丝，将热丝升温至2100℃。
然后，将基板温度设定为700℃～800℃，将30sccm的甲烷(CH4)气体和1000sccm的氢(H2)气体导入至热丝CVD装置内，将热丝CVD装置内的压力设定为3990Pa。其后，使单晶金刚石生长10小时，在基板1之上形成具有2μm厚度的单晶金刚石层2。
形成单晶金刚石层2后，从热丝CVD装置取出基板1/单晶金刚石层2，将基板1/单晶金刚石层2设置在SEKI DIAMOND SYSTEMS公司制造的5kW微波等离子体CVD装置内的支撑台之上。
然后，将微波等离子体CVD装置内抽真空至微波等离子体CVD装置内的压力为5×10-5Pa。
接着，将基板温度设定为900℃，将20sccm的甲烷(CH4)气体和480sccm的氢(H2)气体导入微波等离子体CVD装置内，将微波等离子体CVD装置内的压力设定为15960Pa。
然后，施加2500W的高频电力，通过微波等离子体CVD法，使单晶金刚石在单晶金刚石层2之上生长1小时，在单晶金刚石层2之上形成具有4μm的厚度的单晶金刚石层3。
测定实施例1中的单晶金刚石10-1的阴极发光。测定所使用的装置为日本电子公司(JEOL Ltd.)制的JSM-7001F。此外，阴极发光的测定条件为加速电压15kV、试样温度300K、带通滤波器的中心波长为430nm。
图5是表示实施例1中的单晶金刚石10-1的阴极发光的测定结果的图。图5的(a)表示实施例1中的单晶金刚石10-1的阴极发光的测定结果，图5的(b)表示金刚石基板(由金刚石构成的基板1)的阴极发光的测定结果。
参照图5，几乎观测不到来自实施例1中的单晶金刚石10-1的发光(参照图5的(a))。另一方面，观测到大量来自金刚石基板的发光。
然后，由阴极发光的测定结果求出位错密度，其结果，实施例1中的单晶金刚石10-1的位错密度为2.6×104cm-2，金刚石基板的位错密度为2.1×106cm-2。
如上所述，通过采用单晶金刚石层2/单晶金刚石层3的构成，能够将位错密度降低约2个数量级。在金刚石的领域中，研究者并不了解位错密度可以降低。因此，能够如实施例1所示地降低位错密度的效果是本领域技术人员无法预测的效果。并且，能够从2.1×106cm-2降低至2.6×104cm-2，这样的可使位错密度降低2个数量级的效果是本领域技术人员完全无法预测的效果。如上所述，通过采用单晶金刚石层2/单晶金刚石层3的构成，能够取得本领域技术人员无法预测的显著的效果。
为了研究单晶金刚石层2中的钨浓度，进行了SIMS(Secondary Ion MassSpectrometry，二次离子质谱法)测定。SIMS测定所使用的装置为CAMECA公司制的IMS-7f。
图6是表示钨在深度方向上的分布的图。在图6中，纵轴表示钨浓度，横轴表示深度方向的距离。应予说明，SIMS测定所使用的单晶金刚石层2的厚度为7.5μm。
参照图6，可知钨在深度方向上以约2×1018cm-3的浓度均匀地分布。由此可知，在使用由钨构成的热丝通过热丝CVD法使单晶金刚石生长的情况下，钨进入单晶金刚石中。另外，根据SIMS的测定结果可知，通过热丝CVD法而生长的金刚石含有1.4×1016cm-3的Mo和1.0×1016cm-3的Si。如上所述，Si和Mo的含量比W的含量少2个数量级以上。
然后，根据上述的阴极发光和SIMS测定结果可知，通过使单晶金刚石层2包含钨、钽、铼、铁、镍、钴、铝、镓、锗、铱和磷中的任一者、以及Mo和Si，能够将位错密度降低至2.6×104cm-2。这是因为：如果示出了通过在单晶金刚石层2中包含钨、钼和硅能够降低单晶金刚石10-1的位错密度，则能够容易地理解，与钨同样地，通过使作为原子半径大于碳且进入单晶金刚石的晶格间的元素的钽、铼、铁、镍、钴、铝、镓、锗、铱和磷中的任一者、以及Mo和Si进入单晶金刚石层2中，能够降低单晶金刚石10-1的位错密度。
(比较例1)
使用与实施例1相同的CVD制基板作为基板1。然后，作为比较例1，使用实施例1中的单晶金刚石层3的形成条件，通过微波等离子体CVD法在基板1之上形成单晶金刚石层(由1层单晶金刚石层构成)。
然后，对所形成的单晶金刚石层测定阴极发光，求出位错密度，结果为2.1×106cm-2。应予说明，阴极发光的测定所使用的装置及测定条件与实施例1相同。
在通过微波等离子体CVD法使单晶金刚石层生长的情况下，钨源、硅源和钼源不存在于微波等离子体CVD装置内，因此通过微波等离子体CVD法而生长的单晶金刚石层不含钨、硅和钼(即，点缺陷)。其结果，不能使位错密度低于基板的位错密度。即，无法抑制位错密度的传播。即使在使用钽、铼、铁、镍、钴、铝、镓、锗、铱和磷中的任一者代替钨的情况下也同样。
(实施例2)
使用位错密度为1×104cm-2的高温高压基板(HPHT制Ib基板)作为基板1。然后，使用与实施例1中的单晶金刚石层2的形成条件相同的条件，通过热丝CVD法在基板1之上形成由p+型单晶金刚石构成的单晶金刚石层2，其后，使用与单晶金刚石层2的形成条件相同的形成条件，通过热丝CVD法在单晶金刚石层2之上形成由p型单晶金刚石构成的单晶金刚石层3，制作单晶金刚石(基板1/单晶金刚石层2/单晶金刚石层3)。
在该情况下，向热丝CVD装置内导入5sccm的氢稀释的2％三甲基硼(TMB：B(CH3)3)气体作为形成p+型单晶金刚石的材料气体、。单晶金刚石层2的B浓度为1×1020cm-3。另外，向热丝CVD装置内导入1sccm的氢稀释的2％三甲基硼(TMB：B(CH3)3)气体作为形成p型单晶金刚石的材料气体。单晶金刚石层3的B浓度为2×1018cm-3。
然后，对实施例2中的单晶金刚石10-2的单晶金刚石层2和单晶金刚石层3分别测定阴极发光。其结果，单晶金刚石层2和单晶金刚石层3的位错密度为0cm-2。
由此可知，通过以热丝CVD法形成单晶金刚石层2和单晶金刚石层3这两者，能够使单晶金刚石的位错密度为0cm-2。
(实施例3)
使用具有1.2×106cm-2的位错密度的基板1，除此以外，与实施例1同样地制作由基板1/单晶金刚石层2/单晶金刚石层3构成的单晶金刚石。
图7是表示实施例3中的单晶金刚石10-3的阴极发光的测定结果的图。阴极发光的测定所使用的测定装置和测定条件如实施例1中说明所述。
参照图7，完全没有观测到来自实施例3中的单晶金刚石10-3的发光。因此，可知实施例3中的单晶金刚石10-3的位错密度为0cm-2。应予说明，关于阴极发光，对单晶金刚石10-3的多个区域进行了测定，但在全部的这些区域中，未观测到来自单晶金刚石10-3的发光，确认了单晶金刚石10-3的位错密度为0cm-2。
(实施例4)
使用异质金刚石作为基板1。然后，使用与实施例1同样的热丝CVD装置在基板1之上形成由p型单晶金刚石构成的单晶金刚石层2。
此时，热丝的温度、基板温度和热丝CVD装置内的压力设定为与实施例1相同。另外，作为材料气体，使用甲烷(CH4)气体、氢(H2)气体和三甲基硼(TMB：B(CH3)3)气体，甲烷(CH4)气体的流量为30sccm，氢(H2)气体的流量为1000sccm。p型单晶金刚石的膜厚为3μm。
测定实施例4中的单晶金刚石10-4的阴极发光。测定所使用的装置与实施例1中的装置相同。阴极发光的测定条件为加速电压15kV、试样温度80K、带通滤波器的中心波长430nm。
图8是表示实施例4中的单晶金刚石10-4的阴极发光的测定结果的图。图8的(a)表示实施例4中的单晶金刚石10-4的阴极发光的测定结果，图8的(b)表示异质金刚石(＝基板)的阴极发光的测定结果。
参照图8，来自实施例4中的单晶金刚石10-4的发光比来自异质金刚石的发光少。
然后，由阴极发光的测定结果求出位错密度，其结果，实施例4中的单晶金刚石10-4的位错密度为2×106cm-2，异质金刚石的位错密度为1×108cm-2。
由此可知，通过在基板1之上形成单层的单晶金刚石层2，能够使单晶金刚石层2的位错密度比基板1的位错密度小约2个数量级。
(实施例5)
使用与实施例1相同的CVD制基板作为基板1。然后，使用由纯度99.9％的钽(Ta)构成的热丝，在与实施例1的单晶金刚石层2的形成条件相同的形成条件下在基板1之上形成单晶金刚石层2，制作基板1/单晶金刚石层2。
图9是表示实施例5中的单晶金刚石的阴极发光的测定结果的图。图9的(a)表示实施例5中的单晶金刚石10-5的阴极发光的测定结果，图9的(b)表示金刚石基板(由金刚石构成的基板1)的阴极发光的测定结果。应予说明，阴极发光的测定所使用的装置及测定条件与实施例1相同。
参照图9，几乎没有观测到来自实施例5中的单晶金刚石10-5的发光(参照图9的(a))。另一方面，观测到大量来自金刚石基板的发光。
然后，由阴极发光的测定结果求出位错密度，其结果，实施例5中的单晶金刚石10-5的位错密度为7.6×104cm-2，金刚石基板的位错密度为2.1×106cm-2。
如上所述，通过使用由Ta构成的热丝形成单晶金刚石层2，能够将位错密度从2.1×106cm-2减小到7.6×104cm-2。认为这是由于，通过使用由Ta构成的热丝形成单晶金刚石层2，从而Ta、Si和Mo进入单晶金刚石层2中，形成点缺陷，抑制了来自基板1的位错的传播。因此，证实了在使用由Ta构成的热丝的情况下，也能够抑制位错从基板1传播，降低单晶金刚石层2的位错密度。
如实施例1～5所示，可知，若单晶金刚石层2的厚度为1μm以上，则能够将位错密度降低至104cm-2级别，优选能够降低2个数量级以上。
(实施例6)
使用与实施例1相同的CVD制基板作为基板1。然后，使用与实施例1中的单晶金刚石层2的形成条件相同的条件，在基板1之上形成由p型单晶金刚石构成的单晶金刚石层2，然后，与实施例1同样地在单晶金刚石层2之上形成单晶金刚石层3，制作单晶金刚石(基板1/单晶金刚石层2/单晶金刚石层3)。在该情况下，向热丝CVD装置内导入5sccm的氢稀释的2％三甲基硼(TMB：B(CH3)3)气体作为形成p型单晶金刚石的材料气体。此外，单晶金刚石层2的B浓度为1×1020cm-3。
其后，在1000℃、15960Pa、5分钟的条件下使用基于微波等离子体CVD法的氢等离子体，利用氢将单晶金刚石层3的表面终止。
然后，通过蒸镀法，在单晶金刚石层3之上形成Ti/Mo/Au作为欧姆电极。在该情况下，Ti具有10nm的厚度，Mo具有10nm的厚度，Au具有30nm的厚度。
形成欧姆电极后，利用氧等离子体对单晶金刚石层3的表面进行处理。在该情况下，基板温度为室温，氧(O2)气体的流量为60sccm，压力为5Pa。
进行利用氧等离子体的处理后，通过蒸镀法，在单晶金刚石层3的表面形成作为肖特基电极的Mo/Au，制作半导体元件(由图3所示的结构构成)。在该情况下，Mo具有10nm的厚度，Au具有30nm的厚度。
(比较例2)
使用与实施例1相同的CVD制基板作为基板1。然后，使用与实施例1中的单晶金刚石层3的形成条件相同的形成条件，通过微波等离子体CVD法，在基板1之上形成单晶金刚石层(由1层单晶金刚石层构成)。
其后，与实施例6同样地在单晶金刚石层之上形成欧姆电极和肖特基电极，制作半导体元件(由基板/单晶金刚石层/电极的结构构成)。
对实施例6中的半导体元件和比较例2中的半导体元件测定室温下的电流-电压特性。
图10是表示室温下的实施例6和比较例2的半导体元件的电流-电压特性的图。在图10中，纵轴表示电流，横轴表示电压。此外，图10的(a)表示实施例6中的半导体元件的电流-电压特性，图10的(b)表示比较例2中的半导体元件的电流-电压特性。
参照图10，实施例6的半导体元件显示出非常良好的整流特性，反向饱和电流小于1×10-11A(参照图10的(a))。
另一方面，比较例2的半导体元件的整流特性差(参照图10(b))。另外，在比较例2的半导体元件中，反向饱和电流为1×10-8A～1×10-6A，比实施例6的半导体元件的反向饱和电流大3个数量级～5个数量级。
图11是表示实施例6和比较例2的半导体元件的其他电流-电压特性的图。图11中，纵轴表示电流密度，横轴表示电压。此外，图11的(a)表示实施例6中的10个半导体元件的电流-电压特性，图11的(b)表示比较例2中的10个半导体元件的电流-电压特性。
参照图11，实施例6的半导体元件显示非常良好的整流特性，反向饱和电流为1×10-7(A/cm2)左右。另外，实施例6的半导体元件显示均匀性良好的电流-电压特性(参照图11(a))。
另一方面，比较例2的半导体元件的整流特性差，反向饱和电流为10-7(A/cm2)～10-1(A/cm2)级别。因此，在比较例2的半导体元件中，电流-电压特性的偏差非常大(参照图11的(b))。
图12是表示室温下的半导体元件的漏电流与电场强度的关系的图。在图12中，纵轴表示漏电流，横轴表示电场强度。此外，曲线k1表示实施例6中的半导体元件的漏电流与电场强度的关系，曲线k2表示比较例2中的半导体元件的漏电流与电场强度的关系。
参照图12，实施例6中的半导体元件的漏电流，在电场强度为1.4[MV/cm]以前小于1×10-10[A]，随着电场强度大于2[MV/cm]而增加。并且，实施例6中的半导体元件在约4.0[MV/cm]的电场强度下击穿(参照曲线k1)。
另一方面，直至电场强度为0.3[MV/cm]为止，比较例2中的半导体元件的漏电流为1×10-8[A]以下。并且，比较例2中的半导体元件在0.4[MV/cm]的电场强度下击穿(参照曲线k2)。
因此，实施例6中的半导体元件与比较例2中的半导体元件相比漏电流小，击穿电场强度大10倍以上。认为能够这样得到大的击穿电场强度是因为单晶金刚石层2、3的位错密度降低。
具有肖特基结的半导体元件的电流-电压特性通过下式表示。
I＝I0[exp(qV/nkT)-1]···(1)
式(1)中，I为电流，V为电压，I0为反向饱和电流，q为元电荷，k为玻尔兹曼常数，n为理想因子。n接近作为理想值的“1”时表示电流-电压特性良好。
通过将实测的电流-电压特性与式(1)拟合，求出实施例6和比较例2的半导体元件的n值。其结果，实施例6的半导体元件的n值为1.1，比较例2的半导体元件的n值为2.7。
此外，对实施例6和比较例2的半导体元件求出肖特基结的势垒高度(BarrierHeight)。其结果，实施例6的半导体元件的势垒高度为1.38eV，比较例2的半导体元件的势垒高度为0.95eV。
由此可知，实施例6的半导体元件与比较例2的半导体元件相比，n值更接近理想值，势垒高度更大。认为这是因为如上所述单晶金刚石层2、3的位错密度降低。
(实施例7)
使用位错密度为1×104cm-2的高温高压基板(HPHT制Ib基板)作为基板1。然后，在制作实施例2中的基板1/单晶金刚石层2/单晶金刚石层3后，与实施例6同样地在单晶金刚石层3的表面形成Ti/Mo/Au作为欧姆电极，在单晶金刚石层3的表面形成Mo/Au作为肖特基电极，制作半导体元件(由图3所示的结构构成)。在该情况下，欧姆电极中的Ti、Mo和Au各自的厚度以及肖特基电极中的Mo和Au各自的厚度如上所述。
图13是表示室温下的实施例7的半导体元件的电流-电压特性的图。在图13中，纵轴表示电流密度，横轴表示电压。参照图13可知，将由p型单晶金刚石构成的单晶金刚石层3用作漂移层的半导体元件(肖特基元件)显示出整流特性。证实了尽管如实施例2所示，单晶金刚石层3具有2.0×1018cm-3的含B浓度，但半导体元件(肖特基元件)显示出整流特性。在以往的半导体元件(肖特基元件)中，如果漂移层具有1018cm-3级别的含B浓度，则得不到整流特性。
(实施例8)
使用与实施例1相同的CVD制基板作为基板1。然后，使用与实施例1中的单晶金刚石层2的形成条件相同的形成条件，通过热丝CVD法在基板1之上形成由p型单晶金刚石构成的单晶金刚石层2，其后，将基板1/单晶金刚石层2从热丝CVD装置中取出，将基板1/单晶金刚石层2设置在SEKI DIAMOND SYSTEMS公司制的5kW微波等离子体CVD装置内的支撑台之上。
然后，将微波等离子体CVD装置内抽真空至微波等离子体CVD装置内的压力成为5×10-5Pa。
接着，将基板温度设定为900℃，将20sccm的甲烷(CH4)气体和480sccm的氢(H2)气体导入微波等离子体CVD装置内，将微波等离子体CVD装置内的压力设定为15960Pa。
然后，施加2500W的高频电力，通过微波等离子体CVD法，以1小时在单晶金刚石层2之上形成由p型单晶金刚石构成的单晶金刚石层3。
其后，与实施例6同样地，在单晶金刚石层3的表面形成Ti/Mo/Au作为欧姆电极，在单晶金刚石层3的表面形成Mo/Au作为肖特基电极，制作半导体元件(由图3所示的结构构成)。在该情况下，欧姆电极中的Ti、Mo和Au各自的厚度以及肖特基电极中的Mo和Au各自的厚度如上所述。
由p型单晶金刚石构成的单晶金刚石层2具有1.4μm的厚度，具有2.5×1018cm-3的B浓度。另外，由p型单晶金刚石构成的单晶金刚石层3具有5μm的厚度，具有2×1015cm-3的B浓度。
(比较例3)
使用与实施例1相同的CVD制基板作为基板1。然后，使用与实施例8中的单晶金刚石层3的形成条件相同的形成条件，在基板1之上形成由p型单晶金刚石构成的单晶金刚石层3。单晶金刚石层3具有5μm的厚度，具有2×1015cm-3的B浓度。
然后，与实施例6同样地，在单晶金刚石层3的表面形成Ti/Mo/Au作为欧姆电极，在单晶金刚石层3的表面形成Mo/Au作为肖特基电极，制作半导体元件。欧姆电极中的Ti、Mo、Au的各自的厚度以及肖特基电极中的Mo、Au各自的厚度与实施例8相同。
图14是表示室温下的实施例8和比较例3的半导体元件的电流-电压特性的图。在图14中，纵轴表示电流密度，横轴表示电压。此外，图14的(a)表示实施例8中的半导体元件的电流-电压特性，图14的(b)表示比较例3中的半导体元件的电流-电压特性。
参照图14，实施例8的半导体元件显示非常良好的整流特性，反向饱和电流小于2×10-7A(参照图14的(a))。在图14的(a)中示出65个半导体元件的电流-电压特性，实施例8中的65个半导体元件显示出均匀性非常良好的电流-电压特性。
另一方面，在比较例3的半导体元件中示出与实施例8的半导体元件相同程度的整流特性的半导体元件为23个，42个半导体元件示出10-7～100(A/cm2)级别的反向饱和电流(参照图14的(b))。如上所述，比较例3的半导体元件显示出均匀性非常差的电流-电压特性。
如上所述，实施例8的半导体元件示出均匀性非常良好的整流特性，认为这是由于单晶金刚石层3的位错密度低。
应予说明，图14所示的实施例8和比较例3的半导体元件的电流-电压特性中，正向饱和电流密度为约100(A/cm2)和相同水平，因此图14所示的电流-电压特性表示电流在与基板1平行的方向流过单晶金刚石层3时的电流-电压特性。
图15是表示实施例8和比较例3的半导体元件的理想因子(n值)的图。参照图15，实施例8的半导体元件具有1.29～1.50的范围的n值，比较例3的半导体元件具有1.21～5.71的范围的n值。
如上所述，实施例8的半导体元件的n值示出均匀性良好的分布，比较例3的半导体元件的n值示出偏差非常大的分布。
图16是表示实施例8和比较例3的半导体元件的势垒高度的图。参照图16，实施例8的半导体元件具有1.30～1.39的范围的势垒高度，比较例3的半导体元件具有0.68～1.34的势垒高度。
如上所述，实施例8的半导体元件在势垒高度方面也示出均匀性良好的分布，比较例3的半导体元件在势垒高度方面也示出偏差非常大的分布。
如上所述，可知在电流在与基板1平行的方向上流过单晶金刚石层3的半导体元件(肖特基元件)中，通过采用单晶金刚石层2/单晶金刚石层3的构成，电流-电压特性的均匀性飞跃性地提高。这是因为，实施例8的半导体元件具有均匀性良好的n值以及势垒高度。
产业上的可利用性
本发明适用于单晶金刚石和使用其的半导体元件。
符号说明
1 基板
2、3 单结晶金刚石层
4、5 电极
10 单晶金刚石
100、100A 半导体元件。

Claims (8)

1.一种单晶金刚石，其特征在于，具备
形成于基板之上且包含点缺陷的第一单晶金刚石层，
所述第一单晶金刚石层具有比所述基板低的位错密度。
2.根据权利要求1所述的单晶金刚石，其中，所述单晶金刚石还具备第二单晶金刚石层，所述第二单晶金刚石层配置在所述第一单晶金刚石层之上，且具有比所述基板低的位错密度。
3.根据权利要求1或2所述的单晶金刚石，其中，所述第一单晶金刚石层包含钨、钽、铼、铁、镍、钴、铝、镓、锗、铱和磷中的任一者、以及硅和钼。
4.根据权利要求2或3所述的单晶金刚石，其中，所述第二单晶金刚石层具有比所述基板小2个数量级以上的位错密度。
5.根据权利要求1～4中任一项所述的单晶金刚石，其中，所述第一单晶金刚石层具有1μm以上的膜厚。
6.根据权利要求2～5中任一项所述的单晶金刚石，其中，所述第二单晶金刚石层具有200μm以上的膜厚。
7.根据权利要求2～5中任一项所述的单晶金刚石，其中，所述第一单晶金刚石层还包含p型掺杂剂。
8.一种半导体元件，其特征在于，具备：
权利要求7所述的单晶金刚石、
与所述第二单晶金刚石层形成肖特基结的第一金属、以及
与所述第一单晶金刚石层或所述第二单晶金刚石层形成欧姆结的第二金属。
CN201880081889.7A 2017-12-20 2018-09-19 单晶金刚石和使用该单晶金刚石的半导体元件 Pending CN111492098A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017243965 2017-12-20
JP2017-243965 2017-12-20
JP2018-124605 2018-06-29
JP2018124605A JP6703683B2 (ja) 2017-12-20 2018-06-29 単結晶ダイヤモンドおよびそれを用いた半導体素子
PCT/JP2018/034651 WO2019123745A1 (ja) 2017-12-20 2018-09-19 単結晶ダイヤモンドおよびそれを用いた半導体素子

Publications (1)

Publication Number Publication Date
CN111492098A true CN111492098A (zh) 2020-08-04

Family

ID=67221192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880081889.7A Pending CN111492098A (zh) 2017-12-20 2018-09-19 单晶金刚石和使用该单晶金刚石的半导体元件

Country Status (4)

Country Link
US (1) US11355591B2 (zh)
EP (1) EP3730677A4 (zh)
JP (2) JP6703683B2 (zh)
CN (1) CN111492098A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201918883D0 (en) * 2019-12-19 2020-02-05 Element Six Tech Ltd Method for producing chemical vapour deposition diamond
CN116472132A (zh) * 2020-10-22 2023-07-21 住友电工硬质合金株式会社 金刚石烧结体以及具备金刚石烧结体的工具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1883052A (zh) * 2003-11-25 2006-12-20 住友电气工业株式会社 金刚石n型半导体及其制造方法、半导体元件及电子发射元件
US20090261347A1 (en) * 2005-06-20 2009-10-22 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
JP2012176889A (ja) * 2012-05-10 2012-09-13 Apollo Diamond Inc 合成ダイヤモンドを生成するためのシステム及び方法
CN104851920A (zh) * 2014-02-17 2015-08-19 株式会社东芝 半导体装置以及其制造方法
JP2016213409A (ja) * 2015-05-13 2016-12-15 国立研究開発法人産業技術総合研究所 不純物ドープダイヤモンド及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06263594A (ja) * 1993-03-15 1994-09-20 Canon Inc ダイヤモンド結晶、ダイヤモンド結晶膜、ダイヤモンド発光素子およびそれらの形成方法
US9133566B2 (en) * 2005-12-09 2015-09-15 Element Six Technologies Limited High crystalline quality synthetic diamond
JP5565895B2 (ja) 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
GB201000768D0 (en) 2010-01-18 2010-03-03 Element Six Ltd CVD single crystal diamond material
GB201013112D0 (en) * 2010-08-04 2010-09-22 Element Six Ltd A diamond optical element
WO2014003110A1 (ja) * 2012-06-29 2014-01-03 住友電気工業株式会社 ダイヤモンド単結晶及びその製造方法並びに単結晶ダイヤモンド工具
FR3004853B1 (fr) * 2013-04-22 2016-10-21 Centre Nat Rech Scient Procede de fabrication d'une diode schottky sur un substrat en diamant

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1883052A (zh) * 2003-11-25 2006-12-20 住友电气工业株式会社 金刚石n型半导体及其制造方法、半导体元件及电子发射元件
US20090261347A1 (en) * 2005-06-20 2009-10-22 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
JP2012176889A (ja) * 2012-05-10 2012-09-13 Apollo Diamond Inc 合成ダイヤモンドを生成するためのシステム及び方法
CN104851920A (zh) * 2014-02-17 2015-08-19 株式会社东芝 半导体装置以及其制造方法
JP2016213409A (ja) * 2015-05-13 2016-12-15 国立研究開発法人産業技術総合研究所 不純物ドープダイヤモンド及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DINYAOHMAGARI ET AL: "Characterization of free-standing single-crystal diamond prepared by hot-filament chemical vapor deposition", 《DIAMOND & RELATED MATERIALS》 *

Also Published As

Publication number Publication date
JP6858384B2 (ja) 2021-04-14
US11355591B2 (en) 2022-06-07
US20210098578A1 (en) 2021-04-01
EP3730677A1 (en) 2020-10-28
JP6703683B2 (ja) 2020-06-03
JP2019112290A (ja) 2019-07-11
JP2020128328A (ja) 2020-08-27
EP3730677A4 (en) 2021-07-28

Similar Documents

Publication Publication Date Title
Kato et al. n-type diamond growth by phosphorus doping on (0 0 1)-oriented surface
KR101465452B1 (ko) 그래핀 제조 방법
US11066757B2 (en) Diamond substrate and freestanding diamond substrate
US20140374960A1 (en) Method for producing a graphene film
US20220336589A1 (en) Contact structures for n-type diamond
Zhang et al. Recent progress of boron nitrides
JP2013067549A (ja) 薄膜の形成方法
JP6858384B2 (ja) 単結晶ダイヤモンドおよびそれを用いた半導体素子
JP3742877B2 (ja) ＳｉＣ単結晶薄膜の作製法
JP6635675B2 (ja) 不純物ドープダイヤモンド及びその製造方法
Koizumi Growth and Characterization of Phosphorus Doped n‐Type Diamond Thin Films
CN114664642A (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
JP4019136B2 (ja) ダイヤモンド紫外光発光素子
Kawashima et al. Desorption time of phosphorus during MPCVD growth of n-type (001) diamond
Cao et al. Homoepitaxial diamond films codoped with phosphorus and nitrogen by chemical‐vapor deposition
WO2018016403A1 (ja) 不純物ドープダイヤモンド
WO2019123745A1 (ja) 単結晶ダイヤモンドおよびそれを用いた半導体素子
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
Ri et al. Electrical and optical characterization of boron-doped (111) homoepitaxial diamond films
JP5540331B2 (ja) 電界電子放出素子及びその製造方法
JP6569605B2 (ja) 積層基板の製造方法および積層基板
Vo-Ha et al. Selective growth of p-doped SiC on diamond substrate by vapor–liquid–solid mechanism from Al–Si liquid phase
Yamada et al. Diamond Wafer Technology, Epitaxial Growth, and Device Processing
EP4357492A1 (en) Diamond substrate and manufacturing method for same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200804