JP2020115517A - Pattern forming apparatus, pattern forming method, and ejection data generating method - Google Patents

Pattern forming apparatus, pattern forming method, and ejection data generating method Download PDF

Info

Publication number
JP2020115517A
JP2020115517A JP2019006304A JP2019006304A JP2020115517A JP 2020115517 A JP2020115517 A JP 2020115517A JP 2019006304 A JP2019006304 A JP 2019006304A JP 2019006304 A JP2019006304 A JP 2019006304A JP 2020115517 A JP2020115517 A JP 2020115517A
Authority
JP
Japan
Prior art keywords
pattern
wiring board
ink
region
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019006304A
Other languages
Japanese (ja)
Other versions
JP2020115517A5 (en
JP7281907B2 (en
Inventor
雅晴 中川
Masaharu Nakagawa
雅晴 中川
圭吾 清水
Keigo Shimizu
圭吾 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2019006304A priority Critical patent/JP7281907B2/en
Priority to TW108139893A priority patent/TWI723612B/en
Priority to KR1020190158266A priority patent/KR102327960B1/en
Priority to CN202010032383.6A priority patent/CN111446184A/en
Publication of JP2020115517A publication Critical patent/JP2020115517A/en
Publication of JP2020115517A5 publication Critical patent/JP2020115517A5/ja
Application granted granted Critical
Publication of JP7281907B2 publication Critical patent/JP7281907B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
    • G03F7/2018—Masking pattern obtained by selective application of an ink or a toner, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Abstract

To form a resist film pattern having an appropriate thickness on a wiring board.SOLUTION: A pattern forming apparatus forms a pattern of a resist film 92 on a wiring substrate by ejecting a droplet of ink of solder resist toward the wiring substrate by an inkjet method. At this time, the ink discharge amount per unit area in an edge vicinity region 951 of a conductive pattern 91 on the wiring board is larger than the ink discharge amount per unit area in a base material region 953 where the conductive pattern 91 is not formed. Further, in the region of the conductive pattern 91, the ink discharged amount per unit area in a pattern central region 952 away from the edge is made smaller than the ink discharged amount per unit area in the base material region 953.SELECTED DRAWING: Figure 12

Description

本発明は、配線基板上にレジスト膜のパターンを形成する技術に関連する。 The present invention relates to a technique of forming a resist film pattern on a wiring board.

従来より、配線基板上の導体パターンを保護することを目的として、配線基板上にレジスト膜が形成される。レジスト膜は、後工程のはんだ塗布の際に、はんだが導体配線等の領域に付着することを防止する役割も有し、「ソルダレジスト」とも呼ばれる。レジスト膜を形成する一手法として、インクジェット方式にてソルダレジストのインクの液滴を配線基板に向けて吐出する方法が知られている。このような技術は、例えば、特許文献１および２に開示されている。 Conventionally, a resist film is formed on a wiring board for the purpose of protecting the conductor pattern on the wiring board. The resist film also has a role of preventing the solder from adhering to a region such as a conductor wiring at the time of applying solder in a later process, and is also called a "solder resist". As one method for forming a resist film, a method is known in which ink droplets of solder resist are ejected toward a wiring board by an inkjet method. Such techniques are disclosed in Patent Documents 1 and 2, for example.

特開平９−２８３８９３号公報JP, 9-283893, A 特開２００８−４８２０号公報JP, 2008-4820, A

ところで、配線基板上では導体配線やランド等の導体パターンはガラスエポキシ樹脂等の基材の表面から僅かに突出している。そのため、単位面積当たり一定量のインクを配線基板に付与すると、レジスト膜が理想通りの厚さにならない場合がある。例えば、基材の表面と導体パターンの表面との間の段差では、導体パターン上から基材の表面に向かってインクが流れ、導体パターンのエッジ上に十分な厚さのレジスト膜が形成されない虞がある。 On the wiring board, conductor patterns such as conductor wiring and lands slightly project from the surface of a base material such as glass epoxy resin. Therefore, when a fixed amount of ink per unit area is applied to the wiring board, the resist film may not have an ideal thickness. For example, in the step between the surface of the base material and the surface of the conductor pattern, ink may flow from the conductor pattern toward the surface of the base material, and a resist film having a sufficient thickness may not be formed on the edge of the conductor pattern. There is.

さらに、単位面積当たり一定量のインクを配線基板に付与した場合、導体パターンの厚さがそのままレジスト膜の表面の凹凸に影響し、レジスト膜の表面の凹凸が許容範囲を超える虞もある。この場合、例えば、後工程にてはんだペーストを金属マスクを用いて塗布する際に、はんだが正しく塗布されない虞がある。 Further, when a fixed amount of ink per unit area is applied to the wiring board, the thickness of the conductor pattern directly affects the unevenness of the surface of the resist film, and the unevenness of the surface of the resist film may exceed the allowable range. In this case, for example, when the solder paste is applied using a metal mask in a later step, the solder may not be applied correctly.

本発明は上記課題に鑑みなされたものであり、配線基板上に適切な厚さを有するレジスト膜のパターンを形成することを目的としている。 The present invention has been made in view of the above problems, and an object thereof is to form a pattern of a resist film having an appropriate thickness on a wiring board.

請求項１に記載の発明は、ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成装置であって、配線基板を保持する保持部と、インクジェット方式にてソルダレジストのインクの液滴を前記配線基板に向けて吐出するヘッド部と、前記配線基板に平行な方向に前記保持部に対して前記ヘッド部を相対的に移動する移動機構と、前記ヘッド部および前記移動機構を制御することにより、前記配線基板上の導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くしつつ前記配線基板上にレジスト膜のパターンを形成する制御部とを備える。 The invention according to claim 1 is a pattern forming apparatus for forming a pattern of a resist film on a wiring board by using a solder resist ink, wherein a holding portion for holding the wiring board and a solder resist ink by an inkjet method. Head for ejecting the liquid droplets toward the wiring board, a moving mechanism for relatively moving the head section with respect to the holding section in a direction parallel to the wiring board, the head section and the moving mechanism. By controlling the amount of ink discharged per unit area in the region near the edge of the conductive pattern on the wiring board, while increasing the amount of discharged ink per unit area in the region where the conductive pattern is not formed. And a controller for forming a pattern of a resist film on the wiring board.

請求項２に記載の発明は、請求項１に記載のパターン形成装置であって、前記制御部の制御により、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンが形成される。 A second aspect of the present invention is the pattern forming apparatus according to the first aspect, wherein a unit in a pattern central region apart from an edge in a region of a conductive pattern on the wiring board is controlled by the control unit. The pattern of the resist film is formed on the wiring substrate while the ink discharge amount per area is smaller than the ink discharge amount per unit area in the region where the conductive pattern is not formed.

請求項３に記載の発明は、請求項２に記載のパターン形成装置であって、前記制御部の制御により、前記エッジ近傍領域と前記パターン中央領域との間における単位面積当たりのインクの吐出量を、前記エッジ近傍領域における単位面積当たりのインクの吐出量と前記パターン中央領域における単位面積当たりのインクの吐出量との間の吐出量としつつ前記配線基板上にレジスト膜のパターンが形成される。 A third aspect of the present invention is the pattern forming apparatus according to the second aspect, wherein the amount of ink ejected per unit area between the edge vicinity region and the pattern central region is controlled by the control unit. A pattern of a resist film is formed on the wiring substrate, with a discharge amount between an ink discharge amount per unit area in the edge vicinity region and an ink discharge amount per unit area in the pattern center region. ..

請求項４に記載の発明は、ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成装置であって、配線基板を保持する保持部と、インクジェット方式にてソルダレジストのインクの液滴を前記配線基板に向けて吐出するヘッド部と、前記配線基板に平行な方向に前記保持部に対して前記ヘッド部を相対的に移動する移動機構と、前記ヘッド部および前記移動機構を制御することにより、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンを形成する制御部とを備える。 According to a fourth aspect of the present invention, there is provided a pattern forming apparatus for forming a pattern of a resist film on a wiring board with a solder resist ink, the holding section holding the wiring board, and the solder resist ink using an inkjet method. Head for ejecting the liquid droplets toward the wiring board, a moving mechanism for relatively moving the head section with respect to the holding section in a direction parallel to the wiring board, the head section and the moving mechanism. By controlling the amount of ink discharged per unit area in the pattern central region distant from the edge of the region of the conductive pattern on the wiring board, the ink per unit area in the region where the conductive pattern is not formed is controlled. And a controller for forming a pattern of a resist film on the wiring substrate while reducing the discharge amount of the resist film.

請求項５に記載の発明は、請求項１ないし４のいずれか１つに記載のパターン形成装置であって、前記制御部が、前記導電パターンを示す導電パターンデータと、前記レジスト膜のパターンを示すレジストパターンデータとを保存する記憶部と、前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記ヘッド部から前記配線基板上の各位置に向けて吐出するインクの量を示す吐出データを生成する吐出データ生成部とを含む。 A fifth aspect of the present invention is the pattern forming apparatus according to any one of the first to fourth aspects, wherein the control unit sets the conductive pattern data indicating the conductive pattern and the pattern of the resist film. A storage unit that stores the resist pattern data that is shown, and discharge data that indicates the amount of ink that is discharged from the head unit to each position on the wiring board based on the conductive pattern data and the resist pattern data. And a discharge data generation unit for performing the same.

請求項６に記載の発明は、ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成方法であって、ａ）インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する工程と、ｂ）前記ａ）工程と並行して、前記配線基板に平行な方向に前記配線基板に対して前記ヘッド部を相対的に移動する工程とを備え、前記ａ）およびｂ）工程により、前記配線基板上の導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くしつつ前記配線基板上にレジスト膜のパターンが形成される。 The invention according to claim 6 is a pattern forming method for forming a pattern of a resist film on a wiring substrate with a solder resist ink, wherein a) ink droplets of the solder resist are ejected from a head portion by an inkjet method. A step of discharging toward the wiring board; and b) a step of moving the head portion relative to the wiring board in a direction parallel to the wiring board in parallel with the step a). By the steps a) and b), the amount of ink discharged per unit area in the region near the edge of the conductive pattern on the wiring board is larger than the amount of discharged ink per unit area in the region where the conductive pattern is not formed. At the same time, a pattern of a resist film is formed on the wiring board.

請求項７に記載の発明は、ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成方法であって、ａ）インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する工程と、ｂ）前記ａ）工程と並行して、前記配線基板に平行な方向に前記配線基板に対して前記ヘッド部を相対的に移動する工程とを備え、前記ａ）およびｂ）工程により、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンが形成される。 The invention according to claim 7 is a pattern forming method for forming a pattern of a resist film on a wiring substrate with a solder resist ink, wherein a) ink droplets of the solder resist are ejected from a head portion by an inkjet method. A step of discharging toward the wiring board; and b) a step of moving the head portion relative to the wiring board in a direction parallel to the wiring board in parallel with the step a). According to the steps a) and b), the ink discharge amount per unit area in the pattern central region distant from the edge in the region of the conductive pattern on the wiring board is determined by the unit area in the region where the conductive pattern is not formed. A resist film pattern is formed on the wiring substrate while the amount of ink is less than the amount of ink discharge.

請求項８に記載の発明は、インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する際に使用される吐出データを生成する吐出データ生成方法であって、配線基板上の導電パターンを示す導電パターンデータと、レジスト膜のパターンを示すレジストパターンデータとを準備する工程と、前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くした吐出データを生成する工程とを備える。 The invention according to claim 8 is an ejection data generation method for generating ejection data used when ejecting ink droplets of a solder resist from a head portion toward a wiring board by an inkjet method, wherein: A step of preparing conductive pattern data indicating a conductive pattern on a substrate and resist pattern data indicating a pattern of a resist film, a unit in an edge vicinity region of the conductive pattern based on the conductive pattern data and the resist pattern data. And a step of generating ejection data in which the ejection amount of ink per area is larger than the ejection amount of ink per unit area in a region where the conductive pattern is not formed.

請求項９に記載の発明は、インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する際に使用される吐出データを生成する吐出データ生成方法であって、配線基板上の導電パターンを示す導電パターンデータと、レジスト膜のパターンを示すレジストパターンデータとを準備する工程と、前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくした吐出データを生成する工程とを備える。 According to a ninth aspect of the present invention, there is provided an ejection data generation method for generating ejection data used when ejecting ink droplets of a solder resist from a head section toward a wiring board by an inkjet method. A step of preparing conductive pattern data indicating a conductive pattern on a substrate and resist pattern data indicating a pattern of a resist film, and a conductive pattern region on the wiring board based on the conductive pattern data and the resist pattern data. Among them, a step of generating ejection data in which the ejection amount of ink per unit area in the pattern central region distant from the edge is smaller than the ejection amount of ink per unit area in the region where the conductive pattern is not formed. Prepare

本発明によれば、配線基板上に適切な厚さを有するレジスト膜のパターンを形成することができる。 According to the present invention, a resist film pattern having an appropriate thickness can be formed on a wiring board.

パターン形成装置の外観を示す斜視図である。It is a perspective view showing the appearance of a pattern forming device. コンピュータの構成を示す図である。It is a figure which shows the structure of a computer. コンピュータにより実現される機能構成を示す図である。It is a figure which shows the function structure implement|achieved by a computer. パターン形成装置の動作の流れを示す図である。It is a figure which shows the flow of operation|movement of a pattern formation apparatus. 導電パターンを例示する図である。It is a figure which illustrates a conductive pattern. 配線基板上にレジスト膜が形成された様子を例示する図である。It is a figure which illustrates the mode that the resist film was formed on the wiring board. 図６中のVII−VIIの位置での配線基板の断面を示す図である。It is a figure which shows the cross section of the wiring board in the position of VII-VII in FIG. 図６中のVII−VIIの位置近傍における配線基板の平面図である。FIG. 7 is a plan view of the wiring board in the vicinity of the position of VII-VII in FIG. 6. 補正前のインク量と配線基板の断面とを示す図である。It is a figure which shows the ink amount before correction|amendment, and the cross section of a wiring board. 補正後のインク量と配線基板の断面とを示す図である。It is a figure which shows the ink amount after correction|amendment, and the cross section of a wiring board. 補正前のインク量でインクの付与が行われた配線基板の断面を示す図である。FIG. 7 is a diagram showing a cross section of the wiring board on which ink is applied with the ink amount before correction. 補正後のインク量でインクの付与が行われた配線基板の断面を示す図である。It is a figure which shows the cross section of the wiring board to which the ink was applied with the corrected ink amount. 補正後のインク量の他の例を示す図である。It is a figure which shows the other example of the ink amount after correction|amendment.

図１はパターン形成装置１の外観を示す斜視図である。パターン形成装置１は、ソルダレジストのインクにてプリント配線基板（以下、単に「配線基板」という。）９上にレジスト膜のパターンを形成する。パターン形成装置１はインクジェット方式にてパターンを形成する。配線基板９は、好ましくは板状の部材であるが、可撓性を有するシート状の部材でもよい。レジスト膜は、配線基板９上の導体パターンを保護する。導体パターンには、配線、ランドおよびその他のパターンが含まれる。レジスト膜は、後工程にてはんだペーストが塗布される領域や、レジスト膜が設けられるべきではない他の領域には形成されない。 FIG. 1 is a perspective view showing the appearance of the pattern forming apparatus 1. The pattern forming apparatus 1 forms a pattern of a resist film on a printed wiring board (hereinafter, simply referred to as a “wiring board”) 9 using a solder resist ink. The pattern forming apparatus 1 forms a pattern by an inkjet method. The wiring board 9 is preferably a plate-shaped member, but may be a flexible sheet-shaped member. The resist film protects the conductor pattern on the wiring board 9. Conductor patterns include wiring, lands and other patterns. The resist film is not formed in a region where the solder paste is applied in a later step or other region where the resist film should not be provided.

パターン形成装置１は、本体１１と、制御部１２とを備える。本体１１は、配線基板９に平行なＹ方向に配線基板９を移動するＹ方向移動機構２ａと、移動途上の配線基板９に向けてソルダレジストのインク（以下、単に「インク」という。）の微小液滴を吐出するヘッド部３と、Ｙ方向に垂直かつ配線基板９に平行なＸ方向にヘッド部３を移動するＸ方向移動機構２ｂと、ヘッド部３に供給されるインクを貯留するタンク４とを備える。以下、Ｙ方向移動機構２ａおよびＸ方向移動機構２ｂをまとめて「移動機構２」と呼ぶ。Ｙ方向移動機構２ａおよびＸ方向移動機構２ｂとしては様々な機構が利用可能である。例えば、モータが取り付けられたボールねじ機構が採用されてもよく、リニアモータが採用されてもよい。制御部１２は、移動機構２およびヘッド部３を制御する。インクはタンク４からチューブ４１を介してヘッド部３に供給される。 The pattern forming apparatus 1 includes a main body 11 and a control unit 12. The main body 11 includes a Y-direction moving mechanism 2a that moves the wiring board 9 in the Y direction parallel to the wiring board 9, and solder resist ink (hereinafter, simply referred to as "ink") toward the wiring board 9 that is moving. A head unit 3 for ejecting minute liquid droplets, an X-direction moving mechanism 2b for moving the head unit 3 in the X direction perpendicular to the Y direction and parallel to the wiring substrate 9, and a tank for storing ink supplied to the head unit 3. 4 and 4. Hereinafter, the Y-direction moving mechanism 2a and the X-direction moving mechanism 2b are collectively referred to as "moving mechanism 2". Various mechanisms can be used as the Y-direction moving mechanism 2a and the X-direction moving mechanism 2b. For example, a ball screw mechanism to which a motor is attached may be adopted, or a linear motor may be adopted. The control unit 12 controls the moving mechanism 2 and the head unit 3. Ink is supplied from the tank 4 to the head unit 3 via the tube 41.

Ｙ方向移動機構２ａは配線基板９を保持する保持部２１を有する。本実施の形態では、保持部２１はステージであり、以下、保持部２１を「ステージ２１」と呼ぶ。配線基板９はステージ２１上に保持される。本実施の形態では、ステージ２１の表面には多数の孔が形成されており、孔は図示しない吸引装置に接続される。孔から空気の吸引が行われることにより、配線基板９はステージ２１上に保持される。配線基板９の保持は他の様々な手法により行われてもよい。例えば、ステージ２１の表面に孔から水平方向に伸びる溝が形成され、配線基板９を吸引吸着する面積が広げられてもよい。ステージ２１を多孔質材料にて形成し、多孔質材料から吸引が行われてもよい。ステージ２１は、機械的な機構により配線基板９を保持してもよい。 The Y-direction moving mechanism 2a has a holding portion 21 that holds the wiring board 9. In the present embodiment, the holding unit 21 is a stage, and the holding unit 21 is hereinafter referred to as the “stage 21”. The wiring board 9 is held on the stage 21. In this embodiment, many holes are formed on the surface of the stage 21, and the holes are connected to a suction device (not shown). By sucking air through the holes, the wiring board 9 is held on the stage 21. The holding of the wiring board 9 may be performed by various other methods. For example, a groove extending in the horizontal direction from the hole may be formed on the surface of the stage 21 to increase the area for sucking and adsorbing the wiring board 9. The stage 21 may be formed of a porous material and suction may be performed from the porous material. The stage 21 may hold the wiring board 9 by a mechanical mechanism.

ヘッド部３には、Ｘ方向に関して等間隔に配列された多数の吐出口を有する吐出ユニットが設けられる。各吐出口からインクジェット方式にてインクの液滴が吐出される。インクは、配線基板９に向かって図１の（−Ｚ）方向に吐出される。インクジェット方式としては様々な構造が利用可能であり、ピエゾを利用する構造やヒータを利用する構造が利用可能である。 The head unit 3 is provided with a discharge unit having a large number of discharge ports arranged at equal intervals in the X direction. Ink droplets are ejected from each ejection port by an inkjet method. The ink is ejected toward the wiring board 9 in the (-Z) direction of FIG. Various structures can be used as the inkjet system, and a structure using a piezo or a structure using a heater can be used.

複数の吐出口からインクの液滴を吐出しつつステージ２１がＹ方向移動機構２ａにより配線基板９に平行なＹ方向に移動することにより、Ｙ方向に伸びる領域にインクが付与される。以下、配線基板９のＹ方向の移動を「主走査」ともいう。実際には、配線基板９の１回の主走査では、配線基板９上に複数の吐出口に対応する複数のインクの線が形成される。１回の主走査が完了すると、ヘッド部３はＸ方向移動機構２ｂにより配線基板９に平行なＸ方向に僅かに移動し、配線基板９はＹ方向移動機構２ａにより（−Ｙ）方向に移動する。これにより、２回目の主走査が行われ、前回の主走査にて形成されたインクの各線に隣接してインクの線が形成される。 The stage 21 moves in the Y direction parallel to the wiring board 9 by the Y-direction moving mechanism 2a while ejecting ink droplets from the plurality of ejection ports, so that the ink is applied to the region extending in the Y direction. Hereinafter, the movement of the wiring board 9 in the Y direction is also referred to as “main scanning”. Actually, in one main scan of the wiring board 9, a plurality of ink lines corresponding to the plurality of ejection ports are formed on the wiring board 9. When one main scan is completed, the head unit 3 is slightly moved in the X direction parallel to the wiring board 9 by the X direction moving mechanism 2b, and the wiring board 9 is moved in the (-Y) direction by the Y direction moving mechanism 2a. To do. As a result, the second main scan is performed, and ink lines are formed adjacent to the ink lines formed in the previous main scan.

主走査を所定回数繰り返すことにより、複数の吐出口のＸ方向の配列幅にほぼ等しい幅の領域にレジスト膜が形成される。レジスト膜は必要な領域のみに形成されるため、正確には、レジスト膜のパターンが形成される。以下、複数の吐出口のＸ方向の配列幅にほぼ等しい幅を「ユニット幅」と呼び、この幅でレジスト膜が形成される領域を「ユニット領域」と呼ぶ。１つのユニット領域にレジスト膜が形成されると、ヘッド部３はＸ方向移動機構２ｂによりＸ方向にユニット幅だけ移動し、上述の主走査を繰り返すことにより、前回のユニット領域に隣接するユニット領域にレジスト膜が形成される。 By repeating the main scan a predetermined number of times, a resist film is formed in a region having a width substantially equal to the array width of the plurality of ejection ports in the X direction. Since the resist film is formed only in a necessary area, the pattern of the resist film is formed accurately. Hereinafter, a width that is substantially equal to the arrangement width of the plurality of ejection ports in the X direction is called a "unit width", and a region in which the resist film is formed with this width is called a "unit region". When the resist film is formed in one unit area, the head unit 3 is moved by the unit width in the X direction by the X-direction moving mechanism 2b, and by repeating the above-described main scanning, the unit area adjacent to the previous unit area. A resist film is formed on.

ユニット領域でのレジスト膜の形成およびヘッド部３のＸ方向への移動が繰り返されることにより、配線基板９上の必要な領域全体にレジスト膜のパターンが形成される。 By repeating the formation of the resist film in the unit area and the movement of the head portion 3 in the X direction, the resist film pattern is formed in the entire necessary area on the wiring board 9.

図２は、制御部１２が有するコンピュータ５の構成を示す図である。コンピュータ５は各種演算処理を行うＣＰＵ５１、基本プログラムを記憶するＲＯＭ５２および各種情報を記憶するＲＡＭ５３を含む一般的なコンピュータシステムの構成となっている。コンピュータ５は、情報記憶を行う固定ディスク５４、画像等の各種情報の表示を行うディスプレイ５５、操作者からの入力を受け付ける入力部５６であるキーボード５６ａおよびマウス５６ｂ、光ディスク、磁気ディスク、光磁気ディスク、メモリカード等のコンピュータ読み取り可能な記録媒体８から情報の読み取りを行う読取装置５７、並びに、本体１１との間で信号を送受信する通信部５８をさらに含む。 FIG. 2 is a diagram showing a configuration of the computer 5 included in the control unit 12. The computer 5 has a general computer system configuration including a CPU 51 that performs various arithmetic processes, a ROM 52 that stores a basic program, and a RAM 53 that stores various information. The computer 5 includes a fixed disk 54 for storing information, a display 55 for displaying various kinds of information such as images, a keyboard 56a and a mouse 56b as an input unit 56 for receiving an input from an operator, an optical disk, a magnetic disk, a magneto-optical disk. Further, it further includes a reading device 57 that reads information from the computer-readable recording medium 8 such as a memory card, and a communication unit 58 that transmits and receives signals to and from the main body 11.

コンピュータ５では、事前に読取装置５７を介して記録媒体８からプログラム８０が読み出されて固定ディスク５４に記憶されている。プログラム８０はネットワークを介して固定ディスク５４に記憶されてもよい。ＣＰＵ５１は、プログラム８０に従ってＲＡＭ５３や固定ディスク５４を利用しつつ演算処理を実行する。ＣＰＵ５１は、コンピュータ５において演算部として機能する。ＣＰＵ５１以外に演算部として機能する他の構成が採用されてもよい。 In the computer 5, the program 80 is read in advance from the recording medium 8 via the reading device 57 and stored in the fixed disk 54. The program 80 may be stored in the fixed disk 54 via a network. The CPU 51 executes arithmetic processing according to the program 80 while using the RAM 53 and the fixed disk 54. The CPU 51 functions as a calculation unit in the computer 5. Other than the CPU 51, another configuration that functions as a calculation unit may be adopted.

図３は、コンピュータ５がプログラム８０に従って演算処理を実行することにより実現される機能構成を示す図である。これらの機能構成には、吐出データ生成部６１と、記憶部６２とが含まれる。記憶部６２は、ＲＡＭ６３や固定ディスク５４等に対応する。吐出データ生成部６１は、エッジ抽出部６１１と、補正部６１２と、変換部６１３とを含む。これらの機能の全部または一部は専用の電気回路により実現されてもよい。また、複数のコンピュータによりこれらの機能が実現されてもよい。 FIG. 3 is a diagram showing a functional configuration realized by the computer 5 executing arithmetic processing according to the program 80. These functional configurations include an ejection data generation unit 61 and a storage unit 62. The storage unit 62 corresponds to the RAM 63, the fixed disk 54, and the like. The ejection data generation unit 61 includes an edge extraction unit 611, a correction unit 612, and a conversion unit 613. All or part of these functions may be realized by a dedicated electric circuit. Further, these functions may be realized by a plurality of computers.

図４は、パターン形成装置１の動作の流れを示す図である。図４のステップＳ１２〜Ｓ１４は制御部１２による演算処理であり、ステップＳ１５は、制御部１２の制御による本体１１の動作である。記憶部６２には、予め、通信部５８や読取装置５７等を介して、導電パターンデータ７１およびレジストパターンデータ７２が保存されて準備される（ステップＳ１１）。導電パターンデータ７１は、配線基板９上の導電パターンを示す情報である。レジストパターンデータ７２は、配線基板９上に形成される予定のレジスト膜のパターンを示す情報である。なお、導電パターンデータ７１およびレジストパターンデータ７２は、記憶部６２に保存された段階では、ベクトルデータであってもよい。 FIG. 4 is a diagram showing a flow of operations of the pattern forming apparatus 1. Steps S12 to S14 of FIG. 4 are arithmetic processing by the control unit 12, and step S15 is an operation of the main body 11 under the control of the control unit 12. In the storage unit 62, the conductive pattern data 71 and the resist pattern data 72 are stored and prepared in advance via the communication unit 58, the reading device 57, etc. (step S11). The conductive pattern data 71 is information indicating a conductive pattern on the wiring board 9. The resist pattern data 72 is information indicating the pattern of the resist film to be formed on the wiring board 9. The conductive pattern data 71 and the resist pattern data 72 may be vector data when stored in the storage unit 62.

図５は、配線基板９上の導電パターン９１を例示する図である。図５では導電パターン９１に平行斜線を付している。導電パターン９１は、典型的には、基材９０上に形成された薄い銅のパターンである。基材９０は、例えば、ガラスエポキシ樹脂により形成されるが、他の材料により形成されてもよい。導電パターン９１の基材９０の表面からの高さは、例えば、３５μｍである。導電パターン９１の高さとしては様々なものがある。図６は、配線基板９上に絶縁層であるレジスト膜９２が形成された様子を例示する図である。レジスト膜９２に平行斜線を付している。領域９３１，９３２は、レジスト膜９２が存在しない領域である。 FIG. 5 is a diagram illustrating a conductive pattern 91 on the wiring board 9. In FIG. 5, the conductive patterns 91 are hatched in parallel. The conductive pattern 91 is typically a thin copper pattern formed on the base material 90. The base material 90 is formed of, for example, a glass epoxy resin, but may be formed of another material. The height of the conductive pattern 91 from the surface of the base material 90 is, for example, 35 μm. There are various heights of the conductive pattern 91. FIG. 6 is a diagram illustrating a state in which a resist film 92, which is an insulating layer, is formed on the wiring board 9. The resist film 92 is hatched. Regions 931 and 932 are regions where the resist film 92 does not exist.

図３のエッジ抽出部６１１は、導電パターンデータ７１に対してエッジ抽出処理を施すことにより、導電パターン９１のエッジを示す画像を生成する。正確には、エッジを示す画像のデータであるエッジデータを生成する（ステップＳ１２）。エッジデータは、補正部６１２に入力される。補正部６１２には、導電パターンデータ７１およびレジストパターンデータ７２も入力される。レジストパターンデータ７２は、レジスト膜のパターンを示す画像のデータであり、各画素に、インクの「付与有り」を示す値「１」または「付与無し」を示す値「０」が設定されている。以下、インクの付与の有無を示す値を「付与値」と呼ぶ。 The edge extraction unit 611 in FIG. 3 performs an edge extraction process on the conductive pattern data 71 to generate an image showing the edges of the conductive pattern 91. To be precise, edge data which is data of an image showing an edge is generated (step S12). The edge data is input to the correction unit 612. The conductive pattern data 71 and the resist pattern data 72 are also input to the correction unit 612. The resist pattern data 72 is data of an image showing a pattern of a resist film, and a value “1” indicating “with application” of ink or a value “0” indicating “no application” of ink is set for each pixel. .. Hereinafter, a value indicating whether or not ink is applied is referred to as an “applied value”.

補正部６１２は、レジストパターンデータ７２の各画素の付与値を、レジスト膜の設計上の厚さに対応する単位面積当たりのインク量に変換する。すなわち、補正部６１２では、「付与有り」の画素に対して予め定められた単位面積当たりのインク量を設定する。以下、単位面積当たりのインク量を、単に「インク量」という。「付与無し」の画素に対してはインク量を「０」に設定する。インク量は、単位に関連づけられた具体的なインク量を示す値でもよく、インク量に関連づけられた単純な値でもよい。 The correction unit 612 converts the applied value of each pixel of the resist pattern data 72 into an ink amount per unit area corresponding to the designed thickness of the resist film. That is, the correction unit 612 sets a predetermined ink amount per unit area for the “applied” pixel. Hereinafter, the ink amount per unit area is simply referred to as "ink amount". The ink amount is set to "0" for the pixels "not applied". The ink amount may be a value indicating a specific ink amount associated with the unit, or may be a simple value associated with the ink amount.

次に、補正部６１２は、エッジデータに基づいて、導電パターン９１のエッジ近傍領域におけるレジスト膜の厚さが厚くなるように各画素のインク量を補正する（ステップＳ１３の一部）。すなわち、補正部６１２は、形成予定のレジスト膜のパターンと導電パターン９１のエッジとが重なる位置近傍において、付与されるインクの量が増大するようにレジストパターンデータ７２を補正する。 Next, the correction unit 612 corrects the ink amount of each pixel so that the thickness of the resist film in the area near the edge of the conductive pattern 91 becomes thick based on the edge data (part of step S13). That is, the correction unit 612 corrects the resist pattern data 72 so that the amount of applied ink increases near the position where the pattern of the resist film to be formed and the edge of the conductive pattern 91 overlap.

補正部６１２は、さらに、導電パターンデータ７１およびエッジデータを参照することにより、導電パターン９１の領域のうち、エッジから離れた配線中央領域におけるレジスト膜の厚さが薄くなるように各画素のインク量を補正する（ステップＳ１３の一部）。すなわち、補正部６１２は、形成予定のレジスト膜のパターンと導電パターン９１のエッジよりも内側の領域とが重なる領域において、付与されるインクの量が減少するようにレジストパターンデータ７２を補正する。 The correction unit 612 further refers to the conductive pattern data 71 and the edge data to make the ink of each pixel thin so that the thickness of the resist film in the wiring center region apart from the edge in the region of the conductive pattern 91 becomes thin. The amount is corrected (a part of step S13). That is, the correction unit 612 corrects the resist pattern data 72 so that the amount of applied ink is reduced in the region where the pattern of the resist film to be formed and the region inside the edge of the conductive pattern 91 overlap.

ステップＳ１２，Ｓ１３の具体例について、図６ないし図１０を参照してさらに説明する。図７は、レジスト膜９２が形成される前の段階での図６中のVII−VIIの位置での配線基板９の断面を示す図である。図８は、レジスト膜９２が形成される前の段階でのVII−VIIの位置近傍における配線基板９の平面図である。導電パターン９１は、基材９０上に形成されており、ある程度の厚さを有する。補正部６１２は、図７および図８に符号９４を付す導電パターン９１のエッジを、導電パターンデータ７１から取得する（ステップＳ１２）。 Specific examples of steps S12 and S13 will be further described with reference to FIGS. FIG. 7 is a diagram showing a cross section of the wiring substrate 9 at the position of VII-VII in FIG. 6 before the resist film 92 is formed. FIG. 8 is a plan view of the wiring board 9 in the vicinity of the position of VII-VII before the resist film 92 is formed. The conductive pattern 91 is formed on the base material 90 and has a certain thickness. The correction unit 612 acquires the edge of the conductive pattern 91 indicated by reference numeral 94 in FIGS. 7 and 8 from the conductive pattern data 71 (step S12).

ここで、レジスト膜９２が形成される前の段階では、図６のVII−VIIの範囲では、全体にレジスト膜９２が形成される予定となっている。すなわち、全範囲において付与値は「１」である。そのため、補正部６１２は、全範囲に亘ってインク量を既定値に設定する。本実施の形態では、既定値のインク量を「１００％」と表現する。この値は、ヘッド部３が吐出することができるインク量の上限値よりも低い。図９の下段は、図７と同様に、VII−VIIの位置における配線基板９の断面を示し、上段は、VII−VIIの範囲において、インク量が１００％に設定されたことを示している。 Here, in the stage before the resist film 92 is formed, the resist film 92 is to be entirely formed in the range of VII-VII in FIG. That is, the assigned value is "1" in the entire range. Therefore, the correction unit 612 sets the ink amount to the default value over the entire range. In the present embodiment, the default ink amount is expressed as “100%”. This value is lower than the upper limit of the amount of ink that the head unit 3 can eject. Similar to FIG. 7, the lower part of FIG. 9 shows a cross section of the wiring board 9 at the position of VII-VII, and the upper part shows that the ink amount is set to 100% in the range of VII-VII. ..

次に、補正部６１２は、エッジデータに基づいて、導電パターン９１のエッジ近傍領域（図７および図８において、符号９５１を付す領域であり、図８では平行斜線を付している。）におけるレジスト膜の厚さが厚くなるようにインク量、すなわち、画素値を補正する（ステップＳ１３の一部）。図１０の上段では、エッジ近傍領域９５１に対応する位置に符号９５１を付しており、エッジ近傍領域９５１にてインク量が１００％を上回って既定値より多いことを示している。 Next, the correction unit 612, based on the edge data, in the edge vicinity region of the conductive pattern 91 (the region denoted by the reference numeral 951 in FIGS. 7 and 8 and is hatched in FIG. 8). The ink amount, that is, the pixel value is corrected so that the thickness of the resist film becomes thicker (part of step S13). In the upper part of FIG. 10, the reference numeral 951 is attached to the position corresponding to the edge neighboring area 951, indicating that the ink amount in the edge neighboring area 951 exceeds 100% and is larger than the predetermined value.

さらに補正部６１２は、導電パターンデータ７１およびエッジデータを参照することにより、図７および図８に示すように、導電パターン９１の領域のうち、エッジ９４から離れたパターン中央領域９５２を特定する。図８では、パターン中央領域９５２に平行斜線を付している。そして、パターン中央領域９５２におけるレジスト膜の厚さが薄くなるようにインク量、すなわち、画素値を補正する（ステップＳ１３の一部）。図１０の上段では、パターン中央領域９５２に対応する位置に符号９５２を付しており、パターン中央領域９５２にてインク量が１００％を下回ってインク量が既定値より少ないことを示している。 Further, the correction unit 612 refers to the conductive pattern data 71 and the edge data to specify the pattern central region 952 apart from the edge 94 in the region of the conductive pattern 91, as shown in FIGS. 7 and 8. In FIG. 8, the pattern central area 952 is hatched with parallel diagonal lines. Then, the ink amount, that is, the pixel value is corrected so that the thickness of the resist film in the pattern central region 952 becomes thin (a part of step S13). In the upper part of FIG. 10, a reference numeral 952 is attached to a position corresponding to the pattern central region 952, which indicates that the ink amount in the pattern central region 952 is less than 100% and the ink amount is smaller than the predetermined value.

図１１は、仮に、パターン形成装置１が図６のVII−VIIの全範囲において、インク量１００％にてインクの付与を行った場合のレジスト膜９２を示す図である。ソルダレジストのインクは、導電パターン９１のエッジ９４近傍において、導電パターン９１から基材９０に向かってある程度流れ落ちるため、レジスト膜９２の厚さはエッジ近傍領域９５１において薄くなる。その結果、エッジ近傍において絶縁不良が発生する虞がある。レジスト膜９２の厚さは、例えば、十数μｍ必要である。レジスト膜９２の必要な厚さは、配線基板９の種類に応じて様々に異なる。 FIG. 11 is a diagram showing the resist film 92 when the pattern forming apparatus 1 applies ink with an ink amount of 100% in the entire range of VII-VII in FIG. The ink of the solder resist flows down from the conductive pattern 91 toward the base material 90 in the vicinity of the edge 94 of the conductive pattern 91 to some extent, so that the thickness of the resist film 92 becomes thin in the edge vicinity region 951. As a result, poor insulation may occur near the edges. The thickness of the resist film 92 needs to be, for example, ten and several μm. The required thickness of the resist film 92 varies depending on the type of the wiring board 9.

一方、パターン中央領域９５２では、レジスト膜９２の厚さはインク量１００％に対応する厚さとなる。ここで、エッジ近傍領域９５１よりも外側の領域を基材領域９５３（図７および図８参照）と呼ぶと、パターン中央領域９５２と基材領域９５３とでレジスト膜９２の高さの差が大きく異なると、後工程のはんだペーストの塗布の際に不具合が生じる虞がある。具体的には、はんだペーストを塗布する領域に対応する開口が形成された金属板をレジスト膜９２上に配置してスキージを用いてはんだペーストを印刷、すなわち、塗布する際に、金属板とレジスト膜９２との間に部分的に大きな隙間が生じて塗布が適切に行われない虞がある。 On the other hand, in the pattern central region 952, the thickness of the resist film 92 corresponds to the ink amount of 100%. Here, when a region outside the edge vicinity region 951 is referred to as a base material region 953 (see FIGS. 7 and 8), the difference in height of the resist film 92 between the pattern central region 952 and the base material region 953 is large. If they are different, problems may occur during the application of the solder paste in the subsequent process. Specifically, a metal plate having an opening corresponding to a region to which the solder paste is applied is arranged on the resist film 92, and the squeegee is used to print the solder paste, that is, when applying the metal paste and the resist. There is a possibility that a large gap may be partially formed between the film 92 and the film 92 and the application may not be properly performed.

パターン形成装置１では、エッジ近傍領域９５１およびパターン中央領域９５２における上記問題を解決するために、上述のように、エッジ近傍領域９５１におけるインク量が、基材領域９５３のインク量よりも多くなるように設定され、パターン中央領域９５２におけるインク量が、基材領域９５３のインク量よりも少なくなるように設定される。以下、補正部６１２により単位面積当たりのインクの付与量を示すデータへと変換され、さらに補正されたレジストパターンデータ７２を「補正済みレジストパターンデータ」と呼ぶ。 In the pattern forming apparatus 1, in order to solve the above problems in the edge vicinity area 951 and the pattern center area 952, as described above, the ink quantity in the edge vicinity area 951 is set to be larger than the ink quantity in the base material area 953. Is set so that the ink amount in the pattern central region 952 is smaller than the ink amount in the base material region 953. Hereinafter, the resist pattern data 72 that has been converted into data indicating the amount of ink applied per unit area by the correction unit 612 and that has been corrected will be referred to as “corrected resist pattern data”.

補正済みレジストパターンデータは、図３の変換部６１３に入力され、吐出ユニット３２の各吐出口が各位置にて吐出するインク量を示す吐出データ７５に変換される（ステップＳ１４）。換言すれば、吐出データ７５は、ヘッド部３から配線基板９上の各位置に向けて吐出されるインクの量を示す。吐出データ７５は、記憶部６２に保存される。吐出データ７５は、例えば、配線基板９上に１０μｍピッチで格子状に設定された各位置に付与されるインクの液滴のサイズを示すデータとして生成される。 The corrected resist pattern data is input to the conversion unit 613 in FIG. 3 and converted into ejection data 75 indicating the amount of ink ejected at each position by each ejection port of the ejection unit 32 (step S14). In other words, the ejection data 75 indicates the amount of ink ejected from the head unit 3 toward each position on the wiring board 9. The ejection data 75 is stored in the storage unit 62. The ejection data 75 is generated, for example, as data indicating the size of ink droplets applied to each position set in a grid pattern on the wiring board 9 at a pitch of 10 μm.

以上に説明したように、吐出データ生成部６１は、導電パターンデータ７１およびレジストパターンデータ７２に基づいて吐出データ７５を生成する。補正済みレジストパターンデータと吐出データ７５とは、情報の形式が異なるだけであり、実質的にいずれも単位面積当たりのインクの吐出量を示す。 As described above, the ejection data generation unit 61 generates the ejection data 75 based on the conductive pattern data 71 and the resist pattern data 72. The corrected resist pattern data and the ejection data 75 differ only in the format of information, and substantially both indicate the ejection amount of ink per unit area.

本体１１は、制御部１２から吐出データ７５を受信し、吐出データ７５に従ってヘッド部３および移動機構２を制御する。具体的には、インクの液滴をヘッド部３から配線基板９に向けて吐出する工程と、配線基板９に平行な方向に配線基板９に対してヘッド部３を相対的に移動する工程とが並行して行われる。これにより、配線基板９上にインクが付与され、レジスト膜９２のパターンが形成される（ステップＳ１５）。 The main body 11 receives the ejection data 75 from the control unit 12, and controls the head unit 3 and the moving mechanism 2 according to the ejection data 75. Specifically, a step of ejecting ink droplets from the head section 3 toward the wiring board 9, and a step of moving the head section 3 relative to the wiring board 9 in a direction parallel to the wiring board 9. Are done in parallel. As a result, ink is applied on the wiring board 9 to form a pattern of the resist film 92 (step S15).

図１２は、図６のVII−VIIの位置にて、補正済みレジストパターンデータから導かれる吐出データ７５に従って形成されたレジスト膜９２を示す図である。図１２では、図１１のレジスト膜９２の形状を二点鎖線にて示している。制御部１２に制御により、エッジ近傍領域９５１における単位面積当たりのインクの吐出量を、基材領域９５３、すなわち、導電パターン９１が形成されていない領域における単位面積当たりのインクの吐出量よりも多くしつつ配線基板９上にレジスト膜９２のパターンが形成される。これにより、エッジ近傍領域９５１においてレジスト膜９２の十分な厚さが確保される。 FIG. 12 is a diagram showing the resist film 92 formed at positions VII-VII in FIG. 6 according to the ejection data 75 derived from the corrected resist pattern data. In FIG. 12, the shape of the resist film 92 of FIG. 11 is indicated by a chain double-dashed line. Under the control of the control unit 12, the ink ejection amount per unit area in the edge vicinity region 951 is set larger than the ink ejection amount per unit area in the base material region 953, that is, the region where the conductive pattern 91 is not formed. At the same time, the pattern of the resist film 92 is formed on the wiring board 9. This ensures a sufficient thickness of the resist film 92 in the edge vicinity region 951.

一方、パターン中央領域９５２における単位面積当たりのインクの吐出量は、基材領域９５３、すなわち、導電パターン９１が形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ配線基板９上にレジスト膜９２のパターンが形成される。これにより、パターン中央領域９５２においてレジスト膜９２が不必要に厚くなることが抑制され、レジスト膜９２の表面の凹凸が緩和される。その結果、はんだペーストの塗布等の後工程における不具合の発生を抑制することができる。加えて、インクの消費量も削減することができる。 On the other hand, the amount of ink ejected per unit area in the pattern central region 952 is smaller than the amount of ink ejected per unit area in the base material region 953, that is, the region where the conductive pattern 91 is not formed, and the wiring substrate 9 is formed. A pattern of the resist film 92 is formed on top. As a result, the resist film 92 is prevented from being unnecessarily thickened in the pattern central region 952, and unevenness on the surface of the resist film 92 is reduced. As a result, it is possible to suppress the occurrence of defects in the subsequent steps such as application of solder paste. In addition, the amount of ink consumption can be reduced.

エッジ近傍領域９５１のインク量は、基材領域９５３のインク量を上回るのであれば、様々に設定されてよい。基材領域９５３の通常のインク量を１００％として、エッジ近傍領域９５１のインク量は、１００％を上回り、３００％以下である。好ましくは、１１０％以上２００％以下である。パターン中央領域９５２のインク量は、基材領域９５３のインク量を下回るのであれば、様々に設定されてよい。基材領域９５３の通常のインク量を１００％として、パターン中央領域９５２のインク量は、２０％以上１００％未満である。好ましくは、３０％以上８０％以下である。エッジ近傍領域９５１およびパターン中央領域９５２のインク量は、インクの粘度に応じて様々に変更される。インクの粘度は、好ましくは、５０℃の温度において、１０ｍＰａ・ｓ以上３０ｍＰａ・ｓ以下である。 The ink amount in the edge vicinity region 951 may be variously set as long as it exceeds the ink amount in the base material region 953. When the normal ink amount in the base material region 953 is 100%, the ink amount in the edge vicinity region 951 exceeds 100% and is 300% or less. It is preferably 110% or more and 200% or less. The ink amount in the pattern central region 952 may be set variously as long as it is less than the ink amount in the base region 953. The ink amount in the pattern central region 952 is 20% or more and less than 100%, with the normal ink amount in the base region 953 being 100%. It is preferably 30% or more and 80% or less. The ink amounts in the edge vicinity area 951 and the pattern center area 952 are variously changed according to the viscosity of the ink. The viscosity of the ink is preferably 10 mPa·s or more and 30 mPa·s or less at a temperature of 50°C.

エッジ近傍領域９５１のエッジ９４に垂直な方向の幅は、エッジ９４から両側に０．３ｍｍ以下（幅全体としては０．６ｍｍ以下）である。好ましくは、エッジ９４から両側に０．０５ｍｍ以上０．１５ｍｍ以下（幅全体としては０．１ｍｍ以上０．３ｍｍ以下）である。ただし、インクの液滴を付与することが可能な位置は配線基板９上にて離散的に存在し、かつ、インクの液滴は配線基板９上で広がるため、エッジ近傍領域９５１が細い場合は、配線基板９上に形成されるドットの一列のみが、液量が多い液滴で形成される場合もある。 The width of the edge vicinity region 951 in the direction perpendicular to the edge 94 is 0.3 mm or less on both sides from the edge 94 (0.6 mm or less as the entire width). Preferably, it is 0.05 mm or more and 0.15 mm or less on both sides from the edge 94 (0.1 mm or more and 0.3 mm or less as the entire width). However, since the positions where ink droplets can be applied are discretely present on the wiring substrate 9 and the ink droplets spread on the wiring substrate 9, when the edge vicinity region 951 is thin, In some cases, only one row of dots formed on the wiring board 9 may be formed of droplets having a large liquid amount.

補正済みレジストパターンデータにおいてエッジ近傍領域９５１でインク量を増やすという概念は、吐出データ７５において、吐出された液滴の中心がエッジ近傍領域９５１内に位置する液滴の液量が多いことを意味する。液滴の液量を大きくする手法としては様々なものが採用可能である。例えば、１つの液滴の大きさを大きくする、あるいは、実質的に１つの液滴とみなすことができる複数の微小液滴の数を多くする等の手法がある。 The concept of increasing the ink amount in the edge vicinity region 951 in the corrected resist pattern data means that in the ejection data 75, the center of the ejected droplet is large in the edge vicinity region 951. To do. Various methods can be adopted as a method for increasing the liquid amount of the droplet. For example, there is a method of increasing the size of one droplet, or increasing the number of a plurality of minute droplets that can be regarded substantially as one droplet.

また、インクの液滴を付与することが可能な位置は配線基板９上に離散的にしか存在しないことから、補正済みレジストパターンデータが適用される導電パターン９１の幅は、１００μｍ以上であることが好ましく、さらに好ましくは１５０μｍ以上であり、最も好ましくは２００μｍ以上である。配線基板９上におけるインクの液滴が付与可能な位置は、好ましくは、２０μｍピッチ以下で存在し、さらに好ましくは１０μｍピッチ以下で存在する。 Further, since the positions to which the ink droplets can be applied are only discretely present on the wiring board 9, the width of the conductive pattern 91 to which the corrected resist pattern data is applied is 100 μm or more. Is more preferable, 150 μm or more is more preferable, and 200 μm or more is most preferable. The positions on the wiring board 9 to which the ink droplets can be applied are preferably present at a pitch of 20 μm or less, more preferably at a pitch of 10 μm or less.

図１３は、図６のVII−VIIの位置におけるインク量の他の例を示す図である。図１３では、符号９５４にて示すように、図１０と比べて、エッジ近傍領域９５１とパターン中央領域９５２との間に、エッジ近傍領域９５１のインク量よりも少なく、パターン中央領域９５２のインク量よりも多いインク量が設定される。インク量が中間の領域は、例えば、補正部６１２に導電パターンデータ７１およびエッジデータが入力されてエッジ近傍領域９５１とパターン中央領域９５２とが設定される際に、エッジ近傍領域９５１とパターン中央領域９５２との間に、または、パターン中央領域９５２のエッジ近傍領域９５１に接する部分に設定される。以下、エッジ近傍領域９５１とパターン中央領域９５２との間のインク量が中間の領域を、「中間領域９５４」と呼ぶ。中間領域９５４のインク量は、基材領域９５３のインク量に等しくてもよい。 FIG. 13 is a diagram showing another example of the ink amount at the position VII-VII in FIG. In FIG. 13, as indicated by reference numeral 954, the amount of ink in the pattern central region 952 is smaller than that in the edge neighboring region 951 between the edge neighboring region 951 and the pattern central region 952 as compared with FIG. A larger amount of ink is set. For example, when the conductive pattern data 71 and the edge data are input to the correction unit 612 to set the edge vicinity area 951 and the pattern center area 952, the area where the ink amount is in the middle is the edge vicinity area 951 and the pattern center area. 952 or a portion of the pattern central region 952 that is in contact with the edge vicinity region 951. Hereinafter, a region having an intermediate ink amount between the edge neighboring region 951 and the pattern central region 952 is referred to as an “intermediate region 954”. The ink amount in the intermediate area 954 may be equal to the ink amount in the base material area 953.

図１３に示す補正済みレジストパターンデータから吐出データを生成してインクの付与を行うことにより、パターン形成装置１では、制御部１２の制御により、エッジ近傍領域９５１とパターン中央領域９５２との間の中間領域９５４における単位面積当たりのインクの吐出量を、エッジ近傍領域９５１における単位面積当たりのインクの吐出量とパターン中央領域９５２における単位面積当たりのインクの吐出量との間の吐出量としつつ配線基板９上にレジスト膜９２のパターンが形成される。これにより、エッジ近傍領域９５１とパターン中央領域９５２との間におけるインク量の相違が緩和され、導電パターン９１上においてレジスト膜９２に不自然な凹凸が生じることが抑制される。 By generating the ejection data from the corrected resist pattern data shown in FIG. 13 and applying the ink, the control unit 12 controls the pattern forming apparatus 1 so that the area between the edge neighboring area 951 and the pattern central area 952 is controlled. The ink ejection amount per unit area in the intermediate region 954 is set as the ejection amount between the ink ejection amount per unit area in the edge vicinity region 951 and the ink ejection amount per unit area in the pattern center region 952, and wiring is performed. The pattern of the resist film 92 is formed on the substrate 9. As a result, the difference in the amount of ink between the edge vicinity region 951 and the pattern center region 952 is alleviated, and the resist film 92 on the conductive pattern 91 is prevented from being unnaturally formed.

パターン形成装置１では、様々な変形が可能である。 The pattern forming apparatus 1 can be modified in various ways.

エッジ９４はエッジ近傍領域９５１の中央に位置する必要はなく、エッジ近傍領域９５１は、エッジ９４から左右に異なる幅だけ存在してもよい。エッジ近傍領域９５１におけるインク量は、エッジ９４から離れるに従ってなだらかに減少してもよい。 The edge 94 does not have to be located at the center of the edge vicinity region 951, and the edge vicinity region 951 may exist in different widths from the edge 94 to the left and right. The ink amount in the edge vicinity region 951 may gradually decrease as the distance from the edge 94 increases.

上記実施の形態では、エッジ近傍領域９５１のおけるインク量の増加と、パターン中央領域９５２におけるインク量の減少とを行っているか、これらの処理の一方のみがパターン形成装置１にて実行されてもよい。一方の処理のみが行われる場合であっても、いずれの処理も行われない場合と比べて、配線基板９上に適切な厚さを有するレジスト膜９２のパターンを形成することができる。 In the above-described embodiment, the ink amount in the edge vicinity region 951 is increased and the ink amount in the pattern central region 952 is decreased, or even if only one of these processes is executed by the pattern forming apparatus 1. Good. Even when only one process is performed, the pattern of the resist film 92 having an appropriate thickness can be formed on the wiring substrate 9 as compared with the case where neither process is performed.

エッジ近傍領域９５１はエッジ９４の形状に合わせて変化する。したがって、エッジ近傍領域９５１の形状は直線や折れ線には限定されず、様々な形状を有する。パターン中央領域９５２も導電パターン９１の形状に合わせた様々な形状となる。 The edge vicinity region 951 changes according to the shape of the edge 94. Therefore, the shape of the edge vicinity region 951 is not limited to a straight line or a polygonal line and has various shapes. The pattern central region 952 also has various shapes according to the shape of the conductive pattern 91.

パターン形成装置１では、ヘッド部３はステージ２１に対して相対的に移動するのであれば、移動機構２として様々な構造が採用可能である。例えば、ステージ２１が固定され、ヘッド部３がＸ方向およびＹ方向に移動してもよい。ヘッド部３がＹ方向に移動し、ステージ２１がＸ方向に移動してもよい。 In the pattern forming apparatus 1, if the head unit 3 moves relative to the stage 21, various structures can be adopted as the moving mechanism 2. For example, the stage 21 may be fixed and the head unit 3 may move in the X direction and the Y direction. The head unit 3 may move in the Y direction and the stage 21 may move in the X direction.

ヘッド部３における吐出口の配列は様々に変更可能であり、液滴の大きさと吐出口のＸ方向のピッチとの関係も様々に変更可能である。ヘッド部３の配線基板９に対する１回の相対移動でヘッド部３の下方の領域にレジスト膜のパターンが形成されてもよい。 The arrangement of the ejection openings in the head unit 3 can be variously changed, and the relationship between the size of the droplet and the pitch of the ejection openings in the X direction can be variously changed. The pattern of the resist film may be formed in the region below the head unit 3 by one relative movement of the head unit 3 with respect to the wiring substrate 9.

上記実施の形態および各変形例における構成は、相互に矛盾しない限り適宜組み合わされてよい。 The configurations of the above-described embodiment and each modification may be appropriately combined unless they contradict each other.

１ パターン形成装置
２ 移動機構
３ ヘッド部
９ 配線基板
１２ 制御部
２１ ステージ（保持部）
６１ 吐出データ生成部
６２ 記憶部
７１ 導電パターンデータ
７２ レジストパターンデータ
７５ 吐出データ
９１ 導電パターン
９２ レジスト膜
９４ エッジ
９５１ エッジ近傍領域
９５２ パターン中央領域
９５３ 基材領域
９５４ 中間領域
Ｓ１１〜Ｓ１５ ステップ DESCRIPTION OF SYMBOLS 1 Pattern forming device 2 Moving mechanism 3 Head part 9 Wiring board 12 Control part 21 Stage (holding part)
61 Ejection Data Generation Unit 62 Storage Unit 71 Conductive Pattern Data 72 Resist Pattern Data 75 Ejection Data 91 Conductive Pattern 92 Resist Film 94 Edge 951 Edge Near Region 952 Pattern Central Region 953 Base Material Region 954 Intermediate Region S11 to S15 Steps

Claims (9)

ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成装置であって、
配線基板を保持する保持部と、
インクジェット方式にてソルダレジストのインクの液滴を前記配線基板に向けて吐出するヘッド部と、
前記配線基板に平行な方向に前記保持部に対して前記ヘッド部を相対的に移動する移動機構と、
前記ヘッド部および前記移動機構を制御することにより、前記配線基板上の導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くしつつ前記配線基板上にレジスト膜のパターンを形成する制御部と、
を備えることを特徴とするパターン形成装置。 A pattern forming apparatus for forming a pattern of a resist film on a wiring substrate with a solder resist ink,
A holding portion for holding the wiring board,
A head unit that ejects ink droplets of a solder resist toward the wiring board by an inkjet method;
A moving mechanism that relatively moves the head unit with respect to the holding unit in a direction parallel to the wiring board;
By controlling the head unit and the moving mechanism, the ink discharge amount per unit area in the area near the edge of the conductive pattern on the wiring board is determined by the ink amount per unit area in the area where the conductive pattern is not formed. A controller for forming a pattern of a resist film on the wiring board while increasing the discharge amount,
A pattern forming apparatus comprising: 請求項１に記載のパターン形成装置であって、
前記制御部の制御により、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンが形成されることを特徴とするパターン形成装置。 The pattern forming apparatus according to claim 1, wherein
Under the control of the control unit, of the area of the conductive pattern on the wiring board, the ink discharge amount per unit area in the pattern central area distant from the edge is determined by the unit area in the area where the conductive pattern is not formed. A pattern forming apparatus, wherein a pattern of a resist film is formed on the wiring substrate while making the amount of ink ejected smaller than that. 請求項２に記載のパターン形成装置であって、
前記制御部の制御により、前記エッジ近傍領域と前記パターン中央領域との間における単位面積当たりのインクの吐出量を、前記エッジ近傍領域における単位面積当たりのインクの吐出量と前記パターン中央領域における単位面積当たりのインクの吐出量との間の吐出量としつつ前記配線基板上にレジスト膜のパターンが形成されることを特徴とするパターン形成装置。 The pattern forming apparatus according to claim 2, wherein
Under the control of the control unit, the ink ejection amount per unit area between the edge vicinity region and the pattern center region is defined as the ink ejection amount per unit area in the edge vicinity region and the unit in the pattern center region. A pattern forming apparatus, wherein a pattern of a resist film is formed on the wiring substrate while the ejection amount is between the ejection amount of ink per area. ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成装置であって、
配線基板を保持する保持部と、
インクジェット方式にてソルダレジストのインクの液滴を前記配線基板に向けて吐出するヘッド部と、
前記配線基板に平行な方向に前記保持部に対して前記ヘッド部を相対的に移動する移動機構と、
前記ヘッド部および前記移動機構を制御することにより、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンを形成する制御部と、
を備えることを特徴とするパターン形成装置。 A pattern forming apparatus for forming a pattern of a resist film on a wiring board with a solder resist ink,
A holding portion for holding the wiring board,
A head unit that ejects ink droplets of a solder resist toward the wiring board by an inkjet method,
A moving mechanism that relatively moves the head unit with respect to the holding unit in a direction parallel to the wiring board;
By controlling the head unit and the moving mechanism, the conductive pattern is not formed in the discharge amount of ink per unit area in the pattern central region apart from the edge in the conductive pattern region on the wiring board. A control unit that forms a pattern of a resist film on the wiring board while reducing the amount of ink discharged per unit area in the region;
A pattern forming apparatus comprising: 請求項１ないし４のいずれか１つに記載のパターン形成装置であって、
前記制御部が、
前記導電パターンを示す導電パターンデータと、前記レジスト膜のパターンを示すレジストパターンデータとを保存する記憶部と、
前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記ヘッド部から前記配線基板上の各位置に向けて吐出するインクの量を示す吐出データを生成する吐出データ生成部と、
を含むことを特徴とするパターン形成装置。 The pattern forming apparatus according to any one of claims 1 to 4,
The control unit,
A storage unit that stores conductive pattern data indicating the conductive pattern and resist pattern data indicating the pattern of the resist film,
An ejection data generation unit that generates ejection data indicating the amount of ink ejected from the head unit to each position on the wiring board based on the conductive pattern data and the resist pattern data,
A pattern forming apparatus comprising: ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成方法であって、
ａ）インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する工程と、
ｂ）前記ａ）工程と並行して、前記配線基板に平行な方向に前記配線基板に対して前記ヘッド部を相対的に移動する工程と、
を備え、
前記ａ）およびｂ）工程により、前記配線基板上の導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くしつつ前記配線基板上にレジスト膜のパターンが形成されることを特徴とするパターン形成方法。 A pattern forming method for forming a pattern of a resist film on a wiring board with a solder resist ink,
a) a step of ejecting ink droplets of solder resist from the head portion toward the wiring board by an inkjet method,
b) a step of moving the head portion relative to the wiring board in a direction parallel to the wiring board in parallel with the step a);
Equipped with
By the steps a) and b), the amount of ink discharged per unit area in the region near the edge of the conductive pattern on the wiring board is smaller than the amount of discharged ink per unit area in the region where the conductive pattern is not formed. A pattern forming method, wherein a pattern of a resist film is formed on the wiring substrate while increasing the number thereof. ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成方法であって、
ａ）インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する工程と、
ｂ）前記ａ）工程と並行して、前記配線基板に平行な方向に前記配線基板に対して前記ヘッド部を相対的に移動する工程と、
を備え、
前記ａ）およびｂ）工程により、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンが形成されることを特徴とするパターン形成方法。 A pattern forming method for forming a pattern of a resist film on a wiring board with a solder resist ink,
a) a step of ejecting ink droplets of solder resist from the head portion toward the wiring board by an inkjet method,
b) a step of moving the head portion relative to the wiring board in a direction parallel to the wiring board in parallel with the step a);
Equipped with
According to the steps a) and b), the ink ejection amount per unit area in the pattern central region apart from the edge in the region of the conductive pattern on the wiring board is calculated as the unit area in the region where the conductive pattern is not formed. A pattern forming method, wherein a pattern of a resist film is formed on the wiring substrate while making the amount of ink discharged per unit less. インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する際に使用される吐出データを生成する吐出データ生成方法であって、
配線基板上の導電パターンを示す導電パターンデータと、レジスト膜のパターンを示すレジストパターンデータとを準備する工程と、
前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くした吐出データを生成する工程と、
を備えることを特徴とする吐出データ生成方法。 An ejection data generation method for generating ejection data used when ejecting ink droplets of a solder resist from a head portion toward a wiring board by an inkjet method,
A step of preparing conductive pattern data showing a conductive pattern on the wiring board and resist pattern data showing a pattern of a resist film,
Based on the conductive pattern data and the resist pattern data, the ink discharge amount per unit area in the edge vicinity region of the conductive pattern is more than the ink discharge amount per unit area in the region where the conductive pattern is not formed. A step of generating a large amount of discharge data,
A discharge data generation method comprising: インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する際に使用される吐出データを生成する吐出データ生成方法であって、
配線基板上の導電パターンを示す導電パターンデータと、レジスト膜のパターンを示すレジストパターンデータとを準備する工程と、
前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくした吐出データを生成する工程と、
を備えることを特徴とする吐出データ生成方法。 An ejection data generation method for generating ejection data used when ejecting ink droplets of a solder resist from a head portion toward a wiring board by an inkjet method,
A step of preparing conductive pattern data showing a conductive pattern on the wiring board and resist pattern data showing a pattern of a resist film,
Based on the conductive pattern data and the resist pattern data, the conductive pattern is not formed in terms of the discharge amount of ink per unit area in the pattern central region apart from the edge in the conductive pattern region on the wiring board. A step of generating ejection data that is smaller than the ejection amount of ink per unit area in the region,
A discharge data generation method comprising:
JP2019006304A 2019-01-17 2019-01-17 PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD Active JP7281907B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019006304A JP7281907B2 (en) 2019-01-17 2019-01-17 PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD
TW108139893A TWI723612B (en) 2019-01-17 2019-11-04 Pattern forming apparatus, pattern forming method and ejection data generation method
KR1020190158266A KR102327960B1 (en) 2019-01-17 2019-12-02 Pattern forming apparatus, pattern forming method and ejection data generation method
CN202010032383.6A CN111446184A (en) 2019-01-17 2020-01-13 Pattern forming apparatus, pattern forming method, and ejection data generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019006304A JP7281907B2 (en) 2019-01-17 2019-01-17 PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD

Publications (3)

Publication Number Publication Date
JP2020115517A true JP2020115517A (en) 2020-07-30
JP2020115517A5 JP2020115517A5 (en) 2022-03-01
JP7281907B2 JP7281907B2 (en) 2023-05-26

Family

ID=71653911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019006304A Active JP7281907B2 (en) 2019-01-17 2019-01-17 PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD

Country Status (4)

Country Link
JP (1) JP7281907B2 (en)
KR (1) KR102327960B1 (en)
CN (1) CN111446184A (en)
TW (1) TWI723612B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021003395A1 (en) 2020-07-03 2022-01-05 Omron Corporation X-RAY EXAMINER

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112533393B (en) * 2020-12-04 2022-04-19 广州兴森快捷电路科技有限公司 PCB solder mask method, PCB solder mask system and storage medium

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288623A (en) * 1995-04-10 1996-11-01 Canon Inc Manufacture of printed wiring board and printed wiring board
WO2017183608A1 (en) * 2016-04-19 2017-10-26 株式会社カネカ Printed wiring board and method for manufacturing same
JP2018086637A (en) * 2016-11-30 2018-06-07 東レエンジニアリング株式会社 Insulator film material coating method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4664242B2 (en) * 2006-06-23 2011-04-06 太陽ホールディングス株式会社 Printed wiring board and manufacturing method thereof
CN101681651B (en) * 2008-02-06 2012-02-01 松下电器产业株式会社 Method for manufacturing information recording medium
JP2012081381A (en) * 2010-10-07 2012-04-26 Sharp Corp Liquid drawing method, liquid drawing device, and functional mask for solar cell
CN103688603B (en) * 2011-07-15 2017-05-03 住友重机械工业株式会社 Thin film forming method and thin film forming apparatus
KR101849177B1 (en) * 2011-11-11 2018-06-01 엘지디스플레이 주식회사 3 dimensional stereography image display device and method of fabricationg the same
JPWO2017077603A1 (en) * 2015-11-04 2017-11-02 株式会社メイコー Print curing method, print curing apparatus, and printed wiring board manufacturing method
JPWO2017164032A1 (en) * 2016-03-23 2019-02-14 富士フイルム株式会社 Printing plate and printing method and printing plate manufacturing method
JPWO2017169624A1 (en) * 2016-03-31 2019-02-07 太陽インキ製造株式会社 Curing apparatus and solder resist manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288623A (en) * 1995-04-10 1996-11-01 Canon Inc Manufacture of printed wiring board and printed wiring board
WO2017183608A1 (en) * 2016-04-19 2017-10-26 株式会社カネカ Printed wiring board and method for manufacturing same
JP2018086637A (en) * 2016-11-30 2018-06-07 東レエンジニアリング株式会社 Insulator film material coating method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021003395A1 (en) 2020-07-03 2022-01-05 Omron Corporation X-RAY EXAMINER

Also Published As

Publication number Publication date
KR20200089597A (en) 2020-07-27
TW202029855A (en) 2020-08-01
KR102327960B1 (en) 2021-11-17
JP7281907B2 (en) 2023-05-26
CN111446184A (en) 2020-07-24
TWI723612B (en) 2021-04-01

Similar Documents

Publication Publication Date Title
US8248656B2 (en) Pattern printing system and data processing method thereof
TWI704016B (en) Ink coating device and ink coating method
WO2012036232A1 (en) Pattern forming method and pattern forming apparatus
JP6374216B2 (en) Inkjet recording apparatus and inkjet recording method
JP7281907B2 (en) PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD
TW201334876A (en) Film forming device and film forming method
KR102327959B1 (en) Pattern forming apparatus, pattern forming method and ejection data generation method
TWI492792B (en) Substrate manufacturing method and substrate manufacturing apparatus
US20190337234A1 (en) Data conversion device and lamination shaping system
TWI673180B (en) Film forming device and film forming method
JP2007234811A (en) Ink jet coating device
JP6199084B2 (en) Printing device
EP3210789A1 (en) Printing apparatus and printing method
TWI760131B (en) Pattern forming apparatus, pattern forming method, and discharge data generating method
US8526721B2 (en) Processing image data
JP2005351975A (en) Alignment layer forming device, alignment layer forming method, drawing device and drawing method
JP2020080379A (en) Device and method for forming film
WO2023047768A1 (en) Pattern manufacturing method, program, and pattern manufacturing device
WO2023095521A1 (en) Liquid ejection device, ejection state evaluation method, information processing device, and method for producing printed board
TWI786859B (en) Distortion correction processing device, drawing method and program
JP5213773B2 (en) Ink droplet ejection method and color filter manufacturing method
JP5765976B2 (en) Coating apparatus and coating method
JP4302749B2 (en) Ink ejection apparatus and control method thereof
JP2010135499A (en) Device and method for forming wire
JP2021021782A (en) Pattern forming apparatus and pattern forming method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230516

R150 Certificate of patent or registration of utility model

Ref document number: 7281907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150