JP7281907B2 - PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD - Google Patents
PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD Download PDFInfo
- Publication number
- JP7281907B2 JP7281907B2 JP2019006304A JP2019006304A JP7281907B2 JP 7281907 B2 JP7281907 B2 JP 7281907B2 JP 2019006304 A JP2019006304 A JP 2019006304A JP 2019006304 A JP2019006304 A JP 2019006304A JP 7281907 B2 JP7281907 B2 JP 7281907B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- ink
- amount
- wiring board
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 claims description 49
- 229910000679 solder Inorganic materials 0.000 claims description 30
- 230000007246 mechanism Effects 0.000 claims description 27
- 238000012937 correction Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
- G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
- G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
- G03F7/2018—Masking pattern obtained by selective application of an ink or a toner, e.g. ink jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/706835—Metrology information management or control
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67138—Apparatus for wiring semiconductor or solid state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Coating Apparatus (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Ink Jet (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
本発明は、配線基板上にレジスト膜のパターンを形成する技術に関連する。 The present invention relates to a technique for forming a resist film pattern on a wiring substrate.
従来より、配線基板上の導体パターンを保護することを目的として、配線基板上にレジスト膜が形成される。レジスト膜は、後工程のはんだ塗布の際に、はんだが導体配線等の領域に付着することを防止する役割も有し、「ソルダレジスト」とも呼ばれる。レジスト膜を形成する一手法として、インクジェット方式にてソルダレジストのインクの液滴を配線基板に向けて吐出する方法が知られている。このような技術は、例えば、特許文献1および2に開示されている。
Conventionally, a resist film is formed on a wiring board for the purpose of protecting a conductor pattern on the wiring board. The resist film also has the role of preventing solder from adhering to regions such as conductor wiring when solder is applied in a post-process, and is also called a "solder resist". As one method of forming a resist film, a method of ejecting ink droplets of a solder resist toward a wiring substrate by an inkjet method is known. Such techniques are disclosed in
ところで、配線基板上では導体配線やランド等の導体パターンはガラスエポキシ樹脂等の基材の表面から僅かに突出している。そのため、単位面積当たり一定量のインクを配線基板に付与すると、レジスト膜が理想通りの厚さにならない場合がある。例えば、基材の表面と導体パターンの表面との間の段差では、導体パターン上から基材の表面に向かってインクが流れ、導体パターンのエッジ上に十分な厚さのレジスト膜が形成されない虞がある。 By the way, on a wiring board, conductor patterns such as conductor wiring and lands slightly protrude from the surface of a substrate made of glass epoxy resin or the like. Therefore, when a certain amount of ink per unit area is applied to the wiring board, the resist film may not have an ideal thickness. For example, at a step between the surface of the base material and the surface of the conductor pattern, ink may flow from the conductor pattern toward the surface of the base material, and a resist film having a sufficient thickness may not be formed on the edge of the conductor pattern. There is
さらに、単位面積当たり一定量のインクを配線基板に付与した場合、導体パターンの厚さがそのままレジスト膜の表面の凹凸に影響し、レジスト膜の表面の凹凸が許容範囲を超える虞もある。この場合、例えば、後工程にてはんだペーストを金属マスクを用いて塗布する際に、はんだが正しく塗布されない虞がある。 Furthermore, when a certain amount of ink per unit area is applied to the wiring board, the thickness of the conductor pattern directly affects the unevenness of the surface of the resist film, and the unevenness of the surface of the resist film may exceed the allowable range. In this case, for example, when solder paste is applied using a metal mask in a post-process, the solder may not be applied correctly.
本発明は上記課題に鑑みなされたものであり、配線基板上に適切な厚さを有するレジスト膜のパターンを形成することを目的としている。 SUMMARY OF THE INVENTION An object of the present invention is to form a resist film pattern having an appropriate thickness on a wiring substrate.
請求項1に記載の発明は、ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成装置であって、配線基板を保持する保持部と、インクジェット方式にてソルダレジストのインクの液滴を前記配線基板に向けて吐出するヘッド部と、前記配線基板に平行な方向に前記保持部に対して前記ヘッド部を相対的に移動する移動機構と、前記ヘッド部および前記移動機構を制御することにより、前記配線基板上の導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くするとともに、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンを形成する制御部とを備える。 According to a first aspect of the present invention, there is provided a pattern forming apparatus for forming a pattern of a resist film on a wiring substrate with solder resist ink, comprising: a holding unit for holding the wiring substrate; towards the wiring board; a moving mechanism for moving the head relative to the holding part in a direction parallel to the wiring board; and the head and the moving mechanism. By controlling the amount of ink ejected per unit area in the area near the edge of the conductive pattern on the wiring board is made larger than the amount of ink ejected per unit area in the area where the conductive pattern is not formed, and , of the areas of the conductive pattern on the wiring board, the ink ejection amount per unit area in the pattern central area away from the edge is set larger than the ink ejection amount per unit area in the area where the conductive pattern is not formed. a control unit for forming a pattern of the resist film on the wiring board while reducing the number of the resist film.
請求項2に記載の発明は、請求項1に記載のパターン形成装置であって、前記制御部の制御により、前記エッジ近傍領域と前記パターン中央領域との間における単位面積当たりのインクの吐出量を、前記エッジ近傍領域における単位面積当たりのインクの吐出量と前記パターン中央領域における単位面積当たりのインクの吐出量との間の吐出量としつつ前記配線基板上にレジスト膜のパターンが形成される。
The invention according to
請求項3に記載の発明は、ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成装置であって、配線基板を保持する保持部と、インクジェット方式にてソルダレジストのインクの液滴を前記配線基板に向けて吐出するヘッド部と、前記配線基板に平行な方向に前記保持部に対して前記ヘッド部を相対的に移動する移動機構と、前記ヘッド部および前記移動機構を制御することにより、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンを形成する制御部とを備える。 According to a third aspect of the present invention, there is provided a pattern forming apparatus for forming a pattern of a resist film on a wiring substrate with solder resist ink, comprising: a holding portion for holding the wiring substrate; towards the wiring board; a moving mechanism for moving the head relative to the holding part in a direction parallel to the wiring board; and the head and the moving mechanism. By controlling the amount of ink discharged per unit area in the pattern central region away from the edge among the regions of the conductive pattern on the wiring board, the ink per unit area in the region where the conductive pattern is not formed a control unit for forming a pattern of the resist film on the wiring board while reducing the discharge amount of the resist film from the discharge amount of the resist film.
請求項4に記載の発明は、請求項1ないし3のいずれか1つに記載のパターン形成装置であって、前記制御部が、前記導電パターンを示す導電パターンデータと、前記レジスト膜のパターンを示すレジストパターンデータとを保存する記憶部と、前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記ヘッド部から前記配線基板上の各位置に向けて吐出するインクの量を示す吐出データを生成する吐出データ生成部とを含む。
The invention according to
請求項5に記載の発明は、ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成方法であって、a)インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する工程と、b)前記a)工程と並行して、前記配線基板に平行な方向に前記配線基板に対して前記ヘッド部を相対的に移動する工程とを備え、前記a)およびb)工程により、前記配線基板上の導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くするとともに、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンが形成される。 According to a fifth aspect of the present invention, there is provided a pattern forming method for forming a pattern of a resist film on a wiring substrate with a solder resist ink, comprising: b) in parallel with the step a), moving the head portion relative to the wiring substrate in a direction parallel to the wiring substrate; Through steps a) and b), the amount of ink ejected per unit area in the area near the edge of the conductive pattern on the wiring substrate is made larger than the amount of ink ejected per unit area in the area where the conductive pattern is not formed. In addition, the ejection amount of ink per unit area in the pattern central area away from the edge of the area of the conductive pattern on the wiring board is defined as the ejection amount of ink per unit area in the area where the conductive pattern is not formed. A pattern of the resist film is formed on the wiring board while reducing the area.
請求項6に記載の発明は、ソルダレジストのインクにて配線基板上にレジスト膜のパターンを形成するパターン形成方法であって、a)インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する工程と、b)前記a)工程と並行して、前記配線基板に平行な方向に前記配線基板に対して前記ヘッド部を相対的に移動する工程とを備え、前記a)およびb)工程により、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンが形成される。 According to a sixth aspect of the present invention, there is provided a pattern forming method for forming a pattern of a resist film on a wiring substrate with solder resist ink, comprising: b) in parallel with the step a), moving the head portion relative to the wiring substrate in a direction parallel to the wiring substrate; Through steps a) and b), the amount of ink ejected per unit area in the pattern central region away from the edge of the conductive pattern region on the wiring board is calculated as the amount per unit area in the region where the conductive pattern is not formed. A pattern of the resist film is formed on the wiring substrate while reducing the ejection amount of the ink from the above.
請求項7に記載の発明は、インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する際に使用される吐出データを生成する吐出データ生成方法であって、配線基板上の導電パターンを示す導電パターンデータと、レジスト膜のパターンを示すレジストパターンデータとを準備する工程と、前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くするとともに、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくした吐出データを生成する工程とを備える。 According to a seventh aspect of the present invention, there is provided an ejection data generating method for generating ejection data used when ejecting droplets of solder resist ink from a head section toward a wiring board by an inkjet method, the method comprising: a step of preparing conductive pattern data indicating a conductive pattern on a substrate and resist pattern data indicating a pattern of a resist film; and forming a unit in an edge vicinity region of said conductive pattern based on said conductive pattern data and said resist pattern data. The amount of ink ejected per area is made larger than the amount of ink ejected per unit area in a region where no conductive pattern is formed, and the center of the pattern away from the edge of the region of the conductive pattern on the wiring substrate. and generating ejection data in which the amount of ink ejected per unit area in the area is smaller than the amount of ink ejected per unit area in the area where the conductive pattern is not formed.
請求項8に記載の発明は、インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する際に使用される吐出データを生成する吐出データ生成方法であって、配線基板上の導電パターンを示す導電パターンデータと、レジスト膜のパターンを示すレジストパターンデータとを準備する工程と、前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくした吐出データを生成する工程とを備える。 According to an eighth aspect of the present invention, there is provided an ejection data generation method for generating ejection data used when ejecting droplets of solder resist ink from a head unit toward a wiring substrate by an inkjet method, the method comprising: A step of preparing conductive pattern data indicating a conductive pattern on a substrate and resist pattern data indicating a pattern of a resist film, and based on the conductive pattern data and the resist pattern data, a region of the conductive pattern on the wiring substrate. generating ejection data in which the amount of ink ejected per unit area in the central area of the pattern away from the edge is smaller than the amount of ink ejected per unit area in the area where the conductive pattern is not formed; Prepare.
本発明によれば、配線基板上に適切な厚さを有するレジスト膜のパターンを形成することができる。 According to the present invention, a resist film pattern having an appropriate thickness can be formed on a wiring substrate.
図1はパターン形成装置1の外観を示す斜視図である。パターン形成装置1は、ソルダレジストのインクにてプリント配線基板(以下、単に「配線基板」という。)9上にレジスト膜のパターンを形成する。パターン形成装置1はインクジェット方式にてパターンを形成する。配線基板9は、好ましくは板状の部材であるが、可撓性を有するシート状の部材でもよい。レジスト膜は、配線基板9上の導体パターンを保護する。導体パターンには、配線、ランドおよびその他のパターンが含まれる。レジスト膜は、後工程にてはんだペーストが塗布される領域や、レジスト膜が設けられるべきではない他の領域には形成されない。
FIG. 1 is a perspective view showing the appearance of the
パターン形成装置1は、本体11と、制御部12とを備える。本体11は、配線基板9に平行なY方向に配線基板9を移動するY方向移動機構2aと、移動途上の配線基板9に向けてソルダレジストのインク(以下、単に「インク」という。)の微小液滴を吐出するヘッド部3と、Y方向に垂直かつ配線基板9に平行なX方向にヘッド部3を移動するX方向移動機構2bと、ヘッド部3に供給されるインクを貯留するタンク4とを備える。以下、Y方向移動機構2aおよびX方向移動機構2bをまとめて「移動機構2」と呼ぶ。Y方向移動機構2aおよびX方向移動機構2bとしては様々な機構が利用可能である。例えば、モータが取り付けられたボールねじ機構が採用されてもよく、リニアモータが採用されてもよい。制御部12は、移動機構2およびヘッド部3を制御する。インクはタンク4からチューブ41を介してヘッド部3に供給される。
The
Y方向移動機構2aは配線基板9を保持する保持部21を有する。本実施の形態では、保持部21はステージであり、以下、保持部21を「ステージ21」と呼ぶ。配線基板9はステージ21上に保持される。本実施の形態では、ステージ21の表面には多数の孔が形成されており、孔は図示しない吸引装置に接続される。孔から空気の吸引が行われることにより、配線基板9はステージ21上に保持される。配線基板9の保持は他の様々な手法により行われてもよい。例えば、ステージ21の表面に孔から水平方向に伸びる溝が形成され、配線基板9を吸引吸着する面積が広げられてもよい。ステージ21を多孔質材料にて形成し、多孔質材料から吸引が行われてもよい。ステージ21は、機械的な機構により配線基板9を保持してもよい。
The Y-direction moving mechanism 2a has a
ヘッド部3には、X方向に関して等間隔に配列された多数の吐出口を有する吐出ユニットが設けられる。各吐出口からインクジェット方式にてインクの液滴が吐出される。インクは、配線基板9に向かって図1の(-Z)方向に吐出される。インクジェット方式としては様々な構造が利用可能であり、ピエゾを利用する構造やヒータを利用する構造が利用可能である。
The
複数の吐出口からインクの液滴を吐出しつつステージ21がY方向移動機構2aにより配線基板9に平行なY方向に移動することにより、Y方向に伸びる領域にインクが付与される。以下、配線基板9のY方向の移動を「主走査」ともいう。実際には、配線基板9の1回の主走査では、配線基板9上に複数の吐出口に対応する複数のインクの線が形成される。1回の主走査が完了すると、ヘッド部3はX方向移動機構2bにより配線基板9に平行なX方向に僅かに移動し、配線基板9はY方向移動機構2aにより(-Y)方向に移動する。これにより、2回目の主走査が行われ、前回の主走査にて形成されたインクの各線に隣接してインクの線が形成される。
The
主走査を所定回数繰り返すことにより、複数の吐出口のX方向の配列幅にほぼ等しい幅の領域にレジスト膜が形成される。レジスト膜は必要な領域のみに形成されるため、正確には、レジスト膜のパターンが形成される。以下、複数の吐出口のX方向の配列幅にほぼ等しい幅を「ユニット幅」と呼び、この幅でレジスト膜が形成される領域を「ユニット領域」と呼ぶ。1つのユニット領域にレジスト膜が形成されると、ヘッド部3はX方向移動機構2bによりX方向にユニット幅だけ移動し、上述の主走査を繰り返すことにより、前回のユニット領域に隣接するユニット領域にレジスト膜が形成される。
By repeating main scanning a predetermined number of times, a resist film is formed in a region having a width substantially equal to the array width of the plurality of ejection ports in the X direction. Since the resist film is formed only in a necessary region, precisely, the pattern of the resist film is formed. Hereinafter, the width substantially equal to the array width of the plurality of ejection ports in the X direction will be referred to as "unit width", and the area in which the resist film will be formed with this width will be referred to as "unit area". When the resist film is formed on one unit area, the
ユニット領域でのレジスト膜の形成およびヘッド部3のX方向への移動が繰り返されることにより、配線基板9上の必要な領域全体にレジスト膜のパターンが形成される。
By repeating the formation of the resist film in the unit area and the movement of the
図2は、制御部12が有するコンピュータ5の構成を示す図である。コンピュータ5は各種演算処理を行うCPU51、基本プログラムを記憶するROM52および各種情報を記憶するRAM53を含む一般的なコンピュータシステムの構成となっている。コンピュータ5は、情報記憶を行う固定ディスク54、画像等の各種情報の表示を行うディスプレイ55、操作者からの入力を受け付ける入力部56であるキーボード56aおよびマウス56b、光ディスク、磁気ディスク、光磁気ディスク、メモリカード等のコンピュータ読み取り可能な記録媒体8から情報の読み取りを行う読取装置57、並びに、本体11との間で信号を送受信する通信部58をさらに含む。
FIG. 2 is a diagram showing the configuration of the
コンピュータ5では、事前に読取装置57を介して記録媒体8からプログラム80が読み出されて固定ディスク54に記憶されている。プログラム80はネットワークを介して固定ディスク54に記憶されてもよい。CPU51は、プログラム80に従ってRAM53や固定ディスク54を利用しつつ演算処理を実行する。CPU51は、コンピュータ5において演算部として機能する。CPU51以外に演算部として機能する他の構成が採用されてもよい。
In the
図3は、コンピュータ5がプログラム80に従って演算処理を実行することにより実現される機能構成を示す図である。これらの機能構成には、吐出データ生成部61と、記憶部62とが含まれる。記憶部62は、RAM53や固定ディスク54等に対応する。吐出データ生成部61は、エッジ抽出部611と、補正部612と、変換部613とを含む。これらの機能の全部または一部は専用の電気回路により実現されてもよい。また、複数のコンピュータによりこれらの機能が実現されてもよい。
FIG. 3 is a diagram showing a functional configuration realized by the
図4は、パターン形成装置1の動作の流れを示す図である。図4のステップS12~S14は制御部12による演算処理であり、ステップS15は、制御部12の制御による本体11の動作である。記憶部62には、予め、通信部58や読取装置57等を介して、導電パターンデータ71およびレジストパターンデータ72が保存されて準備される(ステップS11)。導電パターンデータ71は、配線基板9上の導電パターンを示す情報である。レジストパターンデータ72は、配線基板9上に形成される予定のレジスト膜のパターンを示す情報である。なお、導電パターンデータ71およびレジストパターンデータ72は、記憶部62に保存された段階では、ベクトルデータであってもよい。
FIG. 4 is a diagram showing the operation flow of the
図5は、配線基板9上の導電パターン91を例示する図である。図5では導電パターン91に平行斜線を付している。導電パターン91は、典型的には、基材90上に形成された薄い銅のパターンである。基材90は、例えば、ガラスエポキシ樹脂により形成されるが、他の材料により形成されてもよい。導電パターン91の基材90の表面からの高さは、例えば、35μmである。導電パターン91の高さとしては様々なものがある。図6は、配線基板9上に絶縁層であるレジスト膜92が形成された様子を例示する図である。レジスト膜92に平行斜線を付している。領域931,932は、レジスト膜92が存在しない領域である。
FIG. 5 is a diagram illustrating the
図3のエッジ抽出部611は、導電パターンデータ71に対してエッジ抽出処理を施すことにより、導電パターン91のエッジを示す画像を生成する。正確には、エッジを示す画像のデータであるエッジデータを生成する(ステップS12)。エッジデータは、補正部612に入力される。補正部612には、導電パターンデータ71およびレジストパターンデータ72も入力される。レジストパターンデータ72は、レジスト膜のパターンを示す画像のデータであり、各画素に、インクの「付与有り」を示す値「1」または「付与無し」を示す値「0」が設定されている。以下、インクの付与の有無を示す値を「付与値」と呼ぶ。
The
補正部612は、レジストパターンデータ72の各画素の付与値を、レジスト膜の設計上の厚さに対応する単位面積当たりのインク量に変換する。すなわち、補正部612では、「付与有り」の画素に対して予め定められた単位面積当たりのインク量を設定する。以下、単位面積当たりのインク量を、単に「インク量」という。「付与無し」の画素に対してはインク量を「0」に設定する。インク量は、単位に関連づけられた具体的なインク量を示す値でもよく、インク量に関連づけられた単純な値でもよい。
The
次に、補正部612は、エッジデータに基づいて、導電パターン91のエッジ近傍領域におけるレジスト膜の厚さが厚くなるように各画素のインク量を補正する(ステップS13の一部)。すなわち、補正部612は、形成予定のレジスト膜のパターンと導電パターン91のエッジとが重なる位置近傍において、付与されるインクの量が増大するようにレジストパターンデータ72を補正する。
Next, based on the edge data, the
補正部612は、さらに、導電パターンデータ71およびエッジデータを参照することにより、導電パターン91の領域のうち、エッジから離れた配線中央領域におけるレジスト膜の厚さが薄くなるように各画素のインク量を補正する(ステップS13の一部)。すなわち、補正部612は、形成予定のレジスト膜のパターンと導電パターン91のエッジよりも内側の領域とが重なる領域において、付与されるインクの量が減少するようにレジストパターンデータ72を補正する。
Further, the
ステップS12,S13の具体例について、図6ないし図10を参照してさらに説明する。図7は、レジスト膜92が形成される前の段階での図6中のVII-VIIの位置での配線基板9の断面を示す図である。図8は、レジスト膜92が形成される前の段階でのVII-VIIの位置近傍における配線基板9の平面図である。導電パターン91は、基材90上に形成されており、ある程度の厚さを有する。補正部612は、図7および図8に符号94を付す導電パターン91のエッジを、導電パターンデータ71から取得する(ステップS12)。
Specific examples of steps S12 and S13 will be further described with reference to FIGS. 6 to 10. FIG. FIG. 7 is a diagram showing a cross section of the
ここで、レジスト膜92が形成される前の段階では、図6のVII-VIIの範囲では、全体にレジスト膜92が形成される予定となっている。すなわち、全範囲において付与値は「1」である。そのため、補正部612は、全範囲に亘ってインク量を既定値に設定する。本実施の形態では、既定値のインク量を「100%」と表現する。この値は、ヘッド部3が吐出することができるインク量の上限値よりも低い。図9の下段は、図7と同様に、VII-VIIの位置における配線基板9の断面を示し、上段は、VII-VIIの範囲において、インク量が100%に設定されたことを示している。
Here, before the resist
次に、補正部612は、エッジデータに基づいて、導電パターン91のエッジ近傍領域(図7および図8において、符号951を付す領域であり、図8では平行斜線を付している。)におけるレジスト膜の厚さが厚くなるようにインク量、すなわち、画素値を補正する(ステップS13の一部)。図10の上段では、エッジ近傍領域951に対応する位置に符号951を付しており、エッジ近傍領域951にてインク量が100%を上回って既定値より多いことを示している。
Next, based on the edge data, the
さらに補正部612は、導電パターンデータ71およびエッジデータを参照することにより、図7および図8に示すように、導電パターン91の領域のうち、エッジ94から離れたパターン中央領域952を特定する。図8では、パターン中央領域952に平行斜線を付している。そして、パターン中央領域952におけるレジスト膜の厚さが薄くなるようにインク量、すなわち、画素値を補正する(ステップS13の一部)。図10の上段では、パターン中央領域952に対応する位置に符号952を付しており、パターン中央領域952にてインク量が100%を下回ってインク量が既定値より少ないことを示している。
7 and 8, the
図11は、仮に、パターン形成装置1が図6のVII-VIIの全範囲において、インク量100%にてインクの付与を行った場合のレジスト膜92を示す図である。ソルダレジストのインクは、導電パターン91のエッジ94近傍において、導電パターン91から基材90に向かってある程度流れ落ちるため、レジスト膜92の厚さはエッジ近傍領域951において薄くなる。その結果、エッジ近傍において絶縁不良が発生する虞がある。レジスト膜92の厚さは、例えば、十数μm必要である。レジスト膜92の必要な厚さは、配線基板9の種類に応じて様々に異なる。
FIG. 11 is a diagram showing the resist
一方、パターン中央領域952では、レジスト膜92の厚さはインク量100%に対応する厚さとなる。ここで、エッジ近傍領域951よりも外側の領域を基材領域953(図7および図8参照)と呼ぶと、パターン中央領域952と基材領域953とでレジスト膜92の高さの差が大きく異なると、後工程のはんだペーストの塗布の際に不具合が生じる虞がある。具体的には、はんだペーストを塗布する領域に対応する開口が形成された金属板をレジスト膜92上に配置してスキージを用いてはんだペーストを印刷、すなわち、塗布する際に、金属板とレジスト膜92との間に部分的に大きな隙間が生じて塗布が適切に行われない虞がある。
On the other hand, in the
パターン形成装置1では、エッジ近傍領域951およびパターン中央領域952における上記問題を解決するために、上述のように、エッジ近傍領域951におけるインク量が、基材領域953のインク量よりも多くなるように設定され、パターン中央領域952におけるインク量が、基材領域953のインク量よりも少なくなるように設定される。以下、補正部612により単位面積当たりのインクの付与量を示すデータへと変換され、さらに補正されたレジストパターンデータ72を「補正済みレジストパターンデータ」と呼ぶ。
In the
補正済みレジストパターンデータは、図3の変換部613に入力され、ヘッド部3の各吐出口が各位置にて吐出するインク量を示す吐出データ75に変換される(ステップS14)。換言すれば、吐出データ75は、ヘッド部3から配線基板9上の各位置に向けて吐出されるインクの量を示す。吐出データ75は、記憶部62に保存される。吐出データ75は、例えば、配線基板9上に10μmピッチで格子状に設定された各位置に付与されるインクの液滴のサイズを示すデータとして生成される。
The corrected resist pattern data is input to the
以上に説明したように、吐出データ生成部61は、導電パターンデータ71およびレジストパターンデータ72に基づいて吐出データ75を生成する。補正済みレジストパターンデータと吐出データ75とは、情報の形式が異なるだけであり、実質的にいずれも単位面積当たりのインクの吐出量を示す。
As described above, the
本体11は、制御部12から吐出データ75を受信し、吐出データ75に従ってヘッド部3および移動機構2を制御する。具体的には、インクの液滴をヘッド部3から配線基板9に向けて吐出する工程と、配線基板9に平行な方向に配線基板9に対してヘッド部3を相対的に移動する工程とが並行して行われる。これにより、配線基板9上にインクが付与され、レジスト膜92のパターンが形成される(ステップS15)。
The
図12は、図6のVII-VIIの位置にて、補正済みレジストパターンデータから導かれる吐出データ75に従って形成されたレジスト膜92を示す図である。図12では、図11のレジスト膜92の形状を二点鎖線にて示している。制御部12に制御により、エッジ近傍領域951における単位面積当たりのインクの吐出量を、基材領域953、すなわち、導電パターン91が形成されていない領域における単位面積当たりのインクの吐出量よりも多くしつつ配線基板9上にレジスト膜92のパターンが形成される。これにより、エッジ近傍領域951においてレジスト膜92の十分な厚さが確保される。
FIG. 12 shows the resist
一方、パターン中央領域952における単位面積当たりのインクの吐出量は、基材領域953、すなわち、導電パターン91が形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ配線基板9上にレジスト膜92のパターンが形成される。これにより、パターン中央領域952においてレジスト膜92が不必要に厚くなることが抑制され、レジスト膜92の表面の凹凸が緩和される。その結果、はんだペーストの塗布等の後工程における不具合の発生を抑制することができる。加えて、インクの消費量も削減することができる。
On the other hand, the amount of ink ejected per unit area in the pattern
エッジ近傍領域951のインク量は、基材領域953のインク量を上回るのであれば、様々に設定されてよい。基材領域953の通常のインク量を100%として、エッジ近傍領域951のインク量は、100%を上回り、300%以下である。好ましくは、110%以上200%以下である。パターン中央領域952のインク量は、基材領域953のインク量を下回るのであれば、様々に設定されてよい。基材領域953の通常のインク量を100%として、パターン中央領域952のインク量は、20%以上100%未満である。好ましくは、30%以上80%以下である。エッジ近傍領域951およびパターン中央領域952のインク量は、インクの粘度に応じて様々に変更される。インクの粘度は、好ましくは、50℃の温度において、10mPa・s以上30mPa・s以下である。
The amount of ink in the
エッジ近傍領域951のエッジ94に垂直な方向の幅は、エッジ94から両側に0.3mm以下(幅全体としては0.6mm以下)である。好ましくは、エッジ94から両側に0.05mm以上0.15mm以下(幅全体としては0.1mm以上0.3mm以下)である。ただし、インクの液滴を付与することが可能な位置は配線基板9上にて離散的に存在し、かつ、インクの液滴は配線基板9上で広がるため、エッジ近傍領域951が細い場合は、配線基板9上に形成されるドットの一列のみが、液量が多い液滴で形成される場合もある。
The width of the
補正済みレジストパターンデータにおいてエッジ近傍領域951でインク量を増やすという概念は、吐出データ75において、吐出された液滴の中心がエッジ近傍領域951内に位置する液滴の液量が多いことを意味する。液滴の液量を大きくする手法としては様々なものが採用可能である。例えば、1つの液滴の大きさを大きくする、あるいは、実質的に1つの液滴とみなすことができる複数の微小液滴の数を多くする等の手法がある。
The concept of increasing the ink amount in the
また、インクの液滴を付与することが可能な位置は配線基板9上に離散的にしか存在しないことから、補正済みレジストパターンデータが適用される導電パターン91の幅は、100μm以上であることが好ましく、さらに好ましくは150μm以上であり、最も好ましくは200μm以上である。配線基板9上におけるインクの液滴が付与可能な位置は、好ましくは、20μmピッチ以下で存在し、さらに好ましくは10μmピッチ以下で存在する。
In addition, since the positions where ink droplets can be applied exist only discretely on the
図13は、図6のVII-VIIの位置におけるインク量の他の例を示す図である。図13では、符号954にて示すように、図10と比べて、エッジ近傍領域951とパターン中央領域952との間に、エッジ近傍領域951のインク量よりも少なく、パターン中央領域952のインク量よりも多いインク量が設定される。インク量が中間の領域は、例えば、補正部612に導電パターンデータ71およびエッジデータが入力されてエッジ近傍領域951とパターン中央領域952とが設定される際に、エッジ近傍領域951とパターン中央領域952との間に、または、パターン中央領域952のエッジ近傍領域951に接する部分に設定される。以下、エッジ近傍領域951とパターン中央領域952との間のインク量が中間の領域を、「中間領域954」と呼ぶ。中間領域954のインク量は、基材領域953のインク量に等しくてもよい。
FIG. 13 is a diagram showing another example of the ink amount at the position VII-VII in FIG. In FIG. 13, as indicated by
図13に示す補正済みレジストパターンデータから吐出データを生成してインクの付与を行うことにより、パターン形成装置1では、制御部12の制御により、エッジ近傍領域951とパターン中央領域952との間の中間領域954における単位面積当たりのインクの吐出量を、エッジ近傍領域951における単位面積当たりのインクの吐出量とパターン中央領域952における単位面積当たりのインクの吐出量との間の吐出量としつつ配線基板9上にレジスト膜92のパターンが形成される。これにより、エッジ近傍領域951とパターン中央領域952との間におけるインク量の相違が緩和され、導電パターン91上においてレジスト膜92に不自然な凹凸が生じることが抑制される。
By generating ejection data from the corrected resist pattern data shown in FIG. The amount of ink ejected per unit area in the
パターン形成装置1では、様々な変形が可能である。
Various modifications of the
エッジ94はエッジ近傍領域951の中央に位置する必要はなく、エッジ近傍領域951は、エッジ94から左右に異なる幅だけ存在してもよい。エッジ近傍領域951におけるインク量は、エッジ94から離れるに従ってなだらかに減少してもよい。
The
上記実施の形態では、エッジ近傍領域951のおけるインク量の増加と、パターン中央領域952におけるインク量の減少とを行っているか、これらの処理の一方のみがパターン形成装置1にて実行されてもよい。一方の処理のみが行われる場合であっても、いずれの処理も行われない場合と比べて、配線基板9上に適切な厚さを有するレジスト膜92のパターンを形成することができる。
In the above embodiment, the ink amount is increased in the
エッジ近傍領域951はエッジ94の形状に合わせて変化する。したがって、エッジ近傍領域951の形状は直線や折れ線には限定されず、様々な形状を有する。パターン中央領域952も導電パターン91の形状に合わせた様々な形状となる。
The
パターン形成装置1では、ヘッド部3はステージ21に対して相対的に移動するのであれば、移動機構2として様々な構造が採用可能である。例えば、ステージ21が固定され、ヘッド部3がX方向およびY方向に移動してもよい。ヘッド部3がY方向に移動し、ステージ21がX方向に移動してもよい。
In the
ヘッド部3における吐出口の配列は様々に変更可能であり、液滴の大きさと吐出口のX方向のピッチとの関係も様々に変更可能である。ヘッド部3の配線基板9に対する1回の相対移動でヘッド部3の下方の領域にレジスト膜のパターンが形成されてもよい。
The arrangement of the ejection openings in the
上記実施の形態および各変形例における構成は、相互に矛盾しない限り適宜組み合わされてよい。 The configurations in the above embodiment and each modified example may be combined as appropriate as long as they do not contradict each other.
1 パターン形成装置
2 移動機構
3 ヘッド部
9 配線基板
12 制御部
21 ステージ(保持部)
61 吐出データ生成部
62 記憶部
71 導電パターンデータ
72 レジストパターンデータ
75 吐出データ
91 導電パターン
92 レジスト膜
94 エッジ
951 エッジ近傍領域
952 パターン中央領域
953 基材領域
954 中間領域
S11~S15 ステップ
REFERENCE SIGNS
61 Ejection
Claims (8)
配線基板を保持する保持部と、
インクジェット方式にてソルダレジストのインクの液滴を前記配線基板に向けて吐出するヘッド部と、
前記配線基板に平行な方向に前記保持部に対して前記ヘッド部を相対的に移動する移動機構と、
前記ヘッド部および前記移動機構を制御することにより、前記配線基板上の導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くするとともに、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンを形成する制御部と、
を備えることを特徴とするパターン形成装置。 A pattern forming apparatus for forming a pattern of a resist film on a wiring substrate with solder resist ink,
a holding part that holds the wiring board;
a head unit that ejects droplets of solder resist ink toward the wiring board by an inkjet method;
a movement mechanism for moving the head portion relative to the holding portion in a direction parallel to the wiring board;
By controlling the head section and the moving mechanism, the amount of ink ejected per unit area in the area near the edge of the conductive pattern on the wiring board can be adjusted to the amount of ink per unit area in the area where the conductive pattern is not formed. The discharge amount is set to be larger than the discharge amount, and the discharge amount of ink per unit area in the pattern central area away from the edge of the area of the conductive pattern on the wiring board is set to be the amount per unit area in the area where the conductive pattern is not formed. a controller for forming a pattern of the resist film on the wiring substrate while reducing the ejection amount of the ink from the
A pattern forming apparatus comprising:
前記制御部の制御により、前記エッジ近傍領域と前記パターン中央領域との間における単位面積当たりのインクの吐出量を、前記エッジ近傍領域における単位面積当たりのインクの吐出量と前記パターン中央領域における単位面積当たりのインクの吐出量との間の吐出量としつつ前記配線基板上にレジスト膜のパターンが形成されることを特徴とするパターン形成装置。 The pattern forming apparatus according to claim 1 ,
Under the control of the controller, the amount of ink ejected per unit area between the edge vicinity region and the pattern central region is adjusted to the amount of ink ejected per unit area in the edge vicinity region and the unit area in the pattern central region. 1. A pattern forming apparatus, wherein a pattern of a resist film is formed on said wiring substrate while maintaining an ejection amount between the ejection amount of ink per area.
配線基板を保持する保持部と、
インクジェット方式にてソルダレジストのインクの液滴を前記配線基板に向けて吐出するヘッド部と、
前記配線基板に平行な方向に前記保持部に対して前記ヘッド部を相対的に移動する移動機構と、
前記ヘッド部および前記移動機構を制御することにより、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンを形成する制御部と、
を備えることを特徴とするパターン形成装置。 A pattern forming apparatus for forming a pattern of a resist film on a wiring substrate with solder resist ink,
a holding part that holds the wiring board;
a head unit that ejects droplets of solder resist ink toward the wiring board by an inkjet method;
a movement mechanism for moving the head portion relative to the holding portion in a direction parallel to the wiring board;
By controlling the head section and the moving mechanism, the ejection amount of ink per unit area in the pattern central region away from the edge of the conductive pattern region on the wiring board is reduced. a control unit that forms a resist film pattern on the wiring substrate while reducing the amount of ink ejected per unit area in a region;
A pattern forming apparatus comprising:
前記制御部が、
前記導電パターンを示す導電パターンデータと、前記レジスト膜のパターンを示すレジストパターンデータとを保存する記憶部と、
前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記ヘッド部から前記配線基板上の各位置に向けて吐出するインクの量を示す吐出データを生成する吐出データ生成部と、
を含むことを特徴とするパターン形成装置。 The pattern forming apparatus according to any one of claims 1 to 3 ,
The control unit
a storage unit for storing conductive pattern data representing the conductive pattern and resist pattern data representing the pattern of the resist film;
an ejection data generating unit that generates ejection data indicating the amount of ink ejected from the head unit toward each position on the wiring board based on the conductive pattern data and the resist pattern data;
A pattern forming device comprising:
a)インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する工程と、
b)前記a)工程と並行して、前記配線基板に平行な方向に前記配線基板に対して前記ヘッド部を相対的に移動する工程と、
を備え、
前記a)およびb)工程により、前記配線基板上の導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くするとともに、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンが形成されることを特徴とするパターン形成方法。 A pattern forming method for forming a pattern of a resist film on a wiring substrate with solder resist ink,
a) a step of ejecting droplets of solder resist ink from a head portion toward a wiring substrate by an inkjet method;
b) in parallel with the step a), moving the head relative to the wiring board in a direction parallel to the wiring board;
with
By the steps a) and b), the amount of ink ejected per unit area in the area near the edge of the conductive pattern on the wiring board is set higher than the amount of ink ejected per unit area in the area where the conductive pattern is not formed. While increasing the ink ejection amount per unit area in the pattern central area away from the edge of the conductive pattern area on the wiring board, the ink ejection amount per unit area in the area where the conductive pattern is not formed is increased. A pattern forming method, wherein a pattern of a resist film is formed on the wiring substrate while reducing the amount of the resist film.
a)インクジェット方式にてソルダレジストのインクの液滴をヘッド部から配線基板に向けて吐出する工程と、
b)前記a)工程と並行して、前記配線基板に平行な方向に前記配線基板に対して前記ヘッド部を相対的に移動する工程と、
を備え、
前記a)およびb)工程により、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくしつつ前記配線基板上にレジスト膜のパターンが形成されることを特徴とするパターン形成方法。 A pattern forming method for forming a pattern of a resist film on a wiring substrate with solder resist ink,
a) a step of ejecting droplets of solder resist ink from a head portion toward a wiring substrate by an inkjet method;
b) in parallel with the step a), moving the head relative to the wiring board in a direction parallel to the wiring board;
with
Through the steps a) and b), the amount of ink ejected per unit area in the central area of the pattern away from the edge of the area of the conductive pattern on the wiring board is calculated as the unit area in the area where the conductive pattern is not formed. A pattern forming method, comprising: forming a pattern of a resist film on the wiring substrate while reducing the amount of ink ejected per hit.
配線基板上の導電パターンを示す導電パターンデータと、レジスト膜のパターンを示すレジストパターンデータとを準備する工程と、
前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記導電パターンのエッジ近傍領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも多くするとともに、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくした吐出データを生成する工程と、
を備えることを特徴とする吐出データ生成方法。 An ejection data generation method for generating ejection data used when ejecting droplets of solder resist ink from a head unit toward a wiring board by an inkjet method, comprising:
a step of preparing conductive pattern data indicating a conductive pattern on a wiring board and resist pattern data indicating a pattern of a resist film;
Based on the conductive pattern data and the resist pattern data, the amount of ink ejected per unit area in the area near the edge of the conductive pattern is set higher than the amount of ink ejected per unit area in the area where the conductive pattern is not formed. While increasing the ink ejection amount per unit area in the pattern central area away from the edge of the conductive pattern area on the wiring board, the ink ejection amount per unit area in the area where the conductive pattern is not formed is increased. generating less than volume dispensing data;
A method for generating ejection data, comprising:
配線基板上の導電パターンを示す導電パターンデータと、レジスト膜のパターンを示すレジストパターンデータとを準備する工程と、
前記導電パターンデータおよび前記レジストパターンデータに基づいて、前記配線基板上の導電パターンの領域のうち、エッジから離れたパターン中央領域における単位面積当たりのインクの吐出量を、導電パターンが形成されていない領域における単位面積当たりのインクの吐出量よりも少なくした吐出データを生成する工程と、
を備えることを特徴とする吐出データ生成方法。 An ejection data generation method for generating ejection data used when ejecting droplets of solder resist ink from a head unit toward a wiring board by an inkjet method, comprising:
a step of preparing conductive pattern data indicating a conductive pattern on a wiring board and resist pattern data indicating a pattern of a resist film;
Based on the conductive pattern data and the resist pattern data, the ejection amount of ink per unit area in the pattern center region away from the edge of the conductive pattern region on the wiring board is calculated. generating ejection data that is less than the amount of ink ejected per unit area in the area;
A method for generating ejection data, comprising:
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019006304A JP7281907B2 (en) | 2019-01-17 | 2019-01-17 | PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD |
TW108139893A TWI723612B (en) | 2019-01-17 | 2019-11-04 | Pattern forming apparatus, pattern forming method and ejection data generation method |
KR1020190158266A KR102327960B1 (en) | 2019-01-17 | 2019-12-02 | Pattern forming apparatus, pattern forming method and ejection data generation method |
CN202010032383.6A CN111446184A (en) | 2019-01-17 | 2020-01-13 | Pattern forming apparatus, pattern forming method, and ejection data generating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019006304A JP7281907B2 (en) | 2019-01-17 | 2019-01-17 | PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020115517A JP2020115517A (en) | 2020-07-30 |
JP2020115517A5 JP2020115517A5 (en) | 2022-03-01 |
JP7281907B2 true JP7281907B2 (en) | 2023-05-26 |
Family
ID=71653911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019006304A Active JP7281907B2 (en) | 2019-01-17 | 2019-01-17 | PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7281907B2 (en) |
KR (1) | KR102327960B1 (en) |
CN (1) | CN111446184A (en) |
TW (1) | TWI723612B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7501166B2 (en) | 2020-07-03 | 2024-06-18 | オムロン株式会社 | X-ray inspection equipment |
CN112533393B (en) * | 2020-12-04 | 2022-04-19 | 广州兴森快捷电路科技有限公司 | PCB solder mask method, PCB solder mask system and storage medium |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017183608A1 (en) | 2016-04-19 | 2017-10-26 | 株式会社カネカ | Printed wiring board and method for manufacturing same |
JP2018086637A (en) | 2016-11-30 | 2018-06-07 | 東レエンジニアリング株式会社 | Insulator film material coating method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288623A (en) * | 1995-04-10 | 1996-11-01 | Canon Inc | Manufacture of printed wiring board and printed wiring board |
JP4664242B2 (en) | 2006-06-23 | 2011-04-06 | 太陽ホールディングス株式会社 | Printed wiring board and manufacturing method thereof |
CN101681651B (en) | 2008-02-06 | 2012-02-01 | 松下电器产业株式会社 | Method for manufacturing information recording medium |
JP2012081381A (en) * | 2010-10-07 | 2012-04-26 | Sharp Corp | Liquid drawing method, liquid drawing device, and functional mask for solar cell |
CN103688603B (en) * | 2011-07-15 | 2017-05-03 | 住友重机械工业株式会社 | Thin film forming method and thin film forming apparatus |
KR101849177B1 (en) * | 2011-11-11 | 2018-06-01 | 엘지디스플레이 주식회사 | 3 dimensional stereography image display device and method of fabricationg the same |
WO2017077603A1 (en) * | 2015-11-04 | 2017-05-11 | 株式会社メイコー | Print curing method, print curing device, and method for manufacturing printed wiring board |
WO2017164032A1 (en) * | 2016-03-23 | 2017-09-28 | 富士フイルム株式会社 | Printing plate, printing method, and printing plate production method |
JPWO2017169624A1 (en) * | 2016-03-31 | 2019-02-07 | 太陽インキ製造株式会社 | Curing apparatus and solder resist manufacturing method |
-
2019
- 2019-01-17 JP JP2019006304A patent/JP7281907B2/en active Active
- 2019-11-04 TW TW108139893A patent/TWI723612B/en active
- 2019-12-02 KR KR1020190158266A patent/KR102327960B1/en active IP Right Grant
-
2020
- 2020-01-13 CN CN202010032383.6A patent/CN111446184A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017183608A1 (en) | 2016-04-19 | 2017-10-26 | 株式会社カネカ | Printed wiring board and method for manufacturing same |
JP2018086637A (en) | 2016-11-30 | 2018-06-07 | 東レエンジニアリング株式会社 | Insulator film material coating method |
Also Published As
Publication number | Publication date |
---|---|
JP2020115517A (en) | 2020-07-30 |
KR102327960B1 (en) | 2021-11-17 |
KR20200089597A (en) | 2020-07-27 |
CN111446184A (en) | 2020-07-24 |
TW202029855A (en) | 2020-08-01 |
TWI723612B (en) | 2021-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI441581B (en) | Method of virtualizing a print head for use in printing spots on a substrate and storage medium | |
TWI704016B (en) | Ink coating device and ink coating method | |
JP7281907B2 (en) | PATTERN FORMING APPARATUS, PATTERN FORMING METHOD AND EJECTION DATA GENERATION METHOD | |
TW201334876A (en) | Film forming device and film forming method | |
KR102327959B1 (en) | Pattern forming apparatus, pattern forming method and ejection data generation method | |
JP6862041B2 (en) | Membrane forming method and film forming apparatus | |
CN109562407B (en) | Film forming apparatus and film forming method | |
JP6952243B2 (en) | Printing method and printing equipment | |
TWI673180B (en) | Film forming device and film forming method | |
JP2007234811A (en) | Ink jet coating device | |
JP6199084B2 (en) | Printing device | |
JP2005351975A (en) | Alignment layer forming device, alignment layer forming method, drawing device and drawing method | |
JP2023044200A (en) | Pattern formation device, pattern formation method and method for generating discharge data | |
JP2020080379A (en) | Device and method for forming film | |
TWI760131B (en) | Pattern forming apparatus, pattern forming method, and discharge data generating method | |
WO2023047768A1 (en) | Pattern manufacturing method, program, and pattern manufacturing device | |
TWI786859B (en) | Distortion correction processing device, drawing method and program | |
JP7488108B2 (en) | Ink application device, control device thereof, and ink application method | |
JP4631317B2 (en) | Alignment film forming apparatus and alignment film forming method | |
JP5765976B2 (en) | Coating apparatus and coating method | |
JP5213773B2 (en) | Ink droplet ejection method and color filter manufacturing method | |
JP2010135499A (en) | Device and method for forming wire | |
JP2010219248A (en) | Apparatus and method for pattern formation | |
CN116529087A (en) | Printing method and ink jet recording apparatus | |
WO2008062712A1 (en) | Ink ejection device and method, program, and computer readable recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7281907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |