JP2020109906A

JP2020109906A - フィルタ回路及び増幅回路

Info

Publication number: JP2020109906A
Application number: JP2019000270A
Authority: JP
Inventors: 健太郎池田; Kentaro Ikeda
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2019-01-04
Filing date: 2019-01-04
Publication date: 2020-07-16
Anticipated expiration: 2039-01-04
Also published as: US20200220515A1; US11108370B2; JP7012034B2

Abstract

【課題】回路構成を変更することなくフィルタ特性を切り替えることが可能なフィルタ回路及び増幅回路を提供する。【解決手段】フィルタ回路は、入力ノードと出力ノードとの間に接続される第１抵抗と、出力ノードと基準電位ノードとの間に接続される第２抵抗と、入力ノードと出力ノードとの間に直列接続される第１キャパシタ及び第２キャパシタと、第１キャパシタ及び第２キャパシタの接続ノードと、基準電位ノードとの間に接続される可変容量部と、を備える。【選択図】図１

Description

本発明の実施形態は、フィルタ回路及び増幅回路に関する。

従前のフィルタ回路は、信号を通過させることができる周波数帯域が固定であり、周波数帯域を自由に切り替えられないという問題がある。例えば、ローパスフィルタを回路構成の変更なしにハイパスフィルタに変えることはできないし、ハイパスフィルタを回路構成の変更なしにローパスフィルタに変えることもできなかった。

また、フィルタ回路を通過する信号のゲインや位相を連続的に変化させることもできなかった。

しかしながら、種々の回路を設計する際に、その回路の中に含まれるフィルタ回路の通過周波数帯域等のフィルタ特性を切り替えることができれば、回路設計が容易になるだけでなく、フィルタ特性がそれぞれ異なる複数のフィルタ回路を設けなくて済むため、回路規模を縮小できる。

特開平７−９９４２５号公報

本発明の一態様は、回路構成を変更することなくフィルタ特性を切り替えることが可能なフィルタ回路及び増幅回路を提供するものである。

本実施形態によれば、入力ノードと出力ノードとの間に接続される第１抵抗と、
前記出力ノードと基準電位ノードとの間に接続される第２抵抗と、
前記入力ノードと前記出力ノードとの間に直列接続される第１キャパシタ及び第２キャパシタと、
前記第１キャパシタ及び前記第２キャパシタの接続ノードと、前記基準電位ノードとの間に接続される可変容量部と、を備えるフィルタ回路が提供される。

一実施形態によるフィルタ回路の回路構成を示す回路図。図１のフィルタ回路１の動作をシミュレーションした波形図。（ａ）、（ｂ）、（ｃ）はバイアス回路を備えたフィルタ回路の具体例を示す図。一変形例によるフィルタ回路の回路構成を示す回路図。本実施形態によるフィルタ回路を有する増幅回路の概略構成を示すブロック図。

以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、フィルタ回路及び増幅回路内の特徴的な構成および動作を主に説明するが、フィルタ回路及び増幅回路には以下の説明で省略した構成および動作が存在しうる。

図１は一実施形態によるフィルタ回路１の回路構成を示す回路図である。図１のフィルタ回路１は、通過周波数帯域等のフィルタ特性を連続的又は断続的に切り替えることができることを特徴としている。図１のフィルタ回路１の用途は特に問わない。フィルタ回路１を必要とする種々の回路に汎用的に用いることができる。

図１のフィルタ回路１は、入力ノード２に入力された信号をフィルタリングして出力ノード３から出力する。フィルタリングとは、所定の通過周波数帯域内の信号を主に通過させることを意味する。図１のフィルタ回路１は、第１抵抗４と、第２抵抗５と、第１キャパシタ６と、第２キャパシタ７と、可変容量部８とを備えている。

第１抵抗４は、入力ノード２と出力ノード３との間に接続されている。第２抵抗５は、出力ノード３と基準電位ノード９との間に接続されている。基準電位ノード９は例えば接地ノードである。このように、入力ノード２に直流の入力信号が入力された場合には、出力ノード３から出力される出力信号は、入力信号を第１抵抗４と第２抵抗５で抵抗分圧した信号になる。例えば、第１抵抗４と第２抵抗５が同じ抵抗値の場合、直流の入力信号の１／２の信号レベルの出力信号が出力ノード３から出力される。これは、出力信号は入力信号に対して信号レベルが６ｄＢ下がることを意味する。

第１キャパシタ６及び第２キャパシタ７は、入力ノード２と出力ノード３との間に直列接続されている。すなわち、第１キャパシタ６及び第２キャパシタ７からなる直列回路は、第１抵抗４に並列接続されている。

可変容量部８は、第１キャパシタ６及び第２キャパシタ７の接続ノードと、基準電位ノード９との間に接続されている。可変容量部８は、キャパシタンスを連続的又は断続的に切替可能である。可変容量部８は、後述するように、バリキャップ、ダイオード、ＭＯＳトランジスタ等により構成可能である。可変容量部８のキャパシタンスの制御により、入力ノード２に入力された交流の入力信号に対して出力ノード３から出力される出力信号の周波数帯域が切り替えられる。図１では、第１キャパシタ６のキャパシタンスをＣ１、第２キャパシタ７のキャパシタンスをＣ２、可変容量部８のキャパシタンスをＣｖとしている。

次に、図１のフィルタ回路１の動作を説明する。入力ノード２に直流の入力信号が入力されると、この入力信号は第１キャパシタ６と第２キャパシタ７には流れないため、入力信号を第１抵抗４と第２抵抗５で抵抗分圧した出力信号が出力ノード３から出力される。第１抵抗４の抵抗値をＲ１、第２抵抗５の抵抗値をＲ２とすると、出力信号は、入力信号を減衰比Ｒ１／(Ｒ１＋Ｒ２)で減衰させた信号レベルになる。

このように、入力ノード２に直流の入力信号を入力する場合には、可変容量部８のキャパシタには無関係で、第１抵抗４と第２抵抗５の抵抗値に応じた減衰比で入力信号を減衰した出力信号が出力ノード３から出力される。

次に、入力ノード２に交流の入力信号を入力する場合を考える。可変容量部８のキャパシタンスＣｖが所定値未満のとき、可変容量部８のキャパシタンスＣｖが小さいほど、かつ入力ノード２に入力される交流の入力信号の周波数が高いほど、入力信号は第１抵抗４よりも第１キャパシタ６及び第２キャパシタ７をより流れやすくなってハイパスフィルタとして動作する。ここで、所定値とは、例えば第２キャパシタ７のキャパシタンスＣ２である。

入力信号の周波数が高くなるに従って、入力信号は第１抵抗４よりも第１キャパシタ６に流れやすくなる。可変容量部８のキャパシタンスＣｖが第２キャパシタ７のキャパシタンスＣ２よりも小さい場合、第１キャパシタ６を流れる入力信号は、可変容量部８に流れずに、第２キャパシタ７に流れて出力ノード３に到達する。可変容量部８のキャパシタンスＣｖがより小さいほど、第１キャパシタ６を通過した入力信号はより第２キャパシタ７に流れやすくなる。

このように、可変容量部８のキャパシタンスＣｖが所定値未満の場合は、可変容量部８のキャパシタンスＣｖが小さいほど、かつ入力信号の周波数が高いほど、第１キャパシタ６及び第２キャパシタ７を通過しやすくなるため、ハイパスフィルタとして動作する。

一方、可変容量部８のキャパシタンスＣｖが所定値以上のとき、入力ノード２から入力されて第１キャパシタ６に流れる入力信号は、第２キャパシタ７よりも可変容量部８に流れやすくなる。可変容量部８のキャパシタンスＣｖが第２キャパシタ７のキャパシタンスＣ２よりも大きいほど、第１キャパシタ６を通過した入力信号はより可変容量部８に流れやすくなる。

可変容量部８に流れた信号は基準電位ノード９に流れるため、入力信号が遮断されたことになる。可変容量部８のキャパシタンスＣｖが大きいほど、かつ入力信号の周波数が高いほど、入力信号は第１キャパシタ６から可変容量部８に流れやすくなるため、ローパスフィルタとして動作する。

図２は図１のフィルタ回路１の動作をシミュレーションした波形図であり、出力信号の波形を示している。図２のフィルタ回路１の動作をシミュレーションするにあたって、第１抵抗４と第２抵抗５の抵抗値を同一とし、第１キャパシタ６と第２キャパシタ７のキャパシタンスＣ１，Ｃ２も同一とした。また、可変容量部８のキャパシタンスＣｖを所定の範囲（例えば１０ｐＦ〜１０ｎＦ）まで断続的に変化させた。図２の横軸は周波数、左端の縦軸は信号レベル、右端の縦軸は位相である。

−６ｄＢの直線波形ｗ１は、直流の入力信号に対応する出力信号の波形である。この場合の出力信号は、入力信号の信号レベルを１／２にした信号レベルになる。

この直線波形ｗ１よりも上側の各波形ｗ２〜ｗ４はハイパスフィルタの特性を示し、下側の各波形ｗ５，ｗ６はローパスフィルタの特性を示している。より具体的には、可変容量部８のキャパシタンスＣｖが所定値未満の場合は、可変容量部８のキャパシタンスＣｖがより小さく、かつ入力信号の周波数が高いほど、第１キャパシタ６と第２キャパシタ７は入力信号をより通しやすくなり、出力信号の信号レベルはより高くなる。よって、−６ｄＢの直線波形ｗ１よりも上側の各波形ｗ２〜ｗ４のうち、より上側の波形ほど、可変容量部８のキャパシタンスＣｖがより小さいことを示している。

また、可変容量部８のキャパシタンスＣｖが所定値以上の場合は、可変容量部８のキャパシタンスＣｖがより大きく、かつ入力信号の周波数が高いほど、第１キャパシタ６と可変容量部８は入力信号をより通しやすくなり、入力信号が遮断される。よって、−６ｄＢの直線波形ｗ１よりも下側の各波形ｗ５，ｗ６のうち、より下側の波形ほど、可変容量部８のキャパシタンスＣｖがより大きいことを示している。

図２の破線波形ｗ７〜ｗ１２は出力信号の位相を示している。直流の入力信号が入力ノード２に入力された場合の位相は、直線波形ｗ７になる。この直線波形ｗ７よりも上側の各波形ｗ８〜ｗ１０は、可変容量部８のキャパシタンスＣｖが所定値未満の場合の出力信号の位相を示している。可変容量部８のキャパシタンスＣｖがより小さく、かつ入力信号の周波数が高いほど、位相がより大きく進む。

直線波形ｗ７よりも下側の各波形ｗ１１，ｗ１２は、可変容量部８のキャパシタンスＣｖが所定値以上の場合の出力信号の位相を示している。可変容量部８のキャパシタンスＣｖがより大きく、かつ入力信号の周波数が高いほど、位相がより大きく遅れる。

可変容量部８のキャパシタンスＣｖの制御は、例えばバイアス回路にて行われる。図３（ａ）、図３（ｂ）及び図３（ｃ）はそれぞれ、バイアス回路１０を備えたフィルタ回路１の具体例を示す図である。

図３（ａ）のフィルタ回路１は、可変容量部８としてダイオード８ａを有する。ダイオード８ａのアノードは基準電位ノード９に接続され、カソードは、バイアス回路１０の出力ノードと、第１キャパシタ６及び第２キャパシタ７の接続ノードとに接続されている。

バイアス回路１０は、基準電位ノード９と、第１キャパシタ６及び第２キャパシタ７の接続ノードとの間に直列接続された、直流可変電圧源１１と、第３抵抗１２と、インダクタ１３とを有する。インダクタ１３を通過した直流バイアス電圧が可変容量部８に印加される。

インダクタ１３を設けている理由は、第１キャパシタ６を通過して可変容量部８に向かう交流の入力信号の一部がバイアス回路１０側に流れ込まないようにするためである。インダクタ１３は、直流信号は通すが、交流信号は通さないため、インダクタ１３を設けることで、第１キャパシタ６を通過して可変容量部８に向かう交流の入力信号がバイアス回路１０に流れ込まなくなる。

図３（ｂ）は、図３（ａ）のダイオード８ａをバリキャップ８ｂに変えたものである。ダイオード８ａとバリキャップ８ｂはいずれも、カソードにアノードよりも高い電圧（直流バイアス電圧）を印加することにより、直流バイアス電圧の電圧レベルに応じたキャパシタンスになる。

図３（ｃ）は、図３（ａ）のダイオード８ａをＭＯＳトランジスタ８ｃに変えたものである。このＭＯＳトランジスタ８ｃのドレインに直流バイアス電圧が印加されている。また、ＭＯＳトランジスタ８ｃのソースとゲートは短絡されており、等価的にはダイオード８ａとして動作する。

図３（ａ）〜図３（ｃ）に図示した可変容量素子は一例であり、ＭＥＭＳ（Micro Electronic Mechanical System）可変容量素子や、スイッチを利用した多段容量可変回路を用いてもよい。

図４は一変形例によるフィルタ回路１の回路構成を示す回路図である。図４のフィルタ回路１は、可変容量部８としてＭＯＳトランジスタ８ｃを用いるとともに、交流遮断制御部１４を備えている。ＭＯＳトランジスタ８ｃのドレインにはバイアス回路１０からの直流バイアス電圧が印加され、ソースは基準電位ノード９に接続されている。

交流遮断制御部１４は、ＭＯＳトランジスタ８ｃのオン又はオフを切り替える信号をＭＯＳトランジスタ８ｃのゲートに入力する。この信号がハイレベル信号のときに、ＭＯＳトランジスタ８ｃはオンし、入力信号は、第２キャパシタ７側には伝達されなくなる。この場合、フィルタ回路１はローパスフィルタとして動作する。

本実施形態によるフィルタ回路１は、フィルタ回路１を内蔵する種々の回路で用いることができる。例えば、ＰＬＬ（Phased Locked Loop）回路等を用いた発振回路や、信号処理回路や、増幅器の発振制御を行う位相補償回路や、位相差回路や、同調回路などに用いることができる。

図５は本実施形態によるフィルタ回路１を有する増幅回路２１の概略構成を示すブロック図である。図５の増幅回路２１は、本実施形態によるフィルタ回路１と、増幅器２２と、発振検出部２３と、制御部２４とを備えている。

増幅器２２は、入力信号と、フィルタ回路１の出力信号との差分信号を増幅する。増幅器２２は、オペアンプなどの差動増幅器である。図５の増幅回路２１は、増幅器２２から出力された増幅信号を、フィルタ回路１を用いて帰還制御することにより、自動的に発振を抑制するものである。

発振検出部２３は、増幅器２２から出力された増幅信号が発振しているか否かを検出する。発振検出部２３は、増幅信号が発振している状態と、発振していない状態の２状態を検出してもよいし、増幅信号の発振の大きさに応じた信号を例えばアナログ値として出力してもよい。

制御部２４は、発振検出部２３の検出結果に基づいて、可変容量部８のキャパシタンスＣｖを制御するための制御信号を生成する。制御部２４は、増幅信号の発振の大きさと、制御信号との対応関係をテーブル化して所持していてもよい。

フィルタ回路１内の可変容量部８は、制御部２４から出力された制御信号に応じて、キャパシタンスを調整する。フィルタ回路１の入力ノード２には、増幅器２２で増幅された増幅信号が入力される。フィルタ回路１の出力ノード３からは、増幅信号を可変容量部８のキャパシタンスＣｖに応じた周波数特性でフィルタリングした出力信号が出力される。

図５の増幅回路２１によれば、フィルタ回路１の通過周波数帯域を任意に切り替えることができるため、増幅器２２から出力される増幅信号が発振していたとしても、フィルタ回路１の通過周波数帯域を切り替えることで、その発振を迅速に抑制できる。

このように、本実施形態によるフィルタ回路１は、第１キャパシタ６及び第２キャパシタ７の接続ノードと、基準電位ノード９との間に接続される可変容量部８を備えるため、可変容量部８のキャパシタンスＣｖを制御することで、フィルタ回路１の通過周波数帯域を任意に切り替えることができる。よって、本実施形態によれば、同一のフィルタ回路１でありながら、必要に応じて、ハイパスフィルタ、ローパスフィルタ又はバンドパスフィルタとして用いることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１フィルタ回路、２入力ノード、３出力ノード、４第１抵抗、５第２抵抗、６第１キャパシタ、７第２キャパシタ、８可変容量部、９基準電位ノード、１０バイアス回路、１１直流可変電圧源、１２第３抵抗、１３インダクタ、２１増幅回路、２２増幅器、２３発振検出部、２４制御部

Claims

入力ノードと出力ノードとの間に接続される第１抵抗と、
前記出力ノードと基準電位ノードとの間に接続される第２抵抗と、
前記入力ノードと前記出力ノードとの間に直列接続される第１キャパシタ及び第２キャパシタと、
前記第１キャパシタ及び前記第２キャパシタの接続ノードと、前記基準電位ノードとの間に接続される可変容量部と、を備えるフィルタ回路。
前記可変容量部のキャパシタンスの制御により、前記入力ノードに入力された交流の入力信号に対して前記出力ノードから出力される出力信号の周波数帯域が切り替えられる、請求項１に記載のフィルタ回路。
前記可変容量部のキャパシタンスが所定値未満のとき、前記可変容量部のキャパシタンスが小さいほど、かつ前記入力ノードに入力される交流の入力信号の周波数が高いほど、前記交流の入力信号は前記第１抵抗よりも前記第１キャパシタ及び前記第２キャパシタをより流れやすくなってハイパスフィルタとして動作する、請求項１又は２に記載のフィルタ回路。
前記可変容量部のキャパシタンスが所定値以上とき、前記可変容量部のキャパシタンスが大きいほど、かつ前記入力ノードに入力される交流の入力信号の周波数が高いほど、前記交流の入力信号は前記第１キャパシタから前記可変容量部を通って前記基準電位ノードにより流れやすくなってローパスフィルタとして動作する、請求項１又は２に記載のフィルタ回路。
前記可変容量部に直流バイアス電圧を印加するバイアス回路を備える、請求項１乃至４のいずれか一項に記載のフィルタ回路。
前記バイアス回路は、前記基準電位ノードと前記接続ノードとの間に直列接続される、直流電圧レベルが可変される直流可変電圧源と、第３抵抗と、インダクタとを有し、前記インダクタを通過した前記直流バイアス電圧が前記接続ノードに印加される、請求項５に記載のフィルタ回路。
前記可変容量部は、前記直流バイアス電圧が印加されるカソードと、前記基準電位ノードに接続されるアノードとを有するダイオード又はバリキャップを有する、請求項５又は６に記載のフィルタ回路。
前記可変容量部は、前記直流バイアス電圧が印加されるドレインと、前記基準電位ノードに接続されるゲート及びソースとを有するトランジスタを有する、請求項５又は６に記載のフィルタ回路。
前記可変容量部は、前記直流バイアス電圧が印加されるドレインと、前記基準電位ノードに接続されるソースとを有するトランジスタと、
前記トランジスタのオン又はオフを切り替える信号を前記トランジスタのゲートに入力する交流遮断制御部と、を有する、請求項５又は６に記載のフィルタ回路。
請求項１乃至９のいずれか一項に記載のフィルタ回路と、
入力信号と、前記フィルタ回路の出力信号との差分信号を増幅する増幅器と、
前記増幅器から出力された増幅信号が発振しているか否かを検出する発振検出部と、
前記発振検出部の検出結果に基づいて、前記可変容量部のキャパシタンスを制御するための制御信号を生成する制御部と、を備え、
前記フィルタ回路は、前記制御信号に応じて前記可変容量部のキャパシタンスを調整した状態で、前記入力ノードに入力された前記増幅信号に対応する前記出力信号を前記出力ノードから出力して前記増幅器に入力する、増幅回路。