JP2020094863A

JP2020094863A - 試験用治具

Info

Publication number: JP2020094863A
Application number: JP2018231665A
Authority: JP
Inventors: 章雄大矢; Akio Oya
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2018-12-11
Filing date: 2018-12-11
Publication date: 2020-06-18
Anticipated expiration: 2038-12-11
Also published as: JP7226699B2

Abstract

【課題】電子デバイスを十分に加熱した状態においてもその電気的特性の測定を可能とする加速劣化試験用の治具を提供する。【解決手段】試験用治具は、電子デバイスの加速劣化試験に用いられる治具であって、配線基板を搭載するための基板搭載面を有する導電性の支持体と、電子デバイスを搭載するデバイス搭載面を有する導電性のヒータブロックと、を備える。ヒータブロックと支持体との間には隙間が設けられ、電子デバイスの端子と配線基板とは、隙間を跨ぐ配線を介して互いに電気的に接続される。支持体及びヒータブロックは、支持体及びヒータブロックの一方から他方へ向けて突出する導電性の複数枚のフィンからなるフィン群を介して互いに接触する。基板搭載面の法線方向から見て、配線とフィン群とが互いに重なっている。【選択図】図４

Description

本発明は、試験用治具に関する。

特許文献１には、半導体チップ試験装置に関する技術が記載されている。この文献に記載された装置は、ウェハ治具において半導体ウェハを支持し、プローブ治具においてプローブ組立体を支持する。そして、この装置は、各治具に関連して設けられた治具位置合わせ手段によって、プローブ治具とウェハ治具との位置合わせを行い、これらを対面させて結合する。プローブ組立体には、ウェハに形成された半導体チップの表面に設けられている個々のボンディングパッドに対面して接触する位置に、電気接点が形成されている。

特開平７−２４０４４９号公報

トランジスタ等の電子デバイスの試験項目として、加速劣化試験がある。この試験では、電子デバイスを通常の動作温度よりも高い温度に維持しながら、信号を入力して実際の動作を行わせることにより、電子デバイスの劣化を早める。そして、故障に至る時間を計測することにより、電子デバイスの寿命を推定する。この試験では、電子デバイスの劣化を充分に早めるために、電子デバイスの仕様に規定された動作温度の上限よりも格段に高い温度（例えば２００℃以上）で電子デバイスを動作させる必要がある。そして、そのような高い温度にまで電子デバイスを昇温するためには、電子デバイス及びその周辺のみを局所的に昇温することが好ましい。そのためには、電子デバイスと電気的に接続される配線を含む基板及び該基板を搭載する支持体と、電子デバイスを搭載し加熱する構造体との間に隙間を設けるとよい。その場合、電子デバイスの端子と基板上の配線とを、隙間を跨ぐ配線によって相互に接続することとなる。

しかしながら、上記の様に、デバイス支持体の断熱特性を確保するために、伝送線路下のグランドパターンと支持体との間を遮断した場合には、基板のグランドパターンと支持体のグランド構造体との間が乖離してしまい、それぞれのグランド電位が安定的に接続されなくなってしまう。その結果、支持体上に搭載されたトランジスタの動作が不安定となり、トランジスタを加熱した状態でその電気的特性を測定することが困難となってしまう。

本発明は、電子デバイスを加熱した状態においても、その電気的特性を安定して測定することを可能とする加速劣化試験用の治具を提供することを目的とする。

上述した課題を解決するために、本発明の一態様に係る試験用治具は、電子デバイスの加速劣化試験に用いられる治具であって、配線基板を搭載するための基板搭載面を有する導電性の支持体と、電子デバイスを搭載するデバイス搭載面を有し、支持体と並んで配置された導電性のヒータブロックと、を備える。ヒータブロックと支持体との間には隙間が設けられ、電子デバイスの端子と配線基板とは、隙間を跨ぐ配線を介して互いに電気的に接続される。支持体及びヒータブロックは、支持体及びヒータブロックの一方から他方へ向けて突出する導電性の複数枚のフィンからなるフィン群を介して互いに接触し、基板搭載面の法線方向から見て、配線とフィン群とが互いに重なっている。

本発明の一態様に係る試験用治具は、電子デバイスの加速劣化試験に用いられる治具であって、入力配線基板を搭載するための第１の基板搭載面を有する導電性の入力側支持体と、出力配線基板を搭載するための第２の基板搭載面を有し、入力側支持体と並んで配置された導電性の出力側支持体と、電子デバイスを搭載するデバイス搭載面を有し、入力側支持体と出力側支持体との間に並んで配置された導電性のヒータブロックと、を備える。ヒータブロックと入力側支持体との間には第１の隙間が設けられ、電子デバイスの信号入力端子と入力配線基板とは、第１の隙間を跨ぐ配線を介して互いに電気的に接続される。ヒータブロックと出力側支持体との間には第２の隙間が設けられ、電子デバイスの信号出力端子と出力配線基板とは、第２の隙間を跨ぐ配線を介して互いに電気的に接続される。入力側支持体及びヒータブロックは、入力側支持体及びヒータブロックの一方から他方へ向けて突出する導電性の複数枚のフィンからなる入力側フィン群を介して互いに接触し、第１の基板搭載面の法線方向から見て、第１の隙間を跨ぐ配線と入力側フィン群とが互いに重なっている。出力側支持体及びヒータブロックは、出力側支持体及びヒータブロックの一方から他方へ向けて突出する導電性の複数枚のフィンからなる出力側フィン群を介して互いに接触し、第２の基板搭載面の法線方向から見て、第２の隙間を跨ぐ配線と出力側フィン群とが互いに重なっている。

本発明の一態様によれば、電子デバイスを十分に加熱した状態においても、その電気的特性を安定して測定することができる加速劣化試験用の治具を提供できる。

図１は、一実施形態に係る試験用治具１０の構成を示す平面図である。図２は、図１に示された試験用治具１０のII−II線に沿った断面図である。図３は、図２の一部を拡大して示す断面図である。図４は、図３の一部を更に拡大して示す断面図である。図５は、入力側フィン群１２３及び出力側フィン群２２３の外観を示す斜視図である。図６は、フィン群１２３，２２３を備えない試験用治具の一部を拡大して示す断面図である。図７は、比較例に係る試験用治具を用いて測定された、被測定デバイスＤとしてのトランジスタのドレイン出力の周波数特性を示す図である。図８は、ゲート電圧（ＶＧ）とドレイン電流（ＩＤ）との関係（グラフＧ１１）、及びゲート電圧（ＶＧ）と相互コンダクタンス（Ｇｍ）との関係（グラフＧ１２）を示すグラフである。図９は、フィン群１２３，２２３を備える一実施形態の試験用治具１０を用いて測定された、被試験デバイスＤとしてのトランジスタのドレイン出力の周波数特性を示す図である。図１０は、ゲート電圧（ＶＧ）とドレイン電流（ＩＤ）との関係（グラフＧ２１）、及びゲート電圧（ＶＧ）と相互コンダクタンス（Ｇｍ）との関係（グラフＧ２２）を示すグラフである。図１１は、フィン群１２３，２２３に代えて、直方体状のピン１２４，２２４を基部１２１，２２１の側面１２１ｃ，２２１ｃから突出させ、伝熱体３２の側面３２ｂ，３２ｃにそれぞれ接触させた場合の構成を示す断面図である。図１２は、一変形例に係るフィン群７０の断面形状を示す図であって、主面１２１ａ，２２１ａに沿ったフィン群７０の断面を示す。

本発明の実施形態に係る試験用治具の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

本実施形態の試験用治具は、電子デバイスを被試験デバイス（Device Under Test：ＤＵＴ）とする加速劣化試験に用いられる治具であって、電子デバイスを所定温度（例えば２７０℃）まで加熱し、該温度を維持しながら電子デバイスの電気的特性を安定して測定できる。電子デバイスは、例えば高周波用のトランジスタである。このような加速劣化試験は、例えば衛星搭載用の電子デバイスを対象とする衛星搭載用認定試験（ＳＱＴ：Satellite Qualification Test）において、電子デバイスの寿命を見積もるためのＤＣ高温動作寿命試験（ＤＣＨＴＯＬ：DC High Temperature Operating Life）として規定されている。トランジスタ等の電子デバイスの寿命は数千時間を超えるため、短時間で寿命を推定するために、仕様に規定された温度下で電子デバイスを動作させる。

図１は、本実施形態に係る試験用治具１０の構成を示す平面図である。図２は、図１に示された試験用治具１０のII−II線に沿った断面図である。図３は、図２の一部を拡大して示す断面図である。理解の容易の為、これらの図にはＸＹＺ直交座標系が示されている。一例では、Ｚ方向は鉛直方向に沿っており、Ｘ方向及びＹ方向は水平方向に沿っている。図１〜図３に示すように、試験用治具１０は、入力側筐体１１、入力側支持体１２、出力側筐体２１、出力側支持体２２、及びヒータブロック３０を備える。

入力側筐体１１は、上面１１ａ及び側面１１ｂを有する。同様に、出力側筐体２１は、上面２１ａ及び側面２１ｂを有する。上面１１ａ及び２１ａはＸＹ平面に沿って延在する平坦な表面であり、互いに面一となっている。側面１１ｂ及び２１ｂはＹＺ平面に沿って延在する平坦な表面であり、Ｘ方向において間隔をあけて互いに対向している。入力側筐体１１及び出力側筐体２１は、例えば金属製であり、ブロック状を呈する。

入力側支持体１２は、例えば銅若しくはコバールといった金属製であり、抵抗率がほぼゼロの高い導電性を有する。入力側支持体１２は、入力側筐体１１の上面１１ａ上に載置されている。図２に示すように、ＸＺ平面に沿った断面における入力側支持体１２の断面形状は略Ｌ字状である。すなわち、入力側支持体１２は、上面１１ａ上に載置されて上面１１ａに沿って延在する基部１２１と、基部１２１上においてヒータブロック３０から離れた側に立設された後壁部１２２とを有する。

基部１２１は平板状を呈しており、ＸＹ平面に沿って延在する互いに逆向きの平坦な主面１２１ａ及び裏面１２１ｂを有する。主面１２１ａは、本実施形態における第１の基板搭載面である。裏面１２１ｂは入力側筐体１１の上面１１ａと対向しており、一例では上面１１ａに接している。後壁部１２２は、ヒータブロック３０側を向く平坦な内側面１２２ａと、ヒータブロック３０とは反対側を向く平坦な外側面１２２ｂとを有する。外側面１２２ｂには、試験用の高周波信号を入力するための入力側コネクタ１３が取り付けられている。被試験デバイスＤの試験を行う際、入力側支持体１２は基準電位（グランド電位）とされる。

図３に示すように、基部１２１は側面１２１ｃを更に有する。側面１２１ｃは、Ｘ方向における基部１２１のヒータブロック３０側の縁に位置し、ＹＺ平面に沿って延在している。側面１２１ｃは、ヒータブロック３０の伝熱体３２（後述）と対向している。側面１２１ｃと主面１２１ａとは直接繋がっているが、側面１２１ｃと裏面１２１ｂとの間には、ヒータブロック３０のブロック筐体３１との干渉を回避する為の段差（逃げ部）１２１ｄが形成されている。

入力側支持体１２の主面１２１ａ上には、入力配線基板１４が搭載されている。入力配線基板１４は、ＸＹ平面に沿って延在する板状の部材であって、誘電体基板１４１と、信号配線１４２とを有する。誘電体基板１４１は、互いに逆向きの平坦な主面１４１ａ及び裏面１４１ｂを有する。裏面１４１ｂは主面１２１ａと対向しており、一例では主面１２１ａに接している。

信号配線１４２は、被試験デバイスＤに入力される信号を伝送するための配線であって、主面１４ａ上に形成された金属膜からなる。信号配線１４２は細長形状を呈しており、Ｘ方向に沿って真っ直ぐに延在している。信号配線１４２と導電性の基部１２１との間には誘電体基板１４１が介在しているので、信号配線１４２と基部１２１とはマイクロストリップライン型の伝送線路を構成する。信号配線１４２の線幅は例えば０．６ｍｍである。誘電体基板１４１の厚さは例えば０．６４ｍｍである。信号配線１４２のヒータブロック３０側の一端は、誘電体基板１４１のヒータブロック３０側の縁まで延びている。信号配線１４２のヒータブロック３０とは反対側の他端は、後壁部１２２に形成された孔（不図示）を通って入力側コネクタ１３と電気的に接続されている。

出力側支持体２２は、例えば銅若しくはコバールといった金属製であり、抵抗率がほぼゼロの高い導電性を有する。出力側支持体２２は、出力側筐体２１の上面２１ａ上に載置され、Ｘ方向において入力側支持体１２と並んで配置されている。図２に示すように、出力側支持体２２は入力側支持体１２と対称な形状を有しており、ＸＺ平面に沿った断面における出力側支持体２２の断面形状は略Ｌ字状である。すなわち、出力側支持体２２は、上面２１ａ上に載置されて上面２１ａに沿って延在する基部２２１と、基部２２１上においてヒータブロック３０から離れた側に立設された後壁部２２２とを有する。

基部２２１は平板状を呈しており、ＸＹ平面に沿って延在する互いに逆向きの平坦な主面２２１ａ及び裏面２２１ｂを有する。主面２２１ａは、本実施形態における第２の基板搭載面である。裏面２２１ｂは出力側筐体２１の上面２１ａと対向しており、一例では上面２１ａに接している。後壁部２２２は、ヒータブロック３０側を向く平坦な内側面２２２ａと、ヒータブロック３０とは反対側を向く平坦な外側面２２２ｂとを有する。外側面２２２ｂには、試験用の測定信号を出力するための出力側コネクタ２３が取り付けられている。被試験デバイスＤの試験を行う際、出力側支持体２２は基準電位（グランド電位）とされる。

図３に示すように、基部２２１は側面２２１ｃを更に有する。側面２２１ｃは、Ｘ方向における基部２２１のヒータブロック３０側の縁に位置し、ＹＺ平面に沿って延在している。側面２２１ｃは、ヒータブロック３０の伝熱体３２（後述）と対向している。側面２２１ｃと主面２２１ａとは直接繋がっているが、側面２２１ｃと裏面２２１ｂとの間には、ヒータブロック３０のブロック筐体３１との干渉を回避する為の段差（逃げ部）２２１ｄが形成されている。

出力側支持体２２の主面２２１ａ上には、出力配線基板２４が搭載されている。出力配線基板２４は、ＸＹ平面に沿って延在する板状の部材であって、誘電体基板２４１と、信号配線２４２とを有する。誘電体基板２４１は、互いに逆向きの平坦な主面２４１ａ及び裏面２４１ｂを有する。裏面２４１ｂは主面２２１ａと対向しており、一例では主面２２１ａに接している。

信号配線２４２は、被試験デバイスＤから出力される信号を伝送するための配線であって、主面２４ａ上に形成された金属膜からなる。信号配線２４２は、細長形状を呈しており、Ｘ方向に沿って真っ直ぐに延在し、信号配線１４２と共通の直線上に配置されている。信号配線２４２と導電性の基部２２１との間には誘電体基板２４１が介在しているので、信号配線２４２と基部２２１とはマイクロストリップライン型の伝送線路を構成する。信号配線２４２の線幅は例えば０．６ｍｍである。誘電体基板２４１の厚さは例えば０．６４ｍｍである。信号配線２４２のヒータブロック３０側の一端は、誘電体基板２４１のヒータブロック３０側の縁まで延びている。信号配線２４２のヒータブロック３０とは反対側の他端は、後壁部２２２に形成された孔（不図示）を通って出力側コネクタ２３と電気的に接続されている。

ヒータブロック３０は、入力側筐体１１及び入力側支持体１２と、出力側筐体２１及び出力側支持体２２との間に配置されている。ヒータブロック３０は、ブロック筐体３１と、ブロック筐体３１上に載置された伝熱体３２とを有する。ブロック筐体３１は、例えば真鍮製であり、信号配線１４２及び２４２の延在方向と交差する方向（例えばＹ方向）に延びている。図２及び図３に示すように、ブロック筐体３１の延在方向に垂直な断面の形状は略矩形状であり、ブロック筐体３１は上面３１ａ及び一対の側面３１ｂ，３１ｃを有する。上面３１ａは平坦であり、ＸＹ平面に沿って延在している。一対の側面３１ｂ，３１ｃはそれぞれ平坦且つ互いに逆向きであり、ＹＺ平面に沿って延在している。側面３１ｂは入力側筐体１１の側面１１ｂと対向しており、側面３１ｃは出力側筐体２１の側面２１ｂと対向している。また、ブロック筐体３１の内部にはブロック筐体３１の延在方向に延びる２つの孔３１ｄ，３１ｅが形成されている。一方の孔３１ｄには、ブロック筐体３１を加熱するための円柱状のヒータがセラミック製の被覆碍子を介して挿入される。他方の孔３１ｅには、絶縁碍子を介して熱電対が挿入される。

伝熱体３２は、抵抗率がほぼゼロの高い導電性、及び高い熱伝導率を有する棒状の部材であって、例えば真鍮といった金属製である。伝熱体３２はブロック筐体３１の上面３１ａ上に搭載されており、ブロック筐体３１に対してネジ４１，４２（図１を参照）によりネジ止めされて固定される。図３に示されるように、伝熱体３２の延在方向に垂直な断面の形状は矩形状であり、伝熱体３２は上面３２ａ及び一対の側面３２ｂ，３２ｃを有する。上面３２ａは、本実施形態におけるデバイス搭載面であり、被試験デバイスＤを搭載する。上面３２ａは平坦であり、ＸＹ平面に沿って延在している。被試験デバイスＤは、上面３２ａに対して例えばネジ止め（ネジ４１，４２）により導電接合される。一対の側面３２ｂ，３２ｃはそれぞれ平坦且つ互いに逆向きであり、ＹＺ平面に沿って延在している。側面３２ｂは入力側支持体１２の側面１２１ｃと対向しており、側面３２ｃは出力側支持体２２の側面２２１ｃと対向している。Ｘ方向における側面３２ｂ，３２ｃの距離（すなわち伝熱体３２の幅）は、同方向における側面３１ｂ，３１ｃの距離（すなわちブロック筐体３１の幅）よりも小さい。

被試験デバイスＤの試験を行う際には、まず被試験デバイスＤを伝熱体３２に接合し、次いで伝熱体３２をブロック筐体３１にネジ止めして固定する。そして、ブロック筐体３１からの熱を伝熱体３２を介して被試験デバイスＤに伝えることにより、被試験デバイスＤの温度を規定の温度（例えば２７０℃）に維持する。

図１に示すように、試験用治具１０は、導電部材１５，１６を更に備える。導電部材１５，１６は、抵抗率がほぼゼロの高い導電性を有する板状の部材であり、例えば金属製である。導電部材１５，１６は、入力側支持体１２及び出力側支持体２２と伝熱体３２とを互いに電気的に接続して、伝熱体３２の電位を入力側支持体１２及び出力側支持体２２の基準電位（グランド電位）と一致させるために設けられる。導電部材１５は、Ｘ方向に沿って延在しており、Ｙ方向における入力配線基板１４の一方側の端縁、及びＹ方向における出力配線基板２４の一方側の端縁に沿って配置されている。導電部材１６は、Ｘ方向に沿って延在しており、Ｙ方向における入力配線基板１４の他方側の端縁、及びＹ方向における出力配線基板２４の他方側の端縁に沿って配置されている。導電部材１５は、基部１２１、２２１、及び伝熱体３２のそれぞれに対し、ネジ４３〜４５（図１を参照）によりネジ止めされて接触しつつ固定される。同様に、導電部材１６は、基部１２１、２２１、及び伝熱体３２のそれぞれに対し、ネジ４６〜４８（図１を参照）によりネジ止めされて接触しつつ固定される。

図４は、図３の一部を更に拡大して示す断面図である。図４に示すように、入力側支持体１２の側面１２１ｃと伝熱体３２の側面３２ｂとが互いに間隔をあけて対向することにより、入力側支持体１２と伝熱体３２との間には隙間Ａ１（第１の隙間、空隙とも称する）が設けられている。入力側支持体１２は、この隙間Ａ１の大きさを調整するために、伝熱体３２に向けて移動可能とされている。この機能は、例えば入力側筐体１１をブロック筐体３１に向けて移動可能とすることにより実現される。そして、被試験デバイスＤの信号入力端子（トランジスタの場合、ゲート端子）と入力配線基板１４の信号配線１４２とは、隙間Ａ１を跨ぐ配線５１を介して互いに電気的に接続されている。配線５１は、棒状若しくは線状の導電部材であって、例えば被試験デバイスＤに付属する入力側リード端子である。配線５１と信号配線１４２とは、例えば溶接により導電接合される。

同様に、出力側支持体２２の側面２２１ｃと伝熱体３２の側面３２ｃとが互いに間隔をあけて対向することにより、出力側支持体２２と伝熱体３２との間には隙間Ａ２（第２の隙間、空隙とも称する）が設けられている。出力側支持体２２は、この隙間Ａ２の大きさを調整するために、伝熱体３２に向けて移動可能とされている。この機能は、例えば出力側筐体２１をブロック筐体３１に向けて移動可能とすることにより実現される。そして、被試験デバイスＤの信号出力端子（トランジスタの場合、ドレイン端子）と出力配線基板２４の信号配線２４２とは、隙間Ａ２を跨ぐ配線５２を介して互いに電気的に接続されている。配線５２は、棒状若しくは線状の導電部材であって、例えば被試験デバイスＤに付属する出力側リード端子である。配線５２と信号配線２４２とは、例えば溶接により導電接合される。

入力側支持体１２は、入力側フィン群１２３を更に有する。入力側フィン群１２３は、隙間Ａ１において、主面１２１ａの法線方向（Ｚ方向）から見て配線５１と重なる位置に設けられ、配線５１とともにマイクロストリップライン型の伝送線路を構成する。入力側フィン群１２３は、基部１２１の側面１２１ｃから伝熱体３２の側面３２ｂへ向けて、Ｘ方向に沿って突出している。入力側フィン群１２３の先端は伝熱体３２の側面３２ｂと接触している。すなわち、入力側支持体１２と伝熱体３２とは、入力側フィン群１２３を介して互いに接触している。

出力側支持体２２は、出力側フィン群２２３を更に有する。出力側フィン群２２３は、隙間Ａ２において、主面２２１ａの法線方向（Ｚ方向）から見て配線５２と重なる位置に設けられ、配線５２とともにマイクロストリップライン型の伝送線路を構成する。出力側フィン群２２３は、基部２２１の側面２２１ｃから伝熱体３２の側面３２ｃへ向けて、Ｘ方向に沿って突出している。出力側フィン群２２３の先端は伝熱体３２の側面３２ｃと接触している。すなわち、出力側支持体２２と伝熱体３２とは、出力側フィン群２２３を介して互いに接触している。

図５は、入力側フィン群１２３及び出力側フィン群２２３の外観を示す斜視図である。図５に示すように、これらのフィン群１２３，２２３は、導電性の（例えば金属製の）複数枚のフィン６１からなる。各フィン６１は、平板状を呈しており、該平板の厚さ方向に互いに平行に並んでいる。各フィン６１の先端部６１ａの端縁６１ｃは、各フィン６１の厚さ方向（並び方向）から見て、例えば半円形状若しくは円弧状といった、曲率を有する（丸みを帯びた）形状を有している。一例では、各フィン６１の厚さ方向はＹ方向に一致する。図４に示すように、入力側フィン群１２３及び出力側フィン群２２３は、このような形状の先端部６１ａの端縁において、それぞれ伝熱体３２の側面３２ｂ及び側面３２ｃと接触する。従って、各フィン６１と伝熱体３２とは互いに線接触する。線接触とは、互いの接触面が線状に延びることをいう。

各フィン６１の基端部６１ｂは矩形状を呈しており、入力側フィン群１２３の基端部６１ｂは基部１２１に固定され、出力側フィン群２２３の基端部６１ｂは基部２２１に固定される。一実施例では、入力側フィン群１２３は基部１２１と一体であり、切削加工によって１つの金属ブロックから切り出される。同様に、出力側フィン群２２３は基部２２１と一体であり、切削加工によって１つの金属ブロックから切り出される。

各フィン６１の厚さは、例えば０．５ｍｍ以下であり、一例では０．３５ｍｍである。また、主面１２１ａに沿う方向（例えばＹ方向）におけるフィン群１２３の幅Ｗは、同方向における配線５１の幅の２倍以上である。同様に、主面２２１ａに沿う方向（例えばＹ方向）におけるフィン群２２３の幅Ｗは、同方向における配線５２の幅の２倍以上である。一例では、フィン群１２３，２２３の幅Ｗは、例えば１．２ｍｍである。

以上に説明した、本実施形態による試験用治具１０によって得られる効果について説明する。試験用治具１０では、伝熱体３２と入力側支持体１２との間に隙間Ａ１が設けられ、伝熱体３２と出力側支持体２２との間に隙間Ａ２が設けられている。すなわち、伝熱体３２を含むヒータブロック３０が、入力側支持体１２及び入力配線基板１４、並びに出力側支持体２２及び出力配線基板２４に対して熱的に隔離されている。これにより、ヒータブロック３０から支持体１２，２２及び配線基板１４，２４を通じて熱が逃げることを抑止できる。故に、被試験デバイスＤを効率よく加熱することができ、被試験デバイスＤの温度を例えば２７０℃といった高い温度で長時間維持することが容易になる。また、入力配線基板１４及び出力配線基板２４、並びに入力側コネクタ１３及び出力側コネクタ２３の温度上昇を抑制して、高温によるこれらの損傷を低減できる。本実施形態によれば、被試験デバイスＤの温度を２７０℃まで高める場合であっても、入力側筐体１１及び出力側筐体２１の温度を４０〜５０℃程度に抑制することができる。

また、被試験デバイスＤの入力端子と入力配線基板１４とは、隙間Ａ１を跨ぐ配線５１を介して互いに電気的に接続されている。同様に、被試験デバイスＤの出力端子と出力配線基板２４とは、隙間Ａ２を跨ぐ配線５２を介して互いに電気的に接続されている。これにより、ヒータブロック３０から熱が逃げることを極力抑えつつ、被試験デバイスＤに対して信号の入出力を行うことができる。

更に、本実施形態の入力側支持体１２及び出力側支持体２２は、伝熱体３２に接触する入力側フィン群１２３及び出力側フィン群２２３をそれぞれ有する。そして、これらのフィン群１２３，２２３は、主面１２１ａ，２２１ａの法線方向から見て配線５１，５２とそれぞれ重なっている。フィン群１２３，２２３は、導電性を有し、それぞれ支持体１２，２２の一部であるので、基準電位（グランド電位）に規定される。従って、配線５１，５２とフィン群１２３，２２３とは、マイクロストリップライン型の伝送線路を構成する。これにより、インピーダンス整合を充分に確保して、反射等による信号波形の劣化を抑制し、被試験デバイスＤへ入力される信号、及び被試験デバイスＤから出力される信号を、安定して伝送することができる。

ここで、本発明者が行った実験の結果について説明する。図６は、フィン群１２３，２２３を備えない試験用治具の一部を拡大して示す断面図である。本発明者は、このような構成を備える試験用治具を作製し、被試験デバイスＤとしてのトランジスタに対して発振の有無の確認実験を行った。図７は、トランジスタにＤＣバイアス（ドレインバイアス、ゲートバイアス）のみを印加した際のドレイン出力について、その発振特性を示すグラフであって、実際に表示されたスペクトルアナライザの画面を模写した図である。横軸は周波数（０〜１５ＧＨｚ）、縦軸は計測パワー（−１００〜０ｄＢｍ）を表す。図７に示すように、この実験では、発振基本周波数（４．０５ＧＨｚ）、その２倍波（８．１ＧＨｚ）及び３倍波（１２．１５ＧＨｚ）における計測パワーがそれぞれ−２８．０８ｄＢｍ、−５５．０１ｄＢｍ、及び−５０．４６ｄＢｍのピークを有し、これらの周波数においてドレイン出力が発振することが確認された。また、図８は、ドレイン電圧（ＶＤ）を３Ｖとした場合の、ゲート電圧（ＶＧ）とドレイン電流（ＩＤ）との関係（グラフＧ１１）、及びゲート電圧（ＶＧ）と相互コンダクタンス（Ｇｍ）との関係（グラフＧ１２）を示すグラフである。横軸はゲート電圧（単位：Ｖ）を表し、左側の横軸はドレイン電流（単位：ｍＡ）を表し、右側の横軸は相互コンダクタンス（単位：ｍＳ）を表す。図８を参照すると、上記の発振によってゲート電圧とドレイン電流及び相互コンダクタンスとの間に特異点が生じ、動作に異常をきたしていることがわかる。

図９は、フィン群１２３，２２３を備える本実施形態の試験用治具１０を用いて、被試験デバイスＤとしてのトランジスタに対して発振の有無を確認する実験を行った際のドレイン出力の周波数特性を示すグラフである。図９を参照すると、この実験では、本実施形態に係る試験用治具１０を用いない上記例で顕著であった、発振基本周波数（４．０５ＧＨｚ）、２倍波（８．１ＧＨｚ）及び３倍波（１２．１５ＧＨｚ）における計測パワーがそれぞれ実質的に無くなり、上記の発振が充分に抑制されたことがわかる。また、図１０は、ドレイン電圧（ＶＤ）を３Ｖとした場合の、ゲート電圧（ＶＧ）とドレイン電流（ＩＤ）との関係（グラフＧ２１）、及びゲート電圧（ＶＧ）と相互コンダクタンス（Ｇｍ）との関係（グラフＧ２２）を示すグラフである。図１０を参照すると、発振が抑えられることによってゲート電圧とドレイン電流及び相互コンダクタンスとの関係が滑らかになり、良好に動作していることがわかる。

このように、本実施形態の試験用治具１０によれば、被試験デバイスＤへのグランドを確実にすることが可能となり、被試験デバイスＤの加速劣化ダイナミック試験を良好に行うことができる。

図１１は、フィン群１２３，２２３に代えて、直方体状のピン１２４，２２４を基部１２１，２２１の側面１２１ｃ，２２１ｃから突出させ、伝熱体３２の側面３２ｂ，３２ｃにそれぞれ接触させた場合の構成を示す断面図である。本発明者は、このような構成を備える試験用治具を作製し、被試験デバイスＤとしてのトランジスタに対して発振の有無を確認する実験を行った。その結果、本実施形態の試験用治具１０を用いた場合と同様に発振を抑制してトランジスタを良好に動作させ得たものの、ピン１２４，２２４から熱が逃げることによってトランジスタの温度が２３０℃以上にならず、規定の温度条件（２７０℃）に達することができなかった。なお、この実験では、ピン１２４，２２４の幅を配線５１，５２の幅の２倍とした。これに対し、本実施形態では、フィン群１２３，２２３を伝熱体３２に接触させるので、熱が逃げる経路の断面積を極力小さくして被試験デバイスＤを効率よく加熱し、より高い温度にまで被試験デバイスＤの温度を高めることができる。

本実施形態のように、フィン６１と伝熱体３２とは互いに線接触してもよい。これにより、フィン６１と伝熱体３２との接触面積を極力小さくして、伝熱体３２から支持体１２，２２へ逃げる熱を少なくすることができる。

本実施形態のように、フィン６１の並び方向から見た各フィン６１の端縁６１ｃの形状は円弧状であってもよい。これにより、フィン６１と伝熱体３２との接触面積を極力小さくして、伝熱体３２から支持体１２，２２へ逃げる熱を少なくすることができる。

本実施形態のように、フィン群１２３の幅Ｗは、配線５１の幅の２倍以上であってもよい。同様に、フィン群２２３の幅Ｗは、配線５２の幅の２倍以上であってもよい。これにより、マイクロストリップラインによるインピーダンス整合を充分に確保し、被試験デバイスＤに対してグランドを確定し、入力及び出力される信号を安定化させることができる。

本実施形態のように、支持体１２，２２は伝熱体３２に向けて移動可能であってもよい。これにより、隙間Ａ１，Ａ２の大きさを容易に調整することができ、フィン６１の端縁６１ｃと伝熱体３２との接触状態を良好にするための作業を容易に行うことができる。

（変形例）
図１２の（ａ）は、上記実施形態の一変形例に係るフィン群７０の断面形状を示す図であって、主面１２１ａ，２２１ａに沿ったフィン群７０の断面を示す。図１２の（ａ）に示すように、本変形例のフィン群７０は、ブロック状の部材７２の一端に形成された複数枚のフィン７１からなる。複数枚のフィン７１は、突出方向と交差する方向（例えば図４に示されるＹ方向）に並んでいる。そして、各フィン７１の並び方向に沿った断面におけるフィン群７０の表面形状は、正弦波等の滑らかな曲線からなる波型となっている。このフィン群７０は、各フィン７１の先端において伝熱体３２と接触する。

図１２の（ｂ）は、上記実施形態の別の変形例に係るフィン群８０の断面形状を示す図であって、主面１２１ａ，２２１ａに沿ったフィン群８０の断面を示す。図１２の（ｂ）に示すように、本変形例のフィン群８０は、ブロック状の部材８２の一端に形成された複数枚のフィン８１からなる。複数枚のフィン８１は、突出方向と交差する方向（例えば図４に示されるＹ方向）に並んでいる。そして、各フィン８１の並び方向に沿った断面におけるフィン群８０の表面形状は、三角波等の主に直線からなる波型となっている。このフィン群８０は、各フィン８１の先端において伝熱体３２と接触する。

これらの変形例のように、フィンの並び方向に沿った断面におけるフィン群の表面形状は波型であってもよい。このような場合であっても、フィン群と伝熱体３２との接触面積を極力小さくして熱が逃げることを抑制し、被試験デバイスＤを効率よく加熱して高温を長時間維持することができる。

本発明による試験用治具は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では入力側フィン群１２３が入力側支持体１２から伝熱体３２に向けて突出しているが、同様の形状を有する入力側フィン群が伝熱体３２の側面３２ｂから入力側支持体１２の側面１２１ｃに向けて突出してもよい。その場合、入力側フィン群の各フィンの端縁は入力側支持体１２の側面１２１ｃに線接触する。同様に、上記実施形態では出力側フィン群２２３が出力側支持体２２から伝熱体３２に向けて突出しているが、同様の形状を有する出力側フィン群が伝熱体３２の側面３２ｃから出力側支持体２２の側面２２１ｃに向けて突出してもよい。その場合、出力側フィン群の各フィンの端縁は出力側支持体２２の側面２２１ｃに線接触する。

また、上記実施形態では入力側及び出力側の双方にフィン群が設けられているが、入力側及び出力側のいずれか一方のみにフィン群が設けられてもよい。このような場合であっても、上記実施形態の効果を得ることができる。

１０…試験用治具、１１…入力側筐体、１１ａ…上面、１１ｂ…側面、１２…入力側支持体、１３…入力側コネクタ、１４…入力配線基板、１４ａ…主面、１５，１６…導電部材、２１…出力側筐体、２１ａ…上面、２１ｂ…側面、２２…出力側支持体、２３…出力側コネクタ、２４…出力配線基板、２４ａ…主面、３０…ヒータブロック、３１…ブロック筐体、３１ａ…上面、３１ｂ，３１ｃ…側面、３１ｄ，３１ｅ…孔、３２…伝熱体、３２ａ…上面、３２ｂ，３２ｃ…側面、４１〜４８…ネジ、５１，５２…配線、６１…フィン、６１ａ…先端部、６１ｂ…基端部、６１ｃ…端縁、７０，８０…フィン群、７１，８１…フィン、７２，８２…部材、１２１，２２１…基部、１２１ａ，２２１ａ…主面、１２１ｂ，２２１ｂ…裏面、１２１ｃ，２２１ｃ…側面、１２２，２２２…後壁部、１２２ａ，２２２ａ…内側面、１２２ｂ，２２２ｂ…外側面、１２３…入力側フィン群、１２４，２２４…ピン、１４１，２４１…誘電体基板、１４１ａ，２４１ａ…主面、１４１ｂ，２４１ｂ…裏面、１４２，２４２…信号配線、２２３…出力側フィン群、Ａ１，Ａ２…隙間、Ｄ…被試験デバイス。

Claims

電子デバイスの加速劣化試験に用いられる治具であって、
配線基板を搭載するための基板搭載面を有する導電性の支持体と、
前記電子デバイスを搭載するデバイス搭載面を有する導電性のヒータブロックと、
を備え、
前記ヒータブロックと前記支持体との間には隙間が設けられ、前記電子デバイスの端子と前記配線基板とは、前記隙間を跨ぐ配線を介して互いに電気的に接続され、
前記支持体及び前記ヒータブロックは、前記支持体及び前記ヒータブロックの一方から他方へ向けて突出する導電性の複数枚のフィンからなるフィン群を介して互いに接触し、前記基板搭載面の法線方向から見て、前記配線と前記フィン群とが互いに重なっている、試験用治具。
前記複数枚のフィンと前記支持体及び前記ヒータブロックの他方とが互いに線接触する、請求項１に記載の試験用治具。
前記複数枚のフィンの並び方向に沿った断面における前記フィン群の表面形状が波型である、請求項１または２に記載の試験用治具。
前記複数枚のフィンの並び方向から見た各フィンの端縁の形状が円弧状である、請求項１〜３のいずれか一項に記載の試験用治具。
前記基板搭載面に沿う方向における前記フィン群の幅が、同方向における前記配線の幅の２倍以上である、請求項１〜４のいずれか一項に記載の試験用治具。
前記支持体は前記ヒータブロックに向けて移動可能である、請求項１〜５のいずれか一項に記載の試験用治具。
電子デバイスの加速劣化試験に用いられる治具であって、
入力配線基板を搭載するための第１の基板搭載面を有する導電性の入力側支持体と、
出力配線基板を搭載するための第２の基板搭載面を有し、前記入力側支持体と並んで配置された導電性の出力側支持体と、
前記電子デバイスを搭載するデバイス搭載面を有し、前記入力側支持体と前記出力側支持体との間に配置された導電性のヒータブロックと、
を備え、
前記ヒータブロックと前記入力側支持体との間には第１の隙間が設けられ、前記電子デバイスの信号入力端子と前記入力配線基板とは、前記第１の隙間を跨ぐ配線を介して互いに電気的に接続され、
前記ヒータブロックと前記出力側支持体との間には第２の隙間が設けられ、前記電子デバイスの信号出力端子と前記出力配線基板とは、前記第２の隙間を跨ぐ配線を介して互いに電気的に接続され、
前記入力側支持体及び前記ヒータブロックは、前記入力側支持体及び前記ヒータブロックの一方から他方へ向けて突出する導電性の複数枚のフィンからなる入力側フィン群を介して互いに接触し、前記第１の基板搭載面の法線方向から見て、前記第１の隙間を跨ぐ配線と前記入力側フィン群とが互いに重なっており、
前記出力側支持体及び前記ヒータブロックは、前記出力側支持体及び前記ヒータブロックの一方から他方へ向けて突出する導電性の複数枚のフィンからなる出力側フィン群を介して互いに接触し、前記第２の基板搭載面の法線方向から見て、前記第２の隙間を跨ぐ配線と前記出力側フィン群とが互いに重なっている、試験用治具。