JP3241890U - 試験用治具及び試験装置 - Google Patents

Abstract

【課題】高周波半導体デバイスの温度が効率的に昇温される構造であり、電気的特性の測定の正確度が向上され得る試験用治具を提供する。【解決手段】試験用治具３は、治具本体１０と、ノイズ抑制体７０とを備えている。治具本体１０は、入力端子と出力端子とを含んでいる。入力端子には、高周波半導体デバイス２の入力リード２ａが接触される。出力端子には、入力端子に対向した位置に配置されていると共に高周波半導体デバイス２の出力リード２ｂが接触される。ノイズ抑制体７０は、入力端子と出力端子との対向方向に交差する交差方向において、高周波半導体デバイス２上に配置される。ノイズ抑制体７０は、セラミックから構成されている。【選択図】図４

Description

本開示は、試験用治具及び試験装置に関するものである。

高周波半導体デバイスの試験装置に関する技術が知られている。例えば、特許文献１に記載された装置は、高周波半導体デバイスを支持する試験用治具を含んでいる。高周波半導体デバイスが試験用治具に支持された状態において、高周波半導体デバイスが試験される。

特開平７－２４０４４９号

トランジスタ等の高周波半導体デバイスの耐久性を確認する試験として、高温動作寿命試験がある。この試験では、高周波半導体デバイスを通常の動作温度よりも高い温度に維持した状態で、高周波半導体デバイスへの信号の入力によって高周波半導体デバイスに実際の動作を行わせ、高周波半導体デバイスが故障に至る時間を計測する。この計測によって、比較的短時間で高周波半導体デバイスの寿命が推定される。この試験では、高周波半導体デバイスの仕様に規定された動作温度の上限よりも格段に高い温度で、高周波半導体デバイスが動作される。例えば、高周波半導体デバイスを収容するケースの温度は、２７０℃程度まで上昇される。

高周波半導体デバイス及びその周辺のみを局所的に昇温するために、高周波半導体デバイスに電気的に接続される配線が設けられた基板を有する基板支持体と、高周波半導体デバイスを搭載し加熱する構造体を有するデバイス支持体とを離隔させることが考えられる。これによって、基板支持体とデバイス支持体との間における断熱性が確保され、高周波半導体デバイスが効率的に昇温される。このような断熱構造では、高周波半導体デバイスの入出力リードと基板の配線とは、隙間を跨いで相互に接続される。この構造において、基板は、互いに対向する入力端子及び出力端子を含み、入力端子が高周波半導体デバイスの入力リードに接触され、出力端子が高周波半導体デバイスの出力リードに接触される。

上記断熱構造では、高周波半導体デバイスの端子と基板のグランドとの距離が比較的遠く、発振によるノイズが発生しやすい。ノイズの抑制のためにコンデンサを用いることが考えられるが、高周波半導体デバイスの端子と基板のグランドとの距離が遠いとコンデンサによる発振の抑制効果も小さい。電波吸収体を高周波半導体デバイスに接触されることも考えられる。電波吸収体が用いられれば、高周波半導体デバイスの端子と基板のグランドとの距離が遠くても発振は抑制され得る。しかし、電波吸収体は、例えば、磁性材料を含む樹脂によって構成されており、高周波半導体デバイスの温度によって溶けてしまうおそれがある。

本開示は、高周波半導体デバイスの温度が効率的に昇温される構造であり、電気的特性の測定の正確度が向上され得る試験用治具及び試験装置を提供することを目的とする。

本開示の一態様に係る試験用治具は、治具本体と、ノイズ抑制体とを備えている。治具本体は、入力端子と出力端子とを含んでいる。入力端子には、高周波半導体デバイスの入力リードが接触される。出力端子には、入力端子に対向した位置に配置されていると共に高周波半導体デバイスの出力リードが接触される。ノイズ抑制体は、入力端子と出力端子との対向方向に交差する交差方向において、高周波半導体デバイス上に配置される。ノイズ抑制体は、セラミックから構成されている。

本開示の一態様に係る試験装置は、高周波半導体デバイスと、試験用治具とを備えている。高周波半導体デバイスは、互いに対向するように配置された入力リードと出力リードとを含んでいる。試験用治具には、高周波半導体デバイスが載置される。試験用治具は、治具本体と、ノイズ抑制体とを備えている。治具本体は、入力端子と出力端子とを含んでいる。入力端子には、高周波半導体デバイスにおける入力リードが接触される。出力端子には、入力端子に対向した位置に配置されていると共に高周波半導体デバイスにおける出力リードが接触される。ノイズ抑制体は、入力端子と出力端子との対向方向に交差する交差方向において、高周波半導体デバイス上に配置される。ノイズ抑制体は、セラミックから構成されている。

本開示によれば、高周波半導体デバイスの温度が効率的に昇温される構造であり、電気的特性の測定の正確度が向上され得る試験用治具及び試験装置を提供できる。

図１は、一実施形態に係る試験装置の構成を示す平面図である。 図２は、図１に示された試験装置のII－II線に沿った断面図である。 図３は、図２の一部を拡大して示す平面図である。 図４は、図２の一部を拡大して示す断面図である。 図５は、本実施形態の変形例における試験装置の一部を拡大して示す平面図である。 図６は、本実施形態の変形例における試験装置の一部を拡大して示す断面図である。 図７は、本実施形態の変形例における試験装置の一部を拡大して示す平面図である。 図８は、本実施形態の変形例における試験装置の一部を拡大して示す断面図である。 図９は、試験装置における作用を説明するための図である。 図１０は、比較例に係る試験用治具を用い、高周波半導体デバイスとしてのトランジスタのドレイン出力の周波数特性を示す図である。 図１１は、本実施形態における試験用治具を用い、高周波半導体デバイスとしてのトランジスタのドレイン出力の周波数特性を示す図である。

［本開示の実施形態の説明］

最初に本開示の実施形態の内容をそれぞれ個別に列挙して説明する。

（１）本開示の実施形態に係る試験用治具は、治具本体と、ノイズ抑制体とを備えている。治具本体は、入力端子と出力端子とを含んでいる。入力端子には、高周波半導体デバイスの入力リードが接触される。出力端子には、入力端子に対向した位置に配置されていると共に高周波半導体デバイスの出力リードが接触される。ノイズ抑制体は、入力端子と出力端子との対向方向に交差する交差方向において、高周波半導体デバイス上に配置される。ノイズ抑制体は、セラミックから構成されている。

この試験用治具において、セラミックから構成されるノイズ抑制体が、入力端子と出力端子との対向方向に交差する交差方向において、高周波半導体デバイス上に配置される。この場合、高周波半導体デバイスにおいて発生するノイズが、ノイズ抑制体によって抑制される。例えば、高周波半導体デバイスにおいて、出力リードと入力リードとの間において発生する発振が抑制される。ノイズ抑制体は、セラミックから構成されているため、耐熱性を有している。この結果、高周波半導体デバイスの温度が効率的に昇温され得る構造でありながら、電気的特性の測定の正確度が向上され得る。

（２）上記（１）の治具本体は、ヒータブロックと、入力配線基板と、出力配線基板とをさらに含んでいてもよい。ヒータブロックは、高周波半導体デバイスに熱を伝える。入力配線基板は、上記入力端子を有している。出力配線基板は、上記出力端子を有している。ヒータブロックは、入力配線基板及び出力配線基板に対して断熱構造を有していてもよい。ヒータブロックは、高周波半導体デバイスが載置される載置面を含んでいてもよい。この場合、高周波半導体デバイスの温度が効率的に昇温される。

（３）上記（１）又は（２）のノイズ抑制体は、複数の層を含んでいてもよい。複数の層は、セラミックからなってもよい。複数の層は、互いに交差方向に重ねられていてもよい。この場合、簡易な構成で、出力リードと入力リードとの間において発生する発振がさらに抑制される。

（４）上記（１）から（３）の試験用治具において、上記交差方向におけるノイズ抑制体の幅は、対向方向におけるノイズ抑制体の幅よりも大きくてもよい。この場合、簡易な構成で、出力リードと入力リードとの間において発生する発振がさらに抑制される。

（５）上記（１）又は（２）のノイズ抑制体は、交差方向から見て、高周波半導体デバイスの入力リード及び出力リードを覆っていてもよい。この場合、ノイズ抑制体が高周波半導体デバイス上に安定して配置される。したがって、簡易な構成で、出力リードと入力リードとの間において発生する発振がさらに抑制される。

（６）上記（１）又は（２）の試験用治具は、ノイズ抑制体の縁に当接し、ノイズ抑制体を位置決めする固定具をさらに含んでいる。この場合、ノイズ抑制体が、固定具によって位置決めされ、高周波半導体デバイス上にさらに安定して配置される。ノイズ抑制体は、固定具への当接することによって位置決めされているため、熱膨張に起因するノイズ抑制体の移動に対する自由度が確保されている。ノイズ抑制体のずれが抑制され、電気的特性の測定の信頼性が向上され得る。

（７）本開示の別の実施形態に係る試験装置は、高周波半導体デバイスと、試験用治具とを備えている。高周波半導体デバイスは、互いに対向するように配置された入力リードと出力リードとを含んでいる。試験用治具には、高周波半導体デバイスが載置される。試験用治具は、治具本体と、ノイズ抑制体とを備えている。治具本体は、入力端子と出力端子とを含んでいる。入力端子には、高周波半導体デバイスの入力リードが接触される。出力端子には、入力端子に対向した位置に配置されていると共に高周波半導体デバイスの出力リードが接触される。ノイズ抑制体は、入力端子と出力端子との対向方向に交差する交差方向において、高周波半導体デバイス上に配置される。ノイズ抑制体は、セラミックから構成されている。

この試験装置において、セラミックから構成されるノイズ抑制体が、入力端子と出力端子との対向方向に交差する交差方向において、高周波半導体デバイス上に配置される。ノイズ抑制体は、セラミックから構成されているため、耐熱性を有している。この結果、高周波半導体デバイスの温度が効率的に昇温され得る構造でありながら、電気的特性の測定の正確度が向上され得る。

［本開示の実施形態の詳細］
本開示の実施形態の具体例を、以下に図面を参照しつつ説明する。本考案はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。

図１は、本実施形態に係る試験装置１の構成を示す平面図である。図２は、図１に示された試験装置１のII－II線に沿った断面図である。図３は、図２の一部を拡大して示す平面図である。図４は、図２の一部を拡大して示す断面図である。理解の容易の為、これらの図にはＸＹＺ直交座標系が示されている。一例では、Ｚ方向は鉛直方向に沿っており、Ｘ方向及びＹ方向は水平方向に沿っている。試験装置１は、高周波半導体デバイス２と、試験用治具３とを備えている。試験装置１において、高周波半導体デバイス２は試験用治具３に載置される。試験用治具３に載置される高周波半導体デバイス２は、交換可能である。試験装置１は、高周波半導体デバイス２を被試験デバイス（Device Under Test：ＤＵＴ）とする高温動作寿命試験に用いられる装置であって、高周波半導体デバイス２を所定温度（例えば２７０℃以上）まで加熱し、該温度を維持しながら高周波半導体デバイス２の電気的特性を安定して測定できる。

高周波半導体デバイス２は、例えば高周波用のトランジスタである。高周波半導体デバイス２は、例えば、８ＧＨｚ～３０ＧＨｚの周波数域にて用いられるトランジスタである。高周波半導体デバイス２は、例えば、電界効果トランジスタである。本実施形態の変形例として、高周波半導体デバイス２は、例えば、バイポーラトランジスタであってもよい。

高温動作寿命試験は、例えば衛星搭載用の高周波半導体デバイス２を対象とする衛星搭載用認定試験（ＳＱＴ：Satellite Qualification Test）において規定されている。高温動作寿命試験は、例えば、高周波半導体デバイスの寿命を見積もるためのＤＣ高温動作寿命試験（ＤＣＨＴＯＬ：DC High Temperature Operating Life）である。トランジスタ等の高周波半導体デバイスの寿命は数千時間を超えるため、短時間で寿命を推定するために、仕様に規定された温度下で高周波半導体デバイスを動作させる。

高周波半導体デバイス２は、互いに対向するように配置された入力リード２ａと出力リード２ｂとを含んでいる。入力リード２ａは、棒状若しくは線状の導電部材であって、例えば高周波半導体デバイス２に付属する入力側リード端子である。出力リード２ｂは、棒状若しくは線状の導電部材であって、例えば高周波半導体デバイス２に付属する出力側リード端子である。入力リード２ａは、高周波半導体デバイス２の本体に信号を入力する信号入力端子に接続されている。出力リード２ｂは、高周波半導体デバイス２の本体から信号を出力する信号出力端子に接続されている。高周波半導体デバイス２がトランジスタである場合、信号入力端子はゲート端子であり、信号出力端子はドレイン端子である。

図３及び図４に示されているように、試験用治具３は、高周波半導体デバイス２を保持する。試験用治具３は、治具本体１０とキャップ６０とノイズ抑制体７０とを備えている。高周波半導体デバイス２は、治具本体１０に載置される。治具本体１０は、図１に示されているように、入力側筐体１１、入力側支持体１２、出力側筐体２１、出力側支持体２２、及びヒータブロック３０を含んでいる。

入力側筐体１１は、上面１１ａ及び側面１１ｂを有する。同様に、出力側筐体２１は、上面２１ａ及び側面２１ｂを有する。上面１１ａ及び２１ａはＸＹ平面に沿って延在する平坦な表面であり、互いに面一となっている。側面１１ｂ及び２１ｂはＹＺ平面に沿って延在する平坦な表面であり、Ｘ方向において間隔をあけて互いに対向している。入力側筐体１１及び出力側筐体２１は、例えば金属製であり、ブロック状を呈する。

入力側支持体１２は、例えば銅若しくはコバールといった金属製であり、抵抗率がほぼゼロの高い導電性を有する。入力側支持体１２は、入力側筐体１１の上面１１ａ上に載置されている。図２に示すように、ＸＺ平面に沿った断面における入力側支持体１２の断面形状は略Ｌ字状である。入力側支持体１２は、上面１１ａ上に載置されて上面１１ａに沿って延在する基部１２１と、基部１２１上においてヒータブロック３０から離れた側に立設された後壁部１２２とを有する。

基部１２１は平板状を呈しており、ＸＹ平面に沿って延在する互いに逆向きの平坦な主面１２１ａ及び裏面１２１ｂを有する。主面１２１ａは、本実施形態における第１の基板搭載面である。裏面１２１ｂは入力側筐体１１の上面１１ａと対向しており、一例では上面１１ａに接している。後壁部１２２は、ヒータブロック３０側を向く平坦な内側面１２２ａと、ヒータブロック３０とは反対側を向く平坦な外側面１２２ｂとを有する。外側面１２２ｂには、試験用の高周波信号を入力するための入力側コネクタ１３が取り付けられている。高周波半導体デバイス２の試験を行う際、入力側支持体１２は基準電位（グランド電位）とされる。

図４に示すように、基部１２１は側面１２１ｃを更に有する。側面１２１ｃは、Ｘ方向における基部１２１のヒータブロック３０側の縁に位置し、ＹＺ平面に沿って延在している。側面１２１ｃは、ヒータブロック３０のマウント部材３２（後述）と対向している。側面１２１ｃと主面１２１ａとは、直接繋がっている。側面１２１ｃと裏面１２１ｂとの間には、ヒータブロック３０のブロック筐体３１との干渉を回避するための段差（逃げ部）１２１ｄが形成されている。

治具本体１０は、入力配線基板１４をさらに含んでいる。入力側支持体１２の主面１２１ａ上には、入力配線基板１４が搭載されている。入力配線基板１４は、ＸＹ平面に沿って延在する板状の部材であって、誘電体基板１４１と、信号配線１４２とを有する。信号配線１４２は、入力端子に相当する。誘電体基板１４１は、互いに逆向きの平坦な主面１４１ａ及び裏面１４１ｂを有する。裏面１４１ｂは主面１２１ａと対向しており、一例では主面１２１ａに接している。

信号配線１４２は、高周波半導体デバイス２に入力される信号を伝送するための配線であって、主面１４ａ上に形成された金属膜からなる。信号配線１４２は細長形状を呈しており、Ｘ方向に沿って真っ直ぐに延在している。信号配線１４２と導電性の基部１２１との間には誘電体基板１４１が介在しているので、信号配線１４２と基部１２１とはマイクロストリップライン型の伝送線路を構成する。信号配線１４２の線幅は例えば０．６ｍｍである。誘電体基板１４１の厚さは例えば０．６４ｍｍである。信号配線１４２のヒータブロック３０側の一端は、誘電体基板１４１のヒータブロック３０側の縁まで延びている。信号配線１４２のヒータブロック３０とは反対側の他端は、後壁部１２２に形成された孔（不図示）を通って入力側コネクタ１３と電気的に接続されている。

出力側支持体２２は、例えば銅若しくはコバールといった金属製であり、抵抗率がほぼゼロの高い導電性を有する。出力側支持体２２は、出力側筐体２１の上面２１ａ上に載置され、Ｘ方向において入力側支持体１２と並んで配置されている。図２に示すように、出力側支持体２２は入力側支持体１２と対称な形状を有しており、ＸＺ平面に沿った断面における出力側支持体２２の断面形状は略Ｌ字状である。すなわち、出力側支持体２２は、上面２１ａ上に載置されて上面２１ａに沿って延在する基部２２１と、基部２２１上においてヒータブロック３０から離れた側に立設された後壁部２２２とを有する。

図４に示すように、基部２２１は側面２２１ｃを更に有する。側面２２１ｃは、Ｘ方向における基部２２１のヒータブロック３０側の縁に位置し、ＹＺ平面に沿って延在している。側面２２１ｃは、ヒータブロック３０のマウント部材３２（後述）と対向している。側面２２１ｃと主面２２１ａとは、直接繋がっている。側面２２１ｃと裏面２２１ｂとの間には、ヒータブロック３０のブロック筐体３１との干渉を回避するための段差（逃げ部）２２１ｄが形成されている。

治具本体１０は、出力配線基板２４をさらに含んでいる。出力側支持体２２の主面２２１ａ上には、出力配線基板２４が搭載されている。出力配線基板２４は、ＸＹ平面に沿って延在する板状の部材であって、誘電体基板２４１と、信号配線２４２とを有する。信号配線２４２は、出力端子に相当する。信号配線２４２は、信号配線１４２に対向した位置に配置されている。入力配線基板１４の信号配線１４２と出力配線基板２４の信号配線２４２との対向方向は、例えば、Ｘ軸方向に相当する。入力配線基板１４の信号配線１４２と出力配線基板２４の信号配線２４２との対向方向は、例えば、Ｚ軸方向に交差している。誘電体基板２４１は、互いに逆向きの平坦な主面２４１ａ及び裏面２４１ｂを有する。裏面２４１ｂは主面２２１ａと対向しており、一例では主面２２１ａに接している。

信号配線２４２は、高周波半導体デバイス２から出力される信号を伝送するための配線であって、主面２４ａ上に形成された金属膜からなる。信号配線２４２は、細長形状を呈しており、Ｘ方向に沿って真っ直ぐに延在し、信号配線１４２と共通の直線上に配置されている。信号配線２４２と導電性の基部２２１との間には誘電体基板２４１が介在しているので、信号配線２４２と基部２２１とはマイクロストリップライン型の伝送線路を構成する。信号配線２４２の線幅は、例えば０．６ｍｍである。誘電体基板２４１の厚さは、例えば０．６４ｍｍである。信号配線２４２のヒータブロック３０側の一端は、誘電体基板２４１のヒータブロック３０側の縁まで延びている。信号配線２４２のヒータブロック３０と反対側の他端は、後壁部２２２に形成された孔（不図示）を通って出力側コネクタ２３と電気的に接続されている。

ヒータブロック３０は、熱導電性を有しており、高周波半導体デバイス２に熱を伝える。ヒータブロック３０は、入力側筐体１１及び入力側支持体１２と、出力側筐体２１及び出力側支持体２２との間に配置されている。ヒータブロック３０は、入力側筐体１１、入力側支持体１２、出力側筐体２１、及び、出力側支持体２２に対して断熱構造を有している。換言すれば、ヒータブロック３０は、入力配線基板１４及び出力配線基板２４に対して断熱構造を有している。例えば、ヒータブロック３０は、入力側筐体１１及び入力側支持体１２と離隔している。ヒータブロック３０は、出力側筐体２１及び出力側支持体２２と離隔している。

ヒータブロック３０は、ブロック筐体３１と、ブロック筐体３１上に載置されたマウント部材３２とを有する。ブロック筐体３１は、例えば真鍮製であり、信号配線１４２及び２４２の延在方向と交差する方向（例えばＹ方向）に延びている。図２及び図４に示すように、ブロック筐体３１の延在方向に垂直な断面の形状は略矩形状であり、ブロック筐体３１は上面３１ａ及び一対の側面３１ｂ，３１ｃを有する。上面３１ａは平坦であり、ＸＹ平面に沿って延在している。一対の側面３１ｂ，３１ｃはそれぞれ平坦且つ互いに逆向きであり、ＹＺ平面に沿って延在している。側面３１ｂは入力側筐体１１の側面１１ｂと対向しており、側面３１ｃは出力側筐体２１の側面２１ｂと対向している。また、ブロック筐体３１の内部にはブロック筐体３１の延在方向に延びる２つの孔３１ｄ，３１ｅが形成されている。一方の孔３１ｄには、ブロック筐体３１を加熱するための円柱状のヒータがセラミック製の被覆碍子を介して挿入される。他方の孔３１ｅには、絶縁碍子を介して熱電対が挿入される。孔３１ｄに挿入されたヒータの熱は、ヒータブロック３０を通して、マウント部材３２に載置された高周波半導体デバイス２に伝導される。

マウント部材３２は、伝熱体３２１を含んでいる。伝熱体３２１は、抵抗率がほぼゼロの高い導電性、及び高い熱伝導率を有する棒状の部材であって、例えば真鍮といった金属製である。伝熱体３２１は、ブロック筐体３１の上面３１ａ上に搭載されており、ブロック筐体３１に対してネジ４１，４２（図１を参照）によりネジ止めされて固定される。図４に示されるように、伝熱体３２１の延在方向に垂直な断面の形状は矩形状であり、伝熱体３２１は上面３２ａ及び一対の側面３２ｂ，３２ｃを有する。上面３２ａは、高周波半導体デバイス２を載置する載置面であり、高周波半導体デバイス２を搭載する。高周波半導体デバイス２は、上面３２ａにおいて伝熱体３２１と接している。上面３２ａは、平坦であり、ＸＹ平面に沿って延在している。高周波半導体デバイス２は、上面３２ａに対して例えばネジ止め（ネジ４１，４２）により導電接合される。一対の側面３２ｂ，３２ｃは、それぞれ平坦且つ互いに逆向きであり、ＹＺ平面に沿って延在している。側面３２ｂは、入力側支持体１２の側面１２１ｃと対向しており、側面３２ｃは出力側支持体２２の側面２２１ｃと対向している。Ｘ方向における側面３２ｂ，３２ｃの距離（すなわち伝熱体３２１の幅）は、同方向における側面３１ｂ，３１ｃの距離（すなわちブロック筐体３１の幅）よりも小さい。

高周波半導体デバイス２の試験を行う際には、まず高周波半導体デバイス２が伝熱体３２１に接合され、次いで伝熱体３２１がブロック筐体３１にネジ止めして固定される。そして、ブロック筐体３１からの熱が伝熱体３２１を介して高周波半導体デバイス２に伝達され、高周波半導体デバイス２の温度を規定の温度（例えば２７０℃）が維持される。

図１に示すように、試験用治具３は、導電部材１５，１６を更に備える。導電部材１５，１６は、抵抗率がほぼゼロの高い導電性を有する板状の部材であり、例えば金属製である。導電部材１５，１６は、入力側支持体１２及び出力側支持体２２と伝熱体３２１とを互いに電気的に接続して、伝熱体３２１の電位を入力側支持体１２及び出力側支持体２２の基準電位（グランド電位）と一致させるために設けられる。導電部材１５は、Ｘ方向に沿って延在しており、Ｙ方向における入力配線基板１４の一方側の端縁、及びＹ方向における出力配線基板２４の一方側の端縁に沿って配置されている。導電部材１６は、Ｘ方向に沿って延在しており、Ｙ方向における入力配線基板１４の他方側の端縁、及びＹ方向における出力配線基板２４の他方側の端縁に沿って配置されている。導電部材１５は、基部１２１、２２１、及び、伝熱体３２１のそれぞれに対し、ネジ４３～４５によりネジ止めされて接触しつつ固定される。同様に、導電部材１６は、基部１２１、２２１、及び伝熱体３２１のそれぞれに対し、ネジ４６～４８によりネジ止めされて接触しつつ固定される。

図４に示すように、入力側支持体１２の側面１２１ｃと伝熱体３２１の側面３２ｂとが互いに間隔をあけて対向することにより、入力側支持体１２と伝熱体３２１との間には隙間Ａ１（第１の隙間、空隙とも称する）が設けられている。入力側支持体１２は、この隙間Ａ１の大きさを調整するために、伝熱体３２１に向けて移動可能とされている。この機能は、例えば入力側筐体１１をブロック筐体３１に向けて移動可能とすることにより実現される。高周波半導体デバイス２の信号入力端子と入力配線基板１４の信号配線１４２とは、隙間Ａ１を跨ぐ入力リード２ａを介して互いに電気的に接続されている。入力配線基板１４の信号配線１４２には、高周波半導体デバイス２の入力リード２ａが接触される。換言すれば、高周波半導体デバイス２の入力リード２ａは、隙間Ａ１を跨いで入力配線基板１４の信号配線１４２に電気的に接続されている。入力リード２ａと信号配線１４２とは、例えば溶接により導電接合される。

同様に、出力側支持体２２の側面２２１ｃと伝熱体３２１の側面３２ｃとが互いに間隔をあけて対向することにより、出力側支持体２２と伝熱体３２１との間には隙間Ａ２（第２の隙間、空隙とも称する）が設けられている。出力側支持体２２は、この隙間Ａ２の大きさを調整するために、伝熱体３２１に向けて移動可能とされている。この機能は、例えば出力側筐体２１をブロック筐体３１に向けて移動可能とすることにより実現される。そして、高周波半導体デバイス２の信号出力端子と出力配線基板２４の信号配線２４２とは、隙間Ａ２を跨ぐ出力リード２ｂを介して互いに電気的に接続されている。出力配線基板２４の信号配線２４２には、高周波半導体デバイス２の出力リード２ｂが接触される。換言すれば、高周波半導体デバイス２の出力リード２ｂは、隙間Ａ２を跨いで出力配線基板２４の信号配線２４２に電気的に接続されている。出力リード２ｂと信号配線２４２とは、例えば溶接により導電接合される。

キャップ６０は、高周波半導体デバイス２とノイズ抑制体７０との間に配置される。キャップ６０は、高周波半導体デバイス２に接しており、高周波半導体デバイス２上に配置されている。キャップ６０は、上面６０ａを含んでいる。図４に示されている構成において、上面６０ａは、ノイズ抑制体７０が載置される載置面である。ノイズ抑制体７０は、上面６０ａにおいてキャップ６０と接している。キャップ６０は、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）などからなるセラミックで構成されている。

ノイズ抑制体７０は、高周波半導体デバイス２におけるノイズを抑制する。ノイズ抑制体７０は、出力リード２ｂと入力リード２ａとの間において発生する発振を抑制する。ノイズ抑制体７０は、Ｚ軸方向において、高周波半導体デバイス２上に配置される。例えば、ノイズ抑制体７０は、キャップ６０を介して高周波半導体デバイス２上に配置される。

ノイズ抑制体７０は、セラミックから構成されている。ノイズ抑制体７０は、例えば、セラミックとして、Ａｌ_２Ｏ_３、３Ａｌ_２Ｏ_３・２ＳｉＯ_２、ＭｇＯ・ＳｉＯ_２、２ＭｇＯ・ＳｉＯ_２、及び、ＢｅＯからなる群から選択される少なくとも一種を含んでいる。ノイズ抑制体７０は、例えば、Ｚ軸方向から見て、矩形状を呈している。

特に、アルミナセラミックスは、物性面及び製造技術面においても安定しており、安価である。アルミナセラミックスは、化学的に安定しており、比較的高い硬度を有しており、絶縁性及び耐熱性において優れており、常温での機械的強度のバランスにおいて優れている。

モースの硬度計において、アルミナの単結晶であるサファイヤは、ダイヤモンドに次ぐ硬さを有している。例えば、モース硬度計において、ダイヤモンドの硬度は“１０”であり、アルミナの硬度は“９”である。アルミナセラミックスは、比較的高い硬度を有しているため、耐摩耗性にも優れている。アルミナセラミックスは、高温時においても、電気絶縁性に優れている。アルミナセラミックスは、比較的高い熱伝導率を有している。アルミナセラミックスの耐熱温度は、約１５００℃である。アルミナセラミックにおいて、縁抵抗および誘電損失は極めて良好である。

図４に示す構成において、Ｚ軸方向におけるノイズ抑制体７０の幅は、信号配線１４２と信号配線２４２との対向方向におけるノイズ抑制体７０の幅よりも大きい。Ｚ軸方向において、ノイズ抑制体７０の幅は、例えば、３．８ｍｍである。Ｚ軸方向から見て、高周波半導体デバイス２の入力リード２ａ及び出力リード２ｂは、ノイズ抑制体７０から露出している。換言すれば、Ｚ軸方向から見て、入力リード２ａ及び出力リード２ｂは、ノイズ抑制体８０と重なっていない部分を有している。

ノイズ抑制体７０は、少なくとも一つの層７１１を含んでいる。図４に示す構成において、ノイズ抑制体７０は、複数の層７１１を含んでいる。複数の層７１１の各々は、セラミックからなっている。複数の層７１１は、互いにＺ軸方向に重ねられている。各層７１１は、例えば、Ｚ軸方向から見て、矩形状を呈している。例えば、各層７１１の厚さは０．４１ｍｍであり、ノイズ抑制体７０は８枚の層７１１を含んでいる。

各層７１１は、下面７０ａと上面７０ｂとを含んでいる。複数の層７１１のうち最下層の層７１１の下面７０ａが、ノイズ抑制体７０の下面７０ａに対応している。キャップ６０は、ノイズ抑制体７０の下面７０ａと接している。キャップ６０の上面６０ａと層７１１の下面７０ａとが、互いに接している。複数の層７１１は、下面７０ａと上面７０ｂとで互いに接している。

本実施形態の変形例として、ノイズ抑制体７０は、セラミックによって一体に形成された１つのブロックから構成されていてもよい。例えば、この場合においても、ノイズ抑制体７０は、Ｚ軸方向におけるノイズ抑制体７０の幅が信号配線１４２と信号配線２４２との対向方向におけるノイズ抑制体７０の幅よりも大きい。

次に、図５及び図６を参照して、本実施形態の変形例における試験装置について説明する。図５は、本実施形態の変形例における試験装置の一部を拡大して示す平面図である。図６は、本実施形態の変形例における試験装置の一部を拡大して示す断面図である。本変形例は、概ね、上述した実施形態と類似又は同じである。本変形例は、ノイズ抑制体の形状に関して、上述した実施形態と相違する。以下、上述した実施形態と変形例との相違点を主として説明する。

図５及び図６に示されているように、試験用治具３Ａは、ノイズ抑制体８０を備えている。信号配線１４２と信号配線２４２との対向方向におけるノイズ抑制体８０の幅は、Ｚ軸方向におけるノイズ抑制体８０の幅よりも大きい。ノイズ抑制体８０は、Ｚ軸方向から見て、高周波半導体デバイス２の入力リード２ａ及び出力リード２ｂを覆っていてもよい。換言すれば、ノイズ抑制体８０は、Ｚ軸方向から見て、入力リード２ａの全体及び出力リード２ｂの全体と重なっていてもよい。Ｚ軸方向から見て、ノイズ抑制体８０は、入力側筐体１１、入力側支持体１２、出力側筐体２１、及び出力側支持体２２と重なっている。ノイズ抑制体８０は、例えば、矩形状を呈している。

ノイズ抑制体８０は、下面８０ａと上面８０ｂとを含んでいる。キャップ６０は、ノイズ抑制体８０の下面８０ａと接している。キャップ６０の上面６０ａとノイズ抑制体８０の下面８０ａとが、互いに接している。

次に、図７及び図８を参照して、本実施形態の変形例における試験装置について説明する。図７は、本実施形態の変形例における試験装置の一部を拡大して示す平面図である。図８は、本実施形態の変形例における試験装置の一部を拡大して示す断面図である。本変形例は、概ね、上述した実施形態と類似又は同じである。本変形例は、固定具がさらに設けられている点において、図７及び図８を用いて説明した変形例と相違する。以下、図７及び図８を用いて説明した変形例との相違点を主として説明する。

試験用治具３Ｂは、少なくとも一つの固定具９０を備えている。固定具９０は、ノイズ抑制体８０の縁８０ｃに当接し、ノイズ抑制体８０を位置決めしている。ノイズ抑制体８０は、Ｚ軸方向へ移動可能に、固定具９０に当接している。図７及び図８に示されている例において、試験用治具３Ｂは、複数の固定具９０を備えている。例えば、試験用治具３Ｂは、４つの固定具９０を含んでいる。固定具９０は、例えば、ネジである。

例えば、少なくとも一つの固定具９０は、入力側支持体１２に固定されており、入力側支持体１２からＺ軸方向に突出している。少なくとも一つの固定具９０は、出力側支持体２２に固定されており、出力側支持体２２からＺ軸方向に突出している。例えば、ノイズ抑制体８０は、Ｚ軸方向から見て、複数の固定具９０によって囲われた領域に配置されていてもよい。例えば、ノイズ抑制体８０は、複数の角部８１を含んでいる。例えば、複数の角部８１は、それぞれ固定具９０に当接し位置決めされている。

例えば、４つの固定具９０のうち２つの固定具９０が入力側支持体１２に固定されており、４つの固定具９０のうち残りの２つの固定具９０が出力側支持体２２に固定されている。４つの固定具９０のそれぞれが、４つの角部８１のうち対応する角部８１に当接し、ノイズ抑制体８０を位置決めする。

以上に説明した、本実施形態による試験用治具３，３Ａ，３Ｂ及び試験装置１によって得られる効果について説明する。

試験用治具３において、セラミックから構成されるノイズ抑制体７０が、信号配線１４２と信号配線２４２との対向方向に交差するＺ軸方向において、高周波半導体デバイス２上に配置されている。図９は、試験装置１における作用を説明するための図である。例えば、試験用治具３において、出力リード２ｂから出力されたノイズ信号は、ノイズ抑制体７０の外周に沿って矢印αの方向に伝搬する。このため、出力リード２ｂからのノイズ信号に起因する発振が生じがたい。換言すれば、高周波半導体デバイス２において、出力リード２ｂと入力リード２ａとの間において発生する発振が抑制される。この結果、高周波半導体デバイス２において発生するノイズが、ノイズ抑制体７０によって抑制される。また、ノイズ抑制体７０は、セラミックから構成されているため、耐熱性を有している。この結果、高周波半導体デバイスの温度が効率的に昇温され得る構造でありながら、電気的特性の測定の正確度が向上され得る。試験用治具３Ａ，３Ｂにいても同様の作用効果が奏される。

ヒータブロック３０は、高周波半導体デバイス２に熱を伝える。入力配線基板１４は、上記信号配線１４２を有している。出力配線基板２４は、上記信号配線２４２を有している。ヒータブロック３０は、入力配線基板１４及び出力配線基板２４に対して断熱構造を有している。ヒータブロック３０は、高周波半導体デバイス２が載置される載置面を含んでいる。この場合、高周波半導体デバイス２の温度が効率的に昇温される。

ノイズ抑制体７０は、複数の層７１１を含んでいる。複数の層７１１の各々は、セラミックからなっている。複数の層７１１は、互いにＺ軸方向に重ねられている。この場合、簡易な構成で、出力リード２ｂと入力リード２ａとの間において発生する発振がさらに抑制される。

試験用治具３において、上記Ｚ軸方向におけるノイズ抑制体７０の幅は、対向方向におけるノイズ抑制体７０の幅よりも大きい。この場合、簡易な構成で、出力リード２ｂと入力リード２ａとの間において発生する発振がさらに抑制される。

ノイズ抑制体８０は、Ｚ軸方向から見て、高周波半導体デバイス２の入力リード２ａ及び出力リード２ｂを覆っている。この場合、ノイズ抑制体８０が高周波半導体デバイス２上に安定して配置される。したがって、簡易な構成で、出力リード２ｂと入力リード２ａとの間において発生する発振がさらに抑制される。

試験用治具３Ｂは、ノイズ抑制体８０の縁８０ｃに当接し、ノイズ抑制体８０を位置決めする固定具９０をさらに含んでいる。この場合、ノイズ抑制体８０が、固定具９０によって位置決めされ、高周波半導体デバイス２上にさらに安定して配置される。ノイズ抑制体８０は、固定具９０への当接することによって位置決めされているため、熱膨張に起因するノイズ抑制体８０の移動に対する自由度が確保されている。ノイズ抑制体８０のずれが抑制され、電気的特性の測定の信頼性が向上され得る。

ここで、本考案者が行った実験の結果について説明する。図１０は、トランジスタにＤＣバイアス（ドレインバイアス、ゲートバイアス）のみを印加した際のドレイン出力について、その発振特性を示すグラフであって、実際に表示されたスペクトルアナライザの画面を模写した図である。横軸は周波数（０～１５ＧＨｚ）、縦軸は計測パワー（－１００～０ｄＢｍ）を表す。図１０に示すように、この実験では、発振基本周波数（４．０５ＧＨｚ）、その２倍波（８．１ＧＨｚ）及び３倍波（１２．１５ＧＨｚ）における計測パワーがそれぞれ－２８．０８ｄＢｍ、－５５．０１ｄＢｍ、及び－５０．４６ｄＢｍのピークを有し、これらの周波数においてドレイン出力が発振することが確認された。

図１１は、試験用治具３Ｂを用いて、高周波半導体デバイス２としてのトランジスタに対して発振の有無を確認する実験を行った際のドレイン出力の周波数特性を示すグラフである。図１１を参照すると、この実験では、本実施形態に係る試験用治具３Ｂを用いない上記例で顕著であった、発振基本周波数（４．０５ＧＨｚ）、２倍波（８．１ＧＨｚ）及び３倍波（１２．１５ＧＨｚ）における計測パワーがそれぞれ実質的に無くなり、上記の発振が充分に抑制されたことが確認された。このように、試験用治具３Ｂによれば、高周波半導体デバイス２へのグランドを確実にすることが可能となり、高周波半導体デバイス２の高温動作寿命試験を良好に行うことができる。

１…試験装置
２…高周波半導体デバイス
２ａ…入力リード
２ｂ…出力リード
３…試験用治具
３Ａ…試験用治具
３Ｂ…試験用治具
１１…入力側筐体
１１ａ…上面
１１ｂ…側面
１２…入力側支持体
１３…入力側コネクタ
１４…入力配線基板
１５，１６…導電部材
２１…出力側筐体
２１ａ…上面
２１ｂ…側面
２２…出力側支持体
２３…出力側コネクタ
２４…出力配線基板
３０…ヒータブロック
３１…ブロック筐体
３１ａ…上面
３１ｂ…側面
３１ｃ…側面
３１ｄ…孔
３１ｅ…孔
３２…マウント部材
３２ａ…上面
３２ｂ…側面
３２ｃ…側面
４１…ネジ
４２…ネジ
４３～４５…ネジ
４６～４８…ネジ
６０…キャップ
６０ａ…上面
７０…ノイズ抑制体
７０ａ…下面
７０ｂ…上面
８０…ノイズ抑制体
８０ａ…下面
８０ｂ…上面
８０ｃ…縁
８１…角部
９０…固定具
１２１…基部
１２１ａ…主面
１２１ｂ…裏面
１２１ｃ…側面
１２１ｄ…段差
１２２…後壁部
１２２ａ…内側面
１２２ｂ…外側面
１４１…誘電体基板
１４１ａ…主面
１４１ｂ…裏面
１４２…信号配線
２２１…基部
２２１ａ…主面
２２１ｂ…裏面
２２１ｃ…側面
２２１ｄ…段差
２２２…後壁部
２４１…誘電体基板
２４１ａ…主面
２４１ｂ…裏面
２４２…信号配線
３２１…伝熱体
７１１…層
Ａ１，Ａ２…隙間
α…矢印

Claims (7)

1. 高周波半導体デバイスの入力リードが接触される入力端子と、前記入力端子に対向した位置に配置されていると共に前記高周波半導体デバイスの出力リードが接触される出力端子と、を含んでいる治具本体と、
   前記入力端子と前記出力端子との対向方向に交差する交差方向において、前記高周波半導体デバイス上に配置されるノイズ抑制体と、を備え、
   前記ノイズ抑制体は、セラミックから構成されている、試験用治具。
2. 前記治具本体は、前記高周波半導体デバイスに熱を伝えるヒータブロックと、前記入力端子を有する入力配線基板と、前記出力端子を有する出力配線基板と、をさらに含んでおり、
   前記ヒータブロックは、前記入力配線基板及び前記出力配線基板に対して断熱構造を有していると共に前記高周波半導体デバイスが載置される載置面を含んでいる、請求項１に記載の試験用治具。
3. 前記ノイズ抑制体は、セラミックからなる複数の層が互いに前記交差方向に重ねられてなる、請求項１又は請求項２に記載の試験用治具。
4. 前記交差方向における前記ノイズ抑制体の幅は、前記対向方向における前記ノイズ抑制体の幅よりも大きい、請求項１から請求項３のいずれか一項に記載の試験用治具。
5. 前記ノイズ抑制体は、前記交差方向から見て、前記高周波半導体デバイスの前記入力リード及び前記出力リードを覆っている、請求項１又は請求項２に記載の試験用治具。
6. 前記ノイズ抑制体の縁に当接し、前記ノイズ抑制体を位置決めする固定具をさらに備えている、請求項１又は請求項２に記載の試験用治具。
7. 互いに対向するように配置された入力リードと出力リードとを含んでいる高周波半導体デバイスと、
   前記高周波半導体デバイスが載置される試験用治具と、を備え、
   前記試験用治具は、
   前記入力リードが接触される入力端子と、前記入力端子に対向した位置に配置されていると共に前記出力リードが接触される出力端子と、を含んでいる治具本体と、
   前記入力端子と前記出力端子との対向方向に交差する交差方向において、前記高周波半導体デバイス上に配置されるノイズ抑制体と、を含んでおり、
   前記ノイズ抑制体は、セラミックから構成されている、試験装置。

Images