JP2020077659A - 被処理体の処理方法及びプラズマ処理装置 - Google Patents

被処理体の処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2020077659A
JP2020077659A JP2018208028A JP2018208028A JP2020077659A JP 2020077659 A JP2020077659 A JP 2020077659A JP 2018208028 A JP2018208028 A JP 2018208028A JP 2018208028 A JP2018208028 A JP 2018208028A JP 2020077659 A JP2020077659 A JP 2020077659A
Authority
JP
Japan
Prior art keywords
processing
gas
plasma
treating
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018208028A
Other languages
English (en)
Other versions
JP7175162B2 (ja
JP2020077659A5 (ja
Inventor
政司 横山
Seiji Yokoyama
政司 横山
太一 岡野
Taichi Okano
太一 岡野
翔 及川
Sho Oikawa
翔 及川
俊一 河崎
Shunichi Kawasaki
俊一 河崎
利文 永岩
Toshifumi Nagaiwa
利文 永岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018208028A priority Critical patent/JP7175162B2/ja
Priority to TW108138140A priority patent/TWI829787B/zh
Priority to KR1020190139219A priority patent/KR20200052226A/ko
Priority to US16/674,401 priority patent/US11610766B2/en
Priority to CN201911071001.4A priority patent/CN111146081B/zh
Publication of JP2020077659A publication Critical patent/JP2020077659A/ja
Publication of JP2020077659A5 publication Critical patent/JP2020077659A5/ja
Application granted granted Critical
Publication of JP7175162B2 publication Critical patent/JP7175162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/248—Components associated with high voltage supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3435—Target holders (includes backing plates and endblocks)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】被処理体のマスクを処理する被処理体の処理方法及びプラズマ処理装置を提供する。【解決手段】処理容器と、処理容器内において被処理体を載置する載置台と、載置台の周囲に配置される外周部材と、外周部材に電圧を印加する第１電圧印加装置と、を備えるプラズマ処理装置を用いて、被処理体を処理する処理方法であって、被エッチング膜と、被エッチング膜上に形成されたパターン化されたマスクと、を有する被処理体を準備する工程と、マスクを処理する工程と、を含む。マスクを処理する工程は、第１の希ガスを含む第１の処理ガスを処理容器に供給する工程と、外周部材に直流電圧を印加しながら、被処理体の外周部に位置するマスクを第１の処理ガスのプラズマにより処理する第１のプラズマ処理工程と、を含む。【選択図】図６

Description

本開示は、被処理体の処理方法及びプラズマ処理装置に関する。
特許文献１には、シャワーヘッドに直流負電圧を印加しながら、フォトレジスト層をマスクに用いて、有機膜を、エッチングする被処理体の処理方法が開示されている。
特開２０１１−６０９１６号公報
一の側面では、本開示は、被処理体のマスクを処理する被処理体の処理方法及びプラズマ処理装置を提供する。
上記課題を解決するために、一の態様によれば、処理容器と、前記処理容器内において被処理体を載置する載置台と、前記載置台の周囲に配置される外周部材と、前記外周部材に電圧を印加する第１電圧印加装置と、を備えるプラズマ処理装置を用いて、被処理体を処理する処理方法であって、被エッチング膜と、前記被エッチング膜上に形成されたパターン化されたマスクと、を有する前記被処理体を準備する工程と、前記マスクを処理する工程と、を含み、前記マスクを処理する工程は、第１の希ガスを含む第１の処理ガスを前記処理容器に供給する工程と、前記外周部材に直流電圧を印加しながら、前記被処理体の外周部に位置する前記マスクを前記第１の処理ガスのプラズマにより処理する第１のプラズマ処理工程と、を含む、被処理体の処理方法が提供される。
一の側面によれば、被処理体のマスクを処理する被処理体の処理方法及びプラズマ処理装置を提供することができる。
一実施形態に係る基板処理装置の一例を示す図。 一実施形態に係る基板処理装置における希ガスイオンとスパッタされたシリコンの移動の一例を示す図。 被処理体であるウェハの構成の一例を説明する断面模式図である。 試験結果を示す表。 フォトレジスト層の上面のシリコン堆積量を示すグラフである。 上部電極及びエッジリングに印加する電圧の決定方法の一例を説明するフローチャートである。 他の実施形態に係る基板処理装置の一例を示す図。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
＜基板処理装置＞
図１は、一実施形態に係る基板処理装置１の一例を示す図である。一実施形態に係る基板処理装置１は、容量結合型の平行平板処理装置であり、例えば表面が陽極酸化処理されたアルミニウムからなる円筒状の処理容器１０を有している。処理容器１０は接地されている。
処理容器１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状の支持台１４が配置され、この支持台１４の上に例えばアルミニウムからなる載置台１６が設けられている。載置台１６は、静電チャック２０と基台１６ａとエッジリング２４とインシュレータリング２６とを有する。静電チャック２０は、基板の一例であるウェハＷを載置する。静電チャック２０は、導電膜からなる第１の電極２０ａを絶縁層２０ｂで挟んだ構造を有し、第１の電極２０ａには直流電源２２が接続されている。静電チャック２０は、ヒータを有し、温度制御が可能であってもよい。
ウェハＷの周囲には、例えばシリコンからなる導電性のエッジリング２４が配置されている。エッジリング２４は、フォーカスリングとも呼ぶ。静電チャック２０、基台１６ａ及び支持台１４の周囲には、例えば石英からなる環状のインシュレータリング２６が設けられている。
静電チャック２０のエッジリング２４と対向する位置には、第２の電極２１が埋め込まれている。第２の電極２１には、直流電源２３が接続されている。直流電源２２および直流電源２３は、それぞれ個別に直流電圧を印加する。静電チャック２０の中央部は、直流電源２２から第１の電極２０ａに印加された電圧によりクーロン力等の静電力を発生させ、静電力により静電チャック２０にウェハＷを吸着保持する。また、静電チャック２０の周辺部は、直流電源２３から第２の電極２１に印加された電圧によりクーロン力等の静電力を発生させ、静電力により静電チャック２０にエッジリング２４を吸着保持する。
支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。冷媒室２８には、外部に設けられたチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によって載置台１６上のウェハＷの温度が制御される。さらに、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック２０の上面とウェハＷの裏面との間に供給される。
載置台１６の上方には、載置台１６と対向して上部電極３４が設けられている。上部電極３４と載置台１６の間はプラズマ処理空間となる。
上部電極３４は、絶縁性の遮蔽部材４２を介して処理容器１０の天井部の開口を閉塞するように設けられる。上部電極３４は、載置台１６との対向面を構成し、かつ多数のガス吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる電極支持体３８とを有する。電極板３６は、シリコンやＳｉＣ等のシリコン含有物で構成される。電極支持体３８の内部には、ガス拡散室４０ａ、４０ｂが設けられ、このガス拡散室４０ａ、４０ｂからはガス吐出孔３７に連通する多数のガス通流孔４１ａ、４１ｂが下方に延びている。
電極支持体３８には、ガス拡散室４０ａ、４０ｂへガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４には処理ガス供給源６６が接続されている。ガス供給管６４には、処理ガス供給源６６が配置された上流側から順にマスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている。そして、処理ガス供給源６６から、処理ガスがガス供給管６４を介してガス拡散室４０ａ、４０ｂ、ガス通流孔４１ａ、４１ｂを通り、ガス吐出孔３７からシャワー状に吐出される。
載置台１６には、給電棒８９及び整合器８８を介して第１の高周波電源９０が接続されている。第１の高周波電源９０は、ＨＦ（High Frequency）電力を載置台１６に印加する。整合器８８は、第１の高周波電源９０の内部インピーダンスと負荷インピーダンスとを整合させる。これにより、プラズマ処理空間においてガスからプラズマが生成される。なお、第１の高周波電源９０から供給されるＨＦ電力を、上部電極３４に印加してもよい。ＨＦ電力を載置台１６に印加する場合、ＨＦの周波数は、１３ＭＨｚ〜１００ＭＨｚの範囲であればよく、例えば４０ＭＨｚであってもよい。
載置台１６には、給電棒４７及び整合器４６を介して第２の高周波電源４８が接続されている。第２の高周波電源４８は、ＬＦ（Low Frequency）電力を載置台１６に印加する。整合器４６は、第２の高周波電源４８の内部インピーダンスと負荷インピーダンスとを整合させる。これにより、載置台１６上のウェハＷにイオンが引き込まれる。第２の高周波電源４８は、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数の高周波電力を出力する。載置台１６には、所定の高周波をグランドに通すためのフィルタが接続されてもよい。
ＬＦの周波数はＨＦの周波数よりも低い。ＬＦ及びＨＦの電圧又は電流は、連続波であってもよく、パルス波であってもよい。このように、ガスを供給するシャワーヘッドは、上部電極３４として機能し、載置台１６は下部電極として機能する。
上部電極３４には、可変直流電源５０が接続され、可変直流電源５０からの直流電圧が上部電極３４に印加される。また、エッジリング２４には、可変直流電源５５が接続され、可変直流電源５５からの直流電圧がエッジリング２４に印加される。なお、可変直流電源５５は第１電圧印加装置に相当し、可変直流電源５０は第２電圧印加装置に相当する。
図７は、他の実施形態に係る基板処理装置１の一例を示す図である。図７に示す基板処理装置１は、図１に示す基板処理装置１と比較して、第１電圧印加装置及び第２電圧印加装置の構成が異なっている。その他の構成は図１に示す基板処理装置１と同様であり、重複する説明を省略する。
図７に示すように、上部電極３４には、可変直流電源５０の代わりに整合器５２、ブロッキングコンデンサ５３を介して交流電源５１が接続されてもよい。また、エッジリング２４には、可変直流電源５５の代わりに整合器５７、ブロッキングコンデンサ５８を介して交流電源５６が接続されてもよい。なお、この場合、交流電源５６は第１電圧印加装置に相当し、交流電源５１は第２電圧印加装置に相当する。
交流電源５１および交流電源５６は、プラズマ中のイオンが追従できる周波数ｆを有する交流、つまりイオンプラズマ周波数よりも低い低周波または高周波の交流ＡＣを出力し、そのパワー、電圧波高値または実効値を可変できるようになっている。
エッチングプロセス中に交流電源５１からの交流ＡＣがブロッキングコンデンサ５３を介して上部電極３４に印加されると、上部電極３４には自己バイアス電圧ＶＢが発生する。即ち、上部電極３４に負の直流電圧成分が印加され、この負の直流電圧成分に交流ＡＣの電圧（瞬時値）が重畳される。同様に、交流電源５６からの交流ＡＣがブロッキングコンデンサ５８を介してエッジリング２４に印加されると、エッジリング２４にも負の直流電圧成分が印加されたことになる。
ここで、交流ＡＣの周波数ｆがイオンプラズマ周波数ｆｐｉよりも低く、上部電極３４付近もしくはエッジリング２４の電子温度は低いので、自己バイアス電圧ＶＢは交流ＡＣの電圧波高値に近い値になる。こうして、上部電極３４もしくはエッジリング２４の電位は、自己バイアス電圧ＶＢに交流ＡＣの電圧レベル（瞬時値）が重なって周期的に変化する。
図１に戻り、チャンバ１０内で処理空間に面する適当な箇所として例えば上部電極３４の半径方向外側あるいはインシュレータリング２６の頂部付近に、例えばＳｉ，ＳｉＣ等の導電性部材からなるリング状のＤＣグランドパーツ（図示せず）が取り付けられている。このＤＣグランドパーツは、接地ライン（図示せず）を介して常時接地されている。プラズマエッチング中に第２電圧印加装置によって上部電極３４に直流電圧が印加されると上部電極３４とＤＣグランドパーツとの間でプラズマを介して直流の電子電流が流れるようになっている。また、第１電圧印加装置によってエッジリング２４に直流電圧が印加されるとエッジリング２４とＤＣグランドパーツとの間でプラズマを介して直流の電子電流が流れるようになっている。
処理容器１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１０内を所望の真空度まで減圧する。また、処理容器１０の側壁にはウェハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能である。
環状のインシュレータリング２６と処理容器１０の側壁との間には、環状のバッフル板８３が設けられている。バッフル板８３には、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを用いることができる。
かかる構成の基板処理装置１においてエッチング処理等の所定の処理を行う際には、まず、ゲートバルブ８６を開状態とし、搬入出口８５を介してウェハＷを処理容器１０内に搬入し、載置台１６の上に載置する。そして、処理ガス供給源６６からエッチング等の所定の処理のためのガスを所定の流量でガス拡散室４０ａ、４０ｂへ供給し、ガス通流孔４１ａ、４１ｂおよびガス吐出孔３７を介して処理容器１０内へ供給する。また、排気装置８４により処理容器１０内を排気する。これにより、内部の圧力は例えば０．１〜１５０Ｐａの範囲内の設定値に制御される。
このように処理容器１０内に所定のガスを導入した状態で、第１の高周波電源９０からＨＦ電力を載置台１６に印加する。また、第２の高周波電源４８からＬＦ電力を載置台１６に印加する。また、直流電源２２から直流電圧を第１の電極２０ａに印加し、ウェハＷを載置台１６に保持する。また、直流電源２３から直流電圧を第２の電極２１に印加し、エッジリング２４を載置台１６に保持する。また、可変直流電源５０から直流電圧を上部電極３４に印加してもよい。また、可変直流電源５５から直流電圧を載置台１６に印加してもよい。
上部電極３４のガス吐出孔３７から吐出されたガスは、主にＨＦの高周波電力により解離及び電離しプラズマとなり、プラズマ中のラジカルやイオンによってウェハＷの被処理面にエッチング等の処理が施される。また、載置台１６にＬＦの高周波電力を印加することで、プラズマ中のイオンを制御し、エッチング等の処理が促進される。
基板処理装置１には、装置全体の動作を制御する制御部２００が設けられている。制御部２００に設けられたＣＰＵは、ＲＯＭ及びＲＡＭ等のメモリに格納されたレシピに従って、エッチング等の所望のプラズマ処理を実行する。レシピには、プロセス条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、ＨＦの高周波電力（以下、ＨＦ電力ともいう。）及びＬＦの高周波電力（以下、ＬＦ電力ともいう。）や電圧、各種ガス流量が設定されてもよい。また、レシピには、処理容器内温度（上部電極温度、処理容器の側壁温度、ウェハＷ温度、静電チャック温度等）、チラーから出力される冷媒の温度などが設定されてもよい。なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
次に、図２及び図３を用いて、フォトレジスト層の改質処理について説明する。図２は、一実施形態に係る基板処理装置１における希ガスイオンとスパッタされたシリコンの移動の一例を示す図であり、（ａ）は上部電極３４に直流負電圧を印加した場合を示し、（ｂ）はエッジリング２４に直流負電圧を印加した場合を示す。
フォトレジスト層の改質処理において、処理ガス供給源６６から希ガスを含む処理ガスがプラズマ処理空間に供給される。希ガスとしては、例えば、アルゴン、ヘリウム、クリプトン、キセノン等を用いることができる。また、処理ガスは、希ガスのみであってもよい。また、水素を含むガスと希ガスとを含む混合ガスであってもよい。水素を含むガスとしては、例えば、Ｈ２、ＣＨ４、ＣＨ３Ｆ、ＨＢｒ等を用いることができる。なお、以下の説明において、処理ガスは、Ｈ２とＡｒの混合ガスである場合を例に説明する。
プラズマ処理空間に供給されたＨ２ガス及びＡｒガスは、主にＨＦ電力により解離及び電離してプラズマとなる。プラズマ中には、水素ラジカル（Ｈ* ）及びアルゴンイオン（Ａｒ+ ）が含まれる。
ここで、図２（ａ）に示すように、エッジリング２４に電圧を印加していない状態で上部電極３４に直流負電圧を印加すると、アルゴンイオン１０１は、矢印Ａ１に示すように上部電極３４へ向かって移動し、シリコンまたはＳｉＣで構成される上部電極３４へ衝突する。これにより、上部電極３４のシリコンがスパッタされ、シリコン１０２がプラズマ処理空間に放出される。同時に、プラズマ処理空間に電子が放出される。シリコン１０２は、矢印Ａ２に示すように降下する。これにより、ウェハＷ上にシリコン１０２が堆積する。ここで、上部電極３４は、ウェハＷ全体を覆うように配置されている。また、上部電極３４からウェハＷまでのプラズマ処理空間内でシリコン１０２が拡散しながら降下する。このため、シリコン１０２は、ウェハＷの全体（ウェハＷの中心部及び外周部）に堆積する。
また、図２（ｂ）に示すように、上部電極３４に電圧を印加していない状態でエッジリング２４に直流負電圧を印加すると、アルゴンイオン１０１は、矢印Ａ３に示すようにエッジリング２４へ向かって移動し、シリコンまたはＳｉＣで構成されるエッジリング２４へ衝突する。これにより、エッジリング２４のシリコンがスパッタされ、シリコン１０２がプラズマ処理空間に放出される。同時に、プラズマ処理空間に電子が放出される。シリコン１０２は、矢印Ａ４に示すように降下する。これにより、ウェハＷ上にシリコン１０２が堆積する。ここで、エッジリング２４は、ウェハＷの側面の近傍に配置されており、エッジリング２４でスパッタされたシリコン１０２は、ウェハＷの側面の近傍に局所的に堆積する。また、エッジリング２４は、プラズマ処理空間の下側に配置されている。このため、プラズマ処理空間に放出されたシリコン１０２の降下距離も少なく、拡散は抑制される。このため、シリコン１０２は、ウェハＷの外周部に堆積する。
また、上部電極３４に印加される直流負電圧の絶対値を大きくするほど、上部電極３４へ衝突するアルゴンイオン１０１の衝突エネルギが増加する。このため、スパッタによりプラズマ処理空間に放出されるシリコン１０２の量も増え、ウェハＷの全体に堆積するシリコン１０２の量も増える。
また、エッジリング２４に印加される直流負電圧の絶対値を大きくするほど、エッジリング２４へ衝突するアルゴンイオン１０１の衝突エネルギが増加する。このため、スパッタによりプラズマ処理空間に放出されるシリコン１０２の量も増え、ウェハＷの局所的に堆積するシリコンの量も増える。
このように、可変直流電源５０及び可変直流電源５５を制御して、上部電極３４に印加する直流負電圧及びエッジリング２４に印加する直流負電圧を制御することにより、ウェハＷに堆積されるシリコン１０２の分布を調整することができる。
図３は、被処理体であるウェハＷの構成の一例を説明する断面模式図である。
図３（ａ）に示すように、被処理体であるウェハＷは、シリコン基板３０１上に、酸化シリコン層３０２、スピンオンカーボン（Spin-On-Carbon）層３０３、反射防止層３０４、フォトレジスト層３０５が順に積層されている。ここで、フォトレジスト層３０５は、例えば有機膜で形成されており、パターン化されたマスクである。反射防止層３０４は、マスクであるフォトレジスト層３０５を介してエッチングされる被エッチング膜である。
図２に示すように、アルゴンイオンにより上部電極３４、エッジリング２４のシリコンがスパッタされ、プラズマ処理空間にシリコン１０２放出される。同時に、プラズマ処理空間に電子が放出される。これにより、図３（ｂ）に示すように、ウェハＷ上にシリコン１０２が堆積する。
図３（ｃ）に示すように、堆積したシリコンが有機膜であるフォトレジスト層３０５と反応することにより、フォトレジスト層３０５の表面にシリコン化合物からなるシリコン層３０６が形成される。シリコン層３０６のシリコン化合物としては、例えばＳｉＣが形成される。もしくは、シリコンがそのままフォトレジスト層３０５の表面に堆積され、シリコン層３０６が形成される。また、プラズマ処理空間に放出された電子がフォトレジスト層３０５に照射されることにより、架橋等の反応が進み、フォトレジスト層３０５が改質され硬化する。また、水素ラジカルがフォトレジスト層３０５と反応することにより、フォトレジスト層３０５が改質され硬化する。これにより、フォトレジスト層３０５の高さの減少を抑制しつつ、被エッチング層である反射防止層３０４、スピンオンカーボン層３０３、酸化シリコン層３０２を順にエッチングすることができる。
本実施形態に係る基板処理装置１によれば、フォトレジスト層３０５を改質させることができる。また、可変直流電源５０及び可変直流電源５５を制御して、上部電極３４に印加する直流負電圧及びエッジリング２４に印加する直流負電圧を制御することにより、ウェハＷに堆積されるシリコン１０２の分布を調整することができる。これにより、例えば、上部電極３４に印加する直流負電圧及びエッジリング２４に印加する直流負電圧を制御することにより、フォトレジスト層３０５を改質させる際の面均一性を向上させることができる。また、例えば、エッジリング２４に直流負電圧を印加することにより、エッジリング２４の近傍であるウェハＷのエッジの近傍部分のみにシリコン１０２を堆積させて、局所的にフォトレジスト層３０５を改質させることができる。
また、本実施形態に係る基板処理装置１によれば、シリコン層３０６が形成されたフォトレジスト層３０５、および／または、改質されたフォトレジスト層３０５をマスクとして、被エッチング膜である反射防止膜３０４をエッチングすることができる。反射防止膜３０４のエッチングを実行した際、フォトレジスト層３０５表層のシリコン層３０６や改質層がエッチングによって除去されてしまう場合があるが、その時は、再度、フォトレジスト層の改質処理を行い、反射防止膜３０４のエッチングを継続するのがよい。なお、繰り返し回数は、例えば予め設定されていてもよい。
ここで、上部電極３４、エッジリング２４への直流負電圧印加によるフォトレジスト層３０５の改質を確認する試験を、以下の処理条件（１）〜（３）でそれぞれ行った。
処理条件（１）は、上部電極３４のみに直流負電圧を印加する。
処理容器内圧力：５０ｍＴ
処理ガス：Ｈ２ガス＋Ａｒガス
処理ガス流量：Ｈ２／Ａｒ＝１００ｓｃｃｍ／８００ｓｃｃｍ
ＨＦ電力：４０ＭＨｚ ３００Ｗ
上部電極直流電圧：−９００Ｖ
エッジリング直流電圧：０Ｖ
処理時間：６０ｓｅｃ
処理条件（２）は、エッジリング２４のみに直流負電圧を印加する。
処理容器内圧力：５０ｍＴ
処理ガス：Ｈ２ガス＋Ａｒガス
処理ガス流量：Ｈ２／Ａｒ＝１００ｓｃｃｍ／８００ｓｃｃｍ
ＨＦ電力：４０ＭＨｚ ３００Ｗ
上部電極直流電圧：０Ｖ
エッジリング直流電圧：−５１５Ｖ
処理時間：６０ｓｅｃ
処理条件（３）は、上部電極３４及びエッジリング２４に直流負電圧を印加する。
処理容器内圧力：５０ｍＴ
処理ガス：Ｈ２ガス＋Ａｒガス
処理ガス流量：Ｈ２／Ａｒ＝１００ｓｃｃｍ／８００ｓｃｃｍ
ＨＦ電力：４０ＭＨｚ ３００Ｗ
上部電極直流電圧：−９００Ｖ
エッジリング直流電圧：−５１５Ｖ
処理時間：６０ｓｅｃ
また、ウェハＷの直径を３００ｍｍとし、ウェハＷの中心（Center）、ウェハＷのエッジから７５ｍｍ（Middle 75mm）、ウェハＷのエッジから２０ｍｍ（Edge 20mm）、ウェハＷのエッジから１０ｍｍ（Edge 10mm）、ウェハＷのエッジから５ｍｍ（Edge 5mm）の５点について、計測を行った。
試験結果を図４及び図５に示す。図４は、試験結果を示す表である。図４において、ＥＤＸ（Energy dispersive X-ray spectrometry）画像では、膜中のシリコンを表示させる。ここでは、シリコンを含有する反射防止層３０４及びフォトレジスト層３０５の上に堆積したシリコン層３０６が画像上に表示される。なお、図４において、反射防止層３０４及びシリコン層３０６の境界を明示して図示している。また、Top Depositionとはフォトレジスト層３０５の上面のシリコン堆積量を示し、Side Depositionとはフォトレジスト層３０５の側面のシリコン堆積量を示す。
図５は、フォトレジスト層３０５の上面のシリコン堆積量を示すグラフである。なお、図５において、処理条件（１）〜（３）に加えて、上部電極３４及びエッジリング２４に直流負電圧を印加しない場合も示す。
図４及び図５に示すように、上部電極３４のみに直流負電圧を印加する処理条件（１）では、ウェハＷの中心からミドル及びエッジから２０ｍｍまで（ウェハＷの中央部）において、フォトレジスト層３０５の上面のシリコン堆積量を均一にできることが確認できた。一方、ウェハＷのエッジから５ｍｍ〜２０ｍｍ（ウェハＷのエッジの近傍）においてフォトレジスト層３０５の上面のシリコン堆積量が減少していることが確認できた。
これに対し、上部電極３４及びエッジリング２４に直流負電圧を印加する処理条件（３）では、ウェハＷの中央部において、フォトレジスト層３０５の上面のシリコン堆積量を均一にできることが確認できた。また、ウェハＷのエッジの近傍においてフォトレジスト層３０５の上面のシリコン堆積量を増加させることができることが確認できた。
このように、上部電極３４に直流負電圧を印加しながらエッジリング２４に直流負電圧を印加することにより、ウェハＷの中央部におけるシリコン堆積量の均一性を維持しつつ、ウェハＷのエッジ付近におけるシリコン堆積量を増加させることができることが確認できた。これにより、ウェハＷ全体のシリコン堆積量の均一性、即ちウェハＷ面内でのシリコン堆積量の分布の制御性を向上させることができることが確認できた。
また、図４に示すように、フォトレジスト層３０５の側面のシリコン堆積量についても、上部電極３４のみに直流負電圧を印加する処理条件（１）と比較して、上部電極３４及びエッジリング２４に直流負電圧を印加する処理条件（３）では、シリコン堆積量の均一性を向上させることができることが確認できた。
また、上部電極３４に直流負電圧を印加せず、エッジリング２４に直流負電圧を印加する処理条件（２）を行うことで、ウェハＷのエッジの近傍のシリコン堆積量を制御できることが確認できた。よって、上部電極３４へ印加する直流電圧と、エッジリングへ印加する直流電圧とのバランスを制御することで、ウェハＷの中央部と外周部におけるシリコンの堆積量の制御性を向上させることができる。
なお、処理条件（３）において、同時に上部電極３４及びエッジリング２４に直流負電圧を印加しているが、これに限定されるものではない。例えば、上部電極３４のみに直流負電圧を印加する処理、即ち処理条件（１）を実行した後、エッジリング２４のみに直流負電圧を印加する処理、即ち処理条件（２）を実行してもよい。この場合でも、ウェハＷ面内でのシリコン堆積量の分布の制御性を向上させることができる。
また、処理条件（１）と処理条件（２）を複数回繰り返してもよい。なお、繰り返し回数は、例えば予め設定されていてもよい。この場合でも、ウェハＷ面内でのシリコン堆積量の分布の制御性を向上させることができる。
また、図４及び図５に示す試験結果では、上部電極直流電圧とエッジリング直流電圧以外のパラメータは揃えているが、処理条件（１）と処理条件（２）を連続に処理する場合、これに限定されるものではない。処理条件（１）と処理条件（２）ごとに処理ガスの種類や流量、圧力、ＨＦ電力などのパラメータを調整することによって、よりウェハＷの中央部と外周部におけるシリコンの堆積量の分布の制御性を向上させることが期待できる。
例えば、処理条件（１）と処理条件（２）を連続に処理する場合、処理条件（１）の処理ガスと処理条件（２）の処理ガスは同じであってもよい。この場合、処理ガスの切り替えを不要とすることができ、基板処理装置１の構成を簡易にすることができる。
また、処理条件（１）と処理条件（２）を連続に処理する場合、処理条件（１）の処理ガスと処理条件（２）の処理ガスは異なってもよい。この場合、処理ガスの切り替えることで、ウェハＷ面内でのシリコン堆積量の分布の制御性をさらに向上させることができる。
図６は、上部電極３４及びエッジリング２４に印加する電圧の決定方法の一例を説明するフローチャートである。なお、図６のフローでは面内均一性を向上させる場合を例に説明する。
ステップＳ６０１において、上部電極３４に直流負電圧を印加し、基板処理装置１によるウェハＷの処理を実行して、フォトレジスト層３０５上にシリコン化合物を堆積させる。
ステップＳ６０２において、フォトレジスト層３０５の残膜及びシリコン層３０６の面内均一性を確認する。例えば、ウェハＷの中央部における面内均一性を確認する。確認方法としては、例えば、ＥＤＸ画像を撮像して計測する。面内均一性が所定の条件を満たす場合（Ｓ６０２・Ｙｅｓ）、ステップＳ６０４に進む。面内均一性が所定の条件を満たさない場合（Ｓ６０２・Ｎｏ）、ステップＳ６０３に進む。
ステップＳ６０３において、上部電極３４に印加する直流負電圧を変更する。そして、ステップＳ６０１に戻り、変更した直流負電圧で再度フォトレジスト層３０５上にシリコン化合物を堆積させる。
ステップＳ６０４において、フォトレジスト層３０５の残膜及びシリコン層３０６のウェハＷのエッジ部位における制御の必要性の有無を判定する。エッジ部位における制御の必要性がある場合（Ｓ６０４・Ｙｅｓ）、ステップＳ６０５に進む。エッジ部位における制御の必要性がない場合（Ｓ６０４・Ｎｏ）、フローを終了する。
ステップＳ６０５において、エッジリング２４に直流負電圧を印加し、基板処理装置１によるウェハＷの処理を実行して、フォトレジスト層３０５上にシリコン化合物を堆積させる。
ステップＳ６０６において、フォトレジスト層３０５の残膜及びシリコン層３０６の面内均一性を確認する。例えば、ウェハＷの中央部における面内均一性を確認する。
ステップＳ６０７において、ウェハＷのエッジ側（外周部）におけるフォトレジスト層３０５の残膜及びシリコン層３０６の不均一性を確認する。例えば、ＥＤＸ画像を撮像して計測する。エッジ側における不均一性がある場合（Ｓ６０７・Ｙｅｓ）、ステップＳ６０８に進む。エッジ側における不均一性がない場合、フローを終了する。
ステップＳ６０８において、エッジリング２４に印加する直流負電圧を変更する。そして、ステップＳ６０５に戻り、変更した直流負電圧で再度フォトレジスト層３０５上にシリコン化合物を堆積させる。
このように、上部電極３４に印加する直流負電圧及びエッジリング２４に印加する直流負電圧を決定することができる。なお、図６に示す例では、面内均一性の場合を例に説明したが、これに限られるものではない。フォトレジスト層３０５の残膜及びシリコン層３０６の所望の分布を設定し、その分布となるように上部電極３４に印加する直流負電圧及びエッジリング２４に印加する直流負電圧を決定してもよい。
また、例えば、ウェハＷの外周部にシリコンを堆積させたい場合には、エッジリング２４にのみ電圧を印加する構成としてもよい。この場合、図６のステップＳ６０５からの処理を行うことにより、エッジリング２４に印加する電圧を決定することができる。
以上、基板処理装置１の実施形態等について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。
１ 基板処理装置（プラズマ処理装置）
１０ 処理容器
１６ 載置台
２４ エッジリング（外周部材）
３４ 上部電極
５０ 可変直流電源（第２電圧印加装置）
５１ 交流電源（第２電圧印加装置）
５２、５７ 整合器
５３、５８ ブロッキングコンデンサ
５５ 可変直流電源（第１電圧印加装置）
５６ 交流電源（第１電圧印加装置）
６６ 処理ガス供給源（ガス供給部）
１０１ アルゴンイオン
１０２ シリコン
３０１ シリコン基板
３０２ 酸化シリコン層
３０３ スピンオンカーボン層
３０４ 反射防止層（被エッチング膜）
３０５ フォトレジスト層（マスク）
３０６ シリコン層
Ｗ ウェハ（被処理体）

Claims (17)

  1. 処理容器と、前記処理容器内において被処理体を載置する載置台と、前記載置台の周囲に配置される外周部材と、前記外周部材に電圧を印加する第１電圧印加装置と、を備えるプラズマ処理装置を用いて、被処理体を処理する処理方法であって、
    被エッチング膜と、前記被エッチング膜上に形成されたパターン化されたマスクと、を有する前記被処理体を準備する工程と、
    前記マスクを処理する工程と、を含み、
    前記マスクを処理する工程は、
    第１の希ガスを含む第１の処理ガスを前記処理容器に供給する工程と、
    前記外周部材に直流電圧を印加しながら、前記被処理体の外周部に位置する前記マスクを前記第１の処理ガスのプラズマにより処理する第１のプラズマ処理工程と、を含む、
    被処理体の処理方法。
  2. 前記第１の処理ガスのプラズマによる処理は、前記第１の希ガスによりスパッタされた前記外周部材に含まれるシリコンを堆積させる、
    請求項１に記載の被処理体の処理方法。
  3. 前記プラズマ処理装置は、前記載置台に対向する上部電極と、前記上部電極に電圧を印加する第２電圧印加装置と、をさらに備え、
    前記マスクを処理する工程は、
    第２の希ガスを含む第２の処理ガスを前記処理容器に供給する工程と、
    前記上部電極に直流電圧を印加しながら、前記被処理体の中心部および外周部に位置する前記マスクを前記第２の処理ガスのプラズマにより処理する第２のプラズマ処理工程と、をさらに含む
    請求項１または請求項２に記載の被処理体の処理方法。
  4. 前記第２の処理ガスのプラズマによる処理は、前記第２の希ガスによりスパッタされた前記上部電極に含まれるシリコンを堆積させる、
    請求項３に記載の被処理体の処理方法。
  5. 前記マスクを処理する工程において、
    前記第１の処理ガスと前記第２の処理ガスとは同じであり、
    前記第１のプラズマ処理工程と、前記第２のプラズマ処理工程は、同時に実行される、
    請求項３または請求項４に記載の被処理体の処理方法。
  6. 前記マスクを処理する工程において、
    前記第２のプラズマ処理工程が実行され、
    前記第２のプラズマ処理工程が実行された後に、前記第１のプラズマ処理工程が実行される、
    請求項３または請求項４に記載の被処理体の処理方法。
  7. 前記第１の処理ガスと前記第２の処理ガスとは同じである、
    請求項６に記載の被処理体の処理方法。
  8. 前記第１の処理ガスと前記第２の処理ガスとは異なる、
    請求項６に記載の被処理体の処理方法。
  9. 前記第２のプラズマ処理工程と前記第１のプラズマ処理工程とは、１回以上の予め定められた回数を繰り返す
    請求項６乃至請求項８のいずれか１項に記載の被処理体の処理方法。
  10. 前記マスクを処理する工程の後、前記被エッチング膜をエッチングするエッチング工程をさらに含み、
    前記エッチング工程は、
    第３の処理ガスを前記処理容器に供給する工程と、
    前記第３の処理ガスのプラズマにより処理する工程と、を含む、
    請求項１乃至請求項９のいずれか１項に記載の被処理体の処理方法。
  11. 前記マスクを処理する工程と前記エッチング工程は、１回以上の予め定められた回数を繰り返す、
    請求項１０に記載の被処理体の処理方法。
  12. 前記マスクは、有機膜である、
    請求項１乃至請求項１１のいずれか１項に記載の被処理体の処理方法。
  13. 前記マスクは、有機膜であり、
    前記第１の処理ガス及び前記第２の処理ガスは、水素を含むガスと希ガスとを含む混合ガスである、
    請求項３乃至請求項９のいずれか１項に記載の被処理体の処理方法。
  14. 前記水素を含むガスは、Ｈ２、ＣＨ４、ＣＨ３Ｆ、ＨＢｒのうち少なくともいずれか一つを含む、
    請求項１３に記載の被処理体の処理方法。
  15. 前記第１電圧印加装置は、前記外周部材に接続される第１の直流電源、または、ブロッキング用のコンデンサを介して前記外周部材に接続される第１の交流電源のいずれか一方である、
    請求項１乃至請求項１４のいずれか１項に記載の被処理体の処理方法。
  16. 前記第２電圧印加装置は、前記外周部材に接続される第２の直流電源、または、ブロッキング用のコンデンサを介して前記外周部材に接続される第２の交流電源のいずれか一方である、
    請求項３乃至請求項９のいずれか１項に記載の被処理体の処理方法。
  17. 被処理体に対してプラズマ処理を行う処理容器と、
    前記処理容器内において前記被処理体を載置する載置台と、
    前記載置台の周囲に配置される外周部材と、
    前記外周部材に電圧を印加する第１電圧印加装置と、
    制御部と、を備え、
    前記制御部は、
    被エッチング膜と、前記被エッチング膜上に形成されたパターン化されたマスクと、を有する前記被処理体を準備する工程と、
    希ガスを含む処理ガスを前記処理容器に供給する工程と、
    前記外周部材に直流電圧を印加しながら、前記被処理体の外周部に位置する前記マスクを前記処理ガスのプラズマにより処理する工程と、を制御するプラズマ処理装置。
JP2018208028A 2018-11-05 2018-11-05 被処理体のプラズマエッチング方法及びプラズマエッチング装置 Active JP7175162B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018208028A JP7175162B2 (ja) 2018-11-05 2018-11-05 被処理体のプラズマエッチング方法及びプラズマエッチング装置
TW108138140A TWI829787B (zh) 2018-11-05 2019-10-23 被處理體之電漿蝕刻方法及電漿蝕刻裝置
KR1020190139219A KR20200052226A (ko) 2018-11-05 2019-11-04 피처리체의 처리 방법 및 플라즈마 처리 장치
US16/674,401 US11610766B2 (en) 2018-11-05 2019-11-05 Target object processing method and plasma processing apparatus
CN201911071001.4A CN111146081B (zh) 2018-11-05 2019-11-05 被处理体的处理方法和等离子体处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018208028A JP7175162B2 (ja) 2018-11-05 2018-11-05 被処理体のプラズマエッチング方法及びプラズマエッチング装置

Publications (3)

Publication Number Publication Date
JP2020077659A true JP2020077659A (ja) 2020-05-21
JP2020077659A5 JP2020077659A5 (ja) 2021-10-07
JP7175162B2 JP7175162B2 (ja) 2022-11-18

Family

ID=70458691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018208028A Active JP7175162B2 (ja) 2018-11-05 2018-11-05 被処理体のプラズマエッチング方法及びプラズマエッチング装置

Country Status (5)

Country Link
US (1) US11610766B2 (ja)
JP (1) JP7175162B2 (ja)
KR (1) KR20200052226A (ja)
CN (1) CN111146081B (ja)
TW (1) TWI829787B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721595B2 (en) * 2019-01-11 2023-08-08 Tokyo Electron Limited Processing method and plasma processing apparatus
CN114342037B (zh) * 2019-08-01 2023-12-08 朗姆研究公司 清洁边缘环凹部的系统和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2005303099A (ja) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US20100081285A1 (en) * 2008-09-30 2010-04-01 Tokyo Electron Limited Apparatus and Method for Improving Photoresist Properties

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366937A (ja) * 1986-09-09 1988-03-25 Tokyo Ohka Kogyo Co Ltd シリコ−ン系被膜のパタ−ン形成方法
JP2003243363A (ja) * 2002-02-15 2003-08-29 Seiko Epson Corp エッチング方法、エッチング装置及び半導体装置の製造方法
JP4830288B2 (ja) * 2004-11-22 2011-12-07 富士電機株式会社 プラズマ制御方法およびプラズマ制御装置
JP4884047B2 (ja) * 2006-03-23 2012-02-22 東京エレクトロン株式会社 プラズマ処理方法
US7407597B2 (en) * 2006-09-14 2008-08-05 Lam Research Corporation Line end shortening reduction during etch
JP4979430B2 (ja) * 2007-03-26 2012-07-18 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP5207406B2 (ja) * 2007-08-08 2013-06-12 株式会社アルバック プラズマ処理方法
JP5367689B2 (ja) * 2008-03-07 2013-12-11 株式会社アルバック プラズマ処理方法
KR101097025B1 (ko) * 2008-03-31 2011-12-20 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체
CN101738877A (zh) * 2008-11-19 2010-06-16 北京北方微电子基地设备工艺研究中心有限责任公司 去除光致抗蚀剂的方法及应用该方法的等离子体处理设备
DE112010000869B4 (de) * 2009-01-09 2013-10-17 Ulvac, Inc. Plasmaverarbeitungsvorrichtung und Verfahren zum Bilden monokristallinen Siliziums
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
JP7008474B2 (ja) * 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法
JP6529956B2 (ja) * 2016-12-28 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2005303099A (ja) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US20100081285A1 (en) * 2008-09-30 2010-04-01 Tokyo Electron Limited Apparatus and Method for Improving Photoresist Properties

Also Published As

Publication number Publication date
KR20200052226A (ko) 2020-05-14
JP7175162B2 (ja) 2022-11-18
CN111146081B (zh) 2024-07-30
CN111146081A (zh) 2020-05-12
TW202025287A (zh) 2020-07-01
TWI829787B (zh) 2024-01-21
US20200144034A1 (en) 2020-05-07
US11610766B2 (en) 2023-03-21

Similar Documents

Publication Publication Date Title
US20210140044A1 (en) Film forming method and film forming apparatus
JP5836419B2 (ja) プラズマエッチング方法
US8440050B2 (en) Plasma processing apparatus and method, and storage medium
JP6382055B2 (ja) 被処理体を処理する方法
JP6366454B2 (ja) 被処理体を処理する方法
JP6438831B2 (ja) 有機膜をエッチングする方法
KR20160094306A (ko) 피처리체를 처리하는 방법
JP2016506592A (ja) 均一なプラズマ密度を有する容量結合プラズマ装置
JP2017073535A (ja) 被処理体を処理する方法
KR102348077B1 (ko) 플라즈마 처리 방법
JP2016522539A (ja) 均一なプラズマ密度を有する容量結合プラズマ装置
US20160372306A1 (en) Method for Controlling Plasma Uniformity in Plasma Processing Systems
US11195696B2 (en) Electron beam generator, plasma processing apparatus having the same and plasma processing method using the same
WO2018008640A1 (ja) 被処理体を処理する方法
US11610766B2 (en) Target object processing method and plasma processing apparatus
JP7175160B2 (ja) 基板処理装置
JP7418632B2 (ja) プラズマ処理装置
US10672622B2 (en) Etching method and etching apparatus
JP7285152B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221108

R150 Certificate of patent or registration of utility model

Ref document number: 7175162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150