KR20200052226A - 피처리체의 처리 방법 및 플라즈마 처리 장치 - Google Patents

피처리체의 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20200052226A
KR20200052226A KR1020190139219A KR20190139219A KR20200052226A KR 20200052226 A KR20200052226 A KR 20200052226A KR 1020190139219 A KR1020190139219 A KR 1020190139219A KR 20190139219 A KR20190139219 A KR 20190139219A KR 20200052226 A KR20200052226 A KR 20200052226A
Authority
KR
South Korea
Prior art keywords
processing
gas
plasma
voltage
mask
Prior art date
Application number
KR1020190139219A
Other languages
English (en)
Inventor
세이지 요코야마
다이치 오카노
쇼 오이카와
슌이치 가와사키
?이치 가와사키
도시후미 나가이와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200052226A publication Critical patent/KR20200052226A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/248—Components associated with high voltage supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3435—Target holders (includes backing plates and endblocks)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

[과제]피처리체의 마스크를 처리하는 피처리체의 처리 방법 및 플라즈마 처리 장치를 제공한다.
[해결 수단]처리 용기와, 상기 처리 용기 내에 있어서 피처리체를 탑재하는 탑재대와, 상기 탑재대의 주위에 배치되는 외주 부재와, 상기 외주 부재에 전압을 인가하는 제 1 전압 인가 장치를 구비하는 플라즈마 처리 장치를 이용하여, 피처리체를 처리하는 처리 방법으로서, 피에칭막과, 상기 피에칭막 상에 형성된 패턴화된 마스크를 가지는 상기 피처리체를 준비하는 공정과, 상기 마스크를 처리하는 공정을 포함하고, 상기 마스크를 처리하는 공정은, 제 1 희가스를 포함하는 제 1 처리 가스를 상기 처리 용기에 공급하는 공정과, 상기 외주 부재에 직류 전압을 인가하면서, 상기 피처리체의 외주부에 위치하는 상기 마스크를 상기 제 1 처리 가스의 플라즈마에 의해 처리하는 제 1 플라즈마 처리 공정을 포함하는 피처리체의 처리 방법.

Description

피처리체의 처리 방법 및 플라즈마 처리 장치{TARGET OBJECT PROCESSING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시는, 피처리체의 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
특허문헌 1에는, 샤워 헤드에 직류 음 전압을 인가하면서, 포토레지스트(photoresist)층을 마스크로 이용하여, 유기막을 에칭하는 피처리체의 처리 방법이 개시되어 있다.
일본 특허공개 2011－60916호 공보
하나의 측면에서는, 본 개시는, 피처리체의 마스크를 처리하는 피처리체의 처리 방법 및 플라즈마 처리 장치를 제공한다.
상기 과제를 해결하기 위해서, 하나의 태양에 의하면, 처리 용기와, 상기 처리 용기 내에 있어서 피처리체를 탑재하는 탑재대와, 상기 탑재대의 주위에 배치되는 외주 부재와, 상기 외주 부재에 전압을 인가하는 제 1 전압 인가 장치를 구비하는 플라즈마 처리 장치를 이용하여, 피처리체를 처리하는 처리 방법으로서, 피에칭막과, 상기 피에칭막 상에 형성된 패턴화된 마스크를 가지는 상기 피처리체를 준비하는 공정과, 상기 마스크를 처리하는 공정을 포함하고, 상기 마스크를 처리하는 공정은, 제 1 희가스를 포함하는 제 1 처리 가스를 상기 처리 용기에 공급하는 공정과, 상기 외주 부재에 직류 전압을 인가하면서, 상기 피처리체의 외주부에 위치하는 상기 마스크를 상기 제 1 처리 가스의 플라즈마에 의해 처리하는 제 1 플라즈마 처리 공정을 포함하는 피처리체의 처리 방법이 제공된다.
하나의 측면에 의하면, 피처리체의 마스크를 처리하는 피처리체의 처리 방법 및 플라즈마 처리 장치를 제공할 수가 있다.
도 1은 일실시 형태와 관련되는 기판 처리 장치의 일례를 나타내는 도면이다.
도 2는 일실시 형태와 관련되는 기판 처리 장치에 있어서의 희가스 이온과 스퍼터링된 실리콘의 이동의 일례를 나타내는 도면이다.
도 3은 피처리체인 웨이퍼의 구성의 일례를 설명하는 단면 모식도이다.
도 4는 시험 결과를 나타내는 표이다.
도 5는 포토레지스트층의 상면의 실리콘 퇴적량을 나타내는 그래프이다.
도 6은 상부 전극 및 에지 링에 인가하는 전압의 결정 방법의 일례를 설명하는 플로차트(flow chart)이다.
도 7은 다른 실시형태와 관련되는 기판 처리 장치의 일례를 나타내는 도면이다.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대해 설명한다. 각 도면에 있어서, 동일 구성 부분에는 동일 부호를 부여하고, 중복한 설명을 생략하는 경우가 있다.
＜기판 처리 장치＞
도 1은, 일실시 형태와 관련되는 기판 처리 장치(1)의 일례를 나타내는 도면이다. 일실시 형태와 관련되는 기판 처리 장치(1)는, 용량 결합형의 평행 평판 처리 장치로, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 이루어지는 원통 형상의 처리 용기(10)를 가지고 있다. 처리 용기(10)는 접지되어 있다.
처리 용기(10)의 저부에는, 세라믹스 등으로 이루어지는 절연판(12)을 개재하여 원주 형상의 지지대(14)가 배치되고, 이 지지대(14) 위에 예를 들면 알루미늄으로 이루어지는 탑재대(16)가 설치되어 있다. 탑재대(16)는, 정전 척(20)과 기대(16a)와 에지 링(24)과 인슐레이터 링(26)을 가진다. 정전 척(20)은, 기판의 일례인 웨이퍼 W를 탑재한다. 정전 척(20)은, 도전막으로 이루어지는 제 1 전극(20a)을 절연층(20b)으로 끼운 구조를 가지고, 제 1 전극(20a)에는 직류 전원(22)이 접속되어 있다. 정전 척(20)은, 히터를 갖고, 온도 제어가 가능해도 좋다.
웨이퍼 W의 주위에는, 예를 들면 실리콘으로 이루어지는 도전성의 에지 링(24)이 배치되어 있다. 에지 링(24)은, 포커스 링이라고도 부른다. 정전 척(20), 기대(16a) 및 지지대(14)의 주위에는, 예를 들면 석영으로 이루어지는 고리 형상의 인슐레이터 링(26)이 설치되어 있다.
정전 척(20)의 에지 링(24)과 대향하는 위치에는, 제 2 전극(21)이 매립되어 있다. 제 2 전극(21)에는, 직류 전원(23)이 접속되어 있다. 직류 전원(22) 및 직류 전원(23)은, 각각 개별적으로 직류 전압을 인가한다. 정전 척(20)의 중앙부는, 직류 전원(22)로부터 제 1 전극(20a)에 인가된 전압에 의해 쿨롱력 등의 정전력을 발생시키고, 정전력에 의해 정전 척(20)에 웨이퍼 W를 흡착 유지한다. 또한, 정전 척(20)의 주변부는, 직류 전원(23)으로부터 제 2 전극(21)에 인가된 전압에 의해 쿨롱력등의 정전력을 발생시키고, 정전력에 의해 정전 척(20)에 에지 링(24)을 흡착 유지한다.
지지대(14)의 내부에는, 예를 들면 원주 상에 냉매실(28)이 설치되어 있다. 냉매실(28)에는, 외부에 설치된 칠러유닛으로부터 배관(30a), (30b)을 통해서 소정 온도의 냉매, 예를 들면 냉각수가 순환 공급되고, 냉매의 온도에 의해서 탑재대(16) 상의 웨이퍼 W의 온도가 제어된다. 또한, 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스가 가스 공급 라인(32)을 통해서 정전 척(20)의 상면과 웨이퍼 W의 이면 사이에 공급된다.
탑재대(16)의 위쪽에는, 탑재대(16)와 대향하여 상부 전극(34)이 설치되어 있다. 상부 전극(34)과 탑재대(16) 사이는 플라즈마 처리 공간이 된다.
상부 전극(34)은, 절연성의 차폐 부재(42)를 개재하여 처리 용기(10)의 천정부의 개구를 폐색하도록 설치된다. 상부 전극(34)은, 탑재대(16)와의 대향면을 구성하고, 또한 다수의 가스 토출 구멍(37)을 가지는 전극판(36)과, 이 전극판(36)을 착탈 자재로 지지하고, 도전성 재료, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 이루어지는 전극 지지체(38)를 가진다. 전극판(36)은, 실리콘이나 SiC 등의 실리콘 함유물로 구성된다. 전극 지지체(38)의 내부에는, 가스 확산실(40a), (40b)이 설치되고, 이 가스 확산실(40a), (40b)로부터는 가스 토출 구멍(37)에 연통하는 다수의 가스 통류 구멍(41a), (41b)이 하부로 연장하고 있다.
전극 지지체(38)에는, 가스 확산실(40a), (40b)로 가스를 유도하는 가스 도입구(62)가 형성되어 있고, 이 가스 도입구(62)에는 가스 공급관(64)이 접속되고, 가스 공급관(64)에는 처리 가스 공급원(66)이 접속되어 있다. 가스 공급관(64)에는, 처리 가스 공급원(66)이 배치된 상류측으로부터의 순서로 매스 플로우 콘트롤러(MFC)(68) 및 개폐 밸브(70)가 설치되어 있다. 그리고 처리 가스 공급원(66)으로부터, 처리 가스가 가스 공급관(64)을 거쳐서 가스 확산실(40a), (40b), 가스 통류 구멍(41a), (41b)을 통과하고, 가스 토출 구멍(37)으로부터 샤워 형상으로 토출된다.
탑재대(16)에는, 급전봉(89) 및 정합기(88)를 거쳐서 제 1 고주파 전원(90)이 접속되어 있다. 제 1 고주파 전원(90)은, HF(High Frequency) 전력을 탑재대(16)에 인가한다. 정합기(88)는, 제 1 고주파 전원(90)의 내부 임피던스와 부하 임피던스를 정합시킨다. 이것에 의해, 플라즈마 처리 공간에 있어서 가스로부터 플라즈마가 생성된다. 한편, 제 1 고주파 전원(90)으로부터 공급되는 HF 전력을, 상부 전극(34)에 인가해도 좋다. HF 전력을 탑재대(16)에 인가하는 경우, HF의 주파수는, 13MHz~100MHz의 범위이면 좋고, 예를 들면 40MHz이라도 좋다.
탑재대(16)에는, 급전봉(47)및 정합기(46)를 거쳐서 제 2 고주파 전원(48)이 접속되어 있다. 제 2 고주파 전원(48)은, LF(Low Frequency) 전력을 탑재대(16)에 인가한다. 정합기(46)는, 제 2 고주파 전원(48)의 내부 임피던스와 부하 임피던스를 정합시킨다. 이것에 의해, 탑재대(16) 상의 웨이퍼 W에 이온이 인입된다. 제 2 고주파 전원(48)은, 400kHz~13.56MHz의 범위 내의 주파수의 고주파 전력을 출력한다. 탑재대(16)에는, 소정의 고주파를 그라운드로 통과시키기 위한 필터가 접속되어도 좋다.
LF의 주파수는 HF의 주파수보다 낮다. LF 및 HF의 전압 또는 전류는, 연속파이어도 좋고, 펄스파이어도 좋다. 이와 같이, 가스를 공급하는 샤워 헤드는, 상부 전극(34)으로서 기능하고, 탑재대(16)는 하부 전극으로서 기능한다.
상부 전극(34)에는, 가변 직류 전원(50)이 접속되어 가변 직류 전원(50)으로부터의 직류 전압이 상부 전극(34)에 인가된다. 또한, 에지 링(24)에는, 가변 직류 전원(55)이 접속되고, 가변 직류 전원(55)로부터의 직류 전압이 에지 링(24)에 인가된다. 한편, 가변 직류 전원(55)은 제 1 전압 인가 장치에 상당하고, 가변 직류 전원(50)은 제 2 전압 인가 장치에 상당한다.
도 7은, 다른 실시형태와 관련되는 기판 처리 장치(1)의 일례를 나타내는 도면이다. 도 7에 나타내는 기판 처리 장치(1)는, 도 1에 나타내는 기판 처리 장치(1)과 비교하여, 제 1 전압 인가 장치 및 제 2 전압 인가 장치의 구성이 상이하다. 그 외의 구성은 도 1에 나타내는 기판 처리 장치(1)과 같고, 중복하는 설명을 생략한다.
도 7에 나타내는 바와 같이, 상부 전극(34)에는, 가변 직류 전원(50) 대신에 정합기(52), 블로킹 콘덴서(53)를 거쳐서 교류 전원(51)이 접속되어도 좋다. 또한, 에지 링(24)에는, 가변 직류 전원(55) 대신에 정합기(57), 블로킹 콘덴서(58)를 거쳐서 교류 전원(56)이 접속되어도 좋다. 한편, 이 경우, 교류 전원(56)은 제 1 전압 인가 장치에 상당하고, 교류 전원(51)은 제 2 전압 인가 장치에 상당한다.
교류 전원(51) 및 교류 전원(56)은, 플라즈마 중의 이온이 추종할 수 있는 주파수 f를 가지는 교류, 즉 이온 플라즈마 주파수보다도 낮은 저주파 또는 고주파의 교류 AC를 출력하고, 그 파워, 전압 파고치 또는 실효치를 가변할 수 있도록 되어 있다.
에칭 프로세스 중에 교류 전원(51)으로부터의 교류 AC가 블로킹 콘덴서(53)를 거쳐서 상부 전극(34)에 인가되면, 상부 전극(34)에는 자기 바이어스 전압 VB가 발생한다. 즉, 상부 전극(34)에 음의 직류 전압 성분이 인가되고, 이 음의 직류 전압 성분에 교류 AC의 전압(순간치)이 중첩된다. 마찬가지로, 교류 전원(56)으로부터의 교류 AC가 블로킹 콘덴서(58)을 거쳐서 에지 링(24)에 인가되면, 에지 링(24)에도 음의 직류 전압 성분이 인가된다.
여기서, 교류 AC의 주파수 f가 이온 플라즈마 주파수 fpi보다 낮고, 상부 전극(34) 부근 혹은 에지 링(24)의 전자 온도는 낮기 때문에, 자기 바이어스 전압 VB는 교류 AC의 전압 파고치에 가까운 값이 된다. 그래서, 상부 전극(34) 혹은 에지 링(24)의 전위는, 자기 바이어스 전압 VB에 교류 AC의 전압 레벨(순간치)이 중접하여 주기적으로 변화한다.
도 1로 돌아와, 챔버(10) 내에서 처리 공간에 면하는 적당한 개소로서 예를 들면 상부 전극(34)의 반경 방향 외측 혹은 인슐레이터 링(26)의 꼭대기 부근에, 예를 들면 Si, SiC 등의 도전성 부재로 이루어지는 링 형상의 DC 그라운드 파츠(도시하지 않음)가 장착되어 있다. 이 DC 그라운드 파츠는, 접지 라인(도시하지 않음)을 통해서 상시 접지 되어 있다. 플라즈마 에칭 중에 제 2 전압 인가 장치에 의해 상부 전극(34)에 직류 전압이 인가되면 상부 전극(34)과 DC 그라운드 파츠 사이에서 플라즈마를 통해서 직류의 전자 전류가 흐르게 되어 있다. 또한, 제 1 전압 인가 장치에 의해 에지 링(24)에 직류 전압이 인가되면 에지 링(24)과 DC 그라운드 파츠 사이에 플라즈마를 통해서 직류의 전자 전류가 흐르게 되어 있다.
처리 용기(10)의 저부에는 배기구(80)가 설치되고, 이 배기구(80)에 배기관(82)을 거쳐서 배기 장치 (84)가 접속되어 있다. 배기 장치(84)는, 터보 분자 펌프 등의 진공 펌프를 가지고 있고, 처리 용기(10) 내를 소망의 진공도까지 감압한다. 또한, 처리 용기(10)의 측벽에는 웨이퍼 W의 반입출구(85)가 설치되어 있고, 이 반입출구(85)는 게이트 밸브(86)에 의해 개폐 가능하다.
고리 형상의 인슐레이터 링(26)과 처리 용기(10)의 측벽 사이에는, 고리 형상의 배플판(83)이 설치되어 있다. 배플판(83)으로는, 알루미늄재에 Y2O3 등의 세라믹스를 피복한 것을 이용할 수 있다.
이러한 구성의 기판 처리 장치(1)에 있어서 에칭 처리 등의 소정의 처리를 행할 때에는, 우선, 게이트 밸브(86)를 열린 상태로 하고, 반입출구(85)를 통해서 웨이퍼 W를 처리 용기(10) 내에 반입하고, 탑재대(16) 상에 탑재한다. 그리고 처리 가스 공급원(66)으로부터 에칭 등의 소정의 처리를 위한 가스를 소정의 유량으로 가스 확산실(40a), (40b)에 공급하고, 가스 통류 구멍(41a), (41b) 및 가스 토출 구멍(37)을 통해서 처리 용기(10) 내에 공급한다. 또한, 배기 장치(84)에 의해 처리 용기(10) 내를 배기한다. 이것에 의해, 내부의 압력은 예를 들면 0.1~150Pa의 범위 내의 설정치로 제어된다.
이와 같이 처리 용기(10) 내에 소정의 가스를 도입한 상태에서, 제 1 고주파 전원(90)으로부터 HF 전력을 탑재대(16)에 인가한다. 또한, 제 2 고주파 전원(48)으로부터 LF 전력을 탑재대(16)에 인가한다. 또한, 직류 전원(22)로부터 직류 전압을 제 1 전극(20a)에 인가하고, 웨이퍼 W를 탑재대(16)에 유지한다. 또한, 직류 전원(23)으로부터 직류 전압을 제 2 전극(21)에 인가하고, 에지 링(24)을 탑재대(16)에 유지한다. 또한, 가변 직류 전원(50)으로부터 직류 전압을 상부 전극(34)에 인가해도 좋다. 또한, 가변 직류 전원(55)로부터 직류 전압을 탑재대(16)에 인가해도 좋다.
상부 전극(34)의 가스 토출 구멍(37)으로부터 토출된 가스는, 주로 HF의 고주파 전력에 의해 해리 및 전리해 플라즈마로 되고, 플라즈마 중의 라디칼이나 이온에 의해 웨이퍼 W의 피처리면에 에칭 등의 처리가 행해진다. 또한, 탑재대(16)에 LF의 고주파 전력을 인가하는 것으로, 플라즈마 중의 이온을 제어해, 에칭 등의 처리가 촉진된다.
기판 처리 장치(1)에는, 장치 전체의 동작을 제어하는 제어부(200)가 설치되어 있다. 제어부(200)에 설치된 CPU는, ROM 및 RAM 등의 메모리에 저장된 레시피에 따라, 에칭 등의 소망하는 플라즈마 처리를 실행한다. 레시피로는, 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), HF의 고주파 전력(이하, HF 전력이라고도 한다. ) 및 LF의 고주파 전력(이하, LF 전력이라고도 한다. )이나 전압, 각종 가스 유량이 설정되어도 좋다. 또한, 레시피로는, 처리 용기 내 온도(상부 전극 온도, 처리 용기의 측벽 온도, 웨이퍼 W 온도, 정전 척 온도 등), 칠러로부터 출력되는 냉매의 온도 등이 설정되어도 좋다. 한편, 이들의 프로그램이나 처리 조건을 나타내는 레시피는, 하드 디스크나 반도체 메모리에 기억되어도 좋다. 또한, 레시피는, CD-ROM, DVD 등의 이동 가능한 컴퓨터에 의해 독취 가능한 기억 매체에 수용된 상태로 소정 위치에 세트 되고, 독출되도록 해도 좋다.
다음에, 도 2 및 도 3을 이용하여, 포토레지스트층의 개질 처리에 대해 설명한다. 도 2는, 일실시 형태와 관련되는 기판 처리 장치(1)에 있어서의 희가스 이온과 스퍼터링된 실리콘의 이동의 일례를 나타내는 도면으로, (a)는 상부 전극(34)에 직류 음 전압을 인가했을 경우를 나타내고, (b)는 에지 링(24)에 직류 음 전압을 인가했을 경우를 나타낸다.
포토레지스트층의 개질 처리에 있어서, 처리 가스 공급원(66)으로부터 희가스를 포함하는 처리 가스가 플라즈마 처리 공간에 공급된다. 희가스로서는, 예를 들면, 아르곤, 헬륨, 크리프톤, 크세논 등을 이용할 수 있다. 또한, 처리 가스는, 희가스만이어도 좋다. 또한, 수소를 포함하는 가스와 희가스를 포함하는 혼합 가스여도 좋다. 수소를 포함한 가스로서는, 예를 들면, H2, CH4, CH3F, HBr 등을 이용할 수 있다. 한편, 이하의 설명에 있어서, 처리 가스는, H2와 Ar의 혼합 가스인 경우를 예로 설명한다.
플라즈마 처리 공간에 공급된 H2 가스 및 Ar 가스는, 주로 HF 전력에 의해 해리 및 전리하여 플라즈마로 된다. 플라즈마 중에는, 수소 라디칼(H*) 및 아르곤 이온( Ar+ )이 포함된다.
여기서, 도 2(a)에 나타내는 바와 같이, 에지 링(24)에 전압을 인가하고 있지 않는 상태에서 상부 전극(34)에 직류 음 전압을 인가하면, 아르곤 이온(101)은, 화살표 A1로 나타내는 바와 같이 상부 전극(34)을 향해 이동하고, 실리콘 또는 SiC로 구성되는 상부 전극(34)에 충돌한다. 이것에 의해, 상부 전극(34)의 실리콘이 스퍼터링되고, 실리콘(102)이 플라즈마 처리 공간에 방출된다. 동시에, 플라즈마 처리 공간에 전자가 방출된다. 실리콘(102)은, 화살표 A2로 나타내는 바와 같이 강하한다. 이것에 의해, 웨이퍼 W상에 실리콘(102)이 퇴적한다. 여기서, 상부 전극(34)은, 웨이퍼 W 전체를 덮도록 배치되어 있다. 또한, 상부 전극(34)으로부터 웨이퍼 W까지의 플라즈마 처리 공간 내에서 실리콘(102)이 확산하면서 강하한다. 이 때문에, 실리콘(102)은, 웨이퍼 W의 전체(웨이퍼 W의 중심부 및 외주부)에 퇴적한다.
또한, 도 2(b)에 나타내는 바와 같이, 상부 전극(34)에 전압을 인가하고 있지 않는 상태에서 에지 링(24)에 직류 음 전압을 인가하면, 아르곤 이온(101)은, 화살표 A3로 나타내는 바와 같이 에지 링(24)을 향해 이동하고, 실리콘 또는 SiC로 구성되는 에지 링(24)에 충돌한다. 이것에 의해, 에지 링(24)의 실리콘이 스퍼터링되고, 실리콘(102)이 플라즈마 처리 공간에 방출된다. 동시에, 플라즈마 처리 공간에 전자가 방출된다. 실리콘(102)은, 화살표 A4로 나타내는 바와 같이 강하한다. 이것에 의해, 웨이퍼 W 상에 실리콘(102)이 퇴적한다. 여기서, 에지 링(24)은, 웨이퍼 W의 측면의 근방에 배치되어 있고, 에지 링(24)에서 스퍼터링된 실리콘(102)은, 웨이퍼 W의 측면의 근방에 국소적으로 퇴적한다. 또한, 에지 링(24)은, 플라즈마 처리 공간의 아래 쪽에 배치되어 있다. 이 때문에, 플라즈마 처리 공간에 방출된 실리콘(102)의 강하 거리도 적고, 확산은 억제된다. 이 때문에, 실리콘(102)은, 웨이퍼 W의 외주부에 퇴적한다.
또한, 상부 전극(34)에 인가되는 직류 음 전압의 절대치를 크게 할 수록, 상부 전극(34)에 충돌하는 아르곤 이온(101)의 충돌 에너지가 증가한다. 이 때문에, 스퍼터링에 의해 플라즈마 처리 공간에 방출되는 실리콘(102)의 양도 증가하고, 웨이퍼 W의 전체에 퇴적하는 실리콘(102)의 양도 증가한다.
또한, 에지 링(24)에 인가되는 직류 음 전압의 절대치를 크게 할 수록, 에지 링(24)에 충돌하는 아르곤 이온(101)의 충돌 에너지가 증가한다. 이 때문에, 스퍼터링에 의해 플라즈마 처리 공간에 방출되는 실리콘(102)의 양도 증가하고, 웨이퍼 W에 국소적으로 퇴적하는 실리콘의 양도 증가한다.
이와 같이, 가변 직류 전원(50) 및 가변 직류 전원(55)을 제어하여, 상부 전극(34)에 인가하는 직류 음 전압 및 에지 링(24)에 인가하는 직류 음 전압을 제어하는 것에 의해, 웨이퍼 W에 퇴적되는 실리콘(102)의 분포를 조정할 수가 있다.
도 3은, 피처리체인 웨이퍼 W의 구성의 일례를 설명하는 단면 모식도이다.
도 3(a)에 나타내는 바와 같이, 피처리체인 웨이퍼 W는, 실리콘 기판(301) 상에, 산화 실리콘층(302), 스핀 온 카본(Spin-On-Carbon)층(303), 반사 방지층(304), 포토레지스트층(305)이 순서대로 적층되어 있다. 여기서, 포토레지스트층(305)은, 예를 들면 유기막으로 형성되어 있고, 패턴화된 마스크이다. 반사 방지층(304)은, 마스크인 포토레지스트층(305)을 개재하여 에칭되는 피에칭막이다.
도 2에 나타내는 바와 같이, 아르곤 이온에 의해 상부 전극(34), 에지 링(24)의 실리콘이 스퍼터링 되고, 플라즈마 처리 공간에 실리콘(102)이 방출된다. 동시에, 플라즈마 처리 공간에 전자가 방출된다. 이것에 의해, 도 3(b)에 나타내는 바와 같이, 웨이퍼 W 상에 실리콘(102)이 퇴적한다.
도 3(c)에 나타내는 바와 같이, 퇴적한 실리콘이 유기막인 포토레지스트층(305)과 반응하는 것에 의해, 포토레지스트층(305)의 표면에 실리콘 화합물로 이루어지는 실리콘층(306)이 형성된다. 실리콘층(306)의 실리콘 화합물로서는, 예를 들면 SiC가 형성된다. 혹은, 실리콘이 그대로 포토레지스트층(305)의 표면에 퇴적되어, 실리콘층(306)이 형성된다. 또한, 플라즈마 처리 공간에 방출된 전자가 포토레지스트층(305)에 조사되는 것에 의해, 가교 등의 반응이 진행되어, 포토레지스트층(305)가 개질되어 경화한다. 또한, 수소 라디칼이 포토레지스트층(305)과 반응하는 것에 의해, 포토레지스트층(305)이 개질되어 경화한다. 이것에 의해, 포토레지스트층(305)의 높이의 감소를 억제하면서, 피에칭층인 반사 방지층(304), 스핀 온 카본층(303), 산화 실리콘층(302)을 순서대로 에칭할 수가 있다.
본 실시 형태와 관련되는 기판 처리 장치(1)에 의하면, 포토레지스트층(305)을 개질시킬 수가 있다. 또한, 가변 직류 전원(50) 및 가변 직류 전원(55)을 제어하여, 상부 전극(34)에 인가하는 직류 음 전압 및 에지 링(24)에 인가하는 직류 음 전압을 제어하는 것에 의해, 웨이퍼 W에 퇴적되는 실리콘(102)의 분포를 조정할 수가 있다. 이것에 의해, 예를 들면, 상부 전극(34)에 인가하는 직류 음 전압 및 에지 링(24)에 인가하는 직류 음 전압을 제어하는 것에 의해, 포토레지스트층(305)을 개질시킬 때의 면 균일성을 향상시킬 수가 있다. 또한, 예를 들면, 에지 링(24)에 직류 음 전압을 인가하는 것에 의해, 에지 링(24)의 근방인 웨이퍼 W의 에지의 근방 부분에만 실리콘(102)을 퇴적시켜서, 국소적으로 포토레지스트층(305)을 개질시킬 수가 있다.
또한, 본 실시 형태와 관련되는 기판 처리 장치(1)에 의하면, 실리콘층(306)이 형성된 포토레지스트층(305), 및/또는, 개질된 포토레지스트층(305)을 마스크로 해서, 피에칭막인 반사 방지막(304)을 에칭할 수가 있다. 반사 방지막(304)의 에칭을 실행했을 때, 포토레지스트층(305) 표층의 실리콘층(306)이나 개질층이 에칭에 의해 제거되어 버리는 경우가 있지만, 그 때는, 재차, 포토레지스트층의 개질 처리를 행하고, 반사 방지막(304)의 에칭을 계속하는 것이 좋다. 한편, 반복 횟수는, 예를 들면 미리 설정되어 있어도 좋다.
여기서, 상부 전극(34), 에지 링(24)에의 직류 음 전압 인가에 의한 포토레지스트층(305)의 개질을 확인하는 시험을, 이하의 처리 조건 (1)~(3)으로 각각 행하였다.
처리 조건 (1)은, 상부 전극(34)에만 직류 음 전압을 인가한다.
처리 용기 내 압력：50mT
처리 가스：H2 가스＋Ar 가스
처리 가스 유량：H2/Ar=100sccm/800sccm
HF 전력: 40MHz 300W
상부 전극 직류 전압：－900V
에지 링 직류 전압：0V
처리 시간：60sec
처리 조건 (2)는, 에지 링(24)에만 직류 음 전압을 인가한다.
처리 용기 내 압력：50mT
처리 가스：H2 가스＋Ar 가스
처리 가스 유량：H2/Ar=100sccm/800sccm
HF 전력：40MHz 300W
상부 전극 직류 전압：0V
에지 링 직류 전압：－515V
처리 시간：60sec
처리 조건 (3)은, 상부 전극(34) 및 에지 링(24)에 직류 음 전압을 인가한다.
처리 용기 내 압력：50mT
처리 가스：H2 가스＋Ar 가스
처리 가스 유량：H2/Ar=100sccm/800sccm
HF 전력：40MHz　300W
상부 전극 직류 전압：－900V
에지 링 직류 전압：－515V
처리 시간：60sec
또한, 웨이퍼 W의 직경을 300mm로 하고, 웨이퍼 W의 중심(Center), 웨이퍼 W의 에지로부터 75mm(Middle 75mm), 웨이퍼 W의 에지로부터 20mm(Edge 20mm), 웨이퍼 W의 에지로부터 10mm(Edge 10mm), 웨이퍼 W의 에지로부터 5mm(Edge 5mm)의 5점에 대해, 계측을 실시했다.
시험 결과를 도 4 및 도 5에 나타낸다. 도 4는, 시험 결과를 나타내는 표이다. 도 4에 있어서, EDX(Energy dispersive X-ray spectrometry) 화상에서는, 막 내의 실리콘을 표시시킨다. 여기에서는, 실리콘을 함유하는 반사 방지층(304) 및 포토레지스트층(305) 위에 퇴적한 실리콘층(306)이 화상 상에 표시된다. 한편, 도 4에 있어서, 반사 방지층(304) 및 실리콘층(306)의 경계를 명시하여 도시하고 있다. 또한, Top Deposition는 포토레지스트층(305)의 상면의 실리콘 퇴적량을 나타내고, Side Deposition는 포토레지스트층(305)의 측면의 실리콘 퇴적량을 나타낸다.
도 5는, 포토레지스트층(305)의 상면의 실리콘 퇴적량을 나타내는 그래프이다. 한편, 도 5에 있어서, 처리 조건 (1)~(3)에 더해, 상부 전극(34) 및 에지 링(24)에 직류 음 전압을 인가하지 않는 경우도 나타낸다.
도 4 및 도 5에 나타내는 바와 같이, 상부 전극(34)에만 직류 음 전압을 인가하는 처리 조건 (1)에서는, 웨이퍼 W의 중심으로부터 미들 및 에지로부터 20mm까지(웨이퍼 W의 중앙부)에 있어서, 포토레지스트층(305)의 상면의 실리콘 퇴적량을 균일하게 할 수 있는 것이 확인되었다. 한편, 웨이퍼 W의 에지로부터 5mm~20mm(웨이퍼 W의 에지의 근방)에 있어서 포토레지스트층(305)의 상면의 실리콘 퇴적량이 감소하고 있는 것이 확인되었다.
이것에 대해, 상부 전극(34) 및 에지 링(24)에 직류 음 전압을 인가하는 처리 조건 (3)에서는, 웨이퍼 W의 중앙부에 있어서, 포토레지스트층(305)의 상면의 실리콘 퇴적량을 균일하게 할 수 있는 것이 확인되었다. 또한, 웨이퍼 W의 에지의 근방에 있어서 포토레지스트층(305)의 상면의 실리콘 퇴적량을 증가시킬 수가 있는 것이 확인되었다.
이와 같이, 상부 전극(34)에 직류 음 전압을 인가하면서 에지 링(24)에 직류 음 전압을 인가하는 것에 의해, 웨이퍼 W의 중앙부에 있어서의 실리콘 퇴적량의 균일성을 유지하면서, 웨이퍼 W의 에지 부근에 있어서의 실리콘 퇴적량을 증가시킬 수 있는 것이 확인되었다. 이것에 의해, 웨이퍼 W 전체의 실리콘 퇴적량의 균일성, 즉, 웨이퍼 W 면내에서의 실리콘 퇴적량의 분포의 제어성을 향상시킬 수가 있는 것이 확인되었다.
또한, 도 4에 나타내는 바와 같이, 포토레지스트층(305)의 측면의 실리콘 퇴적량에 대해서도, 상부 전극(34)에만 직류 음 전압을 인가하는 처리 조건 (1)과 비교하여, 상부 전극(34) 및 에지 링(24)에 직류 음 전압을 인가하는 처리 조건 (3)에서는, 실리콘 퇴적량의 균일성을 향상시킬 수 있는 것이 확인되었다.
또한, 상부 전극(34)에 직류 음 전압을 인가하지 않고, 에지 링(24)에 직류 음 전압을 인가하는 처리 조건 (2)을 행하는 것으로, 웨이퍼 W의 에지의 근방의 실리콘 퇴적량을 제어할 수 있는 것이 확인되었다. 따라서, 상부 전극(34)에 인가하는 직류 전압과 에지 링에 인가하는 직류 전압의 밸런스를 제어하는 것으로, 웨이퍼 W의 중앙부와 외주부에 있어서의 실리콘의 퇴적량의 제어성을 향상시킬 수가 있다.
한편, 처리 조건 (3)에 있어서, 동시에 상부 전극(34) 및 에지 링(24)에 직류 음 전압을 인가하고 있지만, 이것으로 한정되는 것은 아니다. 예를 들면, 상부 전극(34)에만 직류 음 전압을 인가하는 처리, 즉, 처리 조건 (1)을 실행한 후, 에지 링(24)에만 직류 음 전압을 인가하는 처리, 즉, 처리 조건 (2)를 실행해도 좋다. 이 경우에서도, 웨이퍼 W 면내에서의 실리콘 퇴적량의 분포의 제어성을 향상시킬 수가 있다.
또한, 처리 조건 (1)과 처리 조건 (2)를 복수 회 반복해도 좋다. 한편, 반복 횟수는, 예를 들면 미리 설정되어 있어도 좋다. 이 경우에서도, 웨이퍼 W 면내에서의 실리콘 퇴적량의 분포의 제어성을 향상시킬 수가 있다.
또한, 도 4 및 도 5에 나타내는 시험 결과에서는, 상부 전극 직류 전압과 에지 링 직류 전압 이외의 파라미터는 일치시키고 있지만, 처리 조건 (1)과 처리 조건 (2)를 연속으로 처리하는 경우, 이것으로 한정되는 것은 아니다. 처리 조건 (1)과 처리 조건 (2)마다 처리 가스의 종류나 유량, 압력, HF 전력 등의 파라미터를 조정하는 것에 의해, 웨이퍼 W의 중앙부와 외주부에 있어서의 실리콘의 퇴적량의 분포의 제어성을 보다 향상시키는 것을 기대할 수 있다.
예를 들면, 처리 조건 (1)과 처리 조건 (2)를 연속으로 처리하는 경우, 처리 조건 (1)의 처리 가스와 처리 조건 (2)의 처리 가스는 같아도 좋다. 이 경우, 처리 가스의 전환을 불요로 할 수가 있어, 기판 처리 장치(1)의 구성을 간단하고 쉽게 할 수가 있다.
또한, 처리 조건 (1)과 처리 조건 (2)를 연속으로 처리하는 경우, 처리 조건 (1)의 처리 가스와 처리 조건 (2)의 처리 가스는 상이해도 좋다. 이 경우, 처리 가스가 전환하는 것으로, 웨이퍼 W 면내에서의 실리콘 퇴적량의 분포의 제어성을 보다 향상시킬 수 있다.
도 6은, 상부 전극(34) 및 에지 링(24)에 인가하는 전압의 결정 방법의 일례를 설명하는 플로차트이다. 한편, 도 6의 플로우에서는 면내 균일성을 향상시키는 경우를 예로 설명한다.
스텝 S601에 있어서, 상부 전극(34)에 직류 음 전압을 인가하고, 기판 처리 장치(1)에 의한 웨이퍼 W의 처리를 실행하여, 포토레지스트층(305) 상에 실리콘 화합물을 퇴적시킨다.
스텝 S602에 있어서, 포토레지스트층(305)의 잔여막 및 실리콘층(306)의 면내 균일성을 확인한다. 예를 들면, 웨이퍼 W의 중앙부에 있어서의 면내 균일성을 확인한다. 확인 방법으로서는, 예를 들면, EDX 화상을 촬상하여 계측한다. 면내 균일성이 소정의 조건을 만족하는 경우(S602·Yes), 스텝 S604으로 진행한다. 면내 균일성이 소정의 조건을 만족하지 않는 경우(S602·No), 스텝 S603으로 진행한다.
스텝 S603에 있어서, 상부 전극(34)에 인가하는 직류 음 전압을 변경한다. 그리고 스텝 S601으로 돌아와, 변경한 직류 음 전압으로 재차 포토레지스트층(305) 상에 실리콘 화합물을 퇴적시킨다.
스텝 S604에 있어서, 포토레지스트층(305)의 잔여막 및 실리콘층(306)의 웨이퍼 W의 에지 부위에 있어서의 제어의 필요성의 유무를 판정한다. 에지 부위에 있어서의 제어의 필요성이 있는 경우(S604·Yes), 스텝 S605으로 진행한다. 에지 부위에 있어서의 제어의 필요성이 없는 경우(S604·No), 플로우를 종료한다.
스텝 S605에 있어서, 에지 링(24)에 직류 음 전압을 인가하고, 기판 처리 장치(1)에 의한 웨이퍼 W의 처리를 실행하여, 포토레지스트층(305) 상에 실리콘 화합물을 퇴적시킨다.
스텝 S606에 있어서, 포토레지스트층(305)의 잔여막 및 실리콘층(306)의 면내 균일성을 확인한다. 예를 들면, 웨이퍼 W의 중앙부에 있어서의 면내 균일성을 확인한다.
스텝 S607에 있어서, 웨이퍼 W의 에지측(외주부)에 있어서의 포토레지스트층(305)의 잔여막 및 실리콘층(306)의 불균일성을 확인한다. 예를 들면, EDX 화상을 촬상하여 계측한다. 에지 측에 있어서의 불균일성이 있는 경우(S607·Yes), 스텝 S608으로 진행한다. 에지 측에 있어서의 불균일성이 없는 경우, 플로우를 종료한다.
스텝 S608에 있어서, 에지 링(24)에 인가하는 직류 음 전압을 변경한다. 그리고 스텝 S605으로 돌아와, 변경한 직류 음 전압으로 재차 포토레지스트층(305) 상에 실리콘 화합물을 퇴적시킨다.
이와 같이, 상부 전극(34)에 인가하는 직류 음 전압 및 에지 링(24)에 인가하는 직류 음 전압을 결정할 수가 있다. 한편, 도 6에 나타내는 예에서는, 면내 균일성의 경우를 예로 설명했지만, 이것에 한정되는 것은 아니다. 포토레지스트층(305)의 잔여막 및 실리콘층(306)의 소망하는 분포를 설정하고, 그 분포가 되도록 상부 전극(34)에 인가하는 직류 음 전압 및 에지 링(24)에 인가하는 직류 음 전압을 결정해도 좋다.
또한, 예를 들면, 웨이퍼 W의 외주부에 실리콘을 퇴적시키고 싶은 경우에는, 에지 링(24)에만 전압을 인가하는 구성으로 해도 좋다. 이 경우, 도 6의 스텝 S605로부터의 처리를 행하는 것에 의해, 에지 링(24)에 인가하는 전압을 결정할 수가 있다.
이상, 기판 처리 장치(1)의 실시형태 등에 대해 설명했지만, 본 개시는 상기 실시형태 등에 한정되는 것은 아니고, 특허 청구의 범위에 기재된 본 개시의 요지의 범위 내에 있어서, 여러 가지의 변형, 개량이 가능하다.
1: 　 　 　 　 　기판 처리 장치(플라즈마 처리 장치)
10: 　 　 　 　 처리 용기
16: 　 　 　 　 탑재대
24: 　 　 　 　 에지 링(외주 부재)
34: 　 　 　 　 상부 전극
50: 　 　 　 　 가변 직류 전원(제 2 전압 인가 장치)
51: 　 　 　 　 교류 전원(제 2 전압 인가 장치)
52, 57: 정합기
53, 58: 블로킹 콘덴서
55: 　 　 　 　 가변 직류 전원(제 1 전압 인가 장치)
56: 　 　 　 　 교류 전원(제 1 전압 인가 장치)
66: 　 　 　 　 처리 가스 공급원(가스 공급부)
101: 　 　 　 　아르곤 이온
102: 　 　 　 　실리콘
301: 　 　 　 　실리콘 기판
302: 　 　 　 　산화 실리콘층
303: 　 　 　 　스핀 온 카본층
304: 　 　 　 　반사 방지층(피에칭막)
305: 　 　 　 　포토레지스트층(마스크)
306: 　 　 　 　실리콘층
W: 　 　 　 　 웨이퍼(피처리체)

Claims (17)

  1. 처리 용기와, 상기 처리 용기 내에 있어서 피처리체를 탑재하는 탑재대와, 상기 탑재대의 주위에 배치되는 외주 부재와, 상기 외주 부재에 전압을 인가하는 제 1 전압 인가 장치를 구비하는 플라즈마 처리 장치를 이용하여, 피처리체를 처리하는 처리 방법으로서,
    피에칭막과, 상기 피에칭막 상에 형성된 패턴화된 마스크를 가지는 상기 피처리체를 준비하는 공정과,
    상기 마스크를 처리하는 공정을 포함하고,
    상기 마스크를 처리하는 공정은,
    제 1 희가스를 포함한 제 1 처리 가스를 상기 처리 용기에 공급하는 공정과,
    상기 외주 부재에 직류 전압을 인가하면서, 상기 피처리체의 외주부에 위치하는 상기 마스크를 상기 제 1 처리 가스의 플라즈마에 의해 처리하는 제 1 플라즈마 처리 공정을 포함하는
    피처리체의 처리 방법.
  2. 제 1 항에 있어서,
    상기 제 1 처리 가스의 플라즈마에 의한 처리는, 상기 제 1 희가스에 의해 스퍼터링된 상기 외주 부재에 포함되는 실리콘을 퇴적시키는
    피처리체의 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 플라즈마 처리 장치는, 상기 탑재대에 대향하는 상부 전극과, 상기 상부 전극에 전압을 인가하는 제 2 전압 인가 장치를 더 구비하고
    상기 마스크를 처리하는 공정은,
    제 2 희가스를 포함한 제 2 처리 가스를 상기 처리 용기에 공급하는 공정과,
    상기 상부 전극에 직류 전압을 인가하면서, 상기 피처리체의 중심부 및 외주부에 위치하는 상기 마스크를 상기 제 2 처리 가스의 플라즈마에 의해 처리하는 제 2 플라즈마 처리 공정을 더 포함하는
    피처리체의 처리 방법.
  4. 제 3 항에 있어서,
    상기 제 2 처리 가스의 플라즈마에 의한 처리는, 상기 제 2 희가스에 의해 스퍼터링된 상기 상부 전극에 포함되는 실리콘을 퇴적시키는
    피처리체의 처리 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 마스크를 처리하는 공정에 있어서, 상기 제 1 처리 가스와 상기 제 2 처리 가스는 동일하며,
    상기 제 1 플라즈마 처리 공정과 상기 제 2 플라즈마 처리 공정은, 동시에 실행되는
    피처리체의 처리 방법.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 마스크를 처리하는 공정에 있어서,
    상기 제 2 플라즈마 처리 공정이 실행되고, 상기 제 2 플라즈마 처리 공정이 실행된 후에, 상기 제 1 플라즈마 처리 공정이 실행되는
    피처리체의 처리 방법.
  7. 제 6 항에 있어서,
    상기 제 1 처리 가스와 상기 제 2 처리 가스는 동일한 피처리체의 처리 방법.
  8. 제 6 항에 있어서,
    상기 제 1 처리 가스와 상기 제 2 처리 가스는 상이한 피처리체의 처리 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 2 플라즈마 처리 공정과 상기 제 1 플라즈마 처리 공정은, 1회 이상의 미리 정해진 횟수를 반복하는 피처리체의 처리 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 마스크를 처리하는 공정 후, 상기 피에칭막을 에칭하는 에칭 공정을 더 포함하고,
    상기 에칭 공정은,
    제 3 처리 가스를 상기 처리 용기에 공급하는 공정과,
    상기 제 3 처리 가스의 플라즈마에 의해 처리하는 공정을 포함하는
    피처리체의 처리 방법.
  11. 제 10 항에 있어서,
    상기 마스크를 처리하는 공정과 상기 에칭 공정은, 1회 이상의 미리 정해진 횟수를 반복하는
    피처리체의 처리 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 마스크는, 유기막인 피처리체의 처리 방법.
  13. 제 3 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 마스크는, 유기막이며,
    상기 제 1 처리 가스 및 상기 제 2 처리 가스는, 수소를 포함하는 가스와 희가스를 포함하는 혼합 가스인
    피처리체의 처리 방법.
  14. 제 13 항에 있어서,
    상기 수소를 포함한 가스는, H2, CH4, CH3F, HBr 중 적어도 어느 하나를 포함하는 피처리체의 처리 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 전압 인가 장치는, 상기 외주 부재에 접속되는 제 1 직류 전원, 또는 블로킹용의 콘덴서를 거쳐서 상기 외주 부재에 접속되는 제 1 교류 전원 중 어느 하나인 피처리체의 처리 방법.
  16. 제 3 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 전압 인가 장치는, 상기 상부 전극에 접속되는 제 2 직류 전원, 또는 블로킹용의 콘덴서를 거쳐서 상기 상부 전극에 접속되는 제 2 교류 전원 중 어느 하나인 피처리체의 처리 방법.
  17. 피처리체에 대하여 플라즈마 처리를 행하는 처리 용기와,
    상기 처리 용기 내에 있어서 상기 피처리체를 탑재하는 탑재대와,
    상기 탑재대의 주위에 배치되는 외주 부재와,
    상기 외주 부재에 전압을 인가하는 제 1 전압 인가 장치와,
    제어부를 구비하고,
    상기 제어부는,
    피에칭막과, 상기 피에칭막 상에 형성된 패턴화된 마스크를 가지는 상기 피처리체를 준비하는 공정과,
    희가스를 포함하는 처리 가스를 상기 처리 용기에 공급하는 공정과,
    상기 외주 부재에 직류 전압을 인가하면서, 상기 피처리체의 외주부에 위치하는 상기 마스크를 상기 처리 가스의 플라즈마에 의해 처리하는 공정을 제어하는
    플라즈마 처리 장치.
KR1020190139219A 2018-11-05 2019-11-04 피처리체의 처리 방법 및 플라즈마 처리 장치 KR20200052226A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-208028 2018-11-05
JP2018208028A JP7175162B2 (ja) 2018-11-05 2018-11-05 被処理体のプラズマエッチング方法及びプラズマエッチング装置

Publications (1)

Publication Number Publication Date
KR20200052226A true KR20200052226A (ko) 2020-05-14

Family

ID=70458691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190139219A KR20200052226A (ko) 2018-11-05 2019-11-04 피처리체의 처리 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US11610766B2 (ko)
JP (1) JP7175162B2 (ko)
KR (1) KR20200052226A (ko)
CN (1) CN111146081B (ko)
TW (1) TWI829787B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721595B2 (en) * 2019-01-11 2023-08-08 Tokyo Electron Limited Processing method and plasma processing apparatus
CN114342037B (zh) * 2019-08-01 2023-12-08 朗姆研究公司 清洁边缘环凹部的系统和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060916A (ja) 2009-09-08 2011-03-24 Tokyo Electron Ltd 被処理体の処理方法およびコンピュータ読み取り可能な記憶媒体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366937A (ja) * 1986-09-09 1988-03-25 Tokyo Ohka Kogyo Co Ltd シリコ−ン系被膜のパタ−ン形成方法
JP2003243363A (ja) * 2002-02-15 2003-08-29 Seiko Epson Corp エッチング方法、エッチング装置及び半導体装置の製造方法
AU2003244166A1 (en) * 2002-06-27 2004-01-19 Tokyo Electron Limited Plasma processing method
JP2005303099A (ja) 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP4830288B2 (ja) * 2004-11-22 2011-12-07 富士電機株式会社 プラズマ制御方法およびプラズマ制御装置
JP4884047B2 (ja) * 2006-03-23 2012-02-22 東京エレクトロン株式会社 プラズマ処理方法
US7407597B2 (en) * 2006-09-14 2008-08-05 Lam Research Corporation Line end shortening reduction during etch
JP4979430B2 (ja) * 2007-03-26 2012-07-18 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP5207406B2 (ja) * 2007-08-08 2013-06-12 株式会社アルバック プラズマ処理方法
JP5367689B2 (ja) * 2008-03-07 2013-12-11 株式会社アルバック プラズマ処理方法
KR101097025B1 (ko) * 2008-03-31 2011-12-20 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체
US20100081285A1 (en) 2008-09-30 2010-04-01 Tokyo Electron Limited Apparatus and Method for Improving Photoresist Properties
CN101738877A (zh) * 2008-11-19 2010-06-16 北京北方微电子基地设备工艺研究中心有限责任公司 去除光致抗蚀剂的方法及应用该方法的等离子体处理设备
DE112010000869B4 (de) * 2009-01-09 2013-10-17 Ulvac, Inc. Plasmaverarbeitungsvorrichtung und Verfahren zum Bilden monokristallinen Siliziums
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
JP7008474B2 (ja) * 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法
JP6529956B2 (ja) * 2016-12-28 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060916A (ja) 2009-09-08 2011-03-24 Tokyo Electron Ltd 被処理体の処理方法およびコンピュータ読み取り可能な記憶媒体

Also Published As

Publication number Publication date
JP2020077659A (ja) 2020-05-21
JP7175162B2 (ja) 2022-11-18
CN111146081B (zh) 2024-07-30
CN111146081A (zh) 2020-05-12
TW202025287A (zh) 2020-07-01
TWI829787B (zh) 2024-01-21
US20200144034A1 (en) 2020-05-07
US11610766B2 (en) 2023-03-21

Similar Documents

Publication Publication Date Title
JP5281309B2 (ja) プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
US8440050B2 (en) Plasma processing apparatus and method, and storage medium
US9911607B2 (en) Method of processing target object
JP5956933B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6438831B2 (ja) 有機膜をエッチングする方法
KR20160041764A (ko) 피처리체를 처리하는 방법
US20140141619A1 (en) Capacitively coupled plasma equipment with uniform plasma density
KR20160094306A (ko) 피처리체를 처리하는 방법
US9818582B2 (en) Plasma processing method
KR20200052226A (ko) 피처리체의 처리 방법 및 플라즈마 처리 장치
JP2018006706A (ja) 被処理体を処理する方法
JP7418632B2 (ja) プラズマ処理装置
KR20200051505A (ko) 배치대 및 기판 처리 장치
KR20230127373A (ko) 피처리체를 처리하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal