JP2020061525A - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP2020061525A
JP2020061525A JP2018193529A JP2018193529A JP2020061525A JP 2020061525 A JP2020061525 A JP 2020061525A JP 2018193529 A JP2018193529 A JP 2018193529A JP 2018193529 A JP2018193529 A JP 2018193529A JP 2020061525 A JP2020061525 A JP 2020061525A
Authority
JP
Japan
Prior art keywords
wax
sized substrate
manufacturing
support
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018193529A
Other languages
English (en)
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
岡 直人
Naoto Oka
直人 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2018193529A priority Critical patent/JP2020061525A/ja
Publication of JP2020061525A publication Critical patent/JP2020061525A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】大判基板を極小サイズのチップ単体に安価にかつ安定的にダイシングすることができるチップ抵抗器の製造方法を提供する。【解決手段】大判基板10の上面に内部電極2や抵抗体3等の機能素子を形成した後、この大判基板10の下面と多孔質セラミックスからなる支持台11の上面のいずれかの平坦面に溶融状態のワックス12を塗布した後、このワックス12を軟化させながら大判基板10を支持台11の上面に圧着することにより、大判基板10と支持台11との間に入り込んだ気泡が多孔質材料からなる支持台11を通って外部に抜けるようにし、しかる後、ワックス12を硬化させて大判基板10を支持台11の上面に接着固定し、この状態で大判基板10に対して一次分割用と二次分割用のダイシングを行うことにより、大判基板10を多数のチップ単体に個片化するようにした。【選択図】図3

Description

本発明は、大判基板の主面に抵抗体等の機能素子を形成した後、その大判基板をダイシングにより切断して個片化するようにしたチップ抵抗器の製造方法に関するものである。
チップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の主面(上面)に所定間隔を存して対向配置された一対の上面電極と、絶縁基板の下面に所定間隔を存して対向配置された一対の下面電極と、上面電極と下面電極を橋絡する端面電極と、対をなす上面電極どうしを橋絡する抵抗体と、抵抗体を覆う保護層等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、シート状の大判基板の表裏両面に対して多数個分の上面電極、下面電極、抵抗体、保護層等を一括して厚膜形成した後、この大判基板を短冊状に分割し、さらに分割した端面に上面電極と下面電極を橋絡する端面電極を一括して形成した後、チップ状に分割して個々のチップ部品を得るようにしている。かかる分割方法としては、大判基板に予め断面V字状の分割溝を格子状に設けておき、これら分割溝に沿って大判基板をブレイクするという方法が広く知られているが、近年のチップ抵抗器の小型化に伴って、分割溝を設ける代わりにダイシングによって大判基板を切断することが行われている。
かかるダイシングによる分割方法では、支持台上に接着剤を用いて大判基板を固定し、この状態で高速回転するダイシングブレードを一方向へ走査(第1ダイシング)して大判基板に複数の第1切断溝を形成して短冊状にした後、支持台上に固定されたままダイシングブレード側からスパッタを用いて第1切断溝内に端面電極を回り込ませて上面電極と下面電極を橋絡する端面電極を形成し、次いで、ダイシングブレードを第1切断溝と直交する方向へ走査(第2ダイシング)して複数の第2切断溝を形成することにより、大判基板を多数のチップ単体に個片化するようにしている。
支持台は硬質のガラス基板やアルミナ基板等からなり、例えば特許文献1に記載された従来例では、シート状の大判基板の表裏両面に対して多数個分の上面電極と下面電極や抵抗体や保護層等を一括して厚膜形成した後、下面電極が形成された大判基板の裏面にワックスからなる接着層を形成した後、このワックスの接着力によって大判基板を支持台上に固定した状態で第1ダイシングにより第1切断溝を形成して大判基板を短冊状に分割し、次いで、支持台上に固定されたままダイシングブレード側からスパッタを用いて第1切断溝内に端面電極を回り込ませることで上面電極と下面電極を橋絡する端面電極を形成し、しかる後、第2ダイシングにより第2切断溝を形成して多数のチップ単体に個片化し、これらダイシング後にワックスを洗浄して個々のチップ単体を支持体から剥離させている。
また、特許文献2に記載された従来例では、真空チャンバ内のテーブル上に大判基板を載置すると共に、大判基板と一定の間隔を保つようにダイシングテープを対向させた後、真空チャンバ内を減圧雰囲気下にして大判基板とダイシングテープを予備的に接着し、しかる後、真空チャンバ内を大気圧に戻して増圧することにより、大判基板とダイシングテープが気泡等を巻き込むことなく完全に接着されるようにしている。そして、大判基板とダイシングテープを真空チャンバから取り出した後、ダイシングテープに接着された大判基板に対してダイシングを行うようにしている。
特開2004−111833号公報 特開2008−66684号公報
しかし、前述した特許文献1に記載された従来技術では、ガラス基板やアルミナ基板等の支持台上に溶融したワックスを用いて大判基板を接着固着する際に、支持台と大判基板との間に気泡を巻き込みやすくなり、そのまま気泡が入った状態でダイシングを行うと、切断されたチップ単体がワックスの接着力に負けて支持台から飛散してしまうという問題がある。特に、近年のチップ抵抗器の小型化により、チップ単体での接着面積が小さいため、気泡によるチップ単体の飛散は大きく歩留まりに影響してしまう。
また、特許文献2に記載された従来技術では、大判基板とダイシングテープを真空チャンバ内で真空と大気圧との差圧を利用して貼り合わすことにより、大判基板とダイシングテープとの間に気泡を巻き込まないようにすることが可能となるが、真空チャンバを含む大掛かりな設備を必要とするためコストアップになるという問題がある。しかも、ダイシングテープを使用した分割方法では、そもそもダイシングテープ自体が柔らかい材料であり、ダイシングテープの接着剤は硬化しないため、ダイシング時に大判基板がダイシングテープから動きやすくなって、チップ形状を安定して形成することができず、特に0201サイズのように極小サイズのチップ単体をダイシングするのには不向きとなる。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、大判基板を多数のチップ単体に安価にかつ安定的にダイシングすることができるチップ抵抗器の製造方法を提供することにある。
上記の目的を達成するために、本発明によるチップ部品の製造方法は、セラミックスからなるシート状の大判基板の主面に、所定間隔を存して対向する複数の内部電極と、対をなす前記内部電極に接続する抵抗体と、前記抵抗体を覆う保護膜を形成する機能素子形成工程と、前記大判基板の他面と多孔質材料からなる支持台の上面の少なくとも一方面に溶融状態のワックスを塗布するワックス塗布工程と、前記ワックスを加熱により軟化させながら前記大判基板を前記支持台に圧着した後、前記ワックスを硬化させて前記大判基板を前記支持台に接着固定する基板接着工程と、前記支持台に接着固定された前記大判基板をダイシングによって多数のチップ単体に切断するダイシング工程と、前記ワックスを除去して前記チップ単体を前記支持台から剥離させる剥離工程と、前記チップ単体の相対向する両側面に、前記内部電極に接続すると共に他面側に回り込む端面電極を形成する端面電極形成工程と、前記端面電極を覆う外部電極を形成する外部電極形成工程と、を含むことを特徴としている。
このように機能素子が形成されていない大判基板の下面と多孔質材料からなる支持台の上面との少なくとも一方の対向面にワックスを塗布した後、ワックスを軟化させながら大判基板を支持台に圧着すると、大判基板の機能素子が形成されていない平坦な面(他面)と支持台の平滑面とを貼り合わせるため、大判基板と支持台との間に気泡が発生しにくくなり、しかも、大判基板と支持台との間に気泡が発生したとしても、入り込んだ気泡が多孔質材料からなる支持台側に抜けるため、ワックスの硬化によって大判基板を支持台に強固に接着固定することができ、支持台からチップ単体を剥離した後に他面側に回り込む端面電極を形成して他面側の電極を形成するので、その後にダイシングを行う際に、チップ単体が変形したり支持台から飛んでしまうことを抑制できる。
上記の製造方法において、支持台は気泡を透過できる多孔質材料であれば何でも良いが、セラミックスからなるシート状の大判基板と反応せず密着性にも優れている等の理由により、支持台は多孔質セラミックスであることが特に好ましい。この場合において、多孔質セラミックスの気孔率が20%〜40%であると、ワックスが支持台の多孔質セラミックスに浸透し過ぎて接着強度が低下してしまうことを抑制した上で、気泡を支持台側に抜き易くすることができる。
また、上記の製造方法において、ワックス塗布工程でワックスは大判基板と支持台の対向面のいずれに塗布しても良いが、大判基板の平坦な下面にワックスを塗布すると、ワックスと大判基板との間に気泡が巻き込まれにくくなると共に、気泡を支持台側に抜き易くすることができる。
また、上記の製造方法において、ワックスとして液状ワックスを用い、ワックス塗布工程で大判基板の平坦な下面液状ワックスをスピンコートした後、加熱により液状ワックスの溶剤を揮発させると、平坦かつ均一にワックスを形成することができるため、圧着する際に大判基板が割れてしまうことなく、さらにワックスに気泡が入りにくくすることができる。
本発明のチップ抵抗器の製造方法によれば、大判基板を極小サイズのチップ単体に安価にかつ安定的にダイシングすることができる。
本発明の実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示すフローチャートである。 支持台の気孔率に対する接着強度と気泡の抜けについてのデータを示す説明図である。
以下、発明の実施の形態について図面を参照して説明する。
図1は本発明の実施形態例に係るチップ抵抗器の断面図である。図1に示すように、本実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の上面における長手方向両端部に設けられた一対の内部電極2と、これら内部電極2に接続するように設けられた長方形状の抵抗体3と、一対の内部電極2の一部分と抵抗体3の全面を被覆する絶縁性の保護層4と、絶縁基板1の長手方向両端部に設けられた一対の端面電極5と、これら端面電極5の表面に被着された一対の外部電極6とによって主に構成されている。
絶縁基板1はアルミナを主成分とするセラミックス基板であり、この絶縁基板1は後述するシート状の大判基板を縦横に延びる1次分割ラインと2次分割ラインに沿ってダイシングにより切断して多数個取りされたものである。
一対の内部電極2は、Ag系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。この抵抗体3の長手方向の両端部はそれぞれ内部電極2に重なっており、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護層4はアンダーコート層7とオーバーコート層8の2層構造からなり、そのうちアンダーコート層7はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層8はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
一対の端面電極5はAg系ペーストをディップして加熱硬化させたものであり、これら端面電極5は対応する内部電極2と接続するように断面コ字状に形成されている。
一対の外部電極6はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたSnメッキ層である。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図2〜図4を参照しながら説明する。ここで、図2は本実施形態例に係るチップ抵抗器の製造工程を示す平面図、図3(a)〜(e)は図2(a)〜(e)のX−X線に沿う断面図、図3(f)は図2(f)のY−Y線に沿う断面図、図4は本実施形態例に係るチップ抵抗器の製造工程を示すフローチャートである。
まず、図4のステップS1において、絶縁基板1が多数個取りされるシート状の大判基板10を準備する(大判基板の準備工程)。この大判基板10に1次分割溝や2次分割溝は形成されていないが、後工程で大判基板10は縦横に延びる1次分割ラインL1と2次分割ラインL2(図中1点鎖線で示す)に沿ってダイシングされ、これら両分割ラインL1,L2によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。
次に、図4のステップS2において、大判基板10の上面における2次分割ラインL2で挟まれた領域内に、各1次分割ラインL1を跨ぐようにAg系ペーストを印刷し、これを乾燥・焼成することにより、図2(a)と図3(a)に示すように、大判基板10の上面にチップ形成領域を挟んで対向する矩形状の内部電極2を複数形成する(内部電極形成工程)。
次に、図4のステップS3において、大判基板10の上面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図2(b)と図3(b)に示すように、対をなす内部電極2間に跨る複数の抵抗体3を形成する(抵抗体形成工程)。なお、電極形成工程と抵抗体形成工程の順序は上記と逆であっても良い。
次に、図4のステップS4において、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆うアンダーコート層7を形成した後、このアンダーコート層7の上から抵抗体3に不図示のトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層7の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図2(c)と図3(c)に示すように、内部電極2の一部と抵抗体3の全体を覆うオーバーコート層8を形成し、これらアンダーコート層7とオーバーコート層8によって2層構造の保護層4を形成する(保護膜形成工程)。なお、オーバーコート層8は内部電極2の全体を覆うようにしても良い。
このように大判基板10の上面(主面)に抵抗体3等を含む機能素子を形成した(機能素子形成工程)後、図4のステップS5において、大判基板10の平坦な下面と支持台11の平坦な上面のいずれか一方に溶剤を含む液状のワックス12をスピンコートを用いて均一に塗布し、その後、加熱により溶剤を揮発して固形にし、必要に応じてさらに高い温度で加熱してガス抜きやレベリングをする(ワックス塗布工程)。支持台11は多孔質セラミックスからなり、その気孔率として20%〜40%のものが用いられている。
次に、図4のステップS6において、ワックス12を加熱により軟化させながら大判基板10を支持台11の上面に圧着した後、ワックス12を硬化させることにより、図2(d)と図3(d)に示すように、大判基板10を支持台11上に接着固定する(基板接着工程)。このとき、大判基板10と支持台11の対向面は平坦な面であるため気泡が発生しにくく、しかも、大判基板10と支持台11との間入り込んだ多少の気泡は、圧着時に多孔質材料からなる支持台側に抜けるため、ワックス12の硬化によって大判基板10を支持台11に強固に接着固定することができる。
図5は、支持台11の気孔率に対する接着強度と気泡の抜けについてのデータを示す説明図である。このデータで使用した支持台は、絶縁基板1として用いられているアルミナ96%のセラミックス基板であり、気孔率を0%〜50%の範囲で変えたものである。通常、絶縁基板1には、湿度や腐食ガスによる故障をなくすために、気孔率0%のセラミックス基板が用いられている。
図5から明らかなように、前述した支持台11の気孔率が10%以上あれば実用可能であるが、気孔率が20%以下になると、気泡が支持台11から抜けにくくなり、圧着時の圧力を強くしなくてはならず、こういった場合に大判基板10や支持台11が破損してしまう可能性がある。また、気孔率が40%以上になると、ワックス12が多孔質材料からなる支持台11側に浸透し過ぎて接着強度が低下してしまうため、支持台11の気孔率は20%〜40%のものが好ましい。
また、図3(d)の矢印Pで示すように、この基板接着工程において、支持台11の下面側から吸引しながら大判基板10を支持台11に圧着すると、大判基板10と支持台11との間に入り込んだ気泡をより効率良く抜くことができる。
次に、図4のステップS7において、高速回転する円盤状のダイシングブレード13を1次分割ラインL1に沿って直線的に走らせて内部電極2を2分することにより、図2(e)と図3(e)に示すように、大判基板10と支持台11に1次分割ラインL1に沿って延びる複数の第1切断溝14を形成する(第1ダイシング工程)。この第1ダイシング工程で、大判基板10は支持台11に接着されたまま各第1切断溝14によって複数の短冊状基板に分割される。
次に、図4のステップS8において、ダイシングブレード13を2次分割ラインL2に沿って直線的に走らせることにより、図2(f)と図3(f)に示すように、大判基板10と支持台11に各第1切断溝14と直交する複数の第2切断溝15を形成して、大判基板10を多数のチップ単体に個片化する(第2ダイシング工程)。これら第1ダイシング工程と第2ダイシング工程において、大判基板10と支持台11は気泡が取り除かれたワックス12を介して強固に接着固定されているため、ダイシングによってチップ単体が変形したり支持台11から飛んでしまうことを抑制できる。
次に、図4のステップS9において、ワックス12を洗浄や溶剤で除去することにより、大判基板10を支持台11から剥離してチップ抵抗器と同等の大きさの多数のチップ単体を得る(剥離工程)。
次に、図4のステップS10において、チップ単体の端面にAg系ペーストをディップ塗布して加熱硬化することにより、チップ単体の両端面から内部電極2に接続され、かつ、下面(他面)側に回り込む端面電極5を形成する(端面電極形成工程)。しかる後、個々のチップ単体に対してNi,Sn等の電解メッキを施し、端面電極5を被覆する外部電極6を形成する(外部電極形成工程)ことにより、図1に示すようなチップ抵抗器が完成する。ここで、端面電極5がオーバーコート層8の一部まで覆うように形成すると、腐食ガスから内部電極2を保護することができ、さらに、オーバーコート層8まで達する端面電極5を下面(他面)側に回り込む量と同じ量にすると、外見上、上下面で同等の外部電極を容易に形成できる。
以上説明したように、本実施形態例に係るチップ抵抗器(チップ部品)の製造方法では、機能素子が形成されていない大判基板10の平坦な下面と多孔質セラミックスからなる支持台11の上面の少なくとも一方の平坦な対向面にワックス12を塗布した後、このワックス12を軟化させながら大判基板10を支持台11の上面に圧着するとき、大判基板10と支持台11との間に入り込んだ気泡が多孔質材料からなる支持台11側に抜けるため、気泡が取り除かれたワックス12を介して大判基板10を支持台11に強固に接着固定することができる。したがって、その後に一次分割と二次分割のダイシングを行う際に、チップ単体が変形したり支持台11から飛んでしまうことを抑制でき、0201サイズのように極小サイズのチップ単体でも安価にかつ安定的にダイシングすることができる。
なお、上記の製造方法において、ワックス塗布工程でワックス12を大判基板10の下面と支持台11の上面のいずれに塗布した場合でも、これら大判基板10の下面と支持台11の上面は平坦面であるため、気泡の巻き込みを抑制することができる。特に、大判基板10の平坦な下面にワックス12を塗布した場合、ワックス12と大判基板10との間に気泡が巻き込まれにくくなるという効果だけでなく、気泡を支持台11側に抜き易くなるという付加的な効果を奏する。
1 絶縁基板
2 内部電極
3 抵抗体
4 保護層
5 端面電極
6 外部電極
7 アンダーコート層
8 オーバーコート層
10 大判基板
11 支持台
12 ワックス
13 ダイシングブレード
14 第1切断溝
15 第2切断溝
L1 1次分割ライン
L2 2次分割ライン

Claims (5)

  1. シート状の大判基板の主面に、所定間隔を存して対向する複数の内部電極と、対をなす前記内部電極に接続する抵抗体と、前記抵抗体を覆う保護膜を形成する機能素子形成工程と、
    前記大判基板の他面と多孔質材料からなる支持台の上面の少なくとも一方面に溶融状態のワックスを塗布するワックス塗布工程と、
    前記ワックスを加熱により軟化させながら前記大判基板を前記支持台に圧着した後、前記ワックスを硬化させて前記大判基板を前記支持台に接着固定する基板接着工程と、
    前記支持台に接着固定された前記大判基板をダイシングによって多数のチップ単体に切断するダイシング工程と、
    前記ワックスを除去して前記チップ単体を前記支持台から剥離させる剥離工程と、
    前記チップ単体の相対向する両側面に、前記内部電極に接続すると共に他面側に回り込む端面電極を形成する端面電極形成工程と、
    前記端面電極を覆う外部電極を形成する外部電極形成工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
  2. 請求項1に記載のチップ抵抗器の製造方法において、
    前記支持台が多孔質セラミックスであることを特徴とするチップ抵抗器の製造方法。
  3. 請求項2に記載のチップ抵抗器の製造方法において、
    前記多孔質セラミックスの気孔率が20%〜40%であることを特徴とするチップ抵抗器の製造方法。
  4. 請求項1に記載のチップ抵抗器の製造方法において、
    前記ワックス塗布工程で前記ワックスが前記大判基板の他面に塗布されることを特徴とするチップ抵抗器の製造方法。
  5. 請求項4に記載のチップ抵抗器の製造方法において、
    前記ワックスとして液状ワックスを用い、前記ワックス塗布工程で前記液状ワックスをスピンコートした後、加熱により前記液状ワックスの溶剤を揮発させることを特徴とするチップ抵抗器の製造方法。
JP2018193529A 2018-10-12 2018-10-12 チップ抵抗器の製造方法 Pending JP2020061525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018193529A JP2020061525A (ja) 2018-10-12 2018-10-12 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018193529A JP2020061525A (ja) 2018-10-12 2018-10-12 チップ抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JP2020061525A true JP2020061525A (ja) 2020-04-16

Family

ID=70220269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018193529A Pending JP2020061525A (ja) 2018-10-12 2018-10-12 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP2020061525A (ja)

Similar Documents

Publication Publication Date Title
TWI443695B (zh) 積層陶瓷電子零件之製造方法
JP6933453B2 (ja) チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法
US10192659B2 (en) Chip resistor
JPS6151411B1 (ja)
JP5522533B2 (ja) 表面実装型電子部品およびその製造方法
JP2020061525A (ja) チップ抵抗器の製造方法
US11874245B2 (en) Production method for sulfidation detection sensor
JP2017168749A (ja) チップ抵抗器およびその製造方法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2020053656A (ja) チップ部品の分割方法
JPWO2019143191A5 (ja)
JPH0786012A (ja) 角形チップ抵抗器の製造方法
JP4067923B2 (ja) チップ抵抗器の製造方法
JP2005268302A (ja) チップ抵抗器およびその製造方法
JP2641530B2 (ja) チップ状電子部品の製造方法
JPH10256001A (ja) チップ電子部品
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2015008189A (ja) 薄膜チップ抵抗器の製造方法
JP2806802B2 (ja) チップ抵抗器
JP2020508204A (ja) 洗浄方法および洗浄システム
JP2020021887A (ja) チップ部品の製造方法
JPH10275716A (ja) チップ抵抗器の製造方法
JPH08172004A (ja) チップ抵抗器の製造方法
JP2884721B2 (ja) ガラスセラミック多層配線基板
JP2004259773A (ja) チップ抵抗器の製造方法