JP2020046225A - 電流入力回路及び電力測定器 - Google Patents

Abstract

【課題】電流測定の誤差を低減することが可能な電流入力回路を提供する。【解決手段】電流入力回路２００は、電流を入力するＡ端子及び電流を出力する±端子と、Ａ端子及び±端子の間に接続されたシャント抵抗２１０と、シャント抵抗２１０にかかる電圧を増幅する増幅回路２２０と、増幅回路２２０により増幅された電圧をアナログ信号からデジタル信号に変換する後処理回路２３０と、を備える。後処理回路２３０は抵抗２３４，２３５を有し、増幅回路２２０の基準電位を示す第１パターン２５０は、抵抗２３４，２３５を介して後処理回路２３０の基準電位を示す第２パターン２６０に接続され、第２パターン２６０は±端子に接続される。【選択図】図１

Description

本開示は、電流入力回路及び電力測定器に関する。

電力測定器として、一般的に図２に示す構成のものが知られている（例えば、特許文献１参照）。図２において、電力測定器１は、電圧入力回路１０と、電流入力回路２０と、演算部３０と、表示部４０と、メモリ５０と、操作部６０と、ＣＰＵ７０とを備える。

電圧入力回路１０は、分圧回路１１により入力電圧を分圧した後、増幅回路１２により増幅し、Ａ／Ｄ変換器１３によりデジタル信号に変換する。
に出力する。

電流入力回路２０は、シャント抵抗２１にかかる電圧を増幅回路２２で増幅し、Ａ／Ｄ変換器２３によりデジタル信号に変換する。

演算部３０は、Ａ／Ｄ変換器１３から入力された電圧信号、及びＡ／Ｄ変換器２３から入力された電流信号から、電圧値、電流値、電力値などを演算し、演算結果をメモリ５０に格納する。表示部４０は、演算部３０の演算結果を表示する。操作部６０は、例えば、ボタン、キー、外付けのキーボードやマウス等であり、測定条件等が設定される。ＣＰＵ７０は、電力測定器１の各機能部１０〜６０とバスで接続されて各機能部１０〜６０を制御し、電力測定器１の全体を制御する。

特開２００９−２８８２１８号公報

図２に示した電流入力回路２０において、電流出力側の±端子（Ｌ端子）とシャント抵抗２１の接続点である点Ｐから、接地された筺体１００へは、電流入力回路２０内の回路パターンを通って、複数の経路により電流が流れる。そのため、該電流と回路パターンのインピーダンスにより電圧が発生し、増幅回路２２の入出力端子間に余分な電位差が発生してしまい、シャント抵抗２１に流れる電流の測定に誤差が生じることがあった。

そこで、本開示は、電流測定の誤差を低減することが可能な電流入力回路及び電力測定器を提供することにある。

幾つかの実施形態に係る電流入力回路は、電流を入力するＡ端子及び電流を出力する±端子と、前記Ａ端子及び前記±端子の間に接続されたシャント抵抗と、前記シャント抵抗にかかる電圧を増幅する増幅回路と、前記増幅回路により増幅された電圧をアナログ信号からデジタル信号に変換する後処理回路と、を備え、前記後処理回路は抵抗を有し、前記増幅回路の基準電位を示す第１パターンは、前記抵抗を介して前記後処理回路の基準電位を示す第２パターンに接続され、前記第２パターンは前記±端子に接続される。
このように、増幅回路の基準電位と後処理回路の基準電位とを分離し、増幅回路の基準電位を示す第１パターンを、抵抗を介して後処理回路の基準電位を示す第２パターンに接続し、第２パターンを±端子に接続することにより、増幅回路を流れるコモンモード電流を小さくすることができるため、電流測定の誤差を低減することが可能となる。

一実施形態において、前記後処理回路は、前記増幅回路により増幅された電圧と、前記増幅回路の基準電位との差動成分を出力するオペアンプを有し、該オペアンプの出力信号をアナログ信号からデジタル信号に変換してもよい。
このように、シャント抵抗にかかる電圧を増幅回路により増幅した後に、増幅回路の基準電位との差動成分を抽出することにより、さらに電流測定の誤差を低減することが可能となる。

一実施形態において、前記増幅回路及び前記後処理回路に電圧を供給する電源回路を備え、前記増幅回路はインダクタを有し、該インダクタは前記電源回路に接続されてもよい。
このような構成によれば、増幅回路を電源回路から絶縁し、コモンモード電流を低減させることが可能となる。

一実施形態において、前記第１パターンは前記増幅回路を囲むように配置され、前記第２パターンは前記後処理回路を囲むように配置されてもよい。
このような構成によれば、シールド効果によりノイズを低減することが可能となる。

幾つかの実施形態に係る電力測定器は、前記電流入力回路を備える。
このような構成によれば、高精度に電流を測定することができる。

本開示によれば、電流測定の誤差を低減することが可能な電流入力回路及び電力測定器を提供することができる。

一実施形態に係る電流入力回路を示す図である。 従来の電力測定器の一例を示す図である。

以下、本発明を実施するための形態について、図面を参照しながら説明する。

図１は、本発明の一実施形態に係る電流入力回路を示す図である。図１に示すように、電流入力回路２００は、電流を入力するＡ端子及び電流を出力する±端子と、シャント抵抗２１０と、増幅回路２２０と、後処理回路２３０と、電源回路２４０とを備える。

シャント抵抗２１０の一端は電流入力回路２００のＡ端子に接続され、シャント抵抗２１０の他端は電流入力回路２００の±端子に接続され、シャント抵抗２１０により電流信号が電圧信号に変換される。

増幅回路２２０は、オペアンプ２２１及びオペアンプ２２２により、シャント抵抗２１０にかかる電圧を増幅する。増幅回路２２０は図１の構成に限られず、従来の任意の増幅回路を用いることができる、例えば、図１ではオペアンプを２段としているが、オペアンプは１段であっても３段以上であってもよい。

増幅回路２２０の基準電位を示す第１プレーンパターン２５０は、増幅回路２２０を囲むように配置される。なお、図１では第１プレーンパターン２５０を第２プレーンパターン２６０と区別するために、第１プレーンパターン２５０には斜線を付している。また、第１プレーンパターン２５０への接続を意味する逆三角形の記号にも斜線を付している。第１プレーンパターン２５０は、抵抗２３４及び抵抗２３５を介して、後処理回路２３０の基準電位を示す第２プレーンパターン２６０に接続される。

抵抗２２３の一端はオペアンプ２２２の出力端子及び後処理回路２３０に接続され、抵抗２２３の他端は抵抗２２４に接続される。抵抗２２４の一端は抵抗２２３に接続され、抵抗２２４の他端はプレーンパターン２５０に接続される。

後処理回路２３０は、Ａ／Ｄ変換器２３６を有し、Ａ／Ｄ変換器２３６は、増幅回路２２０により増幅された電圧をアナログ信号からデジタル信号に変換する。

後処理回路２３０の基準電位を示す第２プレーンパターン２６０は、後処理回路２３０を囲むように配置される。また、第２プレーンパターン２６０は、電流入力回路２００の±端子に接続される。斜線の付されていない逆三角形の記号は、第２プレーンパターン２６０への接続を意味する。なお、±端子付近に配置された逆三角形の記号は、±端子と第２プレーンパターン２６０とが接続されることを意味する。

後処理回路２３０は、図１に示すようにＡ／Ｄ変換器２３６の前段にオペアンプ（差動アンプ）２３１を有してもよい。その場合には、オペアンプ２３１は増幅回路２２０により増幅された電圧と、増幅回路２２０の基準電位との差動成分を出力し、同相成分を除去する。そして、Ａ／Ｄ変換器２３６は、オペアンプ２３１の出力信号をアナログ信号からデジタル信号に変換する。

抵抗２３２の一端はオペアンプ２２２の出力端子に接続され、抵抗２３２の他端はオペアンプ２３１の第１入力端子に接続される。抵抗２３４の一端は第１プレーンパターン２５０に接続され、抵抗２３４の他端はオペアンプ２３１の第２入力端子に接続される。抵抗２３３の一端はオペアンプ２３１の第１入力端子に接続され、抵抗２３３の他端はオペアンプ２３１の出力端子に接続される。抵抗２３５の一端はオペアンプ２３１の第２入力端子に接続され、抵抗２３５の他端は第２プレーンパターン２６０に接続される。抵抗２３２と抵抗２３４の抵抗値は同一であり、抵抗２３３と抵抗２３５の抵抗値も同一である。抵抗２３２，２３３，２３４，２３５、及びオペアンプ２３１により、差動増幅回路が構成される。差動増幅回路は、入力信号の差動成分を、（抵抗２３３，２３５の抵抗値）／（抵抗２３２，２３４の抵抗値）倍に増幅して出力する。

電源回路２４０は、ＤＣ／ＤＣ変換により直流電圧を生成し、増幅回路２２０及び後処理回路２３０に対して電源を供給する。図１ではオペアンプ２２２に対する電源供給の配線のみ示し、他の配線は省略している。電源回路２４０の＋端子はコンデンサ２４１を介して第２プレーンパターン２６０に接続され、電源回路２４０の−端子は直接第２プレーンパターン２６０に接続される。

インダクタ２２５の一端は電源回路２４０に接続され、インダクタ２２５の他端はオペアンプ２２１，２２２の電源端子に接続される。インダクタ２２５は、例えばチョークコイルである。これにより、増幅回路２２０を電源回路２４０から絶縁し、コモンモード電流を低減させることが可能となる。なお、増幅回路２２０の電源として、別途絶縁電源（例えば、絶縁型ＤＣ／ＤＣコンバータ）を設けることにより、電源へのインピーダンスを高くしてもよい。

第２プレーンパターン２６０は、電流入力回路２００の±端子（Ｌ端子）と接続される。また、第２プレーンパターン２６０は、コンデンサ２６１を介して、接地された筺体１００に接続される。電流入力回路２００においては、±端子とシャント抵抗２１０の接続点Ｐから筺体１００へは、第２プレーンパターン２６０を通る経路１により電流が流れるか、第１プレーンパターン２５０、抵抗２３４，２３５、及び第２プレーンパターン２６０を通る経路２により電流が流れる。抵抗２３４，２３５の抵抗値を大きくすることにより、経路２に流れるコモンモード電流を極めて小さくすることができる。すなわち、図２に示した従来の電流入力回路２０では、増幅回路２２の内部に流れるコモンモード電流は大きいが、本発明に係る電流入力回路２００では、増幅回路２２０の内部に流れるコモンモード電流を極めて小さくすることができる。そのため、本発明によれば、電流測定の誤差を低減することが可能となる。

また、電流入力回路２００は、オペアンプ２３１を設け、オペアンプ２３１により、オペアンプ２２２の出力電圧と、増幅回路２２０の基準電位との差動成分を増幅するようにしてもよい。なお、ここでの増幅とは１倍も含む。シャント抵抗２１０の抵抗値は小さいため、シャント抵抗２１０にかかる電圧も小さいが、オペアンプ２３１には、該電圧を増幅回路２２０により増幅した電圧が入力されるため、オペアンプ２３１は同相信号を高精度に除去することができる。したがって、さらに電流測定の誤差を低減することが可能となる。

また、図２に示した電力測定器１の電流入力回路２０を、上述した電流入力回路２００に置換することができる。すなわち、本発明に係るた電力測定器は、電圧入力回路１０と、電流入力回路２００と、演算部３０と、表示部４０と、メモリ５０と、操作部６０と、ＣＰＵ７０とを備える。電流入力回路２００を備える電力測定器は、高精度に電流を測定することが可能となる。

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

１００ 筺体
２００ 電流入力回路
２１０ シャント抵抗
２２０ 増幅回路
２２１，２２２，２３１ オペアンプ
２２３，２２４，２３２，２３３，２３４，２３５ 抵抗
２２５ インダクタ
２２６，２４１，２６１ コンデンサ
２３０ 後処理回路
２３６ Ａ／Ｄ変換器
２４０ 電源回路
２５０ 第１プレーンパターン
２６０ 第２プレーンパターン

Claims (5)

1. 電流を入力するＡ端子及び電流を出力する±端子と、
   前記Ａ端子及び前記±端子の間に接続されたシャント抵抗と、
   前記シャント抵抗にかかる電圧を増幅する増幅回路と、
   前記増幅回路により増幅された電圧をアナログ信号からデジタル信号に変換する後処理回路と、を備え、
   前記後処理回路は抵抗を有し、前記増幅回路の基準電位を示す第１パターンは、前記抵抗を介して前記後処理回路の基準電位を示す第２パターンに接続され、前記第２パターンは前記±端子に接続されることを特徴とする電流入力回路。
2. 前記後処理回路は、前記増幅回路により増幅された電圧と、前記増幅回路の基準電位との差動成分を出力するオペアンプを有し、該オペアンプの出力信号をアナログ信号からデジタル信号に変換することを特徴とする、請求項１に記載の電流入力回路。
3. 前記増幅回路及び前記後処理回路に電圧を供給する電源回路を備え、
   前記増幅回路はインダクタを有し、該インダクタは前記電源回路に接続されることを特徴とする、請求項１又は２に記載の電流入力回路。
4. 前記第１パターンは前記増幅回路を囲むように配置され、前記第２パターンは前記後処理回路を囲むように配置されることを特徴とする、請求項１から３のいずれか一項に記載の電流入力回路。
5. 請求項１から４のいずれか一項に記載の電流入力回路を備えることを特徴とする電力測定器。

Images