JP2020043336A - セラミックス基板、静電チャック、静電チャックの製造方法 - Google Patents

セラミックス基板、静電チャック、静電チャックの製造方法 Download PDF

Info

Publication number
JP2020043336A
JP2020043336A JP2019147509A JP2019147509A JP2020043336A JP 2020043336 A JP2020043336 A JP 2020043336A JP 2019147509 A JP2019147509 A JP 2019147509A JP 2019147509 A JP2019147509 A JP 2019147509A JP 2020043336 A JP2020043336 A JP 2020043336A
Authority
JP
Japan
Prior art keywords
aluminum oxide
substrate
electrostatic chuck
conductor pattern
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019147509A
Other languages
English (en)
Other versions
JP7306915B2 (ja
Inventor
知剛 峯村
Tomotake Minemura
知剛 峯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to US16/555,011 priority Critical patent/US11177152B2/en
Priority to TW108131715A priority patent/TW202031625A/zh
Priority to KR1020190108637A priority patent/KR102659507B1/ko
Priority to CN201910837265.XA priority patent/CN110880471A/zh
Publication of JP2020043336A publication Critical patent/JP2020043336A/ja
Application granted granted Critical
Publication of JP7306915B2 publication Critical patent/JP7306915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1077—Magnetic diluted [DMS]
    • H01L2924/10777—Nickel(II)oxide [NiO]

Abstract

【課題】高純度の酸化アルミニウムからなるセラミックスに形成された電極を有する静電チャックを提供すること。【解決手段】静電チャック１の載置台２０は、基板本体２１と、基板本体２１に内設された静電電極２２を含む。基板本体２１は、酸化アルミニウム（Ａｌ２Ｏ３）からなるセラミックスである。静電電極２２は、タングステン（Ｗ）を主成分とし、酸化ニッケル（ＮｉＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）を含む焼成体である。【選択図】図１

Description

セラミックス基板、静電チャック、静電チャックの製造方法に関する。
従来、半導体ウェハ等の基板を処理する半導体製造装置は、半導体ウェハを保持する静電チャックを有している。半導体製造装置は、たとえばＣＶＤ装置やＰＶＤ装置等の成膜装置、プラズマエッチング装置などである。静電チャックは、セラミックス基板の載置台と載置台内に配置された導体パターンとを有し、導体パターンを静電電極として載置台上の基板を保持する。導体パターンは、例えばタングステン等の高融点材料を含む導電性ペーストを用い、セラミックス基板と同時に焼成して形成される（例えば、特許文献１，２参照）。なお、半導体装置用のセラミックス基板も同様にして形成される。
特開平４−３３１７７９号公報 特開平６−２９０６３５号公報
ところで、上記の静電チャックは、グリーンシートに導電性ペーストを印刷し、グリーンシートと導電性ペーストとを同時に焼結して形成される。一例として、酸化アルミニウム（アルミナ）を主成分とするセラミックス（アルミナセラミックス）のグリーンシートとタングステンの導電性ペーストを挙げた場合、一般的にアルミナセラミックスには、焼結助剤（例えば、シリカ、マグネシア、カルシア、イットリア、等）が含まれることが多い。このように焼結助剤を含むセラミックスは、使用環境の温度上昇に伴って絶縁抵抗の値が低下し易い。そこで、絶縁抵抗の温度依存性の小さい、焼結助剤を含まないアルミナセラミックスが望まれる。しかし、焼成時に液相となる焼結助剤がないため、導体であるタングステンとの接合強度が得られない場合がある。
本発明の一観点によれば、セラミックス基板は、基板本体と、前記基板本体に内設された導電体パターンと、を有し、前記基板本体は、酸化アルミニウムからなるセラミックスであり、前記導電体パターンは、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体である。
本発明の一観点によれば、静電チャックは、基板本体と、前記基板本体に内設された静電電極と、を有し、前記基板本体は、酸化アルミニウムからなるセラミックスであり、前記静電電極は、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体である。
本発明別の一観点によれば、基板本体と、前記基板本体に内設された静電電極とを有する静電チャックの製造方法であって、焼結助剤を含まない酸化アルミニウムと、有機材料の混合物からなるグリーンシートの上面に、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を添加した導電性ペーストにより導電体パターンを形成する工程と、前記グリーンシート及び前記導電体パターンを焼成して前記基板本体及び前記静電電極を形成する工程と、を有する。
本発明の一観点によれば、高純度の酸化アルミニウムからなるセラミックスに形成された電極を有するセラミックス基板、静電チャック、静電チャックの製造方法を提供できる。
第一実施形態の静電チャックの概略断面図。 静電チャックの概略平面図。 静電チャックの製造工程を示す斜視図。 静電チャックの製造工程を示す斜視図。 静電チャックの製造工程を示す斜視図。 静電チャックの製造工程を示す斜視図。 （ａ）は引掻試験を示す斜視図、（ｂ）は剥離試験を示す斜視図。 各サンプルの添加量、抵抗率、焼結性及び密着性の評価結果を示す説明図。 （ａ）（ｂ）はサンプルのセラミックス及び電極を示す断面写真。 サンプルのＳＥ像（二次電子像）を示す断面写真。 酸素の分析結果を示す断面写真。 タングステンの分析結果を示す断面写真。 ニッケルの分析結果を示す断面写真。 アルミニウムの分析結果を示す断面写真。 ケイ素の分析結果を示す断面写真。 試験結果を示す説明図。 セラミックスの温度と抵抗値の関係を示す説明図。 第二実施形態の半導体用パッケージの概略断面図。 半導体用パッケージの概略平面図。
以下、各実施形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
（第一実施形態）
図１は、第一実施形態の静電チャックの概略断面を示す。
図１に示すように、静電チャック１は、ベースプレート１０と、ベースプレート１０の上に配置された載置台２０とを有している。載置台２０は、たとえばシリコーン樹脂などの接着剤によりベースプレート１０の上面に固定されている。なお、ベースプレート１０に対して載置台２０をネジにより固定してもよい。
ベースプレート１０の材料はたとえば、アルミニウムや超硬合金等の金属材料や、その金属材料とセラミックス材との複合材料等である。たとえば、入手のし易さ、加工のし易さ、熱伝導性が良好であることなどの点から、アルミニウム又はその合金を使用し、その表面にアルマイト処理（絶縁層形成）を施したものが使用される。ベースプレート１０には、たとえば載置台２０の上面に載置される基板Ｗを冷却する冷媒（ガス、冷却水等）の供給路を設けることもできる。基板Ｗは、たとえば半導体ウェハである。
載置台２０は、基板本体２１と、基板本体２１に内設された静電電極２２及び発熱体２３とを有している。
基板本体２１は、基板Ｗの形状に応じて円盤状に形成されている。基板本体２１は、酸化アルミニウム（Ａｌ２Ｏ３）からなるセラミックスである。「酸化アルミニウムからなるセラミックス」とは、酸化アルミニウム以外の無機成分を添加していないセラミックスを意味する。セラミックスからなる基板本体２１は、酸化アルミニウムの純度が９９．５％以上であることが好ましい。純度が９９．５％以上であることは、焼結助剤を添加することなく形成されることを示す。また、純度が９９．５％以上であることは、製造工程等において意図しない不純物を含む場合もあることを意味している。基板本体２１は、相対密度が９８％以上であることが好ましい。基板本体２１は、酸化アルミニウムの平均粒子径が１．０μｍ以上、３．０μｍ以下であることが好ましい。
載置台２０を作製する方法としては、グリーンシートで静電電極２２用の金属材料及び発熱体２３用の電熱材料をそれぞれ挟み、その積層体を焼結することにより、基板本体２１に静電電極２２及び発熱体２３が内設された載置台２０を得ることができる。
静電電極２２は、膜状に形成された導電体である。本実施形態の静電電極２２は双極タイプのものであり、第１静電電極２２ａと第２静電電極２２ｂを有している。なお、静電電極２２として、１つの静電電極からなる単極タイプのものが使用されてもよい。静電電極２２の材料としては、タングステン（Ｗ）を主成分とし、酸化ニッケル（ＮｉＯ）、酸化アルミニウム、二酸化ケイ素（ＳｉＯ２）を添加した導電性ペーストが使用される。
発熱体２３は、第１静電電極２２ａ及び第２静電電極２２ｂの下に配置されている。発熱体２３は、膜状に形成された導電体である。発熱体２３は、基板本体２１を平面的に複数の領域（ヒータゾーン）を独立して加熱制御することが可能な複数のヒータ電極として設けられる。なお、発熱体２３が１つのヒータ電極として設けられてもよい。発熱体２３の材料としては、タングステン（Ｗ）を主成分とし、酸化ニッケル（ＮｉＯ）、酸化アルミニウム、二酸化ケイ素（ＳｉＯ２）を添加した導電性ペーストが使用される。
図２に示すように、静電チャック１は、円盤状のベースプレート１０の上に載置台２０が配置され、載置台２０の周囲においてベースプレート１０の周縁部が露出している。ベースプレート１０の周縁部には、半導体製造装置のチャンバに取り付けるための取付孔１１が周縁部に沿って配列されている。また、載置台２０及びベースプレート１０は、中央部に複数（図１では３つ）のリフトピン用開口部１２を有している。リフトピン用開口部１２には、基板Ｗを上下方向に移動するリフトピンが挿通される。リフトピンで基板を載置台より上昇させることにより、搬送装置による基板Ｗの自動搬送が可能になる。
図１に示すように、本実施形態の静電チャック１では、載置台２０の上に基板Ｗが載置される。そして、第１静電電極２２ａにプラス（＋）の電圧が印加され、第２静電電極２２ｂにマイナス（−）の電圧が印加される。これにより、第１静電電極２２ａにプラス（＋）電荷が帯電し、第２静電電極２２ｂにマイナス（−）電荷が帯電する。これに伴って、第１静電電極２２ａに対応する基板Ｗの部分Ｗａにマイナス（−）電荷が誘起され、第２静電電極２２ｂに対応する基板Ｗの部分Ｗｂにプラス（＋）電荷が誘起される。
基板Ｗと静電電極２２とその間に配置される載置台２０（基板本体２１）のセラミックス部２４とをコンデンサとみなした場合、セラミックス部２４が誘電層に相当する。そして、セラミックス部２４を介して静電電極２２と基板Ｗとの間に発生したクーロン力によって基板Ｗが載置台２０の上に静電吸着される。そして、発熱体２３に所定の電圧が印加されて載置台２０が加熱される。載置台２０の温度により、基板Ｗが所定の温度に制御される。静電チャック１の加熱温度は、５０℃〜２００℃、例えば１５０℃に設定される。
（製造方法）
次に、上記の載置台２０の製造方法を説明する。
先ず、図３に示すように、セラミックス材料と有機材料からなるグリーンシート５１〜５３を準備する。各グリーンシート５１〜５３は、矩形板状に形成されている。各グリーンシート５１〜５３のセラミックス材料は酸化アルミニウムからなり、焼結助剤を含まない。
グリーンシート５１は、有機成分が除去されセラミックス材料が焼結し、緻密化することにより、図１に示す基板Ｗが搭載される部分の基板本体２１となるものである。グリーンシート５２は、焼成されることにより、図１に示す静電電極２２を形成するためのものであり、静電電極２２と発熱体２３の間の部分の基板本体２１となるものである。グリーンシート５３は、焼成されることにより、図１に示す発熱体２３を形成するためのものであり、ベースプレート１０に接着される部分の基板本体２１となるものである。
次いで、グリーンシート５２の上面に、例えば印刷法（スクリーン印刷）により、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素と有機材料とを混合した導電性ペーストを用いて導電体パターン５４を形成する。この導電体パターン５４は、後述する工程において焼成されることにより、図１に示す静電電極２２となるものである。なお、導電体パターン５４は、上述のグリーンシート５１の下面に形成されてもよい。
導電体パターン５４の形成に用いられる導電性ペーストは、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素と有機材料とを混合したものである。酸化ニッケルの添加量は、タングステンに対して、０．２ｗｔ％以上、１．０ｗｔ％以下であることが好ましい。酸化ニッケルは、タングステンの焼結性を向上させるため、０．２ｗｔ％以上添加することが好ましい。一方、５ｗｔ％以上添加すると、タングステンの結晶が大きくなりすぎ、基板本体２１との十分な密着が得られない。導電性ペーストとグリーンシートとを同時焼成する上で、タングステンの平均粒径は、０．５μｍ以上、３．０μｍ以下であることが好ましい。同様に、酸化ニッケルの平均粒径は、５．０μｍ以上、１５．０μｍ以下であることが好ましい。
酸化アルミニウムの添加量は、タングステンに対して、０．２ｗｔ％以上、３．０ｗｔ％以下であることが好ましい。酸化アルミニウムは、静電電極２２と酸化アルミニウムからなるセラミックスの基板本体２１との密着性を向上させるため、０．２ｗｔ％以上添加することが好ましい。一方、３．０ｗｔ％より多く添加すると、焼結性が低下する。また、抵抗率が増加する。導電性ペーストとグリーンシートとを同時焼成する上で、酸化アルミニウムの平均粒径は、１．０μｍ以上、４．０μｍ以下であることが好ましい。
二酸化ケイ素の添加量は、タングステンに対して、０．２ｗｔ％以上、３．０ｗｔ％以下であることが好ましい。二酸化ケイ素は、焼成時に液相となり、タングステンの焼結性、及び基板本体２１との密着性を向上させるため、０．２ｗｔ％以上添加することが好ましい。一方、３．０ｗｔ％より多く添加すると、焼結性、密着性が低下する。また、抵抗率が増加する。導電性ペーストとグリーンシートとを同時焼成する上で、二酸化ケイ素の平均粒径は、１．０μｍ以上、１２．０μｍ以下であることが好ましい。
次いで、グリーンシート５３の上面に、例えば印刷法（スクリーン印刷）により、導電性ペーストを用いて導電体パターン５５を形成する。導電体パターン５５を形成する導電性ペーストは、上述の導電体パターン５４を形成する導電性ペーストと同じ材料の導電性ペーストを用いることができる。この導電体パターン５５は、後述する工程において焼成されることにより、発熱体２３となるものである。なお、導電体パターン５５は、上述のグリーンシート５２の下面に形成されてもよい。
次いで、図４に示すように、各グリーンシート５１〜５３が積層されて構造体７１ａが形成される。各グリーンシート５１〜５３は、加熱しながら加圧することにより、互いに接着される。
次いで、図５に示すように、構造体７１ａの周囲を切断して円盤状の構造体７１ｂが形成される。
次いで、構造体７１ｂを焼成して、図６に示すセラミックス基板７２ａが得られる。焼成する際の温度は、例えば、１６００℃である。このセラミックス基板７２ａは、図３，図４に示す導電体パターン５４，５５を焼結して得られた静電電極２２及び発熱体２３（図１参照）を内蔵する。このようなセラミックス基板７２ａに対して各種の加工が施される。
例えば、セラミックス基板７２ａは、上下両面が研磨されて載置面と接着面とが形成される。また、セラミックス基板７２ａは、図１に示すリフトピン用開口部１２が形成される。
以上の工程により、載置台２０が得られる。
（作用）
（サンプルの作製）
図７（ａ）に示すサンプル８０を作製した。サンプル８０は、セラミックス基板８１と、セラミックス基板８１の上面の導電体パターン８２を有している。セラミックス基板８１は、酸化アルミニウムからなるセラミックスである。また、セラミックス基板８１は、焼結助剤を含まない原料組成であり、酸化アルミニウムの純度が９９．５％以上である。導電体パターン８２は、タングステンからなる導電性ペースト、又はタングステンを主成分として酸化ニッケル、酸化アルミニウム、二酸化ケイ素の添加量を調整した導電性ペーストにより形成された。グリーンシート上に導電性ペーストを印刷し、一体を同時に焼成してサンプル８０を形成した。焼成されたセラミックス基板８１において、酸化アルミニウムの平均粒径は１．０〜３．０μｍである。
剥離試験に際し、図７（ｂ）に示すように、サンプル８０の導電体パターン８２の上面に、銅を含む銀ロウを介してコバール製のリング８３を加熱接合する。引張試験装置により、セラミックス基板８１を固定してリング８３の一端を上方に引き上げ、導電体パターン８２がセラミックス基板８１から剥離した際の試験力を記録する。
図８は、本願発明者が作製したサンプル８０の導電体パターン８２を形成する導電性ペーストに添加した酸化ニッケル（ＮｉＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）の添加量［ｗｔ％］、導電体パターン８２の抵抗率［Ωｍ］、導電体パターン８２の焼結性及び密着性の評価結果を示す。作製したサンプル８０の導電体パターン８２について、引掻試験（スクラッチテスト）により焼結性を評価し、剥離試験により密着性を評価した。なお、以下の説明において、Ｎｏ．１〜Ｎｏ．２０のサンプルを、サンプル１〜２０として説明する。
サンプル１は、タングステンよりなり、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を添加しない、つまり無添加の導電性材料を用いて形成した導電体パターン８２を含む。このサンプル１において、導電体パターン８２の抵抗率は２．８５Ｅ−０７［Ωｍ］（Ｅは指数）であった。なお、タングステンの抵抗率は、５．２９Ｅ−０８［Ωｍ］である。
焼結助剤を含まない酸化アルミニウムのグリーンシートに対して、タングステンのみからなる導電性ペーストを印刷し、グリーンシート及び導電性ペーストを焼成して得られるサンプル１では、グリーンシート及び導電性ペーストに液相成分を含まないため、導電性ペーストに含まれるタングステンの焼成が進まず、導電体パターン８２の強度が得られない。また、セラミックス基板８１と導電体パターン８２との密着が得られない。
サンプル２〜２０は、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を添加した導電性ペーストを用いて形成した導電体パターンを含む。
サンプル３〜１２，１４〜２０は、上述の好適な組成（含有量）の導電性ペーストを用いた導電体パターン８２を含むサンプルである。これらのサンプル３〜１２，１４〜２０は、導電体パターン８２の焼結性、及びセラミックス基板８１と導電体パターン８２との密着性が良好「○」であった。
サンプル２では、酸化ニッケル、酸化アルミニウム、二酸化ケイ素の添加量がそれぞれ０．１ｗｔ％の導電性ペーストを用いている。サンプル１３では、酸化ニッケルの添加量が０．１ｗｔ％、酸化アルミニウム、二酸化ケイ素の添加量がそれぞれ１ｗｔ％の導電性ペーストを用いている。酸化ニッケルの添加量が少ない（０．１ｗｔ％）ため、タングステンの焼結性が低く、評価を不良「×」とした。
なお、焼結性が良好ではない導電体パターン８２（「×」を付したサンプル１，２，１３）では、剥離試験のための試験片を導電体パターン８２に接続できないため、その引張試験による密着性の評価を行っていない。
図９（ａ）は、タングステンを主成分とし、酸化ニッケルを０．５ｗｔ％、酸化アルミニウムを２．０ｗｔ％、二酸化ケイ素を２．０ｗｔ％添加した導電性ペーストを、上述のセラミックス基板８１を形成するグリーンシートの表面に印刷し、一体を同時に焼成したサンプルのＳＥＭ断面写真を示す。図９（ａ）において、中央部分が導電体パターン８２であり、導電体パターン８２の下側がセラミックス基板８１である。このサンプルでは、良好な焼結性の導電体パターン８２が確認できる。
図９（ｂ）は、タングステンよりなり、無添加の導電性材料を用いて導電体パターン８２を形成したサンプルのＳＥＭ断面写真を示す。このサンプルでは、焼結性が低い導電体パターン８２となり、強度も低い。
図９（ａ）に示すサンプルについて、ＥＰＭＡ(electron probe microanalyzer)により分析した。
図１０は、分析したサンプルのＳＥ像（二次電子像）を示す。
図１１は、酸素の分析結果を示す。酸素は、セラミックス基板８１と導電体パターン８２の両方に存在している。酸素は、後述のアルミニウム又はケイ素とほぼ同位置に存在しているため、アルミニウム及びケイ素は焼成後も酸化物として存在していることが分かる。
図１２は、タングステンの分析結果を示す。タングステンは、導電体パターン８２に局在し、セラミックス基板８１に拡散していない。導電体パターン８２の良好な焼結性及びセラミックス基板８１の良好な電気特性を得るために、タングステンは導電体パターン８２にのみ存在することが好ましい。
図１３は、ニッケルの分析結果を示す。ニッケルは、導電体パターン８２に局在し、セラミックス基板８１に拡散していない。導電体パターン８２の良好な焼結性及びセラミックス基板８１の良好な電気特性を得るために、ニッケルは導電体パターン８２にのみ存在することが好ましい。
図１４は、アルミニウムの分析結果を示す。アルミニウムは、導電体パターン８２とセラミックス基板８１の両方に存在している。このため、導電体パターン８２とセラミックス基板８１との密着強度が向上していると考えられる。
図１５は、ケイ素の分析結果を示す。ケイ素は、導電体パターン８２とセラミックス基板８１の両方に存在している。特にセラミックス基板８１において、ケイ素は、導電体パターン８２とセラミックス基板８１との界面から１０μｍ以内の範囲にのみ存在し、それ以遠には存在していないことが確認された。このため、セラミックス基板８１の電気特性を劣化させることなく導電体パターン８２とセラミックス基板８１との密着強度が向上していると考えられる。
なお、酸化ケイ素の代わりに酸化マグネシウムを用いた場合、上記に近い分布が得られる。しかし、セラミックス基板８１側へのマグネシウムの拡散量が多く、酸化ケイ素を用いた場合と比べて導電体パターン８２とセラミックス基板８１との接合強度が弱いことが確認されている。
図１６に示す各バーＢ１，Ｂ２，Ｂ３は、次に説明するサンプルの導電体パターンについて、剥離試験により密着強度を確認したときの試験力［Ｎ］の範囲を示す。バーＢ１は、無添加の導電性ペーストを用いて形成した導電体パターンの試験結果を示す。バーＢ２は、酸化ニッケルを０．５ｗｔ％、酸化アルミニウムを１．０ｗｔ％、二酸化ケイ素を１．０ｗｔ％添加した導電性ペーストを用いて形成した導電体パターンの試験結果を示す。バーＢ３は、酸化ニッケルを０．５ｗｔ％、酸化アルミニウムを２．０ｗｔ％、二酸化ケイ素を２．０ｗｔ％添加した導電性ペーストを用いて形成した導電体パターンの試験結果を示す。酸化アルミニウム、二酸化ケイ素を添加することにより、導電体パターンの密着強度を向上できる。さらに、酸化アルミニウム、二酸化ケイ素の含有量を多くすることにより、導電体パターンの密着強度をより向上できる。
図１７において、実線は、焼結助剤を含まない酸化アルミニウムのグリーンシートを焼成したセラミックス（以下、無添加セラミックス）の温度と抵抗値の関係を示し、一点鎖線は、焼結助剤を含む組成のグリーンシートを焼成したセラミックス（以下、添加セラミックス）の温度と抵抗値の関係を示す。無添加セラミックスでは、温度に対する抵抗値の変化が少なく、添加セラミックスでは、無添加セラミックスと比較し、温度に対する抵抗の変化が大きい。つまり、無添加セラミックスは、絶縁抵抗の温度依存性が低い。静電チャック用のセラミックスに求められる特性としては、使用環境の温度が上昇しても、絶縁抵抗の低下が少ないことが求められる。このような特性の無添加セラミックスは、静電電極２２を含む基板本体２１として有効である。
（他の比較例）
・焼結性の確認。
酸化ニッケルの含有量を５ｗｔ％とした導電性ペーストを、焼結助剤を含まないグリーンシート上に印刷し、一体を同時に焼成したサンプルを作製し、そのサンプルのＳＥＭ(scanning electron microscope)及びＥＤＸ(energy dispersive X-ray spectrometry)による断面写真を取得した。この断面写真では、焼成後の電極において、タングステンの結晶が大きくなり過ぎる。このようなタングステンの結晶は、セラミックス基板から剥離し易い。
・導電体パターンの抵抗率の確認。
酸化ニッケル、酸化アルミニウム及び二酸化ケイ素を無添加とした導電性ペーストを、焼結剤を含まないグリーンシート上に印刷し、一体を同時に焼成してサンプルを作製した。このサンプルでは、導電体パターンの抵抗率は２．８５Ｅ−０７［Ωｍ］であった。
酸化ニッケルの含有量を１ｗｔ％、酸化アルミニウムと二酸化ケイ素の含有量をそれぞれ３ｗｔ％とした導電性ペーストを、焼結剤を含まないグリーンシート上に印刷し、一体を同時に焼成したサンプルを作製した。このサンプルでは、導電体パターンの抵抗率は２．８４Ｅ−０７［Ωｍ］であり、上述のサンプルと同程度の抵抗率が得られた。
酸化ニッケルの含有量を１ｗｔ％、酸化アルミニウムの含有量を１０ｗｔ％、二酸化ケイ素を無添加とした導電性ペーストを、焼結剤を含まないグリーンシート上に印刷し、一体を同時に焼成してサンプルを作製した。このサンプルでは、導電体パターンの抵抗率は１．２４Ｅ−０６［Ωｍ］であり、抵抗率は増加した。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）静電チャック１の載置台２０は、基板本体２１と、基板本体２１に内設された静電電極２２を含む。基板本体２１は、酸化アルミニウム（Ａｌ２Ｏ３）からなるセラミックスである。静電電極２２は、タングステン（Ｗ）を主成分とし、酸化ニッケル（ＮｉＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）を含む焼成体である。このような構成の静電電極２２とすることにより、基板本体２１のセラミックスの特性を低下させることなく、静電電極２２を含む載置台２０を得ることができる。
（２）酸化ニッケルにより、タングステンの焼結性が向上する。酸化アルミニウムと二酸化ケイ素により、セラミックスとタングステンとの密着性が向上する。従って、焼結助剤を用いる必要がないため、セラミックスの特性を低下させることなく、静電電極２２を含む載置台２０を得ることができる。
（３）基板本体２１のセラミックスは、純度が９９．５％以上である。このような基板本体２１は、絶縁抵抗の温度依存性が少なく、温度上昇に対する絶縁抵抗の低下を抑制できる。
（４）基板本体２１のセラミックスは、相対密度が９８％以上である。このような基板本体２１は、表面及び内部の気孔が少ない。気孔は、基板本体２１の吸着に影響する。従って、高い相対密度の基板本体２１は、静電チャック１として特性上好ましいものとなる。
（第二実施形態）
図１８は、第二実施形態の半導体装置用パッケージの概略断面、図１９は、半導体用パッケージの概略平面を示す。
図１８に示すように、半導体装置用パッケージ１００は、セラミックス基板１１０と、放熱板１５０と、外部接続端子１６０とを有し、放熱板１５０はセラミックス基板１１０にろう付けされている。
セラミックス基板１１０は、積層された複数（本実施形態では４つ）のセラミックス基材１１１，１１２，１１３，１１４と、タングステンからなる配線パターン１２１，１２２，１２３、１２４と、セラミックス基材１１２，１１３，１１４を貫通するビア１３２，１３３，１３４を有している。ビア１３２は、配線パターン１２１，１２２を互いに接続し、ビア１３３は、配線パターン１２２，１２３を互いに接続し、ビア１３４は配線パターン１２３，１２４を互いに接続する。このセラミックス基板１１０は、セラミックス基材１１１〜１１４から構成される基板本体と、タングステンからなる配線パターン１２１〜１２４とを有している。
図１８及び図１９に示すように、セラミックス基板１１０には、セラミックス基材１１２，１１３，１１４の中央部を貫通して半導体素子２００を搭載するキャビティ１７０が設けられている。配線パターン１２１は、キャビティ１７０を囲むように、セラミックス基材１１２の上面に配設されている。セラミックス基材１１１には、配線パターン１２１を露出する開口部１１１Ｘが形成されている。
セラミックス基材１１１〜１１４は、酸化アルミニウムからなるセラミックスであり、配線パターン１２１〜１２４及びビア１３２〜１３４は、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体である。そして、このセラミックス基板１１０は、第一実施形態の載置台２０と同様の製造方法により製造することができる。
半導体装置用パッケージ１００において、半導体素子２００は放熱板１５０に搭載される。半導体素子２００のパッドは、ボンディングワイヤ等によってセラミックス基板１１０の配線パターン１２１と電気的に接続される。これにより、半導体素子２００は、配線パターン１２１〜１２４とビア１３２〜１３４とを介して外部接続端子１６０に接続される。
このような半導体装置用パッケージ１００では、第一実施形態と同様に、基板本体となるセラミックス基材１１１〜１１４の特性を低下させることなく、配線パターン１２１〜１２４を含むセラミックス基板１１０を得ることができる。そして、このセラミックス基板１１０において、セラミックス基材１１１〜１１４と配線パターン１２１〜１２４との密着性を向上できる。
（別の形態）
尚、上記実施形態は、以下の態様で実施してもよい。
・上記第一実施形態に対し、静電チャックに含まれる部材や配置を適宜変更してもよい。
・上記第一実施形態に対し、発熱体２３は、載置台２０とベースプレート１０との間に配設されてもよい。また、発熱体２３は、ベースプレート１０に内設されてもよい。また、発熱体２３は、静電チャックの下に外付けされてもよい。
・上記第一実施形態及び変更例の静電チャックは、半導体製造装置、たとえばドライエッチング装置（たとえば平行平板型の反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）装置）に適用される。
１，１ａ，１ｂ 静電チャック
２０，２０ａ 載置台
２１ 基板本体
２２ 静電電極
１００ 半導体装置用パッケージ
１１０ セラミックス基板
１１１〜１１４ セラミックス基材
１２１〜１２４ 配線パターン

Claims (13)

  1. 基板本体と、
    前記基板本体に内設された導電体パターンと、
    を有し、
    前記基板本体は、酸化アルミニウムからなるセラミックスであり、
    前記導電体パターンは、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体であること、
    を特徴とするセラミックス基板。
  2. ニッケルは、前記導電体パターンに局在していることを特徴とする請求項１に記載のセラミックス基板。
  3. 前記セラミックス基板は、半導体装置用パッケージに用いられることを特徴とする請求項１又は２に記載のセラミックス基板。
  4. 基板本体と、
    前記基板本体に内設された静電電極と、
    を有し、
    前記基板本体は、酸化アルミニウムからなるセラミックスであり、
    前記静電電極は、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を含む焼成体であること、
    を特徴とする静電チャック。
  5. ニッケルは、前記静電電極に局在していることを特徴とする請求項４に記載の静電チャック。
  6. 前記静電電極は、前記タングステンに対して酸化ニッケルの添加量が０．２〜１．０ｗｔ％である導電性ペーストを焼成した焼成体であることを特徴とする請求項４又は５に記載の静電チャック。
  7. 前記静電電極は、前記タングステンに対して酸化アルミニウムの添加量が０．２〜３．０ｗｔ％、二酸化ケイ素の添加量が０．２〜３．０ｗｔ％である導電性ペーストを焼成した焼成体であることを特徴とする請求項４〜６の何れか一項に記載の静電チャック。
  8. 前記基板本体は、前記酸化アルミニウムの純度が９９．５％以上であることを特徴とする請求項４〜７の何れか一項に記載の静電チャック。
  9. 前記基板本体は、相対密度が９８％以上であることを特徴とする請求項４〜８の何れか一項に記載の静電チャック。
  10. 前記基板本体は、酸化アルミニウムの平均粒子径が１．０μｍ〜３．０μｍであることを特徴とする請求項４〜９の何れか一項に記載の静電チャック。
  11. 基板本体と、前記基板本体に内設された静電電極とを有する静電チャックの製造方法であって、
    焼結助剤を含まない酸化アルミニウムと、有機材料の混合物からなるグリーンシートの上面に、タングステンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素を添加した導電性ペーストにより導電体パターンを形成する工程と、
    前記グリーンシート及び前記導電体パターンを焼成して前記基板本体及び前記静電電極を形成する工程と、
    を有することを特徴とする静電チャックの製造方法。
  12. 前記導電性ペーストは、前記タングステンに対して酸化ニッケルの添加量が０．２〜１．０ｗｔ％であること、を特徴とする請求項１１に記載の静電チャックの製造方法。
  13. 前記導電性ペーストは、前記タングステンに対して酸化アルミニウムの添加量が０．２〜３．０ｗｔ％、二酸化ケイ素の添加量が０．２〜３．０ｗｔ％であること、を特徴とする請求項１１又は１２に記載の静電チャックの製造方法。
JP2019147509A 2018-09-05 2019-08-09 セラミックス基板、静電チャック、静電チャックの製造方法 Active JP7306915B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/555,011 US11177152B2 (en) 2018-09-05 2019-08-29 Ceramic substrate containing aluminum oxide and electrostatic chuck having electrode containing tungsten with oxides
TW108131715A TW202031625A (zh) 2018-09-05 2019-09-03 陶瓷基板及靜電吸盤
KR1020190108637A KR102659507B1 (ko) 2018-09-05 2019-09-03 세라믹 기판 및 정전 척
CN201910837265.XA CN110880471A (zh) 2018-09-05 2019-09-05 陶瓷基板及静电卡盘

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018165830 2018-09-05
JP2018165830 2018-09-05

Publications (2)

Publication Number Publication Date
JP2020043336A true JP2020043336A (ja) 2020-03-19
JP7306915B2 JP7306915B2 (ja) 2023-07-11

Family

ID=69799411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019147509A Active JP7306915B2 (ja) 2018-09-05 2019-08-09 セラミックス基板、静電チャック、静電チャックの製造方法

Country Status (3)

Country Link
JP (1) JP7306915B2 (ja)
KR (1) KR102659507B1 (ja)
TW (1) TW202031625A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230138930A (ko) 2022-03-24 2023-10-05 신꼬오덴기 고교 가부시키가이샤 세라믹 기판, 세라믹 기판의 제조 방법, 정전 척, 기판 고정 장치, 및 반도체 장치용 패키지
KR20230161892A (ko) 2022-05-19 2023-11-28 신꼬오덴기 고교 가부시키가이샤 세라믹 기판, 세라믹 기판의 제조 방법, 정전 척, 기판 고정 디바이스, 및 반도체 디바이스용 패키지
KR20240018386A (ko) 2022-08-02 2024-02-13 신꼬오덴기 고교 가부시키가이샤 정전 척, 기판 고정 장치 및 페이스트
JP7449768B2 (ja) 2020-04-23 2024-03-14 新光電気工業株式会社 セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331779A (ja) * 1991-05-08 1992-11-19 Nippon Steel Corp 酸化物系セラミックスのメタライズ法
JPH06290635A (ja) * 1993-04-01 1994-10-18 Toray Ind Inc 感光性導電ペースト
JP2001230287A (ja) * 1999-11-25 2001-08-24 Ibiden Co Ltd ウエハプローバ及びそれに用いられる検査用ステージ
JP2003289027A (ja) * 2002-11-26 2003-10-10 Ibiden Co Ltd セラミック基板
JP2017059771A (ja) * 2015-09-18 2017-03-23 住友大阪セメント株式会社 静電チャック装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331779A (ja) * 1991-05-08 1992-11-19 Nippon Steel Corp 酸化物系セラミックスのメタライズ法
JPH06290635A (ja) * 1993-04-01 1994-10-18 Toray Ind Inc 感光性導電ペースト
JP2001230287A (ja) * 1999-11-25 2001-08-24 Ibiden Co Ltd ウエハプローバ及びそれに用いられる検査用ステージ
JP2003289027A (ja) * 2002-11-26 2003-10-10 Ibiden Co Ltd セラミック基板
JP2017059771A (ja) * 2015-09-18 2017-03-23 住友大阪セメント株式会社 静電チャック装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449768B2 (ja) 2020-04-23 2024-03-14 新光電気工業株式会社 セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ
KR20230138930A (ko) 2022-03-24 2023-10-05 신꼬오덴기 고교 가부시키가이샤 세라믹 기판, 세라믹 기판의 제조 방법, 정전 척, 기판 고정 장치, 및 반도체 장치용 패키지
KR20230161892A (ko) 2022-05-19 2023-11-28 신꼬오덴기 고교 가부시키가이샤 세라믹 기판, 세라믹 기판의 제조 방법, 정전 척, 기판 고정 디바이스, 및 반도체 디바이스용 패키지
KR20240018386A (ko) 2022-08-02 2024-02-13 신꼬오덴기 고교 가부시키가이샤 정전 척, 기판 고정 장치 및 페이스트

Also Published As

Publication number Publication date
KR102659507B1 (ko) 2024-04-23
JP7306915B2 (ja) 2023-07-11
KR20200027897A (ko) 2020-03-13
TW202031625A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
JP7306915B2 (ja) セラミックス基板、静電チャック、静電チャックの製造方法
JP3323135B2 (ja) 静電チャック
US6891263B2 (en) Ceramic substrate for a semiconductor production/inspection device
TW442888B (en) Electrostatic holding apparatus and method of producing the same
US6507006B1 (en) Ceramic substrate and process for producing the same
US6122159A (en) Electrostatic holding apparatus
US11177152B2 (en) Ceramic substrate containing aluminum oxide and electrostatic chuck having electrode containing tungsten with oxides
JP2002160974A (ja) 窒化アルミニウム焼結体、窒化アルミニウム焼結体の製造方法、セラミック基板およびセラミック基板の製造方法
KR20210131246A (ko) 세라믹스 기판, 그 제조 방법, 정전 척, 기판 고정 장치 및 반도체 장치 패키지
JP2000332090A (ja) 静電チャックおよびその製造方法
TW202045456A (zh) 陶瓷構件及其製造方法
JP7312712B2 (ja) セラミックス基板、静電チャック、静電チャックの製造方法
JP2001077185A (ja) 静電チャック及びその製造方法
JP2005032842A (ja) 電極構造およびセラミック接合体
JP2003188247A (ja) 静電チャック及びその製造方法
CN113248288B (zh) 陶瓷基板、静电吸盘以及静电吸盘的制造方法
JP2001319967A (ja) セラミック基板の製造方法
JP2020126913A (ja) セラミックス部材
JP2002170870A (ja) 半導体製造・検査装置用セラミック基板および静電チャック
JP2001319966A (ja) 静電チャック
JP2001237304A (ja) 半導体製造・検査装置用セラミック基板
JP2002134600A (ja) 静電チャック
JP2023141972A (ja) セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ
JP2001223260A (ja) 静電チャック
JP2001308168A (ja) 半導体製造・検査装置用セラミック基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220310

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230629

R150 Certificate of patent or registration of utility model

Ref document number: 7306915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150