JP2020043301A5 - - Google Patents

Description

上記目的を達成するための請求項１では、ＦＳ層（２０）を有する半導体装置であって、第１導電型のドリフト層（１１）と、ドリフト層上に形成された第２導電型のベース層（１２）と、ベース層の表層部に形成された第１導電型のエミッタ領域（１６）と、ベース層のうちのドリフト層とエミッタ領域との間に形成されたゲート絶縁膜（１４）と、ゲート絶縁膜上に形成されたゲート電極（１５）と、ドリフト層のうちのベース層側と反対側に形成された第２導電型のコレクタ層（２１）と、コレクタ層とドリフト層との間に形成され、ドリフト層よりも高キャリア濃度とされた第１導電型のＦＳ層と、ベース層およびエミッタ領域と電気的に接続される第１電極（１９）と、コレクタ層と電気的に接続される第２電極（２２）と、を備え、ＦＳ層およびコレクタ層は、ＦＳ層におけるキャリア濃度が最大となる最大ピーク位置とコレクタ層におけるキャリア濃度が最大となる最大ピーク位置との間の距離をＸ［μｍ］、ＦＳ層を構成するドーズ量に対するコレクタ層を構成するドーズ量の比である不純物総量比をＹとすると、Ｙ≧０．６９Ｘ^２＋０．０８Ｘ＋０．８６を満たす構成とされており、コレクタ層は、コレクタ層とフィールドストップ層との積層方向において、コレクタ層の最大ピーク位置が当該コレクタ層の中心（Ｃ１）よりドリフト層側に位置している。

これによれば、短絡時に正孔が注入され易くなるため、下部電極側の電界強度が高くなることを抑制できる。したがって、短絡耐量の向上を図ることができる。

Claims (4)

1. フィールドストップ層（２０）を有する半導体装置であって、
   第１導電型のドリフト層（１１）と、
   前記ドリフト層上に形成された第２導電型のベース層（１２）と、
   前記ベース層の表層部に形成された第１導電型のエミッタ領域（１６）と、
   前記ベース層のうちの前記ドリフト層と前記エミッタ領域との間に形成されたゲート絶縁膜（１４）と、
   前記ゲート絶縁膜上に形成されたゲート電極（１５）と、
   前記ドリフト層のうちの前記ベース層側と反対側に形成された第２導電型のコレクタ層（２１）と、
   前記コレクタ層と前記ドリフト層との間に形成され、前記ドリフト層よりも高キャリア濃度とされた第１導電型の前記フィールドストップ層と、
   前記ベース層および前記エミッタ領域と電気的に接続される第１電極（１９）と、
   前記コレクタ層と電気的に接続される第２電極（２２）と、を備え、
   前記フィールドストップ層および前記コレクタ層は、前記フィールドストップ層におけるキャリア濃度が最大となる最大ピーク位置と前記コレクタ層におけるキャリア濃度が最大となる最大ピーク位置との間の距離をＸ［μｍ］、前記フィールドストップ層を構成するドーズ量に対する前記コレクタ層を構成するドーズ量の比である不純物総量比をＹとすると、Ｙ≧０．６９Ｘ^２＋０．０８Ｘ＋０．８６を満たす構成とされており、
   前記コレクタ層は、前記コレクタ層と前記フィールドストップ層との積層方向において、前記コレクタ層の最大ピーク位置が当該コレクタ層の中心（Ｃ１）より前記ドリフト層側に位置している半導体装置。
2. 前記コレクタ層は、前記キャリア濃度が複数のピークを有するように構成され、前記中心より前記ドリフト層側と反対側に、前記キャリア濃度が最大となる最大ピークよりも小さい補助ピークを有している請求項１に記載の半導体装置。
3. 前記フィールドストップ層は、前記コレクタ層と前記フィールドストップ層との積層方向において、前記フィールドストップ層におけるキャリア濃度が最大となる最大ピーク位置が当該フィールドストップ層の中心（Ｃ２）より前記ドリフト層側に位置している請求項１または２に記載の半導体装置。
4. 前記フィールドストップ層は、前記コレクタ層と前記フィールドストップ層との積層方向において、前記フィールドストップ層におけるキャリア濃度が最大となる最大ピーク位置が当該フィールドストップ層の中心（Ｃ２）より前記コレクタ層側に位置している請求項１または２に記載の半導体装置。