JP2020031185A - 回路基板の製造方法、回路基板及び電子装置 - Google Patents

回路基板の製造方法、回路基板及び電子装置 Download PDF

Info

Publication number
JP2020031185A
JP2020031185A JP2018157404A JP2018157404A JP2020031185A JP 2020031185 A JP2020031185 A JP 2020031185A JP 2018157404 A JP2018157404 A JP 2018157404A JP 2018157404 A JP2018157404 A JP 2018157404A JP 2020031185 A JP2020031185 A JP 2020031185A
Authority
JP
Japan
Prior art keywords
wiring
layer
circuit board
insulating layer
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018157404A
Other languages
English (en)
Inventor
小澤 美和
Miwa Kozawa
美和 小澤
中田 義弘
Yoshihiro Nakada
義弘 中田
池田 淳也
Junya Ikeda
淳也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018157404A priority Critical patent/JP2020031185A/ja
Publication of JP2020031185A publication Critical patent/JP2020031185A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】下層と上層に設けられる配線間の接続信頼性に優れる回路基板を実現する。【解決手段】基板10上に導体層20を設け、基板10上に複数の配線30を、それらのうちの1つである接続配線31の少なくともその一部が導体層20上に位置するように設ける。そして、基板10上に絶縁層40を、導体層20上に位置する接続配線31の上端31aが露出するように設け、絶縁層40上に配線50を、少なくともその一部が接続配線31の上端31a上に位置するように設ける。接続配線31、配線50の窪みの発生を抑え、接続配線31とその上層の配線50との間、配線50とその上層に設けられる他の配線との間の空洞の発生、それによる接続信頼性の低下を抑える。【選択図】図5

Description

本発明は、回路基板の製造方法、回路基板及び電子装置に関する。
回路基板として、多層配線を備えるものが知られている。多層配線を備える回路基板に関し、その内部の上下層配線間を、層間接続構造体の1つであるビアによって接続する技術が知られている。
また、基板上に樹脂で突部を形成し、基板上から突部上にかけて下層配線を形成し、突部上に形成された下層配線の部分が露出するように基板上に絶縁層を形成し、露出させた下層配線の部分と接するように絶縁層上に上層配線を形成する技術が知られている。
特開2000−228580号公報 特開2008−28361号公報
多層配線を備える回路基板では、例えば、下層の第1配線下に接続される第1ビアの位置に合わせて、下層の第1配線と上層の第2配線との間を接続する第2ビアを設ける、いわゆるスタックビア構造を採用することが、高集積化に有効となり得る。
しかし、スタックビア構造とする場合に、第1ビア形成用のビア孔を第1絶縁層に設け、その上に第1配線の材料を堆積して、第1配線と共に第1ビアを形成する手法を用いると、第1配線の、第1ビアと重なる部分に、窪みが形成される。スタックビア構造では、このような窪みのある第1配線上に第2絶縁層が設けられ、そこに第1ビアの位置に合わせて、第2ビア形成用のビア孔が設けられ、その上に第2配線の材料が堆積されて、第2配線と共に第2ビアが形成される。この時、スタックビア構造とするため、第2ビア(及びそのビア孔)が、第1ビア上方の、第1配線が窪んだ部分に設けられると、第1配線と第2ビアとの接続が十分に行われないことが起こり得る。
このように、下層に設けられる配線の一部に窪みがあり、これと上層に設けられる配線とを接続するためのビアを、当該一部に位置させようとすると、ビアの接続不良が発生し、下層と上層に設けられる配線間の接続信頼性が損なわれる恐れがある。
1つの側面では、本発明は、下層と上層に設けられる配線間の接続信頼性に優れる回路基板を実現することを目的とする。
1つの態様では、基板上に導体層を設ける工程と、前記基板上に複数の第1配線を、前記複数の第1配線のうちの1つの第1配線の少なくとも一部が前記導体層上に位置するように設ける工程と、前記基板上に第1絶縁層を、前記導体層上に位置する前記1つの第1配線の上端が露出するように設ける工程と、前記第1絶縁層上に第2配線を、前記第2配線の少なくとも一部が前記上端上に位置するように設ける工程とを含む回路基板の製造方法が提供される。
また、1つの態様では、基板と、前記基板上に設けられた導体層と、前記基板上に設けられた複数の第1配線と、前記基板上に設けられた第1絶縁層と、前記第1絶縁層上に設けられた第2配線とを含み、前記複数の第1配線のうちの1つの第1配線は、前記1つの第1配線の少なくとも一部が前記導体層上に位置するように設けられ、前記第1絶縁層は、前記導体層上に位置する前記1つの第1配線の上端が露出するように設けられ、前記第2配線は、前記第2配線の少なくとも一部が前記上端上に位置するように設けられる回路基板が提供される。
1つの側面では、下層と上層に設けられる配線間の接続信頼性に優れる回路基板を実現することが可能になる。
回路基板の一例について説明する図である。 回路基板の別例について説明する図である。 第1の実施の形態に係る回路基板の第1の例を示す図である。 第1の実施の形態に係る回路基板の導体層及び接続配線の第1の配置例を示す図である。 第1の実施の形態に係る回路基板の形成方法の一例を示す図である。 第1の実施の形態に係る回路基板にバリア膜を採用する場合の形成方法の一例を示す図(その1)である。 第1の実施の形態に係る回路基板にバリア膜を採用する場合の形成方法の一例を示す図(その2)である。 スタックビア構造を有する回路基板と第1の実施の形態に係る回路基板との比較について説明する図である。 第1の実施の形態に係る回路基板の第2の例を示す図である。 第1の実施の形態に係る回路基板の導体層及び接続配線の第2の配置例を示す図である。 第1の実施の形態に係る回路基板の第3の例を示す図である。 第1の実施の形態に係る回路基板の導体層及び接続配線の第3の配置例を示す図である。 第1の実施の形態に係る回路基板の第4の例を示す図である。 第2の実施の形態に係る回路基板の形成方法の一例を示す図(その1)である。 第2の実施の形態に係る回路基板の形成方法の一例を示す図(その2)である。 第2の実施の形態に係る回路基板の形成方法の一例を示す図(その3)である。 第2の実施の形態に係る回路基板の形成方法の一例を示す図(その4)である。 第2の実施の形態に係る回路基板の形成方法の一例を示す図(その5)である。 第2の実施の形態に係る回路基板の形成方法の一例を示す図(その6)である。 第2の実施の形態に係る回路基板の形成方法の一例を示す図(その7)である。 第2の実施の形態に係る回路基板の形成方法の一例を示す図(その8)である。 第2の実施の形態に係る回路基板の配線構造の一例を示す図である。 上下層配線間の接続信頼性の評価に用いた回路基板のサンプルについて説明する図である。 第3の実施の形態に係る電子装置の一例を示す図である。 第4の実施の形態に係る電子機器について説明する図である。
電子装置や電子器機に対する小型化、高性能化の要求に伴い、半導体チップ等の電子部品を実装する回路基板の多ピン化、微細化、多層化、高密度化が進展している。例えば、高集積技術として注目される、電子部品を3次元積層する3D技術や、インターポーザを介して電子部品を平面集積する2.5D技術に用いられる回路基板には、配線層を多層化して高性能化を図った、多層配線を備える回路基板が広く利用されている。
多層配線を備える回路基板では、下層配線と上層配線とがビアによって接続され、一般的には、上下層の各配線の一部に設けられるランド同士がビアによって接続される。
ここで、多層配線を備える回路基板の一例について説明する。
図1は回路基板の一例について説明する図である。図1(A)〜図1(C)にはそれぞれ、回路基板の一例の形成工程の要部断面図を模式的に示している。
まず、図1(A)に示すように、基板110上に配線120が形成され、これを覆うように絶縁層130が形成される。そして、その絶縁層130に、配線120(そのランド122)に通じるビア孔131が形成される。
基板110には、樹脂基板等の各種基板、或いは、その上に、絶縁部とその表面や内部に設けられた導体パターン(配線、ビア等)とを有する配線層が1層又は2層以上形成された各種基板が用いられる。基板110がこのような導体パターンを備えるものである場合、基板110上に設けられる配線120は、当該導体パターンと接続されるように設けられてもよいし、当該導体パターンから分離されるように設けられてもよい。基板110上に形成される配線120には、銅(Cu)等の金属材料が用いられる。配線120を覆うように基板110上に形成される絶縁層130には、フェノール樹脂等の樹脂材料が用いられる。絶縁層130のビア孔131は、フォトリソグラフィ技術やエッチング技術を用いて形成される。
次いで、図1(B)に示すように、絶縁層130のビア孔131内に、ビア141が形成され、絶縁層130の上面130aに、ビア141に連続して配線140(そのランド142)が形成される。
ビア141及び配線140は、例えば、その形成領域に開口部を有するレジスト等のマスクが絶縁層130の上面130aに形成され、そのマスクの開口部内にめっき法を用いてCu等の金属材料が堆積されることで、形成される。ビア141及び配線140の形成後、マスクは除去される。このようにしてビア141及び配線140が形成される際、ビア141と重なる配線140の部分には、製法上、図1(B)に示すような窪み200が形成される。
次いで、図1(C)に示すように、絶縁層130上に、配線140を覆うように、フェノール樹脂等の樹脂材料を用いて絶縁層150が形成される。更に、その絶縁層150の、下層の絶縁層130のビア孔131及びそこに形成されたビア141と重なる位置(直上の位置)に、フォトリソグラフィ技術やエッチング技術を用いてビア孔151が形成される。そして、マスク及びめっき法を用いて、絶縁層150のビア孔151内に、ビア161が形成され、絶縁層150の上面150aに、ビア161に連続して配線160(そのランド162)が形成される。
上記方法で形成される回路基板100(図1(C))は、下層の配線140下に接続されるビア141の位置に合わせて、下層の配線140のランド142と上層の配線160のランド162とを接続するビア161が設けられる、スタックビア構造を有する。多層配線において、このようなスタックビア構造を採用することは、回路基板100の高集積化に有効となり得る。
比較のため、回路基板の別例について述べる。
図2は回路基板の別例について説明する図である。図2(A)には、回路基板の一例の要部断面図を模式的に示している。図2(B)には、回路基板の一例の要部平面図を模式的に示している。図2(A)は、図2(B)のL2b−L2b線の位置に相当する断面の一例を模式的に示したものであり、図2(B)は、図2(A)のL2a−L2a線の位置に相当する断面の一例を模式的に示したものである。
図2(A)及び図2(B)に示す回路基板100Aは、スタックビア構造を採用していない回路基板の一例である。今、この図2(A)及び図2(B)に示すような、同じ配線層内に設けられる配線140のランド142と配線170のランド172とを、それらの位置をずらして配置するレイアウトを有する回路基板100Aを考える。
図2(A)及び図2(B)に示すように、ランド142及びランド172はそれぞれ、ライン状配線部分の幅に対して大きな平面サイズで設けられ、ビア141及びビア161はそれぞれ、ランド142及びランド172に対して小さな平面サイズで設けられる。同様に、ランド122及びランド162はそれぞれ、ライン状配線部分の幅に対して大きな平面サイズで設けられ、ビア141及びビア161はそれぞれ、ランド122及びランド162に対して小さな平面サイズで設けられる。
上記のような平面サイズでランド122及びランド142並びにビア141が設けられることで、配線120と配線140との間の接続信頼性が高められる。同様に、上記のような平面サイズでランド172及びランド162並びにビア161が設けられることで、配線170と配線160との間の接続信頼性が高められる。
しかし、図2(A)及び図2(B)に示すような回路基板100Aでは、同じ配線層内に比較的大面積のランド142及びランド172が配置される。そのため、配線層の面積が大きくなり、回路基板100A及びそれを用いた電子装置の小型化を十分に図ることができない場合がある。また、同じ配線層内に比較的大面積のランド142及びランド172が配置されるため、配線層内の配線引き回し(配線レイアウト)の自由度が低くなり、回路基板100Aの高集積化、それを用いた電子装置の高集積化、高性能化を十分に図れない場合がある。
これに対し、上記のスタックビア構造を採用する回路基板100(図1(C))では、配線140のランド142に繋がるビア141と、配線160のランド162に繋がるビア161との位置が合わせられる。そして、配線120のランド122の上方に配線140のランド142が配置され、そのランド142の上方に配線160のランド162が配置される。これにより、配線層の面積が抑えられ、更に、配線層内の配線引き回しの自由度が高められ、回路基板100の小型化、高集積化、それを用いた電子装置の小型化、高集積化、高性能化に有効となり得る。
しかし、スタックビア構造を採用する回路基板100では、ビア141及び配線140が形成される際、ビア141と重なる配線140のランド142の部分(上面)に、製法上、図1(B)に示すような窪み200が形成されてしまう。このような窪み200が形成されても、図2(A)及び図2(B)に示すような回路基板100Aであれば、上層のビア161が下層のビア141に対して位置をずらして配置され、配線140のランド142にできた窪み200にビアが接続されないため、問題は生じない。
一方、図1(C)に示すような回路基板100では、上層のビア161が下層のビア141の位置に合わせて配置されるため、配線140のランド142にできた窪み200の位置に上層のビア161が接続されることになる。配線140のランド142に窪み200があると、めっき法を用いて上層のビア161及び配線160が形成される際、ビア孔151内にめっき層が十分に形成されず、ランド142とビア161との接続部に空洞210が形成される恐れがある。ランド142とビア161との接続部にこのような空洞210が形成されると、下層の配線140と上層の配線160との間の接続強度の低下や抵抗の増大等を招き、接続信頼性が損なわれる恐れがある。
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用する。
[第1の実施の形態]
図3は第1の実施の形態に係る回路基板の第1の例を示す図である。図3には、回路基板の一例の要部断面図を模式的に示している。
図3に示す回路基板1は、基板10、導体層20、複数(ここでは一例として2つ)の配線30、絶縁層40及び配線50を含む。
基板10には、半導体基板、樹脂基板、セラミックス基板、ガラス基板等の各種基板、或いは、その上に、絶縁部とその表面や内部に設けられた導体パターン(配線、ビア等)とを有する配線層が1層又は2層以上形成された各種基板が用いられる。このような基板10上に、導体層20及び複数の配線30が設けられる。
導体層20は、基板10(その上面10a)上に設けられる。導体層20には、各種導体材料が用いられる。例えば、導体層20には、Cu、アルミニウム(Al)等の金属材料が用いられる。このほか、導体層20には、チタン(Ti)、ニッケル(Ni)、銀(Ag)、金(Au)等の金属材料が用いられてもよい。基板10が導体パターンを備えるものである場合、導体層20は、当該導体パターンと接続されるように設けられてもよいし、当該導体パターンから分離されるように設けられてもよい。導体層20は、後述のように、複数の配線30のうち導体層20上に設けられる1つと、その上層に設けられる配線50とが接続される部位と対応する位置に設けられる。導体層20は、各種形状及び各種サイズ(幅、長さ及び高さ)とされる。
複数の配線30はそれぞれ、基板10(その上面10a)上に設けられる。複数の配線30には、各種導体材料が用いられる。例えば、複数の配線30には、Cu、Al等の金属材料が用いられる。複数の配線30の表面には、それらの導体材料の拡散を抑えるバリア膜が設けられてもよい。このようなバリア膜としては、複数の配線30の導体材料よりも高抵抗の金属材料、例えば、Ni、リン(P)、コバルト(Co)、ボロン(B)、タングステン(W)及びパラジウム(Pd)のうちの少なくとも1種を含む金属材料を用いることができる。基板10が導体パターンを備えるものである場合、複数の配線30はそれぞれ、当該導体パターンと接続されるように設けられてもよいし、当該導体パターンから分離されるように設けられてもよい。
複数の配線30のうちの1つは、少なくともその一部が、導体層20と重なり、導体層20上に位置するように設けられる。以下では、複数の配線30のうち、このように少なくとも一部が導体層20と重なるように設けられる1つの配線30を「接続配線31」と言うことがあり、他の配線30を単に「配線30」と言うことがある。図3には、接続配線31の一例として、所定の断面位置において、一部が導体層20の上面20aに接し、他部が基板10の上面10aに接する回路基板1を示している。接続配線31及び他の配線30は、後述のように、同じ工程で基板10上に形成される。接続配線31は、少なくともその一部が導体層20と重なるように設けられることで、他の配線30よりも基板10の上面10aからの高さが高くなる。
絶縁層40は、導体層20と重なり導体層20上に位置する接続配線31の上端31aが露出するように、基板10(その上面10a)上に設けられる。絶縁層40には、各種絶縁材料が用いられる。例えば、絶縁層40には、回路基板1において永久層間膜として機能する各種樹脂材料が用いられる。絶縁層40の樹脂材料としては、例えば、フェノール樹脂、アクリル樹脂、エポキシ樹脂、イミド樹脂及びアミド樹脂の少なくとも1種を含む樹脂材料、又は、そのような樹脂材料にフィラーが含有されたものを用いることができる。
配線50は、少なくともその一部が、絶縁層40から露出する接続配線31の上端31aと重なり上端31a上に位置するように、絶縁層40(その上面40a)上に設けられる。配線50には、各種導体材料が用いられる。例えば、配線50には、Cu、Al等の金属材料が用いられる。配線50の表面には、その導体材料の拡散を抑えるため、Ni、P、Co、B、W、Pd等を用いたバリア膜が設けられてもよい。
尚、導体層20の表面にも同様に、その導体材料の拡散を抑えるため、Ni、P、Co、B、W、Pd等を用いたバリア膜が設けられてもよい。
続いて、回路基板1の導体層20及び接続配線31の構成について説明する。
図4は第1の実施の形態に係る回路基板の導体層及び接続配線の第1の配置例を示す図である。図4(A)〜図4(D)にはそれぞれ、導体層及び接続配線の要部平面図を模式的に示している。
図3の導体層20及び接続配線31の断面は、図4(A)のL4a−L4a線、図4(B)のL4b−L4b線、図4(C)のL4c−L4c線、図4(D)のL4d−L4d線の各位置の断面に相当する。尚、図4(A)〜図4(D)では、便宜上、導体層20と接続配線31の互いのエッジ同士が重ならないように図示している。
図4(A)には、アイランド状に配置される導体層20に、ライン状に延在される接続配線31の一部が重なる例を示している。図4(B)には、ライン状に延在される導体層20に、その導体層20の延在方向に沿ってライン状に延在される接続配線31の一部が重なる例を示している。図4(C)には、ライン状に延在される導体層20に、アイランド状に配置される接続配線31の一部が重なる例を示している。図4(D)には、アイランド状に配置される導体層20に、アイランド状に配置される接続配線31の一部が重なる例を示している。
導体層20及び接続配線31はそれぞれ、図4(A)〜図4(D)に示すようにアイランド状又はライン状とすることができる。接続配線31は、少なくともその一部が導体層20と重なるように設けられ、導体層20と重なる部分(図3に示すような絶縁層40から露出する上端31a)で上層の配線50と接続される。
尚、導体層20及び接続配線31は、図4(A)〜図4(D)に示すようなアイランド状又はライン状に限らず、回路基板1で実現されるべき回路の構成に応じて、各種形状とすることができる。導体層20は、接続配線31を含む複数の配線30(及びそれらの上層の配線50)と共に、回路基板1の回路の一部として機能するものであってもよい。
続いて、回路基板1の形成方法について説明する。
図5は第1の実施の形態に係る回路基板の形成方法の一例を示す図である。図5(A)〜図5(D)にはそれぞれ、回路基板の一例の形成工程の要部断面図を模式的に示している。
まず、図5(A)に示すように、基板10が準備され、その基板10上の所定の領域に、導体層20が形成される。例えば、シリコン基板やガラスエポキシ基板等の上に、Cu、Al等が用いられた導体層20が形成される。導体層20は、例えば、それを形成する領域に開口部を有するレジストをマスクに用いためっき法によって形成される。導体層20の表面には、更にめっき法によって、Ni、P、B等が用いられたバリア膜が形成されてもよい。
次いで、図5(B)に示すように、導体層20が形成された基板10上に、複数の配線30(接続配線31を含む)が形成される。例えば、基板10上に、Cu等が用いられた複数の配線30が形成される。複数の配線30は、例えば、それらを形成する各領域に開口部を有するレジストをマスクに用いためっき法によって形成される。複数の配線30の各表面には、更にめっき法によって、Ni、P、B等が用いられたバリア膜が形成されてもよい。複数の配線30の1つである接続配線31は、少なくともその一部が導体層20と重なるように形成される。接続配線31は、このように形成されることで、他の配線30よりも高さが高くなる。
次いで、図5(C)に示すように、導体層20及び複数の配線30(接続配線31を含む)が形成された基板10上に、絶縁層40が形成される。絶縁層40は、導体層20と重なる接続配線31の上端31aが露出するように、基板10上に形成される。例えば、基板10上に、導体層20及び複数の配線30の全体を覆うように、絶縁層40となる樹脂材料が塗布され、その樹脂材料又はそれと接続配線31の一部とがCMP(Chemical Mechanical Polishing)法によって研磨される。このような方法により、接続配線31の上端31aが露出するように、絶縁層40が形成される。絶縁層40の厚さは、例えば、5μm〜100μm程度とされる。
次いで、図5(D)に示すように、形成された絶縁層40上に、配線50が形成される。例えば、絶縁層40上に、Cu等が用いられた配線50が形成される。配線50は、少なくともその一部が、絶縁層40から露出する接続配線31の上端31aと重なるように、絶縁層40上に形成される。配線50は、例えば、それを形成する領域に開口部を有するレジストをマスクに用いためっき法によって形成される。配線50の表面には、更にめっき法によって、Ni、P、B等が用いられたバリア膜が形成されてもよい。
例えば、この図5(A)〜図5(D)に示すような方法によって、回路基板1が形成される。
ここで、回路基板1に上記のようなバリア膜を採用する例について述べる。図6及び図7は第1の実施の形態に係る回路基板にバリア膜を採用する場合の形成方法の一例を示す図である。図6(A)〜図6(C)及び図7(A)〜図7(C)にはそれぞれ、回路基板の一例の形成工程の要部断面図を模式的に示している。
例えば、上記図5(A)に示した導体層20の形成後、その導体層20の表面に、図6(A)に示すように、Ni、P、B等が用いられたバリア膜60が形成される。バリア膜60は、めっき法、例えば、無電解めっきによって形成される。バリア膜60の形成後、上記図5(B)の例に従い、図6(B)に示すように、複数の配線30が形成され、バリア膜60が表面に形成された導体層20上に、接続配線31が形成される。その後、上記図5(C)の例に従い、図6(C)に示すように、接続配線31の上端31aが露出するように、絶縁層40が形成される。絶縁層40の形成後は、上記図5(D)の例に従い、配線50が形成される。
また、別の例として、上記図5(A)に示した導体層20の形成、及び上記図5(B)に示した複数の配線30の形成の後、導体層20及び複数の配線30の表面に、図7(A)に示すように、Ni、P、B等が用いられたバリア膜61が形成される。バリア膜61は、めっき法、例えば、無電解めっきによって形成される。その後、例えば、図7(B)に示すように、基板10上に、導体層20及び複数の配線30の全体を覆うように、絶縁層40となる樹脂材料が塗布される。次いで、その樹脂材料、若しくはそれとバリア膜61の一部、若しくはそれらと接続配線31の一部とが、CMP法によって研磨され、バリア膜61の上端、若しくは接続配線31の上端31aが露出するように、絶縁層40が形成される。図7(C)には一例として、接続配線31の上端31aが露出するように形成された絶縁層40を図示している。絶縁層40の形成後は、上記図5(D)の例に従い、配線50が形成される。
導体層20からの、又は、導体層20及び複数の配線30(接続配線31を含む)からの導体材料の拡散は、絶縁層40内に設けられる複数の配線30の抵抗の増大や短絡を引き起こす恐れがある。また、導体層20が回路基板1の回路の一部として機能するものである場合には、導体層20の抵抗の増大や短絡を引き起こす恐れがある。
上記のようなバリア膜60を設けることで、導体層20に用いられている導体材料の、絶縁層40への拡散が抑えられる。また、上記のようなバリア膜61を設けることで、接続配線31を含む複数の配線30に用いられている導体材料、及び導体層20に用いられている導体材料の、絶縁層40への拡散が抑えられる。これにより、複数の配線30、又は、複数の配線30及び導体層20の抵抗の増大や短絡を抑えることが可能になり、回路基板1の信頼性及び性能の向上が図られる。
尚、上記図6(B)の工程後、図7(A)〜図7(C)の例に従い、接続配線31を含む複数の配線30の表面にバリア膜61を形成し、絶縁層40を形成するようにしてもよい。また、ここでは図示を省略するが、絶縁層40上に形成される配線50の表面にも同様に、Ni、P、B等が用いられたバリア膜が設けられてもよい。
以上説明したように、第1の実施の形態に係る回路基板1は、複数の配線30のうち導体層20と重なるように形成される接続配線31が、絶縁層40から露出する上端31aにおいて、絶縁層40上に形成される上層の配線50と接続される構成を有する。
ここで、前述のスタックビア構造を有する回路基板100と、第1の実施の形態に係る回路基板1との比較について説明する。
図8はスタックビア構造を有する回路基板と第1の実施の形態に係る回路基板との比較について説明する図である。図8(A)には、スタックビア構造を有する回路基板の一例の要部断面図を模式的に示し、図8(B)には、第1の実施の形態に係る回路基板の一例の要部断面図を模式的に示している。
前述のように、位置をずらしてビア及びランドを配置する構造を有する回路基板100A(図2)に比べて、スタックビア構造を有する回路基板100(図1及び図8(A))は、配線層の面積が抑えられ、更に、配線層内の配線引き回しの自由度が高められる。そのため、回路基板100の小型化、高集積化、それを用いた電子装置の小型化、高集積化、高性能化に有効となり得る。
但し、スタックビア構造を有する回路基板100では、ビア141及び配線140が形成される際、ビア141と重なる配線140のランド142の部分に、図8(A)に示すような窪み200が形成される。そして、上層のビア161及び配線160が形成される際には、ランド142とビア161との接続部に、図8(A)に示すような空洞210が形成され得る。空洞210は、下層の配線140と上層の配線160との間の接続強度の低下や抵抗の増大等、接続信頼性の低下を招く恐れがある。
これに対し、第1の実施の形態に係る回路基板1では、複数の配線30のうち導体層20上の接続配線31が、絶縁層40から露出する上端31aにおいて、上層の配線50と接続されるように形成される。接続配線31は、複数の配線30の1つとして、接続配線31以外の他の配線30と共に同じ工程で形成される。
回路基板1において、接続配線31は、ビア孔を設けた絶縁層上にビアと共に配線を形成するようなものではないため、その上端31aに上記のような窪み200が形成されることが抑えられる。そして、そのような接続配線31の上端31a上に、配線と共に形成されるビアを介さず、上層の配線50が形成される。従って、下層の接続配線31とその上層の配線50との間に、上記のような空洞210が形成されることが抑えられる。
更に、回路基板1では、接続配線31の上端31a上に位置する配線50の部分に、上記のような窪み200が形成されることも抑えられる。そのため、配線50の当該部分、即ち、接続配線31と重なる部分に、配線50と更にその上層に設けられる他の配線とを接続するビアが形成されても、それらの接続部に、上記のような空洞210が形成されることが抑えられる。
回路基板1において、接続配線31は、それ自体によって、又は、それと導体層20とによって、配線として機能し、或いは、配線及びビアとして機能し、或いはまた、ビアとして機能する。例えば、回路基板1では、スタックビア構造を有する回路基板100における図8(A)のP部又はQ部のような構成によって実現される機能を、図8(B)のR部のような構成によって実現することが可能になる。更に、回路基板1では、配線と共に形成されるビアや、ビアに対して比較的大きな平面サイズとされるランドを介さず、下層の配線30(接続配線31)と上層の配線50との接続を実現することが可能になる。
回路基板1によれば、配線の窪み及びそれによって生じ得る接続部の空洞に起因した接続不良を抑え、上下層配線間の接続信頼性の低下を抑えることが可能になる。また、回路基板1によれば、位置をずらしてビア及びランドを配置する構造(図2)やスタックビア構造(図1)を採用する場合に比べて、回路基板1の配線層のサイズを抑えることが可能になり、更に、配線層内の配線引き回しの自由度を高めることが可能になる。
上下層配線間の接続信頼性が高く、小型化、高集積化が可能な回路基板1が実現される。また、このような回路基板1が用いられ、電子装置の小型化、高集積化、高性能化が実現される。
回路基板1における導体層20及び接続配線31の構成は、上記図3及び図4(A)〜図4(D)に示したような例に限定されるものではない。例えば、以下の図9及び図10(A)〜図10(D)に示すような構成や、図11及び図12(A)〜図12(D)に示すような構成とされてもよい。
図9は第1の実施の形態に係る回路基板の第2の例を示す図である。図9には、回路基板の一例の要部断面図を模式的に示している。
図9には、所定の断面位置において、接続配線31が、導体層20と重なり、導体層20上に位置する回路基板1を例示している。導体層20と重なる接続配線31の上端31aが絶縁層40から露出するように設けられ、その上端31aと接続されるように上層の配線50が絶縁層40上に設けられる。
図10は第1の実施の形態に係る回路基板の導体層及び接続配線の第2の配置例を示す図である。図10(A)〜図10(D)にはそれぞれ、導体層及び接続配線の要部平面図を模式的に示している。
図9の導体層20及び接続配線31の断面は、図10(A)のL10a−L10a線、図10(B)のL10b−L10b線、図10(C)のL10c−L10c線、図10(D)のL10d−L10d線の各位置の断面に相当する。尚、図10(A)〜図10(D)では、便宜上、導体層20と接続配線31の互いのエッジ同士が重ならないように図示している。
図10(A)には、アイランド状に配置される導体層20に、ライン状に延在される接続配線31が重なる例を示している。図10(B)には、ライン状に延在される導体層20に、その導体層20の延在方向に沿ってライン状に延在される接続配線31が重なる例を示している。図10(C)には、ライン状に延在される導体層20に、アイランド状に配置される接続配線31が重なる例を示している。図10(D)には、アイランド状に配置される導体層20に、アイランド状に配置される接続配線31が重なる例を示している。
導体層20及び接続配線31はそれぞれ、図10(A)〜図10(D)に示すような配置とすることもできる。接続配線31は、少なくともその一部が導体層20と重なるように設けられ、導体層20と重なる部分(図9に示すような絶縁層40から露出する上端31a)で上層の配線50と接続される。
尚、導体層20及び接続配線31は、図10(A)〜図10(D)に示すようなアイランド状又はライン状に限らず、回路基板1で実現されるべき回路の構成に応じて、各種形状とすることができる。導体層20は、接続配線31を含む複数の配線30(及びそれらの上層の配線50)と共に、回路基板1の回路の一部として機能するものであってもよい。
図11は第1の実施の形態に係る回路基板の第3の例を示す図である。図11には、回路基板の一例の要部断面図を模式的に示している。
図11は、接続配線31が、導体層20を乗り越えるように設けられた例である。図11には、所定の断面位置において、接続配線31の一部が、導体層20と重なり、導体層20上に位置し、接続配線31の他部が、基板10上に位置するする回路基板1を例示している。接続配線31は、導体層20と重なる部分の上端31aが絶縁層40から露出するように設けられ、その上端31aと接続されるように上層の配線50が絶縁層40上に設けられる。
図12は第1の実施の形態に係る回路基板の導体層及び接続配線の第3の配置例を示す図である。図12(A)〜図12(D)にはそれぞれ、導体層及び接続配線の要部平面図を模式的に示している。
図11の導体層20及び接続配線31の断面は、図12(A)のL12a−L12a線、図12(B)のL12b−L12b線、図12(C)のL12c−L12c線、図12(D)のL12d−L12d線の各位置の断面に相当する。尚、図12(A)〜図12(D)では、便宜上、導体層20と接続配線31の互いのエッジ同士が重ならないように図示している。
図12(A)には、ライン状に延在される比較的細幅の接続配線31が、アイランド状に配置される導体層20を乗り越える例を示している。図12(B)には、ライン状に延在される比較的太幅の接続配線31が、ライン状に延在される導体層20を乗り越える例を示している。図12(C)には、ライン状に延在される比較的細幅の接続配線31が、その延在方向と交差する方向にライン状に延在される導体層20を乗り越える例を示している。図12(D)には、ライン状に延在される比較的太幅の接続配線31が、アイランド状に配置される導体層20を乗り越える例を示している。
導体層20及び接続配線31はそれぞれ、図12(A)〜図12(D)に示すような配置とすることもできる。接続配線31は、少なくともその一部が導体層20と重なるように設けられ、導体層20と重なる部分(図11に示すような絶縁層40から露出する上端31a)で上層の配線50と接続される。
尚、導体層20及び接続配線31は、図12(A)〜図12(D)に示すようなアイランド状又はライン状に限らず、回路基板1で実現されるべき回路の構成に応じて、各種形状とすることができる。導体層20は、接続配線31を含む複数の配線30(及びそれらの上層の配線50)と共に、回路基板1の回路の一部として機能するものであってもよい。
また、導体層20及び接続配線31は、次の図13に示すような構成とされてもよい。
図13は第1の実施の形態に係る回路基板の第4の例を示す図である。図13には、回路基板の一例の要部断面図を模式的に示している。
図13には、接続配線31の一の部分31bが、導体層20と重なり、導体層20上に位置し、接続配線31の他の部分31c及び部分31dが、導体層20を挟んで基板10上に位置する回路基板1を例示している。接続配線31は、導体層20と重なる部分31bの上端31aが絶縁層40から露出するように設けられ、その上端31aと接続されるように上層の配線50が絶縁層40上に設けられる。
接続配線31は、図13に示すような部分31b、部分31c及び部分31dに分割されてもよい。接続配線31の部分31b、部分31c及び部分31dは、導体層20を通じて互いに電気的に接続され、部分31bの上端31aを通じて上層の配線50と電気的に接続される。接続配線31が部分31b、部分31c及び部分31dに分割されるような場合にも、当該接続配線31と上層の配線50との電気的な接続が実現される。
例えば、導体層20を乗り越えるように接続配線31が形成される際、その接続配線31の厚さ(高さ)や導体層20の厚さ(高さ)によっては、図13に示すような部分31b、部分31c及び部分31dに分割された接続配線31が形成され得る。そのような場合にも、導体層20を通じて、分割された部分31b、部分31c及び部分31dを有する接続配線31と、上層の配線50との電気的な接続が可能になる。
以上説明した回路基板1において、導体層20には、CuやAlに限らず、各種導体材料を用いることができる。また、導体層20は、上記の例に限らず、各種形状とすることができる。但し、高集積化の観点では、導体層20は、複数の配線30(接続配線31を含む)よりも幅が狭いことが好ましい。例えば、配線30の幅が3μmである場合には、導体層20の幅の上限を3μm未満とすることが好ましい。導体層20の幅の下限は、特に限定されない。但し、複数の配線30を形成する際のレジストの露光精度や、導体層20上に形成される際の配線30の変形に鑑みると、導体層20の幅は、配線30の幅の1/2倍以上であることが好ましい。例えば、配線30の幅が3μmである場合には、導体層20の幅の下限を1.5μm以上とすることが好ましい。導体層20の高さは、それと重なる接続配線31が他の配線30よりも高くなればよいので、その下限及び上限は特に設定されない。但し、導体層20の高さを低くするほど、回路基板1の厚さを薄くすることが可能になる。
尚、回路基板1において、接続配線31を重ねるように設ける下地層として、上記のような導体層20を用いると、下地層を回路の一部として機能させることができるほか、樹脂層等の絶縁層を用いる場合に比べて、下地層を高精度で設けることができる。即ち、導体材料については、半導体をはじめとする各種電子デバイスの製造分野で利用される微細加工技術によって、サイズ、形状、位置を高精度で制御したパターン形成が可能である。一方、樹脂等の絶縁材料の場合には、導体材料に比べて、サイズ、形状、位置を高精度で制御したパターン形成を行うことが難しい。回路基板1では、接続配線31の下地層の精度が、接続配線31との重なり及び接続、接続配線31とその上層の配線50との重なり及び接続にとって重要な因子となる。そのため、回路基板1では、接続配線31の下地層として、高精度で設けることのできる、上記のような導体層20が用いられる。
[第2の実施の形態]
図14〜図21は第2の実施の形態に係る回路基板の形成方法の一例を示す図である。図14(A)〜図14(D)、図15(A)〜図15(C)、図16(A)〜図16(C)、図17(A)〜図17(C)、図18(A)〜図18(C)、図19(A)、図19(B)、図20(A)、図20(B)、及び図21にはそれぞれ、回路基板の一例の形成工程の要部断面図を模式的に示している。以下、各形成工程について順に説明する。
まず、図14(A)に示すように、基板410上に絶縁層411が形成され、その絶縁層411上に金属層460が形成される。
基板410には、半導体基板、樹脂基板、セラミックス基板、ガラス基板等の各種基板、或いは、その上に、絶縁部とその表面や内部に設けられた導体パターン(配線、ビア等)とを有する配線層が1層又は2層以上形成された各種基板が用いられる。
絶縁層411には、各種絶縁材料、例えば、永久層間膜として機能する各種樹脂材料が用いられる。絶縁層411の樹脂材料としては、例えば、感光性若しくは非感光性のフェノール樹脂、アクリル樹脂、エポキシ樹脂、イミド樹脂及びアミド樹脂の少なくとも1種を含む樹脂材料、又は、そのような樹脂材料にフィラーが含有されたものを用いることができる。
金属層460は、後述のようにめっき法を用いて導体層420が形成される際の給電層として利用される。金属層460には、Ti、Cu等の金属材料が用いられる。金属層460は、1種の金属材料が用いられた単層構造でもよいし、1種又は2種以上の金属材料が用いられた積層構造でもよい。
例えば、図14(A)に示す工程において、ガラスエポキシ基板等の基板410上に、フェノール樹脂を主体とする感光性ポジ型レジストが塗布され、200℃で1時間の加熱で硬化されて、厚さ5μmの絶縁層411が形成される。そして、形成された絶縁層411上に、スパッタ法により、密着層として厚さ50nmのTi層が堆積され、更にその上にシード層として厚さ100nmのCu層が堆積されて、Ti層とCu層との積層構造を有する金属層460が形成される。
次いで、図14(B)に示すように、金属層460上に、所定の領域に開口部300aを有するレジスト300が形成される。レジスト300の開口部300aは、後述のようにめっき法を用いて導体層420が形成される領域に設けられる。例えば、図14(B)に示す工程において、金属層460上の、後述の導体層420が形成される領域に、直径又は幅が2.5μmの開口部300aを有するレジスト300が形成される。
次いで、図14(C)に示すように、レジスト300の開口部300a内に、導体層420が形成される。導体層420には、各種導体材料、例えば、Cu、Al等の金属材料が用いられる。導体層420は、金属層460を給電層に用いた電解めっきにより、レジスト300の開口部300a内に形成される。例えば、図14(C)に示す工程において、電解Cuめっきにより、導体層420として高さ1.0μmのCuめっき層が、レジスト300の開口部300a内に形成される。
次いで、図14(D)に示すように、導体層420の形成時にマスクとして用いられたレジスト300が除去され、レジスト300の除去後に露出する金属層460の部分が、導体層420をマスクにして除去される。例えば、図14(D)に示す工程において、有機溶剤を用いてレジスト300が溶解され剥離される。そして、金属層460がTi層とCu層との積層構造を有する場合であれば、まず、上層のCu層がウェットエッチングにより除去され、その後、下層のTi層がドライエッチングにより除去される。
これにより、基板410の上に設けられた絶縁層411上に、金属層460を介して導体層420が形成された構造が得られる。
次いで、図15(A)に示すように、絶縁層411上に形成された金属層460及び導体層420を覆うように、金属層461が形成される。金属層461は、後述のようにめっき法を用いて複数の配線430が形成される際の給電層として利用される。金属層461には、Ti、Cu等の金属材料が用いられる。金属層461は、1種の金属材料が用いられた単層構造でもよいし、1種又は2種以上の金属材料が用いられた積層構造でもよい。例えば、図15(A)に示す工程において、金属層460及び導体層420が形成された絶縁層411上に、スパッタ法により、密着層として厚さ50nmのTi層が堆積され、更にその上にシード層として厚さ100nmのCu層が堆積されて、Ti層とCu層との積層構造を有する金属層461が形成される。
次いで、図15(B)に示すように、金属層461上に、所定の領域に複数(ここでは一例として4つ)の開口部310aを有するレジスト310が形成される。レジスト310の複数の開口部310aは、後述のようにめっき法を用いて複数の配線430が形成される領域に設けられる。例えば、図15(B)に示す工程において、金属層461上に、幅3μmの複数の配線430が形成される開口部310aが幅3μmの間隔で配置されるラインアンドスペース(L/S)パターンのレジスト310が形成される。
レジスト310の形成において、複数の開口部310aのうちの1つは、少なくともその一部が導体層420と重なるように形成される。ここでは一例として、図15(B)に示す断面位置において、1つの開口部310aのその一部が導体層420と重なるように形成されている(他部は導体層420の形成されていない領域と重なる)場合を図示している。
次いで、図15(C)に示すように、レジスト310の複数の開口部310a内にそれぞれ、複数の配線430が形成される。複数の配線430には、各種導体材料、例えば、Cu、Al等の金属材料が用いられる。複数の配線430は、金属層461を給電層に用いた電解めっきにより、レジスト310の開口部310a内に形成される。例えば、図15(C)に示す工程において、電解Cuめっきにより、複数の配線430として高さ2.8μmのCuめっき層が、レジスト310の複数の開口部310a内にそれぞれ形成される。
複数の配線430の形成において、レジスト310の複数の開口部310aのうち、少なくとも一部が導体層420と重なるように形成された開口部310a内には、少なくとも一部が導体層420と重なる配線430が形成される。少なくとも一部が導体層420と重なるように形成された開口部310a内には、導体層420の存在により、他の開口部310a内よりも高さの高い配線430が形成される。
以下では、少なくとも一部が導体層420と重なる開口部310a内に形成されて少なくとも一部が導体層420と重なるように形成される1つの配線430を「接続配線431」と言うことがあり、他の配線430を単に「配線430」と言うことがある。
次いで、図16(A)に示すように、複数の配線430の形成時にマスクとして用いられたレジスト310が除去される。例えば、図16(A)に示す工程において、有機溶剤を用いてレジスト310が溶解され剥離される。
次いで、図16(B)に示すように、レジスト310の除去後に露出する金属層461の部分が、複数の配線430をマスクにして除去される。例えば、図16(B)に示す工程において、金属層461がTi層とCu層との積層構造を有する場合であれば、まず、上層のCu層がウェットエッチングにより除去され、その後、下層のTi層がドライエッチングにより除去される。
これにより、基板410の上に設けられた絶縁層411上に、導体層420と重なる接続配線431を含む複数の配線430が形成された構造が得られる。接続配線431は、金属層461を介して導体層420と接続される。
次いで、図16(C)に示すように、導体層420及び複数の配線430(接続配線431を含む)が形成された絶縁層411上に、接続配線431の上端431aが露出するように、絶縁層440が形成される。絶縁層440には、各種絶縁材料、例えば、永久層間膜として機能する各種樹脂材料が用いられる。絶縁層440の樹脂材料としては、例えば、感光性若しくは非感光性のフェノール樹脂、アクリル樹脂、エポキシ樹脂、イミド樹脂及びアミド樹脂の少なくとも1種を含む樹脂材料、又は、そのような樹脂材料にフィラーが含有されたものを用いることができる。例えば、図16(C)に示す工程において、フェノール樹脂を主体とする感光性ポジ型レジストが塗布されて硬化され、CMPにより、接続配線431の上端431aが露出するように、研磨が行われる。
次いで、図17(A)に示すように、接続配線431の上端431aが露出する絶縁層440上に、金属層462が形成される。金属層462は、後述のようにめっき法を用いて配線450が形成される際の給電層として利用される。金属層462には、Ti、Cu等の金属材料が用いられる。金属層462は、1種の金属材料が用いられた単層構造でもよいし、1種又は2種以上の金属材料が用いられた積層構造でもよい。例えば、図17(A)に示す工程において、接続配線431の上端431aが露出する絶縁層440上に、スパッタ法により、密着層として厚さ50nmのTi層が堆積され、その上にシード層として厚さ100nmのCu層が堆積されて、Ti層とCu層との積層構造を有する金属層462が形成される。
次いで、図17(B)に示すように、金属層462上に、所定の領域に開口部320aを有するレジスト320が形成される。レジスト320の開口部320aは、後述のようにめっき法を用いて配線450が形成される領域に設けられる。例えば、図17(B)に示す工程において、金属層462上の、後述の配線450が形成される領域に、そのパターンに対応する開口部320aを有するレジスト320が形成される。
尚、後述のようなめっき法を用いた配線450の形成に先立ち、その下層の複数の配線430に通じるビア孔の形成は不要である。
次いで、図17(C)に示すように、レジスト320の開口部320a内に、配線450が形成される。配線450には、各種導体材料、例えば、Cu、Al等の金属材料が用いられる。配線450は、金属層462を給電層に用いた電解めっきにより、レジスト320の開口部320a内に形成される。例えば、図17(C)に示す工程において、電解Cuめっきにより、配線450としてCuめっき層が、レジスト320の開口部320a内に形成される。
次いで、図18(A)に示すように、配線450の形成時にマスクとして用いられたレジスト320が除去される。例えば、図18(A)に示す工程において、有機溶剤を用いてレジスト320が溶解されて剥離される。
次いで、図18(B)に示すように、レジスト320の除去後に露出する金属層462の部分が、配線450をマスクにして除去される。例えば、図18(B)に示す工程において、金属層462がTi層とCu層との積層構造を有する場合であれば、まず、上層のCu層がウェットエッチングにより除去され、その後、下層のTi層がドライエッチングにより除去される。
これにより、接続配線431の上端431aが露出する絶縁層440上に、金属層462を介して配線450が形成された構造が得られる。金属層462及び配線450の一部は、導体層420と重なる接続配線431の上端431a上に形成される。配線450は、金属層462を介して接続配線431と接続される。
次いで、図18(C)に示すように、配線450が形成された絶縁層440上に、配線450に通じるビア孔470aが設けられた絶縁層470が形成される。絶縁層470には、各種絶縁材料、例えば、永久層間膜として機能する各種樹脂材料が用いられる。絶縁層470の樹脂材料としては、例えば、感光性若しくは非感光性のフェノール樹脂、アクリル樹脂、エポキシ樹脂、イミド樹脂及びアミド樹脂の少なくとも1種を含む樹脂材料、又は、そのような樹脂材料にフィラーが含有されたものを用いることができる。ビア孔470aは、導体層420と重なる接続配線431の、その上端431aと重なる位置に、フォトリソグラフィ技術やエッチング技術を用いて形成される。例えば、図18(C)に示す工程において、フェノール樹脂を主体とする感光性ポジ型レジストの塗布、露光及び現像、更に硬化が行われ、配線450の所定の位置に通じるビア孔470aが設けられた絶縁層470が形成される。
尚、配線450は、例えば、ライン状配線として形成される。また、配線450は、ライン状配線と、その幅に対して大きな平面サイズであって接続配線431の上端431aと重なるランドとを有するように形成されてもよい。上記図17(B)の工程において、形成する配線450に対応した形状の開口部320aを有するレジスト320が形成されることで、各種形状の配線450が形成される。例えば、配線450がランドを有する場合、図18(C)の工程では、そのランドに通じるように、絶縁層470のビア孔470aが形成される。
次いで、図19(A)に示すように、ビア孔470aが設けられた絶縁層470上に、金属層463が形成され、更に、金属層463上に、所定の領域に開口部330aを有するレジスト330が形成される。レジスト330の開口部330aは、後述のようにめっき法を用いてビア481及び配線480が形成される領域に設けられる。金属層463は、そのビア481及び配線480の形成時の給電層として利用される。金属層463には、Ti、Cu等の金属材料が用いられる。金属層463は、1種の金属材料が用いられた単層構造でもよいし、1種又は2種以上の金属材料が用いられた積層構造でもよい。
例えば、図19(A)に示す工程において、ビア孔470aが設けられた絶縁層470上に、スパッタ法により、密着層として厚さ50nmのTi層が堆積され、その上にシード層として厚さ100nmのCu層が堆積されて、Ti層とCu層との積層構造を有する金属層463が形成される。金属層463上の、後述のビア481及び配線480が形成される領域に、その配線480に対応した形状の開口部330aを有するレジスト330が形成される。
次いで、図19(B)に示すように、絶縁層470のビア孔470a内に、ビア481が形成され、レジスト330の開口部330a内に、配線480が形成される。ビア481及び配線480には、各種導体材料、例えば、Cu、Al等の金属材料が用いられる。ビア481及び配線480は、金属層463を給電層に用いた電解めっきにより、絶縁層470のビア孔470a内及びレジスト330の開口部330a内に形成される。例えば、図19(B)に示す工程において、電解Cuめっきにより、ビア481及び配線480としてCuめっき層が、絶縁層470のビア孔470a内及びレジスト330の開口部330a内に形成される。
次いで、図20(A)に示すように、ビア481及び配線480の形成時にマスクとして用いられたレジスト330が除去される。例えば、図20(A)に示す工程において、有機溶剤を用いてレジスト330が溶解され剥離される。
次いで、図20(B)に示すように、レジスト330の除去後に露出する金属層463の部分が、配線480をマスクにして除去される。例えば、図20(B)に示す工程において、金属層463がTi層とCu層との積層構造を有する場合であれば、まず、上層のCu層がウェットエッチングにより除去され、その後、下層のTi層がドライエッチングにより除去される。
これにより、ビア孔470aが設けられた絶縁層470上に、金属層463を介してビア481及び配線480が形成された構造が得られる。ビア481は、導体層420と重なる接続配線431の上端431a上に形成された金属層462及び配線450の一部と重なる位置に形成される。配線480及びそれに繋がるビア481は、金属層463を介して配線450と接続される。
尚、配線480は、例えば、ビア481が繋がるランド482として形成される。また、配線480は、ビア481が繋がるランド482と、ランド482と同じく絶縁層470上にあってランド482に繋がるライン状配線とを有するように形成されてもよい。上記図19(A)の工程において、形成する配線480に対応した形状の開口部330aを有するレジスト330が形成されることで、各種形状の配線480が形成される。
次いで、図21に示すように、ビア481及び配線480が形成された絶縁層470上に、配線480に通じる開口部490aが設けられた絶縁層490が形成される。絶縁層490には、各種絶縁材料、例えば、各種樹脂材料が用いられる。絶縁層490の樹脂材料としては、例えば、ソルダーレジストを用いることができる。絶縁層490の開口部490aは、フォトリソグラフィ技術やエッチング技術を用いて形成される。例えば、開口部490aから露出する配線480の一部が、外部接続用の端子(パッド電極)として用いられる。
上記のような形成方法により、図21に示すような構成を有する回路基板400が得られる。
回路基板400では、絶縁層411上に、金属層460を介して、導体層420が形成され(図14(A)〜図14(D))、その導体層420上に、金属層461を介して、複数の配線430の1つである接続配線431が形成される(図15(A)〜図16(C))。そして、接続配線431上に、金属層462を介して、配線450が形成され(図17(A)〜図18(B))、その配線450上に、金属層463を介して、ビア481及び配線480が形成される(図18(C)〜図20(B))。
回路基板400では、接続配線431が、ビア孔を設けた絶縁層上にビアと共に配線を形成するようなものではないため、その上端431aに窪み(上記窪み200)が形成されることが抑えられる。そのような接続配線431の上端431a上に、配線と共に形成されるビアを介さず、配線450が形成され、接続配線431とその上層の配線450との間に空洞(上記空洞210)が形成されることが抑えられる。
また、回路基板400では、接続配線431の上端431a上に位置する配線450の部分に窪みが形成されることも抑えられる。そのため、配線450の当該部分、即ち、接続配線431と重なる部分に、配線450と更にその上層の配線480とを接続するビア481が形成されても、配線450とビア481との間に空洞(上記空洞210)が形成されることが抑えられる。
上記のような回路基板400の形成方法によれば、配線の窪み及びそれによって生じ得る接続部の空洞に起因した接続不良を抑え、上下層配線間の接続信頼性の低下を抑えることが可能になる。また、回路基板400の配線層のサイズを抑えることが可能になり、更に、配線層内の配線引き回しの自由度を高めることが可能になる。
上下層配線間の接続信頼性が高く、小型化、高集積化が可能な回路基板400が実現される。また、このような回路基板400が用いられ、電子装置の小型化、高集積化、高性能化が実現される。
図22は第2の実施の形態に係る回路基板の配線構造の一例を示す図である。図22(A)には、配線構造の平面レイアウトの一例を模式的に示している。図22(B)及び図22(C)には、配線構造の要部断面図を模式的に示している。図22(B)は、図22(A)のL22a−L22a線の位置に相当する断面の一例を模式的に示したものであり、図22(C)は、図22(A)のL22b−L22b線の位置に相当する断面の一例を模式的に示したものである。
回路基板400には、例えば、図22(A)〜図22(C)に示すような配線構造400aを採用することができる。
この配線構造400aは、図22(A)に示すように、平面視で、アイランド状の導体層420、複数の配線430のうちの1つであってY方向にライン状に延在された接続配線431、及び、Y方向と直交するX方向にライン状に延在された配線450を含む。図22(B)及び図22(C)に示すように、導体層420下に金属層460が設けられ、接続配線431下に金属層461が設けられ、配線450下に金属層462が設けられる。金属層460上の導体層420が、金属層461を介して接続配線431と接続され、金属層461上の接続配線431が、絶縁層440から露出する上端431aにおいて、金属層462を介して配線450と接続される。
配線構造400aは更に、図22(A)〜図22(C)に示すように、ビア481及び配線480(ランド482)を含む。ビア481は、接続配線431と配線450との接続部上に位置するように設けられ、配線480は、そのビア481上に位置するように設けられる。図22(B)及び図22(C)に示すように、ビア481及び配線480の下に金属層463が設けられる。金属層462上の配線450が、金属層463を介してビア481及び配線480と接続される。
配線構造400aにおいて、接続配線431は、絶縁層411上に、図22(B)に示す一方からの断面視では一部が導体層420上に跨がるように形成され、図22(C)に示す他方からの断面視では一部が導体層420を乗り越えるように形成される。接続配線431の、導体層420上に位置する部分の上端431aが絶縁層440から露出され、当該部分の上端431aにおいて、接続配線431とその上層の配線450とが金属層462を介して接続される。
配線構造400aによれば、前述の通り、接続配線431の上端431aに窪みが形成されることが抑えられ、その上層の配線450との接続部に空洞が形成されることが抑えられる。また、接続配線431と重なる配線450の部分に窪みが形成されることが抑えられ、配線450とビア481との接続部に空洞が形成されることが抑えられる。これにより、上下層配線間の接続信頼性の高い回路基板400が実現される。
回路基板400に配線構造400aを採用することで、位置をずらしてビア及びランドを配置する構造(図2)やスタックビア構造(図1)を採用する場合に比べて、配線層のサイズを抑えた上下層配線間の接続や、自由度の高い配線引き回しが可能になる。これにより、小型化、高集積化が可能な回路基板400が実現される。また、そのような回路基板400を用いることで、電子装置の小型化、高集積化、高性能化が実現される。
以上説明した回路基板400において、導体層420には、CuやAlに限らず、各種導体材料を用いることができる。また、導体層420は、上記の例に限らず、各種形状とすることができる。但し、高集積化の観点では、導体層420は、複数の配線430(接続配線431を含む)よりも幅が狭いことが好ましい。例えば、配線430の幅が3μmである場合には、導体層420の幅の上限を3μm未満とすることが好ましい。導体層420の幅の下限は、特に限定されない。但し、複数の配線430を形成する際のレジスト310の露光精度や、導体層420上に形成される際の配線430の変形に鑑みると、導体層420の幅は、配線430の幅の1/2倍以上であることが好ましい。例えば、配線430の幅が3μmである場合には、導体層420の幅の下限を1.5μm以上とすることが好ましい。導体層420の高さは、それと重なる接続配線431が他の配線430よりも高くなればよいので、その下限及び上限は特に設定されない。但し、導体層420の高さを低くするほど、回路基板400の厚さを薄くことが可能になる。
尚、回路基板400において、接続配線431を重ねるように設ける下地層として、上記のような導体層420を用いると、下地層を回路の一部として機能させることができるほか、樹脂層等の絶縁層を用いる場合に比べて、下地層を高精度で設けることができる。即ち、導体材料については、半導体をはじめとする各種電子デバイスの製造分野で利用される微細加工技術によって、サイズ、形状、位置を高精度で制御したパターン形成が可能である。一方、樹脂等の絶縁材料の場合には、導体材料に比べて、サイズ、形状、位置を高精度で制御したパターン形成を行うことが難しい。回路基板400では、接続配線431の下地層の精度が、接続配線431との重なり及び接続、接続配線431とその上層の配線450との重なり及び接続、更に、配線450とビア481との重なり及び接続にとって重要な因子となる。そのため、回路基板400では、接続配線431の下地層として、高精度で設けることのできる、上記のような導体層420が用いられる。
次に、回路基板400の上下層配線間の接続信頼性の評価について述べる。
図23は上下層配線間の接続信頼性の評価に用いた回路基板のサンプルについて説明する図である。図23(A)には、第2の実施の形態で述べた配線構造を有する回路基板のサンプルの要部断面図を模式的に示している。図23(B)には、比較に用いたスタックビア構造を有する回路基板のサンプルの要部断面図を模式的に示している。
図23(A)に示すサンプルAは、絶縁層411上に金属層460を介して設けられた導体層420と、その上に金属層461を介して設けられた接続配線431(配線430)と、その上端431aが露出するように設けられた絶縁層440とを含む。サンプルAは更に、絶縁層440上に金属層462を介して設けられた配線450と、配線450に通じるビア孔470aが設けられた絶縁層470とを含む。サンプルAは更に、絶縁層470上に金属層463を介して設けられたビア481及び配線480と、これに通じる開口部490aが設けられた絶縁層490とを含む。
図23(A)に示すような構造を、大判のガラスエポキシ基板上に、上記図14(A)〜図21に示したような方法を用いて10個形成し、10個のサンプルAを作製した。
また、図23(B)に示すサンプルBは、絶縁層511上に金属層561を介して設けられた配線530と、配線530に通じるビア孔540aが設けられた絶縁層540とを含む。サンプルBは更に、絶縁層540上に金属層562を介して設けられたビア551及び配線550と、配線550に通じるビア孔570aが設けられた絶縁層570とを含む。サンプルBは更に、絶縁層570上に金属層563を介して設けられたビア581及び配線580と、これに通じる開口部590aが設けられた絶縁層590とを含む。
図23(B)に示すような構造を、大判のガラスエポキシ基板上に10個形成し、10個のサンプルBを作製した。
ここで、図23(B)に示すような構造は、次のような方法を用いて形成した。まず、ガラスエポキシ基板上に設けた絶縁層511上に、スパッタ法を用いて金属層561を形成し、それを給電層に用いた電解めっきによって配線530を形成し、これを覆う絶縁層540を形成して、配線530に通じるビア孔540aを形成した。その後、同様に、スパッタ法を用いて金属層562を形成し、それを給電層に用いた電解めっきによってビア551及び配線550を形成し、これを覆う絶縁層570を形成して、配線550に通じるビア孔570aを形成した。更に、スパッタ法を用いて金属層563を形成し、それを給電層に用いた電解めっきによってビア581及び配線580を形成し、これを覆う絶縁層590を形成して、配線580に通じる開口部590aを形成した。
サンプルBの各要素(絶縁層511、金属層561、配線530、絶縁層540、金属層562、配線550、絶縁層570、金属層563、配線580及び絶縁層590)の材料及びプロセス条件には、対応するサンプルAの各要素(絶縁層411、金属層461、接続配線431、絶縁層440、金属層462、配線450、絶縁層470、金属層463、配線480及び絶縁層490)と同様の材料及びプロセス条件を用いた。
上記のようなサンプルA及びサンプルBについて、抵抗(初期抵抗)測定による接続検証を行った。更に、乾燥処理及び吸湿処理の後にリフローを実施して抵抗測定を行い、初期抵抗に対する抵抗変化率から、上下層配線間の接続信頼性の評価を行った。
乾燥処理は、サンプルA及びサンプルBを、大気中、温度125℃で24時間、オーブンで加熱することで行った。吸湿処理は、サンプルA及びサンプルBを、温度60℃で湿度60%の恒温恒湿槽に40時間放置することで行った。リフローは、サンプルA及びサンプルBを、温度260℃のリフロー炉で1分間保持する処理を3回繰り返すことを1セットとし、これを5セット行った。1セット終了毎に抵抗測定を行い、初期抵抗に対する抵抗変化率を求めた。
サンプルA及びサンプルBの抵抗変化率を表1に示す。表1に示す抵抗変化率は、サンプルA及びサンプルBの、各々の10個分の平均値である。
Figure 2020031185
表1より、サンプルA及びサンプルBのいずれも、リフローのセット回数の増大に伴って抵抗変化率が上昇するものの、サンプルAの方が、サンプルBに比べて、リフローのセット回数の増大に伴う抵抗変化率の上昇割合は小さく抑えられた。また、サンプルAの抵抗変化率は、リフローの1セット目から5セット目までのいずれにおいても、サンプルBの抵抗変化率を下回った。
第2の実施の形態で述べた配線構造を用いたサンプルAでは、スタックビア構造を用いたサンプルBに比べて、上下層配線間の高い接続信頼性が得られることが確認された。
[第3の実施の形態]
ここでは、回路基板を用いた電子装置について説明する。
図24は第3の実施の形態に係る電子装置の一例を示す図である。図24には、電子装置の一例の要部断面図を模式的に示している。
図24に示す電子装置600は、上記第2の実施の形態で述べたような構成を有する回路基板400、及び、回路基板400上に実装された電子部品、例えば、半導体チップや半導体パッケージ等の半導体デバイス610を含む。半導体デバイス610は、回路基板400と対向する面に電極611を有する。半導体デバイス610の電極611と、回路基板400の絶縁層490から露出する配線480の一部(パッド電極)とが、半田ボール等のバンプ620を用いて接合される。
回路基板400では、複数の配線430のうちの1つが接続配線431として導体層420と重なるように設けられ、接続配線431の上端431a上に上層の配線450が接続され、その接続部に更に上層の配線480に繋がるビア481が接続される。
回路基板400では、接続配線431の上端431aに窪みが形成されることが抑えられ、接続配線431とその上端431a上に設けられる配線450との間に空洞が形成されることが抑えられる。更に、回路基板400では、接続配線431の上端431a上に位置する配線450の部分に窪みが形成されることも抑えられ、配線450とその当該部分に接続されるビア481との間に空洞が形成されることが抑えられる。これにより、上下層配線間の接続不良を抑え、接続信頼性の低下を抑えることが可能になる。また、回路基板400では、配線層のサイズを抑えることが可能になり、更に、配線層内の配線引き回しの自由度を高めることが可能になる。
上下層配線間の接続信頼性が高く、小型化、高集積化が可能な回路基板400が実現される。このような回路基板400が用いられ、電子装置600の小型化、高集積化、高性能化が実現される。
尚、ここでは、上記第2の実施の形態で述べたような構成を有する回路基板400を用いた電子装置600を例示したが、上記第1の実施の形態で述べたような構成を有する回路基板1を用いて電子装置を実現することもできる。
また、ここでは、電子部品として半導体デバイス610を例示したが、回路基板400等の上には、半導体デバイス610に加えて、或いは、半導体デバイス610に代えて、各種電子部品が実装されてもよい。
[第4の実施の形態]
以上述べたような回路基板1,400等及び電子装置600等は、各種電子機器(電子装置とも称する)に搭載することができる。例えば、コンピュータ(パーソナルコンピュータ、スーパーコンピュータ、サーバ等)、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
図25は第4の実施の形態に係る電子機器について説明する図である。図25には、電子機器を模式的に示している。
図25に示すように、例えば、上記第3の実施の形態で述べたような電子装置600(図24)が、各種電子機器700の筐体710の内部に搭載(内蔵)される。尚、電子装置600は、電子機器700が備えるラックやスロットに収容されてもよい。
上記のように、電子装置600では、上下層配線間の接続信頼性が高く、小型化、高集積化が可能な回路基板400が用いられる。これにより、小型化、高集積化、高性能化が可能な電子装置600が実現され、そのような電子装置600を搭載した、小型化、高集積化、高性能化が可能な電子機器700が実現される。
ここでは、電子装置600を搭載する電子機器700を例示したが、回路基板1,400等を用いた他の電子装置も同様に、各種電子機器に搭載することができる。
1,100,100A,400 回路基板
10,110,410 基板
10a,20a,40a,130a,150a 上面
20,420 導体層
30,50,120,140,160,170,430,450,480,530,550,580 配線
31,431 接続配線
31a,431a 上端
31b,31c,31d 部分
40,130,150,411,440,470,490,511,540,570,590 絶縁層
60,61 バリア膜
122,142,162,172,482 ランド
131,151,470a,540a,570a ビア孔
141,161,481,551,581 ビア
200 窪み
210 空洞
300,310,320,330 レジスト
300a,310a,320a,330a,490a,590a 開口部
400a 配線構造
460,461,462,463,561,562,563 金属層
600 電子装置
610 半導体デバイス
611 電極
620 バンプ
700 電子機器
710 筐体

Claims (9)

  1. 基板上に導体層を設ける工程と、
    前記基板上に複数の第1配線を、前記複数の第1配線のうちの1つの第1配線の少なくとも一部が前記導体層上に位置するように設ける工程と、
    前記基板上に第1絶縁層を、前記導体層上に位置する前記1つの第1配線の上端が露出するように設ける工程と、
    前記第1絶縁層上に第2配線を、前記第2配線の少なくとも一部が前記上端上に位置するように設ける工程と
    を含むことを特徴とする回路基板の製造方法。
  2. 前記導体層を設ける工程後に、前記基板上及び前記導体層上に第1金属層を設ける工程を更に含み、
    前記複数の第1配線を設ける工程は、前記1つの第1配線の少なくとも一部を、前記導体層上に設けられた前記第1金属層上に設ける工程を含む
    ことを特徴とする請求項1に記載の回路基板の製造方法。
  3. 前記複数の第1配線を設ける工程は、前記第1金属層を給電層に用いた電解めっきによって前記複数の第1配線を設ける工程を含む
    ことを特徴とする請求項2に記載の回路基板の製造方法。
  4. 前記第1絶縁層を設ける工程後に、前記第1絶縁層上に第2金属層を設ける工程を更に含み、
    前記第2配線を設ける工程は、前記第2配線の少なくとも一部を、前記上端上に設けられた前記第2金属層上に設ける工程を含む
    ことを特徴とする請求項1乃至3のいずれかに記載の回路基板の製造方法。
  5. 前記第2配線を設ける工程では、前記第2金属層を給電層に用いた電解めっきによって前記第2配線を設ける工程を含む
    ことを特徴とする請求項4に記載の回路基板の製造方法。
  6. 前記第2配線を設ける工程後に、
    前記第1絶縁層上に、前記上端上に位置する前記第2配線に通じる開口部を有する第2絶縁層を設ける工程と、
    前記開口部内に導体を設ける工程と
    を更に含むことを特徴とする請求項1乃至5のいずれかに記載の回路基板の製造方法。
  7. 前記第1絶縁層を設ける工程前に、前記導体層の表面に、前記導体層よりも高い抵抗を示すバリア膜を設ける工程を更に含む
    ことを特徴とする請求項1乃至6のいずれかに記載の回路基板の製造方法。
  8. 基板と、
    前記基板上に設けられた導体層と、
    前記基板上に設けられた複数の第1配線と、
    前記基板上に設けられた第1絶縁層と、
    前記第1絶縁層上に設けられた第2配線と
    を含み、
    前記複数の第1配線のうちの1つの第1配線は、前記1つの第1配線の少なくとも一部が前記導体層上に位置するように設けられ、
    前記第1絶縁層は、前記導体層上に位置する前記1つの第1配線の上端が露出するように設けられ、
    前記第2配線は、前記第2配線の少なくとも一部が前記上端上に位置するように設けられる
    ことを特徴とする回路基板。
  9. 回路基板と、
    前記回路基板に実装された電子部品と
    を備え、
    前記回路基板は、
    基板と、
    前記基板上に設けられた導体層と、
    前記基板上に設けられた複数の第1配線と、
    前記基板上に設けられた第1絶縁層と、
    前記第1絶縁層上に設けられた第2配線と
    を含み、
    前記複数の第1配線のうちの1つの第1配線は、前記1つの第1配線の少なくとも一部が前記導体層上に位置するように設けられ、
    前記第1絶縁層は、前記導体層上に位置する前記1つの第1配線の上端が露出するように設けられ、
    前記第2配線は、前記第2配線の少なくとも一部が前記上端上に位置するように設けられる
    ことを特徴とする電子装置。
JP2018157404A 2018-08-24 2018-08-24 回路基板の製造方法、回路基板及び電子装置 Pending JP2020031185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018157404A JP2020031185A (ja) 2018-08-24 2018-08-24 回路基板の製造方法、回路基板及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018157404A JP2020031185A (ja) 2018-08-24 2018-08-24 回路基板の製造方法、回路基板及び電子装置

Publications (1)

Publication Number Publication Date
JP2020031185A true JP2020031185A (ja) 2020-02-27

Family

ID=69622828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018157404A Pending JP2020031185A (ja) 2018-08-24 2018-08-24 回路基板の製造方法、回路基板及び電子装置

Country Status (1)

Country Link
JP (1) JP2020031185A (ja)

Similar Documents

Publication Publication Date Title
US8859912B2 (en) Coreless package substrate and fabrication method thereof
US7718470B2 (en) Package substrate and method for fabricating the same
TWI475935B (zh) 無核心層之封裝基板及其製法
TWI463925B (zh) 封裝基板及其製法
US20080230892A1 (en) Chip package module
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US8399993B2 (en) Embedded package and method for manufacturing the same
JP2010109269A (ja) 半導体装置
US20140360768A1 (en) Semiconductor package board and method for manufacturing the same
KR20100082551A (ko) 인터포저 및 집적회로 칩 내장 인쇄회로기판
TWI541965B (zh) 半導體封裝件及其製法
TWI621194B (zh) 測試介面板組件
TWI646639B (zh) 半導體封裝
KR101134519B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
TWI301662B (en) Package substrate and the manufacturing method making the same
KR20130054769A (ko) 반도체 패키지 및 이를 포함하는 반도체 패키지 모듈
JP2006134914A (ja) 電子部品内蔵モジュール
US20190252325A1 (en) Chip package structure and manufacturing method thereof
JP2020031185A (ja) 回路基板の製造方法、回路基板及び電子装置
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
JP2010021468A (ja) 回路基板及び回路基板の製造方法
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
WO2018054057A1 (zh) 封装结构