JP2020030337A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2020030337A
JP2020030337A JP2018156198A JP2018156198A JP2020030337A JP 2020030337 A JP2020030337 A JP 2020030337A JP 2018156198 A JP2018156198 A JP 2018156198A JP 2018156198 A JP2018156198 A JP 2018156198A JP 2020030337 A JP2020030337 A JP 2020030337A
Authority
JP
Japan
Prior art keywords
signal line
line
scanning line
region
wide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018156198A
Other languages
English (en)
Other versions
JP7132032B2 (ja
Inventor
秀樹 椎名
Hideki Shiina
秀樹 椎名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018156198A priority Critical patent/JP7132032B2/ja
Priority to PCT/JP2019/032776 priority patent/WO2020040246A1/ja
Publication of JP2020030337A publication Critical patent/JP2020030337A/ja
Priority to US17/181,278 priority patent/US11815773B2/en
Application granted granted Critical
Publication of JP7132032B2 publication Critical patent/JP7132032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56Substrates having a particular shape, e.g. non-rectangular

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】表示領域内に設けられた額縁領域の幅を狭くすることが可能な表示装置を提供することにある。【解決手段】表示装置は、表示部を有する表示パネルを有する。前記表示部は、複数の画素を有する第1領域と、非駆動領域と前記非駆動領域の外周を囲む様に設けられ前記第1領域に外周を囲われた額縁領域とを有する第2領域と、を含む。前記額縁領域は、第1走査線と、隣接する第1信号線および第2信号線と、を含む。前記第1信号線は第1幅広部を有し、前記第1信号線は、平面視において、前記第1幅広部において前記第1走査線と交差する。前記第1走査線は、第2幅広部を有する。前記第2信号線は、一対の第3幅広部を有し、前記第2信号線は、平面視において、前記一対の第3幅広部において前記第1走査線の前記第2幅広部と交差する。前記第1信号線の前記第1幅広部は、前記一対の第3幅広部に対向することなく、前記一対の第3幅広部の間の前記第2信号線に対向する。【選択図】図10

Description

本発明は表示装置に関し、特に、表示領域内に非駆動部(非表示領域)を有する表示装置に適用可能である。
表示装置のうち、たとえば、複数の画素を含む表示領域の一部に透孔からなる開口部を形成したものが提案されている。このような表示装置は、たとえば、特許文献1に開示されている。
また、複数の画素を含む表示領域にガラス基板を貫通する開口部を形成することなく、透明領域を形成し、透明領域に重なるようにカメラ若しくはセンサー類を配置する液晶表示装置が提案されている。このような表示装置は、例えば、特許文献2に開示されている。また特許文献3には、液晶表示装置の透明領域に偏光板の開口部が形成されている構造が開示されている。
特開2010−54871号公報 米国特許出願公開第2017/0123452号明細書 特開2006−343728号公報
表示領域の一部に透孔からなる開口部を有する表示装置では、開口部の周囲に、ゲート線(走査線)、ソース線(信号線)を迂回させる為の配線領域が設けられる。この配線領域は、額縁領域とも言われている。この配線領域(額縁領域)の幅は、表示領域を広くするためには、狭い方が好ましい。
開口部を形成するのではなく透明領域を形成した方が、製造工程の複雑化や製造コストの増加を抑制でき、またガラス基板に貫通孔を有する開口部がある表示装置よりも、ガラス基板に貫通孔の無い透明領域を形成した方が表示装置の剛性、信頼性が向上する。
本発明の目的は、表示領域内に設けられた額縁領域の幅を狭くすることが可能な表示装置を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、表示装置は、表示部を有する表示パネルを有する。前記表示部は、複数の画素を有する第1領域と、非駆動領域と前記非駆動領域の外周を囲む様に設けられ前記第1領域に外周を囲われた額縁領域とを有する第2領域と、を含む。前記額縁領域は、第1走査線と、隣接する第1信号線および第2信号線と、を含む。前記第1信号線は第1幅広部を有し、前記第1信号線は、平面視において、前記第1幅広部において前記第1走査線と交差する。前記第1走査線は、第2幅広部を有する。前記第2信号線は、一対の第3幅広部を有し、前記第2信号線は、平面視において、前記一対の第3幅広部において前記第1走査線の前記第2幅広部と交差する。前記第1信号線の前記第1幅広部は、前記一対の第3幅広部に対向することなく、前記一対の第3幅広部の間の前記第2信号線に対向する。
実施形態における表示装置DSPの外観を示す平面図である。 画素PXの基本構成及び表示装置DSPの等価回路を示す図である。 表示パネルの遮光層の配置例を示す平面図である。 図3に点線で示される矩形領域Aの平面図である。 図4のB−B線に沿う第1基板SUB1の断面図である。 図4のC−C線に沿う表示領域DA(第1領域AA)の断面図である。 図3のD−D線の間の非駆動領域NDRとその周辺に設けられた額縁領域FRRとの断面図である。 額縁領域FRRの迂回配線を説明する為の概念的な平面図である。 比較例に係る走査線と信号線との交差部分の構成を示す平面図である。 実施態様に係る走査線と信号線との交差部分の構成例を示す平面図である。 図10の走査線と信号線との交差部分を説明する平面図である。 実施態様に係る走査線と信号線との交差部分の他の構成例を示す平面図である。 実施態様に係る走査線と信号線との交差部分の他の構成例を示す平面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。
なお、本明細書及び特許請求の範囲において、図面を説明する際の「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。具体的には、側面から見た場合において、第1基板(アレイ基板)から第2基板(対向基板)に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。
また、「内側」及び「外側」とは、2つの部位における、表示領域を基準とした相対的な位置関係を示す。すなわち、「内側」とは、一方の部位に対し相対的に表示領域に近い側を指し、「外側」とは、一方の部位に対し相対的に表示領域から遠い側を指す。ただし、ここで言う「内側」及び「外側」の定義は、液晶表示装置を折り曲げていない状態におけるものとする。
「表示装置」とは、表示パネルを用いて映像を表示する表示装置全般を指す。「表示パネル」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示パネルという用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の光学部材(例えば、偏光部材、バックライト、タッチパネル等)を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロクロミック(EC)層などが含まれ得る。したがって、後述する実施形態について、表示パネルとして、液晶層を含む液晶パネルを例示して説明するが、上述した他の電気光学層を含む表示パネルへの適用を排除するものではない。
(表示装置の全体構成例)
図1は、本実施形態の表示装置DSPの外観を示す平面図である。表示装置DSPは、表示パネルPNLと、フレキシブルプリント回路基板1と、ICチップ2と、回路基板3と、を備えている。表示パネルPNLは、液晶表示パネルであり、第1基板(アレイ基板ともいう)SUB1と、第2基板(対向基板ともいう)SUB2と、後述する液晶層LCと、シールSEと、を備えている。
表示パネルPNLは、画像を表示する表示部(表示領域)DAと、表示部DAを囲む額縁状の非表示部(非表示領域)NDAと、を備えている。第2基板SUB2は、第1基板SUB1に対向している。第1基板SUB1は、第2基板SUB2よりも第2方向Yに延出した実装部MAを有している。シールSEは、非表示部NDAに位置し、第1基板SUB1と第2基板SUB2とを接着するとともに、液晶層LCを封止している。
表示部DAは、複数の画素PXと、楕円形形状の非駆動領域NDRと、非駆動領域NDRの外周を囲む様に設けられた額縁領域FRRと、を有する。上述の透明領域を本実施例では非駆動領域と呼ぶ。表示部DAにおいて、複数の画素PXは、非駆動領域NDRおよび額縁領域FRRを除く領域に、第1方向X及び第2方向Yにマトリクス状に配置されている。非駆動領域NDRおよび額縁領域FRRは、表示部DA内に設けられ、その周囲には、複数の画素PXは配置されている。言い換えるならば、表示部DAは、第1領域AAと第2領域NAAとを含み、第1領域AAは複数の画素PXを含み、第2領域NAAは非駆動領域NDRおよび額縁領域FRRとを含む。第2領域NAAは、第1領域AAで囲まれている。この例では、平面視において、楕円形形状を有する非駆動領域NDRを示しているが、非駆動領域NDRの形状はこれに限定されない。非駆動領域NDRの形状は、円形形状でもよいし、矩形形状でもよい。
非駆動領域NDAには、後述するように、複数の画素PXは配置されず、比較的透明な領域であり、例えば、非駆動領域NDAにはカメラやセンサー類が位置する。
図1において、画素PXとは、画素信号に応じて個別に制御することができる最小単位を示し、副画素またはサブ画素と称する場合がある。また、カラー表示を実現するための最小単位を主画素と称する場合がある。主画素は、互いに異なる色を表示する複数の副画素PXを備えて構成されるものである。一例では、主画素は、副画素PXとして、赤色を表示する赤画素、緑色を表示する緑画素、及び、青色を表示する青画素の3つの副画素を備えている。また、主画素は、白色を表示する白画素を備えていてもよい。
非駆動領域NDRは、平面視において、少なくとも1主画素(3サブ画素)以上の面積を有する。第1方向X及び第2方向Yにおいて、非駆動領域NDRと交差または横断するゲート配線(走査線ともいう)および映像信号配線(信号線ともいう)は、非駆動領域NDRを迂回するように引き回されて設けられる。非駆動領域NDRは、また、光学的に透明な透明領域と見做すことができる。非駆動領域NDRは、後述されるカラーフィルタ(CF:CFR、CFG、CFB)、薄膜トランジスタ(TFT)等、光透過の妨げになる金属配線層(G、S、ML)、半導体層(SC)や着色層(CFR、CFG、CFB)が形成されていない領域と定義することも可能である。
額縁領域FRRには、平面視において、非駆動領域NDRを迂回するように引き回されて設けられたゲート配線および映像信号配線が配置される。したがって、額縁領域FRRは、配線領域としての役割を有する。額縁領域FRRは、また、非表示領域と言うこともできる。額縁領域FRRには、後述される幅の広い遮光層BMLが設けられており、遮光層BMLは、平面視において、額縁領域FRRを覆う様に設けられる。
フレキシブルプリント回路基板1は、実装部MAに実装され、回路基板3に接続されている。ICチップ2は、フレキシブルプリント回路基板1に実装されている。なお、ICチップ2は、実装部MAに実装されてもよい。ICチップ2は、画像を表示する表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバDDを内蔵している。
本実施形態の表示パネルPNLは、第1基板SUB1の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第2基板SUB2の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
また、表示パネルPNLの詳細な構成について、ここでは説明を省略するが、表示パネルPNLは、また、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、第1方向X及び第2方向Yで規定されるX−Y平面と平行な面である。
(表示装置の回路構成例)
図2は、画素PXの基本構成及び表示装置DSPの等価回路を示す図である。複数の画素PX第1方向X及び第2方向Yにマトリクス状に配置されている。複数本の走査線G(G1、G2・・・)は、走査線駆動回路GDに接続されている。複数本の信号線S(S1、S2・・・)は、信号線駆動回路SDに接続されている。複数本の共通電極CE(CE1、CE2・・・)は、コモン電圧(Vcom)の電圧供給部CDに接続され、複数の画素PXに亘って配置されている。1つの画素PXは、1本の走査線と、1本の信号線と、1本の共通電極CEと、に接続されている。なお、走査線G及び信号線Sは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Sは、その一部が屈曲していたとしても、第2方向Yに延出しているものとする。
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CE、液晶層LC等を備えている。スイッチング素子SWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線G及び信号線Sと電気的に接続されている。走査線Gは、第1方向Xに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。信号線Sは、第2方向Yに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。画素電極PEは、スイッチング素子SWと電気的に接続されている。画素電極PEの各々は、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと同電位の電極、及び、画素電極PEと同電位の電極の間に形成される。
(遮光層の構成例)
図3は、表示パネルの遮光層の配置例を示す平面図である。
遮光層(第1遮光層)BMは、非駆動領域NDRおよび額縁領域FRRを除く表示領域DA内、すなわち、第1領域AAにおいて、第1方向X及び第2方向Yに格子状に設けられている。格子状に設けられた遮光層BMにおいて、第1方向Xに延在する遮光層BMの下側には、走査線G(G1−G8)が配置され、第2方向Yに延在する遮光層BMの下側には、信号線S(S1−S6、Sn1−Sn8,Sn9−Sn16)が配置される。格子状に設けられた遮光層BMの間の矩形の領域に、各画素(サブ画素)が配置される。図3では、走査線G1−G8、および、信号線S1−S6、Sn1−Sn8,Sn9−Sn16が例示的に示されているが、図示されていない、または、参照番号の付加されていない他の走査線および他の信号線も、同様な構成とされている。
額縁領域FRRには、格子状に設けられた遮光層BMの幅と比較して、幅(WBML)の広い遮光層(第2遮光層)BMLが設けられている。つまり、非駆動領域NDRは、幅の広い遮光層BMLで囲まれた領域である。
この例では、4本の走査線G3−G6が非駆動領域NDRと交差または横断する走査線に対応し、16本の信号線Sn1−Sn8およびSn9−Sn16が非駆動領域NDRと交差または横断する信号線に対応する。
4本の走査線G3−G6は、非駆動領域NDRを迂回するように、額縁領域FRRに引き回されている。平面視において、走査線G3、G4は非駆動領域NDRの上側に対応する額縁領域FRRに迂回して配置され、走査線G5、G6は非駆動領域NDRの下側に対応する額縁領域FRRに迂回して配置される。
16本の信号線Sn1−Sn8およびSn9−Sn16は、非駆動領域NDRを迂回するように、額縁領域FRRに引き回されている。平面視において、8本の信号線Sn1−Sn8は非駆動領域NDRの左側に対応する額縁領域FRRに迂回して配置され、8本の信号線Sn9−Sn16は非駆動領域NDRの右側に対応する額縁領域FRRに迂回して配置される。
図4は、図3に点線で示される矩形領域Aの平面図である。図4には、走査線G1−G3、信号線S1−S6、複数のサブ画素(PR1、PG1、PB1、PR2、PG2、PB2、PR3、PG3、PB3)、および、格子状の遮光層BMが描かれている。
走査線G1−G3は、第1方向Xに沿って設けられた遮光層BMの下側において、第1方向X沿って延在し、第2方向Yに併設して設けられている。信号線S1−S6は、第2方向Yに沿って設けられた遮光層BMの下側において、第2方向Yに沿って延在し、第1方向Xに併設して設けられている。第1方向Xに沿って設けられた遮光層BMの幅WBM1は、第2方向Yに沿って設けられた遮光層BMの幅WBM2より、広くなっている(WBM1>WWBM2)。また、遮光層BMLの幅WBMLは、遮光層BMの幅WBM1、WBM2より、広い(WBML>WBM1>WWBM2)。
1対の走査線と一対の信号線とに囲まれた領域であって、遮光層BMの設けられていない部分に、複数のサブ画素(PR1、PG1、PB1、PR2、PG2、PB2、PR3、PG3、PB3)が配置されている。サブ画素PR1、PR2、PR3は赤画素を示し、赤色のカラーフィルタCFRを有している。サブ画素PG1、PG2、PG3は緑画素を示し、緑色のカラーフィルタCFGを有している。サブ画素PB1、PB2、PB3は青画素を示し、青色のカラーフィルタCFRを有している。3つのサブ画素((PR1、PG1、PB1)、(PR2、PG2、PB2)、または、(PR3、PG3、PB3))により、カラー表示のための1つの主画素が構成される。ここで、カラーフィルタCFR、CFG、CFBは、着色層と見做すことができる。
(表示パネルの断面図の構成例)
図5は、図4のB−B線に沿う第1基板SUB1の断面図である。図6は、図4のC−C線に沿う表示領域DA(第1領域AA)の断面図である。図7は、図3のD−D線の間の非駆動領域NDRとその周辺に設けられた額縁領域FRRとの断面図である。
図5を参照し、第1基板SUB1は、絶縁基板10、絶縁膜11乃至16、半導体層SC、走査線(第1金属配線)G2、信号線(第2金属配線)S6、金属配線(第3金属配線)ML6、共通電極(第1透明電極)CE、配向膜AL1などを備えている。
絶縁基板10は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁膜11は、絶縁基板10の上に位置している。半導体層SCは、アンダコート膜である絶縁膜11の上に位置し、ゲート絶縁膜である絶縁膜12によって覆われている。半導体層SCは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。
走査線G2の一部であるゲート電極GE1は、絶縁膜12の上に位置し、絶縁膜(無機絶縁膜)13によって覆われている。なお、図示しない他の走査線も、走査線G2と同一層に位置している。走査線G2は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、走査線G2は、モリブデン−タングステン合金によって形成されている。
信号線S6は、絶縁膜13の上に位置し、絶縁膜(第1有機絶縁膜)14によって覆われている。なお、図示しない他の信号線も、信号線S6と同一層に位置している。信号線S6は、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、信号線S6は、チタン(Ti)、アルミニウム(Al)、及び、チタン(Ti)がこの順に積層された積層体である。信号線S6は、絶縁膜12及び絶縁膜13を貫通するコンタクトホールCH1を通じて半導体層SCにコンタクトしている。
金属配線ML6は、絶縁膜14の上に位置し、絶縁膜(第2有機絶縁膜)15によって覆われている。金属配線ML6は、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、金属配線ML6は、モリブデン(Mo)、アルミニウム(Al)、及び、モリブデン(Mo)がこの順に積層された積層体である。なお、金属配線ML6は、チタン(Ti)、アルミニウム(Al)、及び、チタン(Ti)がこの順に積層された積層体とされても良い。
共通電極CEは、絶縁膜15の上に位置し、絶縁膜(無機絶縁膜)16によって覆われている。共通電極CEは、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成された透明電極である。共通電極CEは、絶縁膜15を貫通するコンタクトホールCH3を通じて金属配線ML6にコンタクトしている。配向膜AL1は、絶縁膜16の上に位置している。
絶縁膜11乃至13、及び、絶縁膜16は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜14及び15は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁膜である。なお、絶縁膜15は、無機絶縁膜であってもよい。
図6を参照し、第1基板SUB1において、信号線S5及びS6は、絶縁膜13の上に位置し、絶縁膜14によって覆われている。金属配線ML5及びML6は、それぞれ信号線S5及びS6の直上に位置している。画素電極PE11は、絶縁膜16の上に位置し、配向膜AL1によって覆われている。画素電極PE11は、ITOやIZOなどの透明な導電材料によって形成された透明電極である。
第2基板SUB2は、絶縁基板20、遮光層BM、カラーフィルタCFG、オーバーコート層OC、配向膜AL2などを備えている。
絶縁基板20は、絶縁基板10と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層BM及びカラーフィルタCFGは、絶縁基板20の第1基板SUB1と対向する側に位置している。カラーフィルタCFGは、画素電極(第2透明電極)PE11と対向する位置に配置され、その一部が遮光層BMに重なっている。オーバーコート層OCは、カラーフィルタCFGを覆っている。オーバーコート層OCは、透明な樹脂によって形成されている。他のカラーフィルタCFR及びCFBも、カラーフィルタCFGと同様に、それぞれ画素電極PEと対向する位置に配置され、オーバーコート層OCによって覆われている。配向膜AL2は、オーバーコート層OCを覆っている。配向膜AL1及び配向膜AL2は、例えば、水平配向性を呈する材料によって形成されている。
上述した第1基板SUB1及び第2基板SUB2は、配向膜AL1及び配向膜AL2が対向するように配置されている。図示しないが、メインスペーサ及びサブスペーサが、第1基板SUB1及び第2基板SUB2の間に配置されている。メインスペーサは、配向膜AL1と配向膜AL2との間に所定のセルギャップを形成する。セルギャップは、例えば2〜5μmである。第1基板SUB1及び第2基板SUB2は、所定のセルギャップが形成された状態でシール材によって接着されている。
液晶層LCは、第1基板SUB1及び第2基板SUB2の間に位置し、配向膜AL1と配向膜AL2との間に保持されている。液晶層LCは、液晶分子LMを備えている。液晶層LCは、ポジ型(誘電率異方性が正)の液晶材料、あるいは、ネガ型(誘電率異方性が負)の液晶材料によって構成されている。
偏光板PL1を含む光学素子OD1は、絶縁基板10に接着されている。偏光板PL2を含む光学素子OD2は、絶縁基板20に接着されている。なお、光学素子OD1及び光学素子OD2は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。
このような表示パネルPNLにおいては、画素電極PEと共通電極CEとの間に電界が形成されていないオフ状態において、液晶分子LMは、配向膜AL1及び配向膜AL2の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ILから表示パネルPNLに向けて照射された光は、光学素子OD1及び光学素子OD2によって吸収され、暗表示となる。一方、画素電極PEと共通電極CEとの間に電界が形成されたオン状態においては、液晶分子LMは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明装置ILからの光の一部は、光学素子OD1及び光学素子OD2を透過し、明表示となる。
図7を参照し、非駆動領域NDRおよび額縁領域FRRにおいて、第1基板SUB1は、図6で説明されたと同様に、絶縁基板10、絶縁膜11乃至16、配向膜AL1などを備えている。ただし、図7と図6とを比較してわかるように、非駆動領域NDRにおいて、半導体層SC、偏光板PL1を含む光学素子OD1、走査線G、信号線S、金属配線ML、共通電極CE、照明装置ILなどは設けられていない。また、額縁領域における走査配線G、信号線Sについては図7において省略している。
非駆動領域NDRにおいて、第2基板SUB2は、図6で説明されたと同様に、絶縁基板20、オーバーコート層OC、配向膜AL2などを備えている。ただし、図7と図6とを比較してわかるように、偏光板PL2を含む光学素子OD2、遮光層BM、カラーフィルタ(CFG、CFG、CFB)は設けられていない。つまり、非駆動領域NDRは、光透過の妨げになる金属配線層(G、S、ML)、半導体層(SC)、遮光層BMや着色層(CFR、CFG、CFB)が形成されていない。
一方、額縁領域FRRにおいて、第2基板SUB2は、非駆動領域NDRの左側および右側に、遮光層BMLを備えている。遮光層BMLは、図4で説明されたように、平面視において、非駆動領域NDRの外周を囲む様に設けられている。
非駆動領域NDRおよび額縁領域FRRにおいて、液晶層LCは、第1基板SUB1及び第2基板SUB2の間に位置し、配向膜AL1と配向膜AL2との間に保持されている。
図7に記載の通り、非駆動領域NDRに偏光板PL1,2を含む光学素子OD1,2は形成されていない。上述のように非駆動領域NDAには複数の画素PXは配置されず、比較的透明な領域であり、例えば非駆動領域NDAにはカメラやセンサー類が位置する。そのため、非駆動領域NDAにおける透明度は重要な要素であり、偏光板等の光学素子はその透明度を落としかねない。ただし、第1基板SUB1、第2基板SUB2の両方に偏光板等の光学素子を形成しない図7の構造以外にも、例えば、非駆動領域NDRにおける第1基板SUB1、第2基板SUB2の何れか一方のみに偏光板を形成し、他方に偏光板を形成しない構造であっても良い。
例えば、第1基板SUB1の非駆動領域NDRに偏光板PL1を形成し、第2基板SUB2の非駆動領域NDRに偏光板PL2を形成しない構造の場合、第2基板SUB2の非駆動領域NDRに沿って型貫された偏光板PL2の穴が使用者に視認される可能性があり、第1基板SUB1の非駆動領域NDRにおける偏光板PL1を形成せず、第2基板SUB2の非駆動領域NDRに偏光板PL2を形成した方が、非駆動領域に沿って形成された偏光板の穴は視認されにくくなる。いずれにせよ偏光板PLを非駆動領域NRDに沿って穴部を形成するような工程はコスト高となり、片方のみの偏光板PLに穴部を形成することで加工費を抑制しつつコスト低減につながる。
(額縁領域FRRの迂回配線の構成例)
図8は、額縁領域FRRの迂回配線を説明する為の概念的な平面図である。なお、図5で説明されたように、走査線(G2)と信号線(S6)は、絶縁膜13を挟んで、異なる配線層に存在しており、走査線(G2)と信号線(S6)とは交差することができる。
図8に示すように、走査線G3、G4は、最初、表示領域DAから額縁領域FRRにおいて、第1方向Xに延在し、額縁領域FRRにおいて、非駆動領域NDRの上側に対応する額縁領域FRRの領域に迂回して配置され、その後、再度、額縁領域FRRから表示領域DAにおいて、第1方向Xに延在する。走査線G5、G6は、最初、表示領域DAから額縁領域FRRにおいて、第1方向Xに延在し、額縁領域FRRにおいて、非駆動領域NDRの下側に対応する額縁領域FRRに迂回して配置され、その後、再度、額縁領域FRRから表示領域DAにおいて、第1方向Xに延在する。
信号線Sn1−Sn8は、最初、表示領域DAから額縁領域FRRにおいて、第2方向Yに延在し、額縁領域FRRにおいて、非駆動領域NDRの左側に対応する額縁領域FRRに迂回して配置され、その後、再度、額縁領域FRRから表示領域DAにおいて、第2方向Yに延在する。信号線Sn9−Sn16は、最初、表示領域DAから額縁領域FRRにおいて、第2方向Yに延在し、額縁領域FRRにおいて、非駆動領域NDRの右側に対応する額縁領域FRRに迂回して配置され、その後、再度、額縁領域FRRから表示領域DAにおいて、第2方向Yに延在する。
したがって、平面視において、非駆動領域NDRの左側に対応する額縁領域FRRの領域R1において、走査線G3−G6と信号線Sn1−Sn8とが交差する。また、非駆動領域NDRの右側に対応する額縁領域FRRの領域R2において、走査線G3−G6と信号線Sn9−Sn16とが交差する。
額縁領域FRRの幅LFRRは、走査線G3−G6と信号線Sn1−Sn8またはSn9−Sn16との交差部分の構成により決まることになる。この額縁領域FRRの幅LFRRを狭くすることが求められている。
(走査線と信号線との交差部分の構成例)
次に、走査線と信号線との交差部分の構成例を、図面を用いて説明する。最初に、発明者によって検討された比較例を説明し、次に、実施態様に係る構成例を説明する。以下の説明では、図8に示す交差部分CPに関し、走査線G5と信号線Sn9−Sn16との交差部分の構成例を例示的に説明するが、他の走査線と他の信号線との交差部分の構成例も同様である。
図9は、比較例に係る走査線と信号線との交差部分の構成を示す平面図である。第1方向Xに延在する走査線G5が、第2方向Yに延在する信号線Sn9−Sn16と交差する。走査線G5の幅WGは、均一であり、たとえば、3μm程度である。
信号線Sn9−Sn16の各々は、走査線G5と交差する部分において、幅広部SWPを有する。幅広部SWPは、走査線G5と交差する部分において、信号線Sn9−Sn16の断線を防止するために設けられる。つまり、走査線G5の存在により、絶縁膜13に段差が発生することがある。絶縁膜13の上に設けられる信号線Sn9−Sn16は、その段差によって断線する場合がある。具体的には信号線Snが走査線Gを乗り越える段差部において加工時に信号線Sが細くなり、その結果断線が懸念される。そのため、幅広部SWPを設けるこことで、信号線Sn9−Sn16の断線が防止できる。信号線Sの加工の際に例え細線化されたとしても幅広部SWPを有するため断線されるほど細線化されることが抑制されることになる。信号線Sn9−Sn16の各々の幅WSは、たとえば、2.3μm程度である。幅広部SWPの幅WSWは、たとえば、2.6μm程度である。幅広部SWPの長さLSWは、たとえば、6.0μm程度である。隣接する幅広部SWP間の距離PSWは、たとえば、2.4μm程度である。また、信号線Sn9−Sn16の配線ピッチPPSは、たとえば、5.0μm程度である。
図9の比較例の構成例では、信号線Sn9−Sn16の各々は、走査線G5と交差する部分において、幅広部SWPを有するので、幅広部SWP間の距離PSWは、信号線間の短絡を防止のため、狭めることは難しい。したがって、信号線Sn9−Sn16の配線ピッチPPSも狭めることができないという課題がある。
図10は、実施態様に係る走査線と信号線との交差部分の構成例を示す平面図である。
図10において、走査線G5は、図9に示す均一な幅の走査線G5と異なり、複数の幅広部WGPを有し、複数の幅広部WGPにおいて、走査線G5と信号線Sn10、Sn12、Sn14、Sn16とが交差する。
信号線Sn9、Sn11、Sn13、Sn15の各々は、図9と同様に、走査線G5と交差する部分において、幅広部(第1幅広部)SWPを有する。
信号線Sn10、Sn12、Sn14、Sn16の各々は、一対の幅広部(第2幅広部)SWP1を有し、一対の幅広部SWP1において、走査線G5の幅広部WGPと交差している。一対の幅広部SWP1の一方は、幅広部WGPの上側部分に対応して配置される。一対の幅広部SWP1の他方は、幅広部WGPの下側部分に対応して配置される。つまり、走査線G5に幅広部WGPを設けることで、隣接する信号線間において、幅広部SWPと一対の幅広部SWP1とが対向しないように、幅広部SWPと一対の幅広部SWP1とを配置することができる。これにより、信号線Sn9−Sn16の配線ピッチPPS1を、図9の信号線Sn9−Sn16の配線ピッチPPSと比較して、縮小することができる。
走査線G5において、幅広部WGPの設けられていない部分の走査線G5の幅WGは、たとえば、3μm程度である。幅広部WGPの幅WGWは、たとえば、3μm程度である。幅広部WGPの長さLGWは、たとえば、10μm程度である。
信号線Sn9−Sn16の各々の幅WS、幅広部SWPの幅WSWおよび長さLSWは、図9で説明した値と同じである。幅広部SWP1の幅WSWは、幅広部SWPの幅WSWと同じである。幅広部SWP1の長さLSW1は、たとえば、3μm程度である。
信号線(Sn10)の幅広部SWP1と隣接する信号線(Sn9)との間の間隔PSWと、信号線(Sn9)の幅広部SWPと隣接する信号線(Sn10)との間の間隔PSWとは、同じであり、図9で説明された幅広部SWP間の距離PSWとも同じである。
図10に示す構成では、信号線Sn9−Sn16の配線ピッチPPS1は、たとえば、4.85μm程度にできる。図9の信号線Sn9−Sn16の配線ピッチPPSに対して、信号線Sn9−Sn16の配線ピッチPPS1は、約3%程度縮小することが可能である。したがって、額縁領域FRRの幅LFRRも、約3%程度、狭くすることができる。
図11は、図10の走査線と信号線との交差部分を説明する平面図である。以下の説明では信号線Sn9およびSn10の関係を例示的に説明している。信号線Sn10およびSn11の関係では、下記の説明において、左側辺を右側辺へ変更し、右側辺を左側辺へ変更すれはよい。
図11において、線L1は、第2方向Yにおける幅広部SWPの上辺(第1辺)の位置を示す。線L2は、第2方向Yにおける幅広部SWPの下辺(第2辺)の位置を示す。幅広部SWPの下辺は、幅広部SWPの上辺と対向する辺である。
線L3は、第2方向Yにおける幅広部GWPの上辺(第1辺)の位置を示す。線L4は、第2方向Yにおける幅広部GWPの下辺(第2辺)の位置を示す。幅広部GWPの下辺は、幅広部GWPの上辺と対向する辺である。
線L5は、第2方向Yにおける1対の幅広部SWP1の一方SWP1(A)の上辺(第1辺)の位置を示す。線L6は、第2方向Yにおける1対の幅広部SWP1の一方SWP1(A)の下辺(第2辺)の位置を示す。1対の幅広部SWP1の一方SWP1(A)の下辺は、1対の幅広部SWP1の一方SWP1(A)の上辺と対向する辺である。
線L7は、第2方向Yにおける1対の幅広部SWP1の他方SWP1(B)の上辺(第1辺)の位置を示す。線L8は、第2方向Yにおける1対の幅広部SWP1の他方SWP1(B)の下辺(第2辺)の位置を示す。1対の幅広部SWP1の他方SWP1(B)の下辺は、1対の幅広部SWP1の他方SWP1(B)の上辺と対向する辺である。
幅広部SWPは、その上辺および下辺の間(線L1と線L2との間)において、走査線G5と交差する。
幅広部GWPの上辺(線L3に対応する)は、1対の幅広部SWP1の一方SWP1(A)の上辺および下辺の間(線L5と線L6との間)に位置する。1対の幅広部SWP1の一方SWP1(A)は、その上辺および下辺の間(線L5と線L6との間)において、幅広部GWPの上辺(線L3に対応する)と交差する。
幅広部GWPの下辺(線L4に対応する)は、1対の幅広部SWP1の他方SWP1(B)の上辺および下辺の間(線L7と線L8との間)に位置する。1対の幅広部SWP1の他方SWP1(B)は、その上辺および下辺の間(線L7と線L8との間)において、幅広部GWPの下辺(線L4に対応する)と交差する。
幅広部SWPの上辺および下辺(線L1と線L2)は、1対の幅広部SWP1の一方SWP1(A)の下辺(線L6)と1対の幅広部SWP1の他方SWP1(B)の上辺(線L7)との間に位置する。したがって、幅広部SWPの上辺と下辺との間に設けられた右側辺は、1対の幅広部SWP1の一方SWP1(A)と他方SWP1(B)との間の信号線Sn10の左側辺に対向する。1対の幅広部SWP1の一方SWP1(A)の上辺と下辺との間に設けられた左側辺および1対の幅広部SWP1の他方SWP1(B)の上辺と下辺との間に設けられた左側辺は、幅広部SWPを除く信号線Sn9の右側辺に対向している。
図12は、実施態様に係る走査線と信号線との交差部分の他の構成例を示す平面図である。図10では、走査線G5と信号線Sn9−Sn16との交差部分の構成について説明した。図12では、第1方向Xに延在する隣接する2本の走査線(G4、G5)と第2方向Yに延在する信号線Sn9−Sn16との交差部分の構成を説明する。以下では、図12が図10と異なる点を主に説明する。
図12において、図11が図10と異なる点は、走査線G4と信号線Sn9−Sn16との交差部分が描かれている点である。走査線G5と信号線Sn9−Sn16との交差部分の構成は、図10と同じであるので、その説明は省略する。
走査線G4において、走査線G4は複数の幅広部GWPを有し、複数の幅広部WGPにおいて、走査線G4と信号線Sn9、Sn11、Sn13、Sn15とが交差する。
信号線Sn10、Sn12、Sn14、Sn16の各々は、走査線G4と交差する部分において、幅広部SWPを有する。
信号線Sn9、Sn11、Sn13、Sn15の各々は、一対の幅広部SWP1を有し、一対の幅広部SWP1において、走査線G4の幅広部WGPと交差している。一対の幅広部SWP1の一方は、幅広部WGPの上側部分に対応して配置される。一対の幅広部SWP1の他方は、幅広部WGPの下側部分に対応して配置される。つまり、走査線G4に幅広部WGPを設けることで、隣接する信号線間において、幅広部SWPと一対の幅広部SWP1とが対向しないように、幅広部SWPと一対の幅広部SWP1とが配置される。
つまり、信号線Sn9、Sn11、Sn13、Sn15の各々は、走査線G4と交差する部分において一対の幅広部SWP1を有し、走査線G5と交差する部分において幅広部SWPを有する。信号線Sn10、Sn12、Sn14、Sn16の各々は、走査線G4と交差する部分において幅広部SWPを有し、走査線G5と交差する部分において一対の幅広部SWP1を有する。
この構成によれば、走査線G4の幅広部WGPと走査線G5の幅広部WGPとは、重ならないように配置されるので、走査線G4と走査線G5と配線ピッチも、狭くすることが可能である。
図13は、実施態様に係る走査線と信号線との交差部分の他の構成例を示す平面図である。図12では、隣接する2本の走査線(G4、G5)と信号線Sn9−Sn16との交差部分の構成を説明した。図8に示すように、走査線G3は第1方向Xに延在し、信号線Sn9−Sn16は第2方向Yから傾いて延在し、信号線Sn9−Sn16が走査線G3に斜めに交差している。図13では、第1方向Xに延在する走査線G3と第2方向Yから傾いて延在する信号線Sn9−Sn12との交差部分の構成を例示的に説明する。図示されない信号線Sn13−Sn16についても、同様である。
図13において、走査線G3に設けられる複数の幅広部WGPは、第2方向Yから傾いて延在する信号線Sn9−Sn12と同様に、第2方向Yから傾いて延在する。第2方向Yから傾いて延在する信号線Sn9、Sn11の各々に設けられた幅広部SWPも、第2方向Yから傾いて延在する。走査線G3の幅広部WGPの両端は、第2方向Yから傾いて延在する信号線Sn9−Sn12に対して垂直な方向の辺とされている。第2方向Yから傾いて延在する信号線Sn10、Sn12の各々に設けられた一対の幅広部SWP1は、走査線G3の幅広部WGPの両端に設けられる。
この構成によれば、第1方向Xに延在する走査線G3と第2方向Yから傾いて延在する信号線Sn9−Sn12と交差部分(信号線Sn9−Sn16と走査線G3とが斜めに交差する場合)においても、第2方向Yから傾いて延在する信号線Sn9−Sn12の配線ピッチを狭くすることができる。したがって、額縁領域FRRの幅LFRRも、狭くすることができる。
なお、上記実施態様において、非駆動領域NDRは、図7に示すように、第1基板SUB1、液晶層LC、第2基板SUB2を含む構成として説明したが、これに限定されない。非駆動領域NDRは、第1基板SUB1および第2基板SUB2に開口部を設けてもよい。この場合、額縁領域FRRには、液晶層LCを封止するためのシール材と、第1基板SUB1と第2基板SUB2との間隔を規定するためのスペーサが設けられる。
本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
DSP:表示装置
PNL:表示パネル
SUB1:第1基板
SUB2:第2基板
DA:表示部(表示領域)
NDA:非表示部(非表示領域)
SE:シール
PX:画素
NDR:非駆動領域(透明領域)
FRR:額縁領域(配線領域)
G:走査線(ゲート配線)
S:信号線(映像信号配線)
BM、BML:遮光層

Claims (7)

  1. 表示部を有する表示パネルを有し、
    前記表示部は、
    複数の画素を有する第1領域と、
    非駆動領域と、前記非駆動領域の外周を囲む様に設けられ前記第1領域に外周を囲われた額縁領域と、を有する第2領域と、を含み、
    前記額縁領域は、
    第1走査線と、
    隣接する第1信号線および第2信号線と、を含み、
    前記第1信号線は第1幅広部を有し、前記第1信号線は、平面視において、前記第1幅広部において前記第1走査線と交差し、
    前記第1走査線は、第2幅広部を有し、
    前記第2信号線は、一対の第3幅広部を有し、前記第2信号線は、平面視において、前記一対の第3幅広部において前記第1走査線の前記第2幅広部と交差し、
    前記第1信号線の前記第1幅広部は、前記一対の第3幅広部に対向することなく、前記一対の第3幅広部の間の前記第2信号線に対向する、
    表示装置。
  2. 請求項1において、
    前記第1領域は、格子状の第1遮光層を含み、
    前記額縁領域は、平板状の第2遮光層を含み、
    平面視において前記第2遮光層の幅は、前記第1遮光層の前記格子状を成す縦横の線幅より広い、表示装置。
  3. 請求項1において、
    前記第1領域は、複数の走査線と、複数の信号線と、を含み、
    前記第1走査線は、前記複数の走査線の1つであり、
    前記第1信号線および前記第2信号線は、前記複数の信号線の2つである、表示装置。
  4. 請求項1において、
    前記非駆動領域は、光学的に透明な透明領域である、表示装置。
  5. 請求項4において、
    前記第1領域は、前記非駆動領域と比較し、さらに、半導体層、走査線、信号線、金属配線、着色層、および格子状の遮光層を有する、表示装置。
  6. 請求項1において、
    前記額縁領域は、さらに、第2走査線を含み、
    前記第2信号線は、第4幅広部を有し、前記第2信号線は、平面視において、前記第4幅広部において前記第2走査線と交差し、
    前記第2走査線は、第5幅広部を有し、
    前記第1信号線は、一対の第6幅広部を有し、前記第1信号線は、平面視において、前記一対の第6幅広部において前記第2走査線の前記第5幅広部と交差し、
    前記第2信号線の前記第4幅広部は、前記一対の第6幅広部に対向することなく、前記一対の第6幅広部の間の前記第1信号線に対向する、表示装置。
  7. 請求項6において、
    前記第1走査線は、第1方向に沿って延在し、
    前記第1信号線および前記第2信号線は、前記第1走査線と第2方向に沿って交差し、
    前記第2走査線は、前記第1方向に沿って延在し、
    前記第1信号線および前記第2信号線は、前記第2走査線と前記第2方向から傾いて斜めに交差する、表示装置。
JP2018156198A 2018-08-23 2018-08-23 表示装置 Active JP7132032B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018156198A JP7132032B2 (ja) 2018-08-23 2018-08-23 表示装置
PCT/JP2019/032776 WO2020040246A1 (ja) 2018-08-23 2019-08-22 表示装置
US17/181,278 US11815773B2 (en) 2018-08-23 2021-02-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018156198A JP7132032B2 (ja) 2018-08-23 2018-08-23 表示装置

Publications (2)

Publication Number Publication Date
JP2020030337A true JP2020030337A (ja) 2020-02-27
JP7132032B2 JP7132032B2 (ja) 2022-09-06

Family

ID=69591928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018156198A Active JP7132032B2 (ja) 2018-08-23 2018-08-23 表示装置

Country Status (3)

Country Link
US (1) US11815773B2 (ja)
JP (1) JP7132032B2 (ja)
WO (1) WO2020040246A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7222778B2 (ja) * 2019-03-27 2023-02-15 日東電工株式会社 偏光板のセットおよび該セットを含む画像表示装置
KR20210084743A (ko) 2019-12-27 2021-07-08 삼성디스플레이 주식회사 디스플레이 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213631A (ja) * 1995-02-07 1996-08-20 Sony Corp 薄膜半導体装置
KR20080046808A (ko) * 2006-11-23 2008-05-28 삼성전자주식회사 박막 트랜지스터 표시판
JP2009047902A (ja) * 2007-08-20 2009-03-05 Hitachi Displays Ltd 表示装置
JP2010032760A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置
JP2010054871A (ja) * 2008-08-29 2010-03-11 Hitachi Displays Ltd 表示装置
JP2010066461A (ja) * 2008-09-10 2010-03-25 Hitachi Displays Ltd 液晶表示装置
WO2012070498A1 (ja) * 2010-11-25 2012-05-31 シャープ株式会社 表示装置及びテレビ受信装置
WO2014142183A1 (ja) * 2013-03-15 2014-09-18 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び表示パネル
WO2015029704A1 (ja) * 2013-08-29 2015-03-05 シャープ株式会社 表示パネル
KR20170070601A (ko) * 2015-12-14 2017-06-22 엘지디스플레이 주식회사 투명 디스플레이 장치
US20170294502A1 (en) * 2016-04-12 2017-10-12 Samsung Display Co., Ltd. Display apparatus and method of manufacturing display apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040456A (ja) * 2000-07-28 2002-02-06 Nec Corp 液晶表示装置
JP2006343728A (ja) 2005-05-13 2006-12-21 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US9864400B2 (en) 2015-10-30 2018-01-09 Essential Products, Inc. Camera integrated into a display
KR102476563B1 (ko) * 2015-12-01 2022-12-12 엘지디스플레이 주식회사 표시장치
KR102465379B1 (ko) * 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
CN108847415B (zh) * 2018-06-29 2020-08-11 厦门天马微电子有限公司 一种阵列基板、栅极驱动电路以及显示面板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213631A (ja) * 1995-02-07 1996-08-20 Sony Corp 薄膜半導体装置
KR20080046808A (ko) * 2006-11-23 2008-05-28 삼성전자주식회사 박막 트랜지스터 표시판
JP2009047902A (ja) * 2007-08-20 2009-03-05 Hitachi Displays Ltd 表示装置
JP2010032760A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置
JP2010054871A (ja) * 2008-08-29 2010-03-11 Hitachi Displays Ltd 表示装置
JP2010066461A (ja) * 2008-09-10 2010-03-25 Hitachi Displays Ltd 液晶表示装置
WO2012070498A1 (ja) * 2010-11-25 2012-05-31 シャープ株式会社 表示装置及びテレビ受信装置
WO2014142183A1 (ja) * 2013-03-15 2014-09-18 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び表示パネル
WO2015029704A1 (ja) * 2013-08-29 2015-03-05 シャープ株式会社 表示パネル
KR20170070601A (ko) * 2015-12-14 2017-06-22 엘지디스플레이 주식회사 투명 디스플레이 장치
US20170294502A1 (en) * 2016-04-12 2017-10-12 Samsung Display Co., Ltd. Display apparatus and method of manufacturing display apparatus

Also Published As

Publication number Publication date
US20210173274A1 (en) 2021-06-10
US11815773B2 (en) 2023-11-14
JP7132032B2 (ja) 2022-09-06
WO2020040246A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
JP6779709B2 (ja) 表示装置
JP7043204B2 (ja) 表示装置
CN101592813A (zh) 显示装置
JP7183028B2 (ja) カメラ及び表示装置を組み込んだ電子機器
JP2018180087A (ja) 表示装置
JP2016109791A (ja) 表示装置
JP2020034754A (ja) 表示装置
JP2017191183A (ja) 表示装置及びその製造方法
US11815773B2 (en) Display device
JP6740108B2 (ja) 表示装置
JP2019168659A (ja) 表示装置
JP7043297B2 (ja) 表示装置
JP7062490B2 (ja) 表示装置
JP2010175790A (ja) 液晶表示装置
JP2019207354A (ja) 表示装置
JP2020027185A (ja) 表示装置
KR102639294B1 (ko) 액정 표시 장치
JP2022053996A (ja) 電気光学装置および電子機器
US11300836B2 (en) Display device
US11340503B2 (en) Display device
US20180151761A1 (en) Display device
JP7391736B2 (ja) 表示装置及び半導体基板
US11977303B2 (en) Display device
US11640090B2 (en) Display device
JP2009217213A (ja) 液晶表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R150 Certificate of patent or registration of utility model

Ref document number: 7132032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150