JP2020017919A - 信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法 - Google Patents

信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法 Download PDF

Info

Publication number
JP2020017919A
JP2020017919A JP2018141435A JP2018141435A JP2020017919A JP 2020017919 A JP2020017919 A JP 2020017919A JP 2018141435 A JP2018141435 A JP 2018141435A JP 2018141435 A JP2018141435 A JP 2018141435A JP 2020017919 A JP2020017919 A JP 2020017919A
Authority
JP
Japan
Prior art keywords
insertion loss
pcie
nyquist frequency
frequency
signal generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018141435A
Other languages
English (en)
Other versions
JP6625169B1 (ja
Inventor
達也 岩井
Tatsuya Iwai
達也 岩井
弘季 大沼
Hiroki Onuma
弘季 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2018141435A priority Critical patent/JP6625169B1/ja
Application granted granted Critical
Publication of JP6625169B1 publication Critical patent/JP6625169B1/ja
Publication of JP2020017919A publication Critical patent/JP2020017919A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

【課題】PCIeにて定義される挿入損失の規定を満たす領域内に挿入損失を収める。【解決手段】信号発生装置1は、PCIeに対応した被測定物を試験するために、所望のロス値を与えた信号を発生させるものであり、1GHz、ナイキスト周波数、1/2ナイキスト周波数を含む少なくとも3点の周波数の挿入損失値を設定する設定手段2と、設定手段2にて設定された3点の周波数の挿入損失値を通る挿入損失特性を表示画面11a上に表示する表示制御手段10とを備え、表示画面11a上の挿入損失特性がPCIeにて定義される挿入損失の規定を満たす領域内に収まるように設定手段2にて3点の周波数の挿入損失値を調整する。【選択図】図1

Description

本発明は、デジタル信号の伝送規格であるPCIeに対応したデバイス(DUT:被測定物)を試験するために、所望のロス値を与えた信号を発生させる信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法に関する。
例えば下記特許文献1に開示されるように、誤り率測定装置は、光電変換部品等の被測定物に固定データを含むテスト信号を送信し、被測定物を介して入力される被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率(BER:Bit Error Rate)を測定する装置として従来から知られている。
ところで、この種の誤り率測定装置の被測定物として、例えばPCIe Gen4.0などのデジタル信号の伝送規格に対応したデバイスにおいては、伝送規格毎のテストボード(Test Board)の特性を評価するため、テストボードへの入力に規定の伝送線路損失を模擬したテストフィクスチャであるISIキャリブレーションチャネル(Calibration Channel:校正チャネル)を導入する必要がある。
特開2007−274474号公報
しかしながら、ISIキャリブレーションチャネルの損失量は伝送規格により様々である。このため、ユーザは伝送規格毎のテストボードとは別に伝送規格に合致したISIキャリブレーションチャネルのロスボードを用意する必要があった。
例えばPCIe4.0のISIキャリブレーションチャネルを模擬する場合を考える。PCIe4.0では、挿入損失が図7に示すように定義されており、例えば16.0GT/s Root Port Longを模擬する場合、1GHzの挿入損失を4.2dB〜5.2dBの範囲以内、8GHzの挿入損失を−20.5〜26.5dBの範囲以内に収める必要がある。このため、ユーザは、上述した1GHzと8GHzの2点の挿入損失およびこの2点間の範囲の挿入損失をPCIeにて定義される挿入損失の規定を満たす領域内に収めたキャリブレーションチャネルを用意する必要があった。
そこで、本発明は上記問題点に鑑みてなされたものであって、PCIeにて定義される挿入損失の規定を満たす領域内に挿入損失を収めることができる信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載された信号発生装置は、PCIeに対応した被測定物を試験するために、所望のロス値を与えた信号を発生させる信号発生装置1であって、
ナイキスト周波数、1/2ナイキスト周波数、1/2ナイキスト周波数より低い所定周波数を含む少なくとも3点の周波数の挿入損失値を設定する設定手段2と、
前記設定手段にて設定された前記3点の周波数の挿入損失値を通る挿入損失特性を表示画面11a上に表示する表示制御手段10とを備え、
前記表示画面上の挿入損失特性が前記PCIeにて定義される挿入損失の規定を満たす領域内に収まるように前記設定手段にて前記3点の周波数の挿入損失値を調整することを特徴とする。
請求項2に記載された信号発生装置は、請求項1の信号発生装置において、
前記挿入損失特性を前記PCIeにて定義される挿入損失の規定を満たす領域内に収めた状態で、前記設定手段2にて前記1/2ナイキスト周波数の挿入損失値のみを可変して0GHzの直流挿入損失を許容範囲内に調整することを特徴とする。
請求項3に記載された信号発生装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法は、PCIeに対応した被測定物を試験するために、所望のロス値を与えた信号を発生させる信号発生装置1の挿入損失調整方法であって、
ナイキスト周波数、1/2ナイキスト周波数、1/2ナイキスト周波数より低い所定周波数を含む少なくとも3点の周波数の挿入損失値を設定するステップと、
前記3点の周波数の挿入損失値による挿入損失特性を表示画面11a上に表示するステップと、
前記表示画面上の挿入損失特性が前記PCIeにて定義される挿入損失の規定を満たす領域内に収まるように前記3点の周波数の挿入損失値を調整するステップとを含むことを特徴とする。
請求項4に記載された信号発生装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法は、請求項3の信号発生装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法において、
前記挿入損失特性を前記PCIeにて定義される挿入損失の規定を満たす領域内に収めた状態で、前記1/2ナイキスト周波数の挿入損失値のみを可変して0GHzの直流挿入損失を許容範囲内に調整するステップを含むことを特徴とする。
本発明によれば、3点の周波数(ナイキスト周波数、1/2ナイキスト周波数、1/2ナイキスト周波数より低い所定周波数)の挿入損失値を設定することにより、PCIeにて定義される挿入損失の規定を満たす領域内に挿入損失を収めることができる。
また、3点の周波数の挿入損失値をPCIeにて定義される挿入損失の規定を満たす領域内に収めた状態で、表示画面上に表示される挿入損失特性を確認しながら1/2ナイキスト周波数の挿入損失値のみを可変して調整することにより、0GHzの直流挿入損失を許容範囲内に調整することができる。
本発明に係る信号発生装置の概略構成を示すブロック図である。 本発明に用いられるFIRフィルタの構成例を示す図である。 本発明に係る信号発生装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法のフローチャートである。 0GHzの直流挿入損失が許容範囲内に収まっていない状態の挿入損失特性の表示例を示す図である。 0GHzの直流挿入損失が許容範囲内に収まっている状態の挿入損失特性の表示例を示す図である。 本発明に係る信号発生装置によるISI信号の発生方法のフローチャートである。 PCIe4.0にて定義される挿入損失の規定を示す図である。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
本発明に係る信号発生装置は、デジタル信号の伝送規格であるPCIeに対応したデバイス(DUT:被測定物)を試験するために、デジタル信号の伝送規格に基づく所望のロス値(損失量)によるISI(InterSymbol Interference:符号間干渉)を印加した信号(以下、ISI信号という)を発生するものである。
図1に示すように、本実施の形態の信号発生装置1は、挿入損失がPCIeにて定義される挿入損失の規定を満たしてPCIe用ISIキャリブレーションチャネルを実現するため、設定手段2、周波数特性ファイル作成手段3、記憶手段4、逆特性算出手段5、逆フーリエ変換手段6、インパルス応答切出手段7、タップ係数算出手段8、信号発生手段9、表示制御手段10、表示手段11を備えて概略構成される。
設定手段2は、PCIe用ISIキャリブレーションチャネルを実現する際に、例えば図4や図5の表示形態で表示される設定画面において、複数の周波数の挿入損失値を数値入力により個別に設定する。
さらに説明すると、本実施の形態は、3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値を選択的かつ個別に設定できる設定モードとして、マルチポイントモード(Multi Point Mode)を提供する。
具体的には、図4や図5に示すように、表示手段11の表示画面11a上に表示されるMulti Point Modeの「3point」が選択されると、1GHz(Low Freq.)の挿入損失値を数値入力するための入力窓2a、ナイキスト周波数(Nyquist Freq.)の挿入損失値を数値入力するための入力窓2b、1/2ナイキスト周波数(1/2Nyquist Freq.)の挿入損失値を数値入力するための入力窓2cが表示手段11の表示画面11a上に表示される。ユーザは、図4や図5に示すように、表示手段11の表示画面11a上のグラフに表示される挿入損失特性を確認しながら3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)それぞれの入力窓2a,2b,2cに数値入力する。
なお、Multi Point Modeから「2point」を選択した場合には、ナイキスト周波数の挿入損失値を数値入力するための入力窓2bと、1/2ナイキスト周波数(1/2Nyquist Freq.)の挿入損失値を数値入力するための入力窓2cが表示され、これら入力窓2b,2cに数値入力する。
周波数特性ファイル作成手段3は、設定手段2にて設定された3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)それぞれの挿入損失値に基づいて周波数特性ファイルを作成する。作成した周波数特性ファイルには、作成日、ファイル名などが付与される。
記憶手段4は、3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値が確定した状態で周波数特性ファイル作成手段3にて作成された周波数特性ファイルを保存する。
逆特性算出手段5は、3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値が確定した状態で作成された周波数特性ファイル(または記憶手段4から読み出した周波数特性ファイル)に基づく周波数特性を入力データとし、この入力データの周波数特性の逆特性から伝達関数及びその逆特性を算出する。
逆フーリエ変換手段6は、逆特性算出手段5にて周波数特性ファイルの周波数特性の逆特性から算出された伝達関数の逆特性を逆フーリエ変換し、複数のポイントからなるインパルス応答を算出する。
インパルス応答切出手段7は、逆フーリエ変換手段6にて求めたインパルス応答の振幅のピークを基準として所望の範囲のタップ数分(例えば10タップ分:6post 3pre)のポイントをインパルス応答から切り出す。
上記インパルス応答から切り出した値(タップ値)は、テストボードへの入力波形を歪ませる後述するFIRフィルタ9aのフィルタ係数となり、タップ係数を求めるのに使用される。
タップ係数算出手段8は、インパルス応答切出手段7にてインパルス応答から切り出したポイントが有する値を用い、後述するFIRフィルタ9aのMainのタップを基準として、そこからのゲイン/損失の割合を求めてタップ係数を算出する。
信号発生手段9は、FIRフィルタ9aを含んで構成され、タップ係数算出手段8にて算出したタップ係数をFIRフィルタ9aに設定し、テストボードへの入力波形を歪ませる所望の周波数特性のISI信号を発生する。この際、発生するISI信号は、挿入損失がPCIeにて定義される挿入損失の規定を満たす領域内に収まり、かつ0GHzの直流挿入損失が許容範囲内に収まった周波数特性を有する。
FIRフィルタ9aは、例えば10タップの場合、図2に示すように、D型フリップフロップなどの10個の遅延回路21(21a,21b,21c,21d,21e,21f,21g,21h,21i,21j)と、10個の乗算器22(22a,22b,22c,22d,22e,22f,22g,22h,22i,22j)と、9個の加算器23(23a,23b,23c,23d,23e,23f,23g,23h,23i)とを備え、入力端子24と出力端子25との間に10個の遅延回路21a,21b,21c,21d,21e,21f,21g,21h,21i,21jを直列に接続して10個のタップを形成する。
FIRフィルタ9aの各タップには、設定されたタップ係数を乗算するための10個の乗算器22a,22b,22c,22d,22e,22f,22g,22h,22i,22jが接続される。また、10個の乗算器22a,22b,22c,22d,22e,22f,22g,22h,22i,22jの前後の段の出力は、9個の加算器23a,23b,23c,23d,23e,23f,23g,23h,23iの対応する段に接続される。そして、FIRフィルタ9aは、10個の乗算器22a,22b,22c,22d,22e,22f,22g,22h,22i,22jの乗算結果の総和を算出して出力する。
表示制御手段10は、3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値から作成された周波数特性ファイルに基づく挿入損失特性が表示されるように、表示手段11を表示制御する。
表示手段11は、例えば装置本体に設けられる液晶表示器などの表示器で構成され、表示制御手段10の制御により、3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値から作成された周波数特性ファイルに基づく挿入損失特性を表示画面11a上のグラフ(横軸:周波数[GHz]、縦軸:挿入損失[dB])に表示する。
なお、図1の例では、設定手段2、表示制御手段10、表示手段11を機能分けして別々のブロックで示して説明したが、これらをGUI(graphical user interface)とキーボードや各種デバイスで構成し、コンピュータグラフィックスとマウスなどのポインティングデバイスを用いた直感的な操作により各種の操作・設定・表示を行うようにしてもよい。
次に、上記のように構成される信号発生装置1によるPCIe用ISIキャリブレーションチャネルの実現方法について図3を参照しながら説明する。
[PCIe用ISIキャリブレーションチャネルの実現方法]
まず、図7に示すPCIeにて定義される挿入損失の規定を参照し、3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値を設定手段2にて設定する(ST1)。具体的には、図4や図5に示すように、表示手段11の表示画面11a上に表示されるMulti Point Modeの「3point」を選択し、1GHzの挿入損失の入力窓2a、ナイキスト周波数の挿入損失の入力窓2b、1/2ナイキスト周波数の挿入損失の入力窓2cそれぞれに数値入力して3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値を設定する。
次に、周波数特性ファイル作成手段4は、設定手段2にて設定された3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値から周波数特性ファイルを作成する(ST2)。
次に、表示制御手段10は、周波数特性ファイル作成手段4にて作成した周波数特性ファイルに基づく挿入損失特性を表示手段11の表示画面11a上のグラフに表示する(ST3)。
例えば1GHzの挿入損失値が「4.300dB」、ナイキスト周波数の挿入損失値が「23.00dB」、1/2ナイキスト周波数の挿入損失値が「12.300dB」に設定されると、これらの挿入損失値の各点を結んだ挿入損失特性を、図4に示すように、表示手段11の表示画面11a上のグラフに表示する。
そして、ユーザは、表示手段11の表示画面11a上に表示された挿入損失特性のグラフを確認し、挿入損失特性における0GHzの直流挿入損失が許容範囲内に収まっていない場合には、1/2ナイキスト周波数の挿入損失値のみを設定手段2にて数値入力により可変して調整する(ST4)。
例えば図4における1/2ナイキスト周波数の挿入損失値「12.300dB」を「14.000dB」まで下げて数値入力すると、0GHzの直流挿入損失が「1.14dB」になる。これにより、1/2ナイキスト周波数の挿入損失値のみを可変して調整するだけで0GHzの直流挿入損失を許容範囲内に収めることができる。
さらに説明すると、送信機RXの直流抵抗は+7.5Ωまで許容されるため(直流抵抗はsingle 42.5Ωで定義されているため50Ωまで許容)、少しであれば0GHzの直流挿入損失がかかってもよいことになる。この直流抵抗の規定からすると受信機Txが50Ω系であれば−1.4dB程度まで損失が許容される。つまり、図4では許容されない0GHzの直流挿入損失を、図5のように1/2ナイキスト周波数の挿入損失値のみを変更するだけで0GHzの直流挿入損失を許容範囲内の1.14dBに調整することができる。
次に、上記信号発生装置1によるISI信号の発生方法について図6を参照しながら説明する。
[ISI信号の発生方法]
逆特性算出手段5は、上述したPCIe用ISIキャリブレーションチャネルの実現方法により、3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値が確定した状態で作成される周波数特性ファイル(または記憶手段3から読み出した周波数ファイル)による周波数特性の逆特性から伝達関数及びその逆特性を算出する(ST11)。
次に、逆フーリエ変換手段6は、逆特性算出手段5にて算出した伝達関数の逆特性を逆フーリエ変換して複数ポイントのインパルス応答を算出する(ST12)。
次に、インパルス応答切出手段7は、逆フーリエ変換手段6にて算出したインパルス応答から所定タップ数分のポイントを切り出す(ST13)。
次に、タップ係数算出手段8は、インパルス応答切出手段7にてインパルス応答から切り出したタップ数分のポイントが有する値を用い、FIRフィルタのMainのタップを基準として、そこからのゲイン/損失の割合によりタップ係数を算出する(ST14)。
そして、信号発生手段9は、タップ係数算出手段8にて算出したタップ係数をFIRフィルタに設定し、挿入損失をPCIeにて定義される挿入損失の規定を満たす領域内に収め、かつ0GHzの直流挿入損失を許容範囲内に収めた周波数特性のISI信号を発生する(ST15)。
このように、本実施の形態によれば、PCIe用に3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)にて挿入損失を定義するマルチポイントモードを提供し、3点の周波数(1GHz、ナイキスト周波数、1/2ナイキスト周波数)の挿入損失値を設定することにより、PCIeにて定義される挿入損失の規定を満たす領域内に挿入損失を収めた挿入損失特性を得ることができる。
また、3点の周波数の挿入損失値をPCIeにて定義される挿入損失の規定を満たす領域内に収めた状態で、表示画面上に表示される挿入損失特性を確認しながら1/2ナイキスト周波数の挿入損失値のみを可変して調整することにより、1GHzとナイキスト周波数の挿入損失値を変更することなく、必要最小限の操作で0GHzの直流挿入損失を許容範囲内に調整することができる。
ところで、上述した実施の形態では、1GHz、ナイキスト周波数、1/2ナイキスト周波数による3点の周波数の挿入損失値を選択的かつ個別に設定可能としているが、これに限定されるものではない。例えば1GHzとナイキスト周波数の2点の周波数に加え、1/2n (2のn乗分の1)ナイキスト周波数(但し、nは1以上の自然数)の挿入損失値をそれぞれ選択的かつ個別に設定できる構成としてもよい。また、ナイキスト周波数、1/2ナイキスト周波数、1/2ナイキスト周波数より低い所定周波数(1または複数の周波数)による複数点の周波数の挿入損失値を選択的かつ個別に設定できる構成としてもよい。
以上、本発明に係る信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
1 信号発生装置
2 設定手段
2a,2b,2c 入力窓
3 記憶手段
4 周波数特性ファイル作成手段
5 逆特性算出手段
6 逆フーリエ変換手段
7 インパルス応答切出手段
8 タップ係数算出手段
9 信号発生手段
9a FIRフィルタ
10 表示制御手段
11 表示手段
11a 表示画面
21(21a,21b,21c,21d,21e,21f,21g,21h,21i,21j) 遅延回路
22(22a,22b,22c,22d,22e,22f,22g,22h,22i,22j) 乗算器
23(23a,23b,23c,23d,23e,23f,23g,23h,23i,23j) 加算器
24 入力端子
25 出力端子

Claims (4)

  1. PCIeに対応した被測定物を試験するために、所望のロス値を与えた信号を発生させる信号発生装置(1)であって、
    ナイキスト周波数、1/2ナイキスト周波数、1/2ナイキスト周波数より低い所定周波数を含む少なくとも3点の周波数の挿入損失値を設定する設定手段(2)と、
    前記設定手段にて設定された前記3点の周波数の挿入損失値を通る挿入損失特性を表示画面(11a)上に表示する表示制御手段(10)とを備え、
    前記表示画面上の挿入損失特性が前記PCIeにて定義される挿入損失の規定を満たす領域内に収まるように前記設定手段にて前記3点の周波数の挿入損失値を調整することを特徴とする信号発生装置。
  2. 前記挿入損失特性を前記PCIeにて定義される挿入損失の規定を満たす領域内に収めた状態で、前記設定手段(2)にて前記1/2ナイキスト周波数の挿入損失値のみを可変して0GHzの直流挿入損失を許容範囲内に調整することを特徴とする請求項1記載の信号発生装置。
  3. PCIeに対応した被測定物を試験するために、所望のロス値を与えた信号を発生させる信号発生装置(1)の挿入損失調整方法であって、
    ナイキスト周波数、1/2ナイキスト周波数、1/2ナイキスト周波数より低い所定周波数を含む少なくとも3点の周波数の挿入損失値を設定するステップと、
    前記3点の周波数の挿入損失値による挿入損失特性を表示画面(11a)上に表示するステップと、
    前記表示画面上の挿入損失特性が前記PCIeにて定義される挿入損失の規定を満たす領域内に収まるように前記3点の周波数の挿入損失値を調整するステップとを含むことを特徴とする信号発生装置の挿入損失調整方法。
  4. 前記挿入損失特性を前記PCIeにて定義される挿入損失の規定を満たす領域内に収めた状態で、前記1/2ナイキスト周波数の挿入損失値のみを可変して0GHzの直流挿入損失を許容範囲内に調整するステップを含むことを特徴とする請求項3記載の信号発生装置の挿入損失調整方法。
JP2018141435A 2018-07-27 2018-07-27 信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法 Active JP6625169B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018141435A JP6625169B1 (ja) 2018-07-27 2018-07-27 信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018141435A JP6625169B1 (ja) 2018-07-27 2018-07-27 信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法

Publications (2)

Publication Number Publication Date
JP6625169B1 JP6625169B1 (ja) 2019-12-25
JP2020017919A true JP2020017919A (ja) 2020-01-30

Family

ID=69100986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018141435A Active JP6625169B1 (ja) 2018-07-27 2018-07-27 信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法

Country Status (1)

Country Link
JP (1) JP6625169B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021110553A (ja) * 2020-01-06 2021-08-02 アンリツ株式会社 信号発生装置及び信号発生方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120051414A1 (en) * 2010-08-30 2012-03-01 Tektronix, Inc. Apparatus and Method for Varying Inter Symbol Interference and Bandwidth Extension Pre-Emphasis on a High Speed Digital Signal
JP2013157980A (ja) * 2012-01-27 2013-08-15 Tektronix Inc 可変シンボル間干渉発生装置及びデータ信号生成方法
JP2013201661A (ja) * 2012-03-26 2013-10-03 Anritsu Corp エンファシス最適化装置およびエンファシス最適化方法
JP2014143683A (ja) * 2013-01-18 2014-08-07 Lsi Corp ナイキスト周波数における分散通信チャネルのチャネル損失を決定するためのシステム及び方法
JP2019004421A (ja) * 2017-06-19 2019-01-10 アンリツ株式会社 信号発生装置および信号発生方法
JP2019083400A (ja) * 2017-10-30 2019-05-30 アンリツ株式会社 フィルタ係数算出装置及びそれを備えた信号発生装置並びにフィルタ係数算出方法及び信号発生方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120051414A1 (en) * 2010-08-30 2012-03-01 Tektronix, Inc. Apparatus and Method for Varying Inter Symbol Interference and Bandwidth Extension Pre-Emphasis on a High Speed Digital Signal
JP2012050069A (ja) * 2010-08-30 2012-03-08 Tektronix Inc 信号発生装置及び発生方法
JP2013157980A (ja) * 2012-01-27 2013-08-15 Tektronix Inc 可変シンボル間干渉発生装置及びデータ信号生成方法
JP2013201661A (ja) * 2012-03-26 2013-10-03 Anritsu Corp エンファシス最適化装置およびエンファシス最適化方法
JP2014143683A (ja) * 2013-01-18 2014-08-07 Lsi Corp ナイキスト周波数における分散通信チャネルのチャネル損失を決定するためのシステム及び方法
JP2019004421A (ja) * 2017-06-19 2019-01-10 アンリツ株式会社 信号発生装置および信号発生方法
JP2019083400A (ja) * 2017-10-30 2019-05-30 アンリツ株式会社 フィルタ係数算出装置及びそれを備えた信号発生装置並びにフィルタ係数算出方法及び信号発生方法

Also Published As

Publication number Publication date
JP6625169B1 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
JP6571133B2 (ja) 信号発生装置および信号発生方法
KR101216405B1 (ko) 시험 장치 및 그 시험 장치를 이용한 디바이스의 제조 방법
US8218611B2 (en) Signal generator providing ISI scaling to touchstone files
US8705601B2 (en) Apparatus and method for varying inter symbol interference and bandwidth extension pre-emphasis on a high speed digital signal
US20090195525A1 (en) Signal Generator Producing Intersymbol Interference Effects on Serial Data
US20110254721A1 (en) Method for Compensating a Frequency Characteristic of an Arbitrary Waveform Generator
JP2011158473A (ja) 信号発生装置及び方法
JP6625169B1 (ja) 信号発生装置および該装置を用いたPCIe用ISIキャリブレーションチャネルの実現方法
US20100057423A1 (en) Signal transmission system evaluation apparatus and program, and signal transmission system design method
JP6935370B2 (ja) 信号発生装置および該装置を用いた周波数特性表示方法
CN103368877A (zh) 将补偿设定为最佳的最佳化方法和最佳化装置
JP6124927B2 (ja) エンファシス付加装置及びエンファシス付加方法
US9178542B1 (en) Methods and apparatus for accurate transmitter simulation for link optimization
JP2016063430A (ja) 送受信回路、集積回路及び試験方法
JP5410454B2 (ja) パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法
JP6785899B2 (ja) 周波数特性表示装置および周波数特性表示方法
JP2020017853A (ja) 制御信号送受信システム及び制御信号送受信方法
JP6716633B2 (ja) 信号発生装置および信号発生方法
JP6888210B2 (ja) パルスパターン発生装置、それを用いた誤り率測定システム、及びパルスパターン発生方法
US10778192B2 (en) Filter coefficient calculation device, signal generation device including the same, filter coefficient calculation method, and signal generation method
JP5569988B2 (ja) パルスパターン発生装置及びパルスパターン発生方法
EP2621123B1 (en) Variable inter symbol interference generator
KR101076417B1 (ko) 역치 전압 제어 장치, 시험 장치 및 회로 디바이스
JP5844791B2 (ja) エンファシス付加装置及びエンファシス付加方法
CN102957644A (zh) 对高速数字信号改变符号间干扰和带宽扩展预加重的设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191126

R150 Certificate of patent or registration of utility model

Ref document number: 6625169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250