以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお本明細書等において、「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第2」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
(実施の形態1)
本発明の一態様の半導体装置の構成および動作について、図1乃至図11を用いて説明する。なお本発明の一態様の半導体装置は、データを一定期間保持することができる記憶装置としての機能を有する。
図1(A)に示す半導体装置10は、メモリセルアレイ11、周辺回路12、電圧保持回路13、バッファ回路17、および容量素子18を有する。
メモリセルアレイ11は、一例として、2行2列の4つのメモリセルMC(MC1_1、MC1_2、MC2_1、MC2_2)を有する。メモリセルMCの数は4つに限らずそれ以上であってもよい。
なおメモリセルMCのうち1つを特定する必要があるときは、メモリセルMCの符号を用いて説明し、任意のメモリセルMCを指すときにはメモリセルMC1_1、MC1_2、MC2_1、MC2_2などの符号を用いて説明する。他の要素についても同様であり、複数の要素を区別するために、「_2」、あるいは[1]等の符号が用いられる。
メモリセルMC1_1は、トランジスタM1_1を有する。メモリセルMC1_1は、データに対応する電圧(データ電圧)を保持する。データ電圧は、例えば、データ”1”であればハイレベルの電圧、データ”0”であればローレベルの電圧である。メモリセルMC1_1は、データ電圧を保持するための容量素子CSを有する。データ電圧は、トランジスタM1_1と容量素子CSとの間のノードSN1_1に保持される。
同様にメモリセルMC1_2、MC2_1およびMC2_2は、それぞれトランジスタM1_2、M2_1、およびM2_2を有する。メモリセルMC1_2、MC2_1およびMC2_2は、それぞれ、データ電圧を保持するための容量素子CSを有する。データ電圧は、メモリセルMC1_2、MC2_1およびMC2_2のノードSN1_2、SN2_1、およびSN2_2に保持される。
トランジスタM1_1、M1_2、M2_1、およびM2_2は、それぞれゲート電極およびバックゲート電極を有する。トランジスタM1_1、M1_2、M2_1、およびM2_2は、チャネルが形成される半導体層に酸化物半導体(OS)を用いることが好ましい。OSをチャネルが形成される半導体層に用いたトランジスタをOSトランジスタともいう。なお、以下の説明において、トランジスタM1_1、M1_2、M2_1、およびM2_2は、nチャネル型のトランジスタであるとして説明を行うが、pチャネル型のトランジスタとしてもよい。
OSトランジスタは、非導通時に流れるリーク電流(オフ電流)が極めて小さい。そのため、トランジスタM1_1、M1_2、M2_1、およびM2_2を非導通状態とすることで、ノードSN1_1、SN1_2、SN2_1、およびSN2_2に書き込まれたデータ電圧に応じた電荷を保持し続けることができる。
2行2列のメモリセルMCは、一例として、ワード線WL(WL_1、WL_2)に与えるワード信号によってノードSN1_1、SN1_2、SN2_1、およびSN2_2へのデータ電圧の書き込みが制御される。
ワード線WL_1は、トランジスタM1_1、およびM1_2のゲート電極に接続される。ワード線WL_2は、トランジスタM2_1、およびM2_2のゲート電極に接続される。ワード信号は、ハイレベルの電圧(VH_WL)とすることによってトランジスタM1_1およびM1_2、またはトランジスタM2_1およびM2_2を導通状態とする。ワード信号は、ローレベルの電圧(VL_WL)とすることによってトランジスタM1_1およびM1_2、またはトランジスタM2_1およびM2_2を非導通状態とする。
2行2列のメモリセルMCは、一例として、ビット線BL(BL_1、BL_2)にデータ電圧を与える。データ電圧は、各行のワード線WLに与えるワード信号の制御によって、トランジスタM1_1、M1_2、M2_1、およびM2_2を介して、ノードSN1_1、SN1_2、SN2_1、およびSN2_2に書き込まれる。
ビット線BL_1は、トランジスタM1_1およびM2_1のソースまたはドレインの一方に接続される。ビット線BL_2は、トランジスタM1_2およびM2_2のソースまたはドレインの一方に接続される。
2行2列のメモリセルMCは、一例として、バックゲート電位線BGL(BGL_1、BGL_2)に与えるバックゲート電圧(VBG)によってトランジスタM1_1、M1_2、M2_1、およびM2_2の閾値電圧が制御される。
バックゲート電圧は、トランジスタM1_1、M1_2、M2_1、およびM2_2の閾値電圧をプラスシフトまたはマイナスシフトさせることができる電圧である。例えば、閾値電圧をプラスシフトさせる場合バックゲート電圧は、基準となる電圧(0V)よりも小さい電圧である。当該構成とすることで、ワード信号のローレベルの電圧をより小さい電圧にすることなく、トランジスタM1_1、M1_2、M2_1、およびM2_2を非導通状態とすることができる。そのため、ワード信号の振幅電圧を小さくできる。
バックゲート電位線BGL_1は、トランジスタM1_1、およびM1_2のバックゲート電極に接続される。バックゲート電位線BGL_2は、トランジスタM2_1、およびM2_2のバックゲート電極に接続される。
周辺回路12は、ワード線WL_1、WL_2にワード信号を与える機能を有する。周辺回路12は、ビット線BL_1、BL_2にデータ電圧を与える機能を有する。周辺回路12は、ワード線駆動回路およびビット線駆動回路といった複数の回路で構成される。周辺回路12は、メモリセルMCとの間でデータ電圧の書き込みおよび読み出しを行う期間において、ワード信号およびデータ電圧を出力し、それ以外の期間は、ワード信号をローレベルの電圧として、トランジスタM1_1、M1_2、M2_1、およびM2_2が非導通状態となるようにする。
電圧保持回路13は、バックゲート電位線BGL_1、BGL_2にバックゲート電圧を与える機能を有する。電圧保持回路13は、周辺回路12がメモリセルMCとの間でデータ電圧の書き込みおよび読み出しを行う期間において、バックゲート電位線BGL_1、BGL_2を電気的に浮遊状態(フローティング)とする機能を有する。
バッファ回路17_1は、入力端子がワード線WL_1に接続される。バッファ回路17_1は、出力端子が容量素子18_1の一方の電極に接続される。容量素子18_1は、他方の電極がバックゲート電位線BGL_1に接続される。同様にバッファ回路17_2は、入力端子がワード線WL_1に接続される。バッファ回路17_2は、出力端子が容量素子15_2の一方の電極に接続される。容量素子18_2は、他方の電極がバックゲート電位線BGL_2に接続される。
図1(A)では、バッファ回路17_1と容量素子18_1との間のノードをノードBN_1として図示している。図1(A)では、バッファ回路17_2と容量素子18_2との間のノードをノードBN_2として図示している。
バッファ回路17_1は、入力端子の振幅電圧を増幅して出力端子から出力する機能を有する。例えばバッファ回路17_1は、ワード信号の電圧VH_WLを電圧VH_BUFとして出力する機能を有する。また、バッファ回路17_1は、ワード信号の電圧VL_WLをより電圧VL_BUFとして出力する機能を有する。バッファ回路17_1は、電荷供給能力を高めた電圧VH_BUFおよびVL_BUFを出力する。また電圧VH_BUFおよびVL_BUFは、電圧VH_WLおよび電圧VL_WLとは異なる電位であってもよく、電圧VH_BUFは、電圧VH_WLよりも大きい電位であることが好ましい。バッファ回路17_1はワード信号を増幅して容量素子18_1に出力することができるため、バックゲート電位線BGL_1に対する容量結合による電位の変動を大きくすることができる。またワード線WL_1に寄生する静電容量を小さくすることができる。
同様にバッファ回路17_2は、入力端子の振幅電圧を増幅して出力端子から出力する機能を有する。例えばバッファ回路17_2は、ワード信号の電圧VH_WLを電圧VH_BUFとして出力する機能を有する。また、バッファ回路17_2は、ワード信号の電圧VL_WLをより電圧VL_BUFとして出力する機能を有する。バッファ回路17_2は、電荷供給能力を高めた電圧VH_BUFおよびVL_BUFを出力する。バッファ回路17_2はワード信号を増幅して容量素子18_2に出力することができるため、バックゲート電位線BGL_2に対する容量結合による電位の変動を大きくすることができる。またワード線WL_2に寄生する静電容量を小さくすることができる。
容量素子18_1は、電気的に浮遊状態にある他方の電極の電位を、一方の電極の電位の変動に応じて変動させることができる機能を有する。容量素子18_1は他方の電極を電気的に浮遊状態とすることで、容量結合を用いて他方の電圧を昇圧することができる。容量素子18_1は静電容量を、バックゲート電位線BGL_1の静電容量より大きくすることで容量結合による電位の変動を大きくすることができる。
同様に容量素子18_2は、電気的に浮遊状態にある他方の電極の電位を、一方の電極の電位の変動に応じて変動させることができる機能を有する。容量素子18_2は他方の電極を電気的に浮遊状態とすることで、容量結合を用いて他方の電圧を昇圧することができる。容量素子18_2は静電容量を、バックゲート電位線BGL_2の静電容量より大きくすることで容量結合による電位の変動を大きくすることができる。
上記構成を有することで、メモリセルのアクセストランジスタをオフにする期間では、バックゲート電位線にバックゲート電圧を常時与え続けてメモリセルのアクセストランジスタの閾値電圧をプラスシフトさせることができる。併せて、ワード線の動作速度に影響を与えることなく、容量結合を用いてバックゲート電位線の電圧を上昇させることができる。加えて、バッファ回路においてワード線の振幅電圧を大きくした信号を生成することで、ワード線の動作速度に影響を与えることなく、バックゲート電位線の電圧変動を大きくすることができるため、メモリセルのアクセストランジスタのオン電流を高めることができるとともに、オフ電流の低減を図ることができる。
加えて本発明の一態様では、異なるバックゲート電位線、例えばバックゲート電位線BGL_1とバックゲート電位線BGL_2、を別々に電気的に浮遊状態とする。つまりバックゲート電位線BGL_1およびバックゲート電位線BGL_2は、共に電気的に浮遊状態となるが、ワード線WL_1のワード信号をハイレベルとしてバッファ回路17_1および容量素子18_1を介してバックゲート電位線BGL_1の電圧を上昇させる際、ワード線WL_2のワード信号をローレベルとしてバッファ回路17_1および容量素子18_1を介したバックゲート電位線BGL_2の容量結合による電圧の上昇を小さくし、最初に与えたバックゲート電圧の変動を抑制することができる。当該構成とすることで、ワード信号をハイレベルの電圧とするトランジスタのオン電流の上昇と、ワード信号をローレベルの電圧とするトランジスタのオフ電流の極めて小さい状態での維持との、両立を図ることができる。
次いで図1(B)では、図1(A)に示す半導体装置10の動作について説明する。図1(B)では、期間P1と期間P2におけるワード線WL_1のワード信号、ワード線WL_2のワード信号、バッファ回路17_1の出力信号にあたるノードBN_1の電圧、バッファ回路17_2の出力信号にあたるノードBN_2の電圧、バックゲート電位線BGL_1の電圧、およびバックゲート電位線BGL_2の電圧、の時間変化を図示している。図1(B)では、説明のため、時刻T1乃至T7を図示している。
なお期間P1は、バックゲート電位線のバックゲート電圧を設定する期間に相当する。期間P2は、データ電圧の書き込みまたは読み出しを行うために、ワード線にワード信号を与える期間に相当する。
図1(B)では、ワード線WL_1、WL_2のワード信号のハイレベルの電圧をVH_WLと図示している。VH_WLは、基準となる電圧0Vより大きい電圧であることが好ましく、トランジスタM1_1、M1_2、M2_1、およびM2_2を導通状態とする電圧である。図1(B)では、ワード線WL_1、WL_2のワード信号のローレベルの電圧をVL_WLと図示している。VL_WLは、基準となる電圧0V以下の電圧であることが好ましく、トランジスタM1_1、M1_2、M2_1、およびM2_2を非導通状態とする電圧である。
また図1(B)では、バッファ回路17_1、17_2の出力信号のハイレベルの電圧をVH_BUFと図示している。VH_BUFは、VH_WLより大きい電圧であることが好ましい。図1(B)では、バッファ回路17_1、17_2の出力信号のローレベルの電圧をVL_BUFと図示している。VL_BUFは、VL_WLと同じ電圧、あるいは基準となる電圧0V以下の電圧であることが好ましい。
図1(B)では、バックゲート電位線BGL_1、BGL_2のバックゲート電圧をVBGと図示している。VBGは、基準となる電圧0Vより小さく、VLあるいはVL_BUFよりも小さいことが好ましい。VBGをVLあるいはVL_BUFより小さく設定することで、トランジスタの閾値電圧のマイナスシフトを確実に防ぎ、オフ電流が極めて小さい状態を維持することができる。
図1(B)の期間P1では、時刻T1で、バックゲート電位線BGL_1、BGL_2の電圧を基準となる電圧0VからVBGに設定する。期間P1では、ワード線WL_1、WL_2は、ローレベルの電圧に設定しておく。
図1(B)の期間P1では、時刻T2で、バックゲート電位線BGL_1、BGL_2の電圧をVBGに維持する。トランジスタM1_1、M1_2、M2_1、およびM2_2の各トランジスタは、バックゲート電極の電圧がVBGとなる。そのため、各トランジスタの閾値電圧がプラスシフトし、オフ電流が極めて小さい状態となる。
図1(B)の期間P2では、時刻T3で、バックゲート電位線BGL_1、BGL_2の電圧をVBGに設定した状態で電気的に浮遊状態とする。期間P2では、データ電圧の書き込みまたは読み出しを行うために、ワード線WL_1、WL_2をVH_WLまたはVL_WLとする。時刻T3において、ワード線WL_1、WL_2共にVL_WLであり、トランジスタM1_1、M1_2、M2_1、およびM2_2は非導通状態である。また時刻T3において、ノードBN_1、BN_2共にVL_BUFである。
なおトランジスタM1_1、M1_2、M2_1、およびM2_2は、バックゲート電極の電圧をVBGとした状態で電気的に浮遊状態としている。バックゲート電極に与えたVBGに応じた電荷が保持されるため、閾値電圧がプラスシフトし、オフ電流が極めて小さい状態が維持される。
図1(B)の期間P2では、時刻T4で、1行目のワード線WL_1に接続されたメモリセルMC1_1、MC1_2へのデータ電圧の書き込みまたは読み出しを行うために、ワード線WL_1をVH_WL、ワード線WL_2をVL_WLとする。トランジスタM1_1およびM1_2は導通状態、トランジスタM2_1およびM2_2は非導通状態となる。また時刻T4において、ノードBN_1はVH_BUF、ノードBN_2はVL_BUFとなる。
上述したように、図1(B)の期間P2では、バックゲート電位線BGL_1、BGL_2の電圧をVBGに設定した状態で電気的に浮遊状態とする。そのため時刻T4で、トランジスタM1_1およびM1_2を導通状態とすること、すなわちワード線WL_1をVL_WLからVH_WLに昇圧することによって、ノードBN_1がVL_BUFからVH_BUFに昇圧され、容量素子18_1の容量結合でバックゲート電位線BGL_1の電圧を上昇させることができる。
当該構成とすることで、ワード線WL_1のVH_WLをより小さい電圧としても容量素子18_1の一方の電極に与える電圧をVH_BUFとすることができる。容量素子18_1の一方の電極をVH_BUFとすることで、ワード線WL_1の動作速度に影響を与えることなくノードBN_1での電圧の変動幅を大きくできるため、容量結合を用いたバックゲート電位線BGL_1の電圧の変動幅を大きくすることができる。そのため、トランジスタM1_1およびM1_2を導通状態とした際のオン電流を大きくできる。
加えて図1(B)の期間P2では、バックゲート電位線BGL_1、BGL_2の電圧をVBGに設定した状態で電気的に浮遊状態とする。そのため時刻T4で、トランジスタM2_1およびM2_2を非導通状態とすること、すなわちワード線WL_2をVL_WLに維持してノードBN_2をVL_BUFに維持することによって、バックゲート電位線BGL_2の電圧の変動を抑制することができる。
当該構成は、バックゲート電位線BGL_1とバックゲート電位線BGL_2とを別々に電気的に浮遊状態とすることで実現できる。つまり、バックゲート電位線BGL_1とバックゲート電位線BGL_2とは、スイッチまたはトランジスタ等を介して電気的に接続することで、個別に電気的な浮遊状態を実現できる。当該構成とすることで、ノードBN_1をVH_BUFとしてバックゲート電位線BGL_1を昇圧することによるトランジスタのオン電流の増加と、ノードBN_2をVL_BUFとしてバックゲート電位線BGL_2をVBGとすることによるトランジスタのオフ電流の極めて小さい状態での維持との、両立を図ることができる。
図1(B)の期間P2では、時刻T5で、時刻T3と同じ状態となる。つまりワード線WL_1、WL_2共にVL_WLであり、トランジスタM1_1、M1_2、M2_1、およびM2_2は非導通状態である。なお前述の時刻T4でのバックゲート電位線BGL_1の電圧は、時刻T5でノードBN_1がVH_BUFからVL_BUFに降圧するのにあわせて降圧する。この降圧は、容量素子18_1における容量結合を用いた降圧によるものである。降圧の結果、バックゲート電位線BGL_1の電圧は、元のVBGとなっている。そのためトランジスタM1_1、M1_2、M2_1、およびM2_2は、バックゲート電極の電圧をVBGとした状態で電気的に浮遊状態となる。なおバックゲート電位線BGL_1の電圧は、ワード線WL_1以外のビット線BLまたはノードSN等の電圧の変動によって、変動する場合があり得る。
図1(B)の期間P2では、時刻T6で、2行目のワード線WL_2に接続されたメモリセルMC2_1、MC2_2へのデータ電圧の書き込みまたは読み出しを行うために、ワード線WL_1をVL_WL、ワード線WL_2をVH_WLとする。トランジスタM1_1およびM1_2は非導通状態、トランジスタM2_1およびM2_2は導通状態となる。また時刻T6において、ノードBN_1はVL_BUF、ノードBN_2はVH_BUFとなる。
上述したように、図1(B)の期間P2では、バックゲート電位線BGL_1、BGL_2の電圧をVBGに設定した状態で電気的に浮遊状態とする。そのため時刻T6で、トランジスタM2_1およびM2_2を導通状態とすること、すなわちワード線WL_2をVL_WLからVH_WLに昇圧することによって、ノードBN_1がVL_BUFからVH_BUFに昇圧され、容量素子18_2の容量結合でバックゲート電位線BGL_2の電圧を上昇させることができる。
当該構成とすることで、ワード線WL_2のVH_WLをより小さい電圧としても容量素子18_2の一方の電極に与える電圧をVH_BUFとすることができる。容量素子18_2の一方の電極をVH_BUFとすることで、ワード線WL_2の動作速度に影響を与えることなくノードBN_2での電圧の変動幅を大きくできるため、容量結合を用いたバックゲート電位線BGL_2の電圧の変動幅を大きくすることができる。そのため、トランジスタM2_1およびM2_2を導通状態とした際のオン電流を大きくできる。
加えて図1(B)の期間P2では、バックゲート電位線BGL_1、BGL_2の電圧をVBGに設定した状態で電気的に浮遊状態とする。そのため時刻T6で、トランジスタM1_1およびM1_2を非導通状態とすること、すなわちワード線WL_1をVH_WLに維持してノードBN_1をVL_BUFに維持することによって、バックゲート電位線BGL_1の電圧の変動を抑制することができる。
当該構成は、バックゲート電位線BGL_1とバックゲート電位線BGL_2とを別々に電気的に浮遊状態とすることで実現できる。つまり、バックゲート電位線BGL_1とバックゲート電位線BGL_2とは、スイッチまたはトランジスタ等を介して電気的に接続することで、個別に電気的な浮遊状態を実現できる。当該構成とすることで、ノードBN_2をVH_BUFとしてバックゲート電位線BGL_2を昇圧することによるトランジスタのオン電流の低下の抑制と、ノードBN_1をVL_BUFとしてバックゲート電位線BGL_1をVBGとすることによるトランジスタのオフ電流の極めて小さい状態での維持との、両立を図ることができる。
図1(B)の期間P2では、時刻T7で、時刻T3、T5と同じ状態となる。
図2(A)、(B)には、図1(B)で説明した動作を実現可能な電圧保持回路13の構成例を図示している。図2(A)、(B)では、2行n列のメモリセルMCが有するトランジスタM1_1乃至M1_n、およびM2_1乃至M2_nを図示している。トランジスタM1_1乃至M1_nのゲート電極は、ワード線WL_1に接続される。トランジスタM1_1乃至M1_nのバックゲート電極は、バックゲート電位線BGL_1に接続される。トランジスタM2_1乃至M2_nのゲート電極は、ワード線WL_2に接続される。トランジスタM2_1乃至M2_nのバックゲート電極は、バックゲート電位線BGL_2に接続される。バッファ回路17_1は、入力端子がワード線WL_1に接続される。バッファ回路17_1は、出力端子が容量素子18_1の一方の電極に接続される。容量素子18_1は、他方の電極がバックゲート電位線BGL_1に接続される。同様にバッファ回路17_2は、入力端子がワード線WL_1に接続される。バッファ回路17_2は、出力端子が容量素子15_2の一方の電極に接続される。容量素子18_2は、他方の電極がバックゲート電位線BGL_2に接続される。
図2(A)に示す電圧保持回路13は、トランジスタRM1、トランジスタRM2、トランジスタRM、容量素子CVR、および電圧生成回路14を有する。なお図2(A)において、トランジスタRM1、トランジスタRM2、トランジスタRMおよび容量素子CVRが接続されるノードを、ノードNVRと図示している。
図2(A)に示す電圧生成回路14は、メモリセルMCが有するトランジスタの閾値電圧を制御できるVBGを生成する回路である。VBGは、例えば、基準となる電圧(0V)を降圧して生成すればよい。
図2(A)に示すトランジスタRMは、電圧生成回路14で生成されたVBGをノードNVRに与え、その後電圧生成回路14による電圧の生成を停止してもノードNVRのVBGを保持することができるトランジスタである。トランジスタRMは、OSトランジスタであることが好ましい。トランジスタRMは、メモリセルMCが有するトランジスタよりも閾値電圧が大きいことが好ましい。トランジスタRMは、メモリセルMCが有するトランジスタよりもオン電流およびオフ電流を共に小さくすることで、ノードNVRのVBGを保持しやすくできるため好ましい。トランジスタRMのゲートは、トランジスタRMのソースまたはドレインの一方と接続する。図2(A)に示す構成とすることで、トランジスタRMはダイオードとして機能し、外部からの制御信号によらずノードNVRのVBGを保持することができる。
図2(A)に示すトランジスタRM1、RM2は、ノードNVRに保持されたVBGをバックゲート電位線BGL_1およびBGL_2に与え、バックゲート電位線BGL_1およびBGL_2がVBGに設定された後はバックゲート電位線BGL_1およびBGL_2を電気的に浮遊状態とすることができるトランジスタである。トランジスタRM1、RM2は、OSトランジスタであることが好ましい。トランジスタRM1、RM2は、トランジスタRMと同様に、メモリセルMCが有するトランジスタよりも閾値電圧が大きいことが好ましい。トランジスタRM1、RM2は、トランジスタRMと同様に、メモリセルMCが有するトランジスタよりもオン電流およびオフ電流を共に小さくすることで、バックゲート電位線BGL_1およびBGL_2のVBGを保持しやすくできるため好ましい。トランジスタRM1、RM2は、ゲートとソースまたはドレインの一方とを接続する。図2(A)に示す構成とすることで、トランジスタRM1、RM2はダイオードとして機能し、外部からの制御信号によらずRM1、RM2のVBGを保持するとともに、ノードNVRとバックゲート電位線BGL_1およびBGL_2とが等電位の場合は、バックゲート電位線BGL_1およびBGL_2を電気的に浮遊状態とすることができる。
図2(A)で示したトランジスタRM、RM1およびRM2は、スイッチに置き換えることが可能である。この場合の回路構成を図2(B)に示す。図2(B)に示す電圧保持回路13は、スイッチSW1、スイッチSW2、スイッチSW、容量素子CVR、および電圧生成回路14を有する。なお図2(B)において、スイッチSW1、スイッチSW2、スイッチSWおよび容量素子CVRが接続されるノードを、ノードNVRと図示している。図2(B)は、各スイッチを制御して、バックゲート電位線BGL_1およびBGL_2をVBGに設定し、その後電気的に浮遊状態とすることで、図1(B)で説明した動作を実現することができる。
図2(A)に示す電圧保持回路13の動作、バッファ回路17_1と容量素子18_1の間のノードBN_1の電圧、バッファ回路17_2と容量素子18_2の間のノードBN_1の電圧、並びにバックゲート電位線BGL_1およびBGL_2の状態について図3乃至6を参照して説明する。図3(A)の状態は、図1(B)の時刻T1に対応する。図3(B)の状態は、図1(B)の時刻T2に対応する。図4(A)の状態は、図1(B)の時刻T3に対応する。図4(B)の状態は、図1(B)の時刻T4に対応する。図5(A)の状態は、図1(B)の時刻T5に対応する。図5(B)の状態は、図1(B)の時刻T6に対応する。図6の状態は、図1(B)の時刻T7に対応する。
図3(A)では、電圧生成回路14でVBGを生成する。なお初期状態において、ノードNVR、バックゲート電位線BGL_1およびBGL_2は基準となる電圧(0V)としている。
図3(B)では、電圧生成回路14とノードNVRとの間で電位差が生じるため、トランジスタRMに電流が流れる。その結果、ノードNVRの電圧がVBGとなる。同様に、バックゲート電位線BL_1とノードNVRとの間で電位差が生じるため、トランジスタRM1に電流が流れる。その結果、バックゲート電位線BGL_1の電圧がVBGとなる。同様に、バックゲート電位線BL_2とノードNVRとの間で電位差が生じるため、トランジスタRM2に電流が流れる。その結果、バックゲート電位線BGL_2の電圧がVBGとなる。なお実際には、トランジスタRM、RM1、およびRM2の閾値電圧だけ低下した電圧が、ノードNVR、バックゲート電位線BGL_1およびBGL_2に与えられるが、以下の説明では閾値電圧が小さいものとして省略している。
図4(A)では、電圧生成回路14によるVBGの生成を停止する。その結果、電圧生成回路14とトランジスタRMとの間の電圧は、基準となる電圧(0V)となる。ノードNVRのVBGは、基準となる電圧(0V)より小さい。ダイオードとして機能するトランジスタは非導通状態となる。ノードNVRは、電気的に浮遊状態となる。トランジスタRMはオフ電流が極めて小さい。そのため、ノードNVRのVBGは、長時間保持することができる。バックゲート電位線BGL_1のVBGは、ノードNVRのVBGと等電位となる。ダイオードとして機能するトランジスタは非導通状態となる。バックゲート電位線BGL_1は、電気的に浮遊状態となる。またトランジスタRM1はオフ電流が極めて少ない。そのため、バックゲート電位線BGL_1のVBGは、長時間保持することができる。
図4(B)では、ワード線WL_1をVH_WL、ワード線WL_2をVL_WLとする。そのため、図4(B)では、ノードNB_1がVL_WLからVH_BUF、ノードNB_2がVL_WLとなる。バックゲート電位線BGL_1の電圧は、電気的に浮遊状態であるため、容量結合によってVBGからΔV上昇する。バックゲート電位線BGL_2の電圧は、電気的に浮遊状態であるものの、ノードNB_1とバックゲート電位線BGL_2との間に生じる容量結合が小さいため、VBGのままとなる。なおバックゲート電位線BGL_2の電圧は、ビット線BLまたはノードSN等の電圧の変動によって、変動する場合があり得る。
図5(A)では、ワード線WL_1をVL_WL、ワード線WL_2をVL_WLとする。そのため、図5(A)では、ノードNB_1がVH_WLからVL_BUF、ノードNB_2がVL_WLとなる。バックゲート電位線BGL_1の電圧は、電気的に浮遊状態であるため、ノードNB_1をVL_BUFに戻すことでVBGとなる。
図5(B)では、ワード線WL_1をVL_WL、ワード線WL_2をVL_WLとする。そのため、図5(B)では、ノードNB_1がVL_WL、ノードNB_2がVL_WLからVH_BUFとなる。バックゲート電位線BGL_2の電圧は、電気的に浮遊状態であるため、容量結合によってVBGからΔV上昇する。バックゲート電位線BGL_1の電圧は、電気的に浮遊状態であるものの、ノードNB_2とバックゲート電位線BGL_1との間に生じる容量結合が小さいため、VBGのままとなる。なおバックゲート電位線BGL_1の電圧は、ビット線BLまたはノードSN等の電圧の変動によって、変動する場合があり得る。
図6では、ワード線WL_1をVL_WL、ワード線WL_2をVL_WLとする。そのため、図6では、ノードNB_1がVL_WL、ノードNB_2がVH_WLからVL_WLとなる。バックゲート電位線BGL_2の電圧は、電気的に浮遊状態であるため、ノードNB_2をVL_BUFに戻すことでVBGとなる。
以上説明したように本発明の一態様では、メモリセルのアクセストランジスタをオフにする期間では、バックゲート電位線にバックゲート電圧を常時与え続けてメモリセルのアクセストランジスタの閾値電圧をプラスシフトさせることができる。併せて、メモリセルのアクセストランジスタをオンにする期間では、ワード信号の振幅電圧を大きくすることなく、バックゲート電位線にバックゲート電圧が容量結合を用いて上昇させることで、アクセストランジスタの閾値電圧をマイナスシフトさせることができる。ワード線の負荷を増大することなくバックゲート電位線の電圧を変動させることができるとともに、トランジスタのオンまたはオフなどの動作速度の低下を回避することができる。加えて、バッファ回路においてワード線の振幅電圧を大きくした信号を生成することで、ワード信号の振幅電圧に依らずにバックゲート電位線の電位の変動を大きくすることができるため、メモリセルのアクセストランジスタのオン電流を高めることができるとともに、オフ電流の低減を図ることができる。
上述した図1乃至図6で説明した各構成の具体例について図7乃至図11を参照して説明する。
図7(A)には、上述したバッファ回路17_1、17_2に適用可能なバッファ回路17の回路構成の一例について示す。
図7(A)には、入力端子がワード線WLに接続され、出力端子が容量素子18の一方の電極に接続されたバッファ回路17を図示している。
上述したようにバッファ回路17は、ワード信号を同じ論理の信号の電流供給能力を高めて容量素子18の一方の電極側、すなわちノードBNに出力する。そのためバッファ回路17は、図7(B)に図示するようにインバータ回路を複数直列に接続して設ける構成とする。バッファ回路17が有するインバータ回路は、Siトランジスタで構成することが好ましい。当該構成とすることでCMOS(相補型MOS)回路を構成することができるため、低消費電力化を図ることができる。またインバータ回路に限らず、レベルシフタ回路等を用いる構成とすることで、入力端子の電圧を昇圧して出力端子に出力可能な機能を備えたバッファ回路とすることができる。当該構成とすることで、より確実にバックゲート電位線の昇圧を行うことができる。
また容量素子18は、バックゲート電位線BGL_1およびBGL_2に一旦与えた電圧を保持しやすいように容量素子によって大きい静電容量を有することが好ましい。また容量素子18の容量結合によってバックゲート電位線を昇圧させるためには、電気的に浮遊状態となるバックゲート電位線の寄生容量を低減しておくことが好ましい。バックゲート電位線の寄生容量と容量素子18の静電容量(単に容量ともいう)とについて、図7(C)を用いて説明する。
図7(C)に図示するようにバックゲート電位線BGLは、容量素子18の容量CBUF−BGLの他、ビット線BL_1乃至BL_nとの間の容量CBL−BGL、ノードSNとの間の容量CSN−BGL、およびその他の配線OL(隣接しないBLまたはWLなどのその他の配線)との間の容量COL−BGLを有する。
図7(C)は、前述のバックゲート電位線BGLに付加する容量CBUF−BGL、容量CBL−BGL、容量CSN−BGL、および容量COL−BGLを有する等価回路図である。ノードBNの電圧の変化に応じて、電気的に浮遊状態となるバックゲート電位線BGLの電圧を変化させるためには、容量CBUF−BGLを、容量CBL−BGL、容量CSN−BGL、およびCOL−BGLと比べて大きくする構成が好ましい。具体的には、容量CBUF−BGLは、容量CBL−BGL、容量CSN−BGL、および容量COL−BGLを併せた容量の1.2倍以上であることが好ましい。
なお図2(A)において、トランジスタRM、RM1は、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したがこれに限らない。例えば、図8(A)に図示するように、バックゲート電極を有するトランジスタRM_AおよびRM1_Aとしてもよい。図8(A)の構成とすることで、トランジスタRM_AおよびRM1_Aを流れる電流量を増やし、バックゲート電位線BGLを短い期間でVBGに設定することができる。
あるいは図8(B)に図示するように、図8(A)のトランジスタRM1_Aは、ゲート電極を配線ENL_Aに接続し、バックゲート電極を配線ENL_Bに接続するトランジスタRM1_Bとしてもよい。配線ENL_Aと配線ENL_Bとには、別々の制御信号を与える構成が好ましい。例えば配線ENL_Aと配線ENL_Bに与える制御信号は、トランジスタRM1_Bをワード線WLにワード信号を与える期間に非導通状態とし、その他の期間では導通状態とする。図8(B)の構成とすることで、トランジスタRM1_Bの状態を外部より制御しやすくすることができる。
図9(A)には、上述した電圧生成回路14に適用可能な回路構成の一例を示す。
図9(A)に示す電圧生成回路14Aは、ダイオードD1乃至D5、キャパシタC1乃至C5、およびインバータINVを有する4段のチャージポンプである。クロック信号CLKは、キャパシタC1乃至C5に直接、あるいはインバータINVを介して与えられる。インバータINVの電源電圧を、VDDとグラウンド(0V)とによって印加される電圧とすると、クロック信号CLKによって、0VからVDDの4倍の負電圧に降圧されたVBGを得ることができる。なお、ダイオードD1乃至D5の順方向電圧は0Vとしている。また、チャージポンプの段数を変更することで、所望のVBGを得ることができる。
なお上述した電圧生成回路14Aの回路構成は、図9(A)で示す回路図の構成に限らない。電圧生成回路14Aの変形例を図9(B)、(C)に示す。
図9(B)に示す電圧生成回路14Bは、図9(A)に示す電圧生成回路14AのダイオードD1乃至D5をダイオード接続したトランジスタM11乃至M15に置き換えた構成に相当する。図9(B)に示す電圧生成回路14Bは、トランジスタM11乃至M15をOSトランジスタとすることでオフ電流を小さくでき、キャパシタC1乃至C5に保持した電荷の漏れを抑制できる。そのため、効率的に0VからVBGへの降圧を図ることができる。
また図9(C)に示す電圧生成回路14Cは、図9(B)に示す電圧生成回路14BのトランジスタM11乃至M15を、バックゲート電極を有するトランジスタM21乃至M25に置き換えた構成に相当する。図9(C)に示す電圧生成回路14Cは、バックゲート電極にゲート電極と同じ電圧を与えることができるため、トランジスタを流れる電流量を増やすことができる。そのため、効率的に0VからVBGへの降圧を図ることができる。
図10(A)乃至(E)には、図1(A)で説明したメモリセルMCが取り得る回路構成の一例を示す。図10(A)乃至(E)に示すメモリセルの回路図では、ソース線SLあるいはビット線BLからデータ電圧を書きこみ、書き込みワード線WWL及び読み出しワード線RWLの電圧を制御することで、データ電圧の書き込みあるいは読み出しを制御することができる。
図10(A)に示すメモリセルMC_Aは、トランジスタM1と、トランジスタM2_Aと、容量素子CSと、を有する。トランジスタM1はバックゲート電極を有し、バックゲート電位線BGLによりバックゲート電極に与える電圧を制御可能な構成としている。トランジスタM2_Aは、pチャネルトランジスタである。トランジスタM1を非導通状態にすることで、ノードSNにデータ電圧に応じた電荷を保持することができる。トランジスタM2_Aは、保持されるデータ電圧に応じた電荷に応じて流れる電流が制御される。図10(A)の構成を、図1(A)のメモリセルMCに適用可能である。
図10(B)に示すメモリセルMC_Bは、トランジスタM1と、トランジスタM2_Bと、容量素子CSと、を有する。図10(A)と異なる点として、トランジスタM2_Bは、nチャネルトランジスタである。図10(B)の構成を、図1(A)のメモリセルMCに適用可能である。
図10(C)に示すメモリセルMC_Cは、トランジスタM1と、トランジスタM2_Aと、トランジスタM3と、容量素子CSと、を有する。図10(A)と異なる点として、メモリセルMC_Cは、トランジスタM3を有する。トランジスタM3は、トランジスタM2_Aと同じpチャネルトランジスタである。トランジスタM3を非導通状態にすることで、ビット線BLとソース線SLとの間に流れる電流を制御できる。図10(C)の構成を、図1(A)のメモリセルMCに適用可能である。
図10(D)に示すメモリセルMC_Dは、トランジスタM1と、トランジスタM2_Aと、容量素子CSと、を有する。トランジスタM1は、書き込みビット線WBLに接続され、トランジスタM2_Aは、読み出しビット線RBLに接続される。図10(D)の構成では、例えば、読み出しビット線RBLをデータ電圧の読み出し用、書き込みビット線WBLをデータ電圧の書き込み用とすることができる。図10(D)の構成を、図1(A)のメモリセルMCに適用可能である。
図10(E)に示すメモリセルMC_Eは、トランジスタM1と、トランジスタM2_Aと、トランジスタM3と、容量素子CSと、を有する。図10(A)と異なる点として、メモリセルMC_Eは、トランジスタM3を有する。トランジスタM3は、トランジスタM2_Aと同じpチャネルトランジスタである。トランジスタM3を非導通状態にすることで、ビット線BLとソース線SLとの間に流れる電流を制御できる。加えて図10(E)に示すメモリセルMC_Eは、トランジスタM1は、書き込みビット線WBLに接続され、トランジスタM2_Aは、読み出しビット線RBLに接続される。図10(E)の構成では、例えば、読み出しビット線RBLをデータ電圧の読み出し用、書き込みビット線WBLをデータ電圧の書き込み用とすることができる。図10(E)の構成を、図1(A)のメモリセルMCに適用可能である。
図11(A)に示すメモリセルMC_Fは、SRAM(Static RAM)を構成するトランジスタM4、M5、インバータINV1、INV2と、トランジスタM1_Q、M1_QBと、容量素子CSと、を有する。
メモリセルMC_Fは、制御線ENLを制御して、SRAMのノードQ,QBのデータ電圧のノードSN1、SN2へのバックアップ、及びノードQ,QBへのノードSN1、SN2からのデータ電圧のリカバリーを制御する。トランジスタM1_Q、M1_QBは、バックゲート電極を有し、バックゲート電位線BGLによりバックゲート電極に与える電圧を制御可能な構成としている。トランジスタM1_Q、M1_QBを非導通状態にすることで、ノードSN1、SN2にデータ電圧に応じた電荷を保持することができる。図11(A)の構成を、図1(A)のメモリセルMCに適用可能である。
図11(B)に示すメモリセルMC_Gは、SRAM(Static RAM)を構成するトランジスタM4、M5、インバータINV1、INV2と、トランジスタM1、M6と、容量素子CSと、インバータINV3と、を有する。
メモリセルMC_Gは、書き込み制御線WENを制御して、SRAMのノードQのデータ電圧のノードSNへのバックアップを制御する。またメモリセルMC_Fは、読み出し制御線RENを制御して、ノードQBへのノードSNからのインバータINV3を介したデータ電圧のリカバリーを制御する。トランジスタM1は、バックゲート電極を有し、バックゲート電位線BGL_Aによりバックゲート電極に与える電圧を制御可能な構成としている。トランジスタM6は、バックゲート電極を有し、バックゲート電位線BGL_Bによりバックゲート電極に与える電圧を制御可能な構成としている。トランジスタM1を非導通状態にすることで、ノードSNにデータ電圧に応じた電荷を保持することができる。トランジスタM6を非導通状態にすることで、ノードQBからのリーク電流を抑制できる。図11(B)の構成を、図1(A)のメモリセルMCに適用可能である。
以上説明したように、本発明の一態様は、様々な構成を採用して動作させることができる。
(実施の形態2)
本実施の形態では、上記実施の形態で説明した半導体装置の構成に適用可能なトランジスタの構成、具体的には異なる電気特性を有するトランジスタを積層して設ける構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。
図12に示す半導体装置は、トランジスタ300と、トランジスタ500と、容量素子600と、を有している。図14(A)はトランジスタ500のチャネル長方向の断面図であり、図14(B)はトランジスタ500のチャネル幅方向の断面図であり、図14(C)はトランジスタ300のチャネル幅方向の断面図である。
トランジスタ500は、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)である。トランジスタ500は、オフ電流が小さいため、これを半導体装置が有するOSトランジスタに用いることにより、長期にわたり書き込んだデータ電圧あるいは電荷を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
本実施の形態で説明する半導体装置は、図12に示すようにトランジスタ300、トランジスタ500、容量素子600を有する。トランジスタ500はトランジスタ300の上方に設けられ、容量素子600はトランジスタ300、及びトランジスタ500の上方に設けられている。なお、容量素子600は、メモリ回路MCにおける容量素子Csなどとすることができる。
トランジスタ300は、基板311上に設けられ、導電体316、絶縁体315、基板311の一部からなる半導体領域313、ソース領域又はドレイン領域として機能する低抵抗領域314a、及び低抵抗領域314bを有する。なお、トランジスタ300は、例えば、上記実施の形態におけるバッファ回路17が有するトランジスタ等に適用することができる。
トランジスタ300は、図14(C)に示すように、半導体領域313の上面及びチャネル幅方向の側面が絶縁体315を介して導電体316に覆われている。このように、トランジスタ300をFin型とすることにより、実効上のチャネル幅が増大することによりトランジスタ300のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ300のオフ特性を向上させることができる。
なお、トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域314a、及び低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。
低抵抗領域314a、及び低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、又はホウ素などのp型の導電性を付与する元素を含む。
ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図12に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をOSトランジスタのみの単極性回路(nチャネル型トランジスタのみ、などと同極性のトランジスタを意味する)とする場合、図13に示すとおり、トランジスタ300の構成を、酸化物半導体を用いているトランジスタ500と同様の構成にすればよい。なお、トランジスタ500の詳細については後述する。
トランジスタ300を覆って、絶縁体320、絶縁体322、絶縁体324、及び絶縁体326が順に積層して設けられている。
絶縁体320、絶縁体322、絶縁体324、及び絶縁体326として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体322は、その下方に設けられるトランジスタ300などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体324には、基板311、又はトランジスタ300などから、トランジスタ500が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法(TDS)などを用いて分析することができる。例えば、絶縁体324の水素の脱離量は、TDS分析において、膜の表面温度が50℃から500℃の範囲において、水素原子に換算した脱離量が、絶縁体324の面積当たりに換算して、10×1015atoms/cm2以下、好ましくは5×1015atoms/cm2以下であればよい。
なお、絶縁体326は、絶縁体324よりも誘電率が低いことが好ましい。例えば、絶縁体326の比誘電率は4未満が好ましく、3未満がより好ましい。また例えば、絶縁体326の比誘電率は、絶縁体324の比誘電率の0.7倍以下が好ましく、0.6倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体320、絶縁体322、絶縁体324、及び絶縁体326には容量素子600、又はトランジスタ500と接続する導電体328、及び導電体330等が埋め込まれている。なお、導電体328、及び導電体330は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
各プラグ、及び配線(導電体328、導電体330等)の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体326、及び導電体330上に、配線層を設けてもよい。例えば、図12において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、トランジスタ300と接続するプラグ、又は配線としての機能を有する。なお導電体356は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体350は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体356は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体350が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ300からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体350と接する構造であることが好ましい。
絶縁体354、及び導電体356上に、配線層を設けてもよい。例えば、図12において、絶縁体360、絶縁体362、及び絶縁体364が順に積層して設けられている。また、絶縁体360、絶縁体362、及び絶縁体364には、導電体366が形成されている。導電体366は、プラグ又は配線としての機能を有する。なお導電体366は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体360は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体366は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体360が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
絶縁体364、及び導電体366上に、配線層を設けてもよい。例えば、図12において、絶縁体370、絶縁体372、及び絶縁体374が順に積層して設けられている。また、絶縁体370、絶縁体372、及び絶縁体374には、導電体376が形成されている。導電体376は、プラグ又は配線としての機能を有する。なお導電体376は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体370は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体376は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体370が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
絶縁体374、及び導電体376上に、配線層を設けてもよい。例えば、図12において、絶縁体380、絶縁体382、及び絶縁体384が順に積層して設けられている。また、絶縁体380、絶縁体382、及び絶縁体384には、導電体386が形成されている。導電体386は、プラグ又は配線としての機能を有する。なお導電体386は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体380は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体386は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体380が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
上記において、導電体356を含む配線層、導電体366を含む配線層、導電体376を含む配線層、及び導電体386を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体356を含む配線層と同様の配線層を3層以下にしてもよいし、導電体356を含む配線層と同様の配線層を5層以上にしてもよい。
絶縁体384上には絶縁体510、絶縁体512、絶縁体514、及び絶縁体516が、順に積層して設けられている。絶縁体510、絶縁体512、絶縁体514、及び絶縁体516のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体510、及び絶縁体514には、例えば、基板311、又はトランジスタ300を設ける領域などから、トランジスタ500を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体324と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体510、及び絶縁体514には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。
また、例えば、絶縁体512、及び絶縁体516には、絶縁体320と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体512、及び絶縁体516として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体510、絶縁体512、絶縁体514、及び絶縁体516には、導電体518、及びトランジスタ500を構成する導電体(例えば、導電体503)等が埋め込まれている。なお、導電体518は、容量素子600、又はトランジスタ300と接続するプラグ、又は配線としての機能を有する。導電体518は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
特に、絶縁体510、及び絶縁体514と接する領域の導電体518は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ300とトランジスタ500とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
絶縁体516の上方には、トランジスタ500が設けられている。
図14(A)(B)に示すように、トランジスタ500は、絶縁体514及び絶縁体516に埋め込まれるように配置された導電体503と、絶縁体516及び導電体503の上に配置された絶縁体520と、絶縁体520の上に配置された絶縁体522と、絶縁体522の上に配置された絶縁体524と、絶縁体524の上に配置された酸化物530aと、酸化物530aの上に配置された酸化物530bと、酸化物530b上に互いに離れて配置された導電体542a及び導電体542bと、導電体542a及び導電体542b上に配置され、導電体542aと導電体542bの間に重畳して開口が形成された絶縁体580と、開口の底面及び側面に配置された酸化物530cと、酸化物530cの形成面に配置された絶縁体550と、絶縁体550の形成面に配置された導電体560と、を有する。
また、図14(A)(B)に示すように、酸化物530a、酸化物530b、導電体542a、及び導電体542bと、絶縁体580との間に絶縁体544が配置されることが好ましい。また、図14(A)(B)に示すように、導電体560は、絶縁体550の内側に設けられた導電体560aと、導電体560aの内側に埋め込まれるように設けられた導電体560bと、を有することが好ましい。また、図14(A)(B)に示すように、絶縁体580、導電体560、及び絶縁体550の上に絶縁体574が配置されることが好ましい。
なお、以下において、酸化物530a、酸化物530b、及び酸化物530cをまとめて酸化物530という場合がある。
なお、トランジスタ500では、チャネルが形成される領域と、その近傍において、酸化物530a、酸化物530b、及び酸化物530cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物530bの単層、酸化物530bと酸化物530aの2層構造、酸化物530bと酸化物530cの2層構造、又は4層以上の積層構造を設ける構成にしてもよい。また、トランジスタ500では、導電体560を2層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体560が、単層構造であってもよいし、3層以上の積層構造であってもよい。また、図12、図14(A)に示すトランジスタ500は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体560は、トランジスタのゲート電極として機能し、導電体542a及び導電体542bは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体560は、絶縁体580の開口、及び導電体542aと導電体542bに挟まれた領域に埋め込まれるように形成される。導電体560、導電体542a及び導電体542bの配置は、絶縁体580の開口に対して、自己整合的に選択される。つまり、トランジスタ500において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体560を位置合わせのマージンを設けることなく形成することができるので、トランジスタ500の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体560が、導電体542aと導電体542bの間の領域に自己整合的に形成されるので、導電体560は、導電体542a又は導電体542bと重畳する領域を有さない。これにより、導電体560と導電体542a及び導電体542bとの間に形成される寄生容量を低減することができる。よって、トランジスタ500のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体560は、第1のゲート(トップゲートともいう)電極として機能する場合がある。また、導電体503は、第2のゲート(ボトムゲートともいう)電極として機能する場合がある。その場合、導電体503に印加する電位を、導電体560に印加する電位と、連動させず、独立して変化させることで、トランジスタ500のしきい値電圧を制御することができる。特に、導電体503に負の電位を印加することにより、トランジスタ500のしきい値電圧を0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電体503に負の電位を印加したほうが、印加しない場合よりも、導電体560に印加する電位が0Vのときのドレイン電流を小さくすることができる。
導電体503は、酸化物530、及び導電体560と、重なるように配置する。これにより、導電体560、及び導電体503に電位を印加した場合、導電体560から生じる電界と、導電体503から生じる電界と、がつながり、酸化物530に形成されるチャネル形成領域を覆うことができる。本明細書等において、第1のゲート電極、及び第2のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S−channel)構造とよぶ。
また、導電体503は、導電体518と同様の構成であり、絶縁体514及び絶縁体516の開口の内壁に接して導電体503aが形成され、さらに内側に導電体503bが形成されている。なお、トランジスタ500では、導電体503a及び導電体503bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体503は、単層、又は3層以上の積層構造として設ける構成にしてもよい。
ここで、導電体503aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)導電性材料を用いることが好ましい。又は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
例えば、導電体503aが酸素の拡散を抑制する機能を持つことにより、導電体503bが酸化して導電率が低下することを抑制することができる。
また、導電体503が配線の機能を兼ねる場合、導電体503bは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体505は、必ずしも設けなくともよい。なお、導電体503bを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体520、絶縁体522、絶縁体524、及び絶縁体550は、第2のゲート絶縁膜としての機能を有する。
ここで、酸化物530と接する絶縁体524は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体524には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物530に接して設けることにより、酸化物530中の酸素欠損を低減し、トランジスタ500の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS(Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ましくは1.0×1019atoms/cm3以上、さらに好ましくは2.0×1019atoms/cm3以上、又は3.0×1020atoms/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、又は100℃以上400℃以下の範囲が好ましい。
また、絶縁体524が、過剰酸素領域を有する場合、絶縁体522は、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能を有する(上記酸素が透過しにくい)ことが好ましい。
絶縁体522が、酸素や不純物の拡散を抑制する機能を有することで、酸化物530が有する酸素は、絶縁体520側へ拡散することがなく、好ましい。また、導電体503が、絶縁体524や、酸化物530が有する酸素と反応することを抑制することができる。
絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物(ハフニウムアルミネート)、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)、又は(Ba,Sr)TiO3(BST)などのいわゆるhigh−k材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、及び酸素などの拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用いて絶縁体522を形成した場合、絶縁体522は、酸化物530からの酸素の放出や、トランジスタ500の周辺部から酸化物530への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
また、絶縁体520は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、high−k材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体520や、絶縁体526を得ることができる。
なお、図14(A)(B)のトランジスタ500では、3層の積層構造からなる第2のゲート絶縁膜として、絶縁体520、絶縁体522、及び絶縁体524が図示されているが、第2のゲート絶縁膜は、単層、2層、又は4層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ500は、チャネル形成領域を含む酸化物530に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物530として、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種)等の金属酸化物を用いるとよい。特に、酸化物530として適用できるIn−M−Zn酸化物は、実施の形態4で説明するCAAC−OS、CAC−OSであることが好ましい。また、酸化物530として、In−Ga酸化物、In−Zn酸化物を用いてもよい。
酸化物530においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物530は、酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。
なお、酸化物530は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物530aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物530bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、酸化物530aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物530bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物530bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物530aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸化物530cは、酸化物530a又は酸化物530bに用いることができる金属酸化物を、用いることができる。
また、酸化物530a及び酸化物530cの伝導帯下端のエネルギーが、酸化物530bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物530a及び酸化物530cの電子親和力が、酸化物530bの電子親和力より小さいことが好ましい。
ここで、酸化物530a、酸化物530b、及び酸化物530cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物530a、酸化物530b、及び酸化物530cの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物530aと酸化物530bとの界面、及び酸化物530bと酸化物530cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物530aと酸化物530b、酸化物530bと酸化物530cが、酸素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物530bがIn−Ga−Zn酸化物の場合、酸化物530a及び酸化物530cとして、In−Ga−Zn酸化物、Ga−Zn酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物530bとなる。酸化物530a、酸化物530cを上述の構成とすることで、酸化物530aと酸化物530bとの界面、及び酸化物530bと酸化物530cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ500は高いオン電流を得られる。
酸化物530b上には、ソース電極、及びドレイン電極として機能する導電体542a、及び導電体542bが設けられる。導電体542a、及び導電体542bとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
また、図14では、導電体542a、及び導電体542bを単層構造として示したが、2層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
また、図14(A)に示すように、酸化物530の、導電体542a(導電体542b)との界面とその近傍には、低抵抗領域として、領域543a、及び領域543bが形成される場合がある。このとき、領域543aはソース領域又はドレイン領域の一方として機能し、領域543bはソース領域又はドレイン領域の他方として機能する。また、領域543aと領域543bに挟まれる領域にチャネル形成領域が形成される。
酸化物530と接するように上記導電体542a(導電体542b)を設けることで、領域543a(領域543b)の酸素濃度が低減する場合がある。また、領域543a(領域543b)に導電体542a(導電体542b)に含まれる金属と、酸化物530の成分とを含む金属化合物層が形成される場合がある。このような場合、領域543a(領域543b)のキャリア密度が増加し、領域543a(領域543b)は、低抵抗領域となる。
絶縁体544は、導電体542a、及び導電体542bを覆うように設けられ、導電体542a、及び導電体542bの酸化を抑制する。このとき、絶縁体544は、酸化物530の側面を覆い、絶縁体524と接するように設けられてもよい。
絶縁体544として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体544として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
特に、絶縁体544として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、導電体542a、及び導電体542bが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体544は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体544を有することで、絶縁体580に含まれる水、及び水素などの不純物が酸化物530c、絶縁体550を介して、酸化物530bに拡散することを抑制することができる。また、絶縁体580が有する過剰酸素により、導電体560が酸化するのを抑制することができる。
絶縁体550は、第1のゲート絶縁膜として機能する。絶縁体550は、酸化物530cの内側(上面、及び側面)接して配置することが好ましい。絶縁体550は、上述した絶縁体524と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体550として、酸化物530cの上面に接して設けることにより、絶縁体550から、酸化物530cを通じて、酸化物530bのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体524と同様に、絶縁体550中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体550の膜厚は、1nm以上20nm以下とするのが好ましい。
また、絶縁体550が有する過剰酸素を、効率的に酸化物530へ供給するために、絶縁体550と導電体560との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体550から導電体560への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体550から導電体560への過剰酸素の拡散が抑制される。つまり、酸化物530へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体560の酸化を抑制することができる。当該金属酸化物としては、絶縁体544に用いることができる材料を用いればよい。
なお、絶縁体550は、第2のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、high−k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第1のゲート電極として機能する導電体560は、図14(A)(B)では2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。
導電体560aは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体560aが酸素の拡散を抑制する機能を持つことにより、絶縁体550に含まれる酸素により、導電体560bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体560aとして、酸化物530に適用できる酸化物半導体を用いることができる。その場合、導電体560bをスパタリング法で成膜することで、導電体560aの電気抵抗値を低下させて導電体にすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
また、導電体560bは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560bは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体580は、絶縁体544を介して、導電体542a、及び導電体542b上に設けられる。絶縁体580は、過剰酸素領域を有することが好ましい。例えば、絶縁体580として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体580は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体580を、酸化物530cと接して設けることで、絶縁体580中の酸素を、酸化物530cを通じて、酸化物530へと効率良く供給することができる。なお、絶縁体580中の水又は水素などの不純物濃度が低減されていることが好ましい。
絶縁体580の開口は、導電体542aと導電体542bの間の領域に重畳して形成される。これにより、導電体560は、絶縁体580の開口、及び導電体542aと導電体542bに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体560の導電性が下がらないようにする必要がある。そのために導電体560の膜厚を大きくすると、導電体560はアスペクト比が高い形状となりうる。本実施の形態では、導電体560を絶縁体580の開口に埋め込むように設けるため、導電体560をアスペクト比の高い形状にしても、工程中に導電体560を倒壊させることなく、形成することができる。
絶縁体574は、絶縁体580の上面、導電体560の上面、及び絶縁体550の上面に接して設けられることが好ましい。絶縁体574をスパッタリング法で成膜することで、絶縁体550、及び絶縁体580へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物530中に酸素を供給することができる。
例えば、絶縁体574として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、0.5nm以上3.0nm以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体574の上に、層間膜として機能する絶縁体581を設けることが好ましい。絶縁体581は、絶縁体524などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体581、絶縁体574、絶縁体580、及び絶縁体544に形成された開口に、導電体540a、及び導電体540bを配置する。導電体540a及び導電体540bは、導電体560を挟んで対向して設ける。導電体540a及び導電体540bは、後述する導電体546、及び導電体548と同様の構成である。
絶縁体581上には、絶縁体582が設けられている。絶縁体582は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体582には、絶縁体514と同様の材料を用いることができる。例えば、絶縁体582には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。
また、絶縁体582上には、絶縁体586が設けられている。絶縁体586は、絶縁体320と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体586として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体520、絶縁体522、絶縁体524、絶縁体544、絶縁体580、絶縁体574、絶縁体581、絶縁体582、及び絶縁体586には、導電体546、及び導電体548等が埋め込まれている。
導電体546、及び導電体548は、容量素子600、トランジスタ500、又はトランジスタ300と接続するプラグ、又は配線としての機能を有する。導電体546、及び導電体548は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
続いて、トランジスタ500の上方には、容量素子600が設けられている。容量素子600は、導電体610と、導電体620、絶縁体630とを有する。
また、導電体546、及び導電体548上に、導電体612を設けてもよい。導電体612は、トランジスタ500と接続するプラグ、又は配線としての機能を有する。導電体610は、容量素子600の電極としての機能を有する。なお、導電体612、及び導電体610は、同時に形成することができる。
導電体612、及び導電体610には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜(窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図12では、導電体612、及び導電体610は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体630を介して、導電体610と重畳するように、導電体620を設ける。なお、導電体620は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるCu(銅)やAl(アルミニウム)等を用いればよい。
導電体620、及び絶縁体630上には、絶縁体640が設けられている。絶縁体640は、絶縁体320と同様の材料を用いて設けることができる。また、絶縁体640は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
(実施の形態3)
本実施の形態では、半導体装置の一例として、ICチップ、電子部品、電子機器等について説明する。
<電子部品の作製方法例>
図15(A)は、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはIC用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。
トランジスタで構成される半導体装置は、組み立て工程(後工程)を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図15(A)に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成(ステップST71)した後、基板の裏面を研削する。この段階で基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。次に、基板を複数のチップに分離するダイシング工程を行う(ステップST72)。
図15(B)は、ダイシング工程が行われる前の半導体ウエハ7100の上面図である。図15(C)は、図15(B)の部分拡大図である。半導体ウエハ7100には、複数の回路領域7102が設けられている。回路領域7102には、本発明の形態に係る半導体装置が設けられている。
複数の回路領域7102は、それぞれが分離領域7104に囲まれている。分離領域7104と重なる位置に分離線(「ダイシングライン」ともいう。)7106が設定される。ダイシング工程ST72では、分離線7106に沿って半導体ウエハ7100切断することで、回路領域7102を含むチップ7110を半導体ウエハ7100から切り出す。図15(D)にチップ7110の拡大図を示す。
分離領域7104に導電層や半導体層を設けてもよい。分離領域7104に導電層や半導体層を設けることで、ダイシング工程時に生じうるESDを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域7104に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
ステップST72を行った後、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う(ステップST73)。ダイボンディング工程におけるチップとリードフレームとの接着方法は製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線(ワイヤー)で電気的に接続する(ステップST74)。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される(ステップST75)。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する(ステップST76)。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に印字処理(マーキング)を施す(ステップST77)。検査工程(ステップST78)を経て、電子部品が完成する(ステップST79)。
完成した電子部品の斜視模式図を図15(E)に示す。図15(E)では、電子部品の一例として、QFP(Quad Flat Package)の斜視模式図を示している。図15(E)に示すように、電子部品7000は、リード7001及びチップ7110を有する。
電子部品7000は、例えばプリント基板7002に実装される。このような電子部品7000が複数組み合わされて、それぞれがプリント基板7002上で電気的に接続されることで電子機器に搭載することができる。完成した回路基板7004は、電子機器等の内部に設けられる。
電子部品7000は、デジタル信号処理、ソフトウェア無線、アビオニクス(通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器)、ASICのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス(生物情報科学)、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器の電子部品(ICチップ)に適用することが可能である。このような電子機器としては、カメラ(ビデオカメラ、デジタルスチルカメラ等)、表示装置、パーソナルコンピュータ(PC)、携帯電話、携帯型を含むゲーム機、携帯型情報端末(スマートフォン、タブレット型情報端末など)、電子書籍端末、ウエアラブル型情報端末(時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機、家庭用電化製品などが挙げられる。
<電子機器への適用例>
次いで、コンピュータ、携帯情報端末(携帯電話、携帯型ゲーム機、音響再生装置なども含む)、電子ペーパー、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、デジタルビデオカメラなどの電子機器に、上述の電子部品を適用する場合について説明する。
図16(A)は、携帯型の情報端末であり、筐体901、筐体902、第1の表示部903a、第2の表示部903bなどによって構成されている。筐体901と筐体902の少なくとも一部には、先の実施の形態に示す半導体装置が設けられている。
なお、第1の表示部903aはタッチ入力機能を有するパネルとなっており、例えば図16(A)の左図のように、第1の表示部903aに表示される選択ボタン904により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図16(A)の右図のように第1の表示部903aにはキーボード905が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
また、図16(A)に示す携帯型の情報端末は、図16(A)の右図のように、第1の表示部903a及び第2の表示部903bのうち、一方を取り外すことができる。第2の表示部903bもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体902を持ち、他方の手で操作することができるため便利である。
図16(A)に示す携帯型の情報端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。
また、図16(A)に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
更に、図16(A)に示す筐体902にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
図16(B)は、電子ペーパーを実装した電子書籍端末910であり、筐体911と筐体912の2つの筐体で構成されている。筐体911及び筐体912には、それぞれ表示部913及び表示部914が設けられている。筐体911と筐体912は、軸部915により接続されており、該軸部915を軸として開閉動作を行うことができる。また、筐体911は、電源916、操作キー917、スピーカー918などを備えている。筐体911、筐体912の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。
図16(C)は、テレビジョン装置であり、筐体921、表示部922、スタンド923などで構成されている。テレビジョン装置920の操作は、筐体921が備えるスイッチや、リモコン操作機924により行うことができる。筐体921及びリモコン操作機924には、先の実施の形態に示す半導体装置が設けられている。
図16(D)は、スマートフォンであり、本体930には、表示部931と、スピーカー932と、マイク933と、操作ボタン934等が設けられている。本体930内には、先の実施の形態に示す半導体装置が設けられている。
図16(E)は、デジタルカメラであり、本体941、表示部942、操作スイッチ943などによって構成されている。本体941内には、先の実施の形態に示す半導体装置が設けられている。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が設けられている。
(本明細書等の記載に関する付記)
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、1つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別の部分、その実施の形態において述べる別の図(一部でもよい)、及び/又は、一つ若しくは複数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」(又は第1電極、又は第1端子)、ソースとドレインとの他方を「ソース又はドレインの他方」(又は第2電極、又は第2端子)という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース(ドレイン)端子や、ソース(ドレイン)電極等、状況に応じて適切に言い換えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧(接地電圧)とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも0Vを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
本明細書等において、スイッチとは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
本明細書等において、チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
本明細書等において、AとBとが接続されている、とは、AとBとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的に接続されているとは、AとBとの間で、何らかの電気的作用を有する対象物が存在するとき、AとBとの電気信号の授受を可能とするものをいう。