JP2020015196A - 粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法 - Google Patents

粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法 Download PDF

Info

Publication number
JP2020015196A
JP2020015196A JP2018138527A JP2018138527A JP2020015196A JP 2020015196 A JP2020015196 A JP 2020015196A JP 2018138527 A JP2018138527 A JP 2018138527A JP 2018138527 A JP2018138527 A JP 2018138527A JP 2020015196 A JP2020015196 A JP 2020015196A
Authority
JP
Japan
Prior art keywords
adhesive
adhesive layer
base material
substrate
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018138527A
Other languages
English (en)
Other versions
JP6983123B2 (ja
Inventor
洋之 井口
Hiroyuki Iguchi
洋之 井口
塩原　利夫
Toshio Shiobara
利夫 塩原
柏木　努
Tsutomu Kashiwagi
努 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2018138527A priority Critical patent/JP6983123B2/ja
Priority to US16/444,000 priority patent/US10818618B2/en
Publication of JP2020015196A publication Critical patent/JP2020015196A/ja
Application granted granted Critical
Publication of JP6983123B2 publication Critical patent/JP6983123B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/24—Conductive material dispersed in non-conductive organic material the conductive material comprising carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/40—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/03312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/868—Bonding techniques
    • H01L2224/8685—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Laminated Bodies (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)

Abstract

【課題】微細なチップや粒子を大量に選択的にピックアップすることができ、短時間で転写可能な粘着性基材、該粘着性基材の製造方法及び転写装置を提供する。【解決手段】 支持基材と、該支持基材に設けられた粘着層とを有する粘着性基材であって、前記支持基材は、導電性粒子と絶縁性樹脂とを含み、片面又は両面に２個以上の凸部を有する凹凸パターンを有し、前記粘着層は、少なくとも、前記支持基材の前記凹凸パターンの前記凸部の上面に設けられ、前記凸部の上面の前記粘着層の上面が曲面を有するものであることを特徴とする粘着性基材。【選択図】図１

Description

本発明は、粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法に関する。
近年、時計や携帯電話などの携帯機器を中心に、電子機器の小型軽量化が進んでいる。これに伴い、これら電子機器に内蔵される半導体チップに関しても小型化が一層進んでいる。
半導体チップの電極にリード線を繋げる方法として、従来からワイヤボンディングが知られているが、ワイヤーの占めるスペースが大きいため、半導体チップの小型化には不向きである。
そこで、電極がある上面を反転して直接電極基板と接続するフリップチップボンディングが行われている（特許文献１，２）。この方法ではワイヤーがない分、小型化が可能となる。しかし従来の方法ではチップを１つ１つピックアップするので、マイクロＬＥＤなど非常に小さなチップを大量にダイボンドする際には非常に時間がかかってしまう。
特許文献３に記載されている転写用の部材では、凹凸パターンの凸部に粘着層が平面に付着しているが、このような転写用の部材は、チップと接触させた際に、平面粘着層とチップの接している面積が大きいため、チップをピックアップして別の粘着性基板に配置する際、全てのチップがきちんと別の粘着性基板に移行することが困難であった。また、平面粘着層とチップの接している面積が大きいために、チップのピックアップ速度と別の粘着性基板へ転写する速度が異なるなど、工程が煩雑となる。
また、近年、液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などのフラットパネルディスプレイや精密機器の電子部品同士を接続する際には、はんだの代わりに異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｕｎｄｕｃｔｉｖｅ Ｆｉｌｍ）が使用されている。前記異方性導電フィルムは、導電性粒子及び絶縁性樹脂から成り、回路電極間に配置され加圧、加熱により圧着することで回路間の電気的接続を行うことができる。
例えば、特許文献４では導電粒子の粒子径よりも小さな孔をもつ多孔板を、導電粒子が入った容器の中に入れ、多孔板を隔てて導電粒子が存在する逆側を減圧状態とすることで導電粒子を多孔板に捕捉し、この導電粒子を基材上に転写することで異方性導電フィルムを作製している。しかしながら、多孔板を隔てて導電粒子が存在する逆側を減圧状態にする必要があるなど、工程数が多くなるためにコストが極めて高くなってしまう。このように、簡単に、導電性粒子を規則的に配列することは困難である。
特開２０１６−００１７５２号公報 国際公開ＷＯ２０１４／０９８１７４号公報 国際公開ＷＯ２０１６／０１２４０９号公報 特開２００５−２０９４５４号公報
本発明は上記事情に鑑みなされたもので、微細なチップや粒子を大量に選択的にピックアップすることができ、短時間で転写可能な粘着性基材、該粘着性基材の製造方法及び転写装置を提供することを目的とする。
上記課題を解決するために、本発明によれば、支持基材と、該支持基材に設けられた粘着層とを有する粘着性基材であって、前記支持基材は、導電性粒子と絶縁性樹脂とを含み、片面又は両面に２個以上の凸部を有する凹凸パターンを有し、前記粘着層は、少なくとも、前記支持基材の前記凹凸パターンの前記凸部の上面に設けられ、前記凸部の上面の前記粘着層の上面が曲面を有するものであることを特徴とする粘着性基材を提供する。
本発明の粘着性基材によれば、微細なチップを大量に選択的にピックアップすることができ、短時間で転写（ダイボンド）することができる。また、導電性ナノ粒子を選択的にピックアップし、別の粘着性基材や粘着テープなどに転写して、短時間で配列することができる。
またこの場合、前記支持基材の凸部上面の高さと、前記支持基材の前記凹凸パターンの凹部の底面の高さとの差が、前記凸部の幅の５０〜５００％であることが好ましい。
このような粘着性基材であれば、十分な凹凸となり、大量の微細なチップや粒子を規則的に転写可能であるために好ましい。
また、前記支持基材の前記凹凸パターンの隣接する前記凸部の間隔が１μｍ〜１００μｍであることが好ましい。
また、前記支持基材の前記凹凸パターンの前記凸部の幅が１μｍ〜１００μｍであることが好ましい。
このような支持基材の隣接する凸部の間隔や凸部の幅であれば、確実に、微細なチップ等を選択的にピックアップすることができるために好ましい。
前記粘着層は、前記支持基材の前記凹凸パターンの前記凸部の上面のみに設けられたものとすることができる。
また、前記粘着層は、前記支持基材の前記凹部にも設けられたものであり、かつ、該凹部に設けられた前記粘着層の上面の高さが、前記凸部の上面に設けられた前記粘着層の上面の高さよりも低い位置となるように設けられたものとすることができる。
本発明の粘着性基材としては、これらの具体的態様が挙げられる。このような粘着性基材であれは、確実に、微細なチップ等を大量に選択的にピックアップすることができ、短時間で転写することができる。
またこの場合、前記支持基材の前記凸部の上面に設けられた前記粘着層の上面の高さと、前記凹部の底面の高さとの差が最長１μｍ〜１００μｍであるが好ましい。
また、前記支持基材の前記凸部の上面に設けられた粘着層の上面の高さと、前記支持基材の前記凹部に設けられた粘着層の上面の高さとの差が最長１μｍ〜１００μｍであることが好ましい。
このような支持基材の凸部の上面に設けられた粘着層の上面と、支持基材の凹部の底面又は凹部に設けられた粘着層の上面との距離であれば、より確実に、微細なチップや粒子を大量に選択的にピックアップすることができ、短時間で大量のチップや粒子を転写することができるものとなる。
また、前記粘着層の最大厚さが０．０１μｍ〜１００μｍであることが好ましい。
このような最大厚み（高さ）を有する粘着層であれば、粘着性基材をチップ等に押し付けた際に、変形量が小さくすむために好ましい。
またこの場合、前記支持基材が、前記導電性粒子及び前記絶縁性樹脂の合計１００質量部に対して、前記導電性粒子を１０〜９０質量部含むものであることが好ましい。
このように支持基材に含まれる導電性粒子が１０質量部以上であれば、確実に、基材の表面に静電気が帯電しにくくなり、粘着層で導電性ナノ粒子をピックアップする際に粘着層以外の場所にも粒子が付着する恐れがなく、９０質量部以下であれば、きれいに支持基材を作製することができるために好ましい。
また、前記導電性粒子のレーザー回折式粒度分布測定装置で測定されるメジアン径が０．０１μｍ〜１００μｍであることが好ましい。
導電性粒子のメジアン径がこの範囲であれば、支持基材の凹凸パターンの凸部の中にも導電性粒子が侵入可能であるために好ましい。
前記粘着層の粘着力が、ＪＩＳ Ｚ ０２３７：２００９に準拠した、２３℃、引きはがし角度１８０°、及び剥離速度３００ｍｍ／ｍｉｎの条件での剥離時の粘着力が、０．０５〜５０（Ｎ／２５ｍｍ幅）であることが好ましい。
本発明における粘着層の粘着力がこの範囲であれば、マイクロチップをピックアップするのに十分な粘着性を有するために好ましい。
また、本発明では、前記粘着性基材を転写用部材として有するものであることを特徴とする転写装置を提供する。
本発明の粘着性基材は、微細なチップを大量に選択的にピックアップでき、短時間で大量のチップをダイボンドすることが可能であるため、マイクロＬＥＤ転写装置の転写用部材として有用である。また、本発明の粘着性基材の粘着層に導電性ナノ粒子を付着させることが可能なため、異方導電性基材を製造するための転写装置の転写用部材として用いることも可能である。
更に本発明では、粘着性基材の製造方法であって、静電気力でノズルから粘着剤を塗布することによって、前記支持基材の、少なくとも前記凸部の上面に前記粘着層を形成することを特徴とする粘着性基材の製造方法を提供する。
このように、静電気力で粘着剤を塗布することにより、支持基材の凸部の上面に、上面に曲面を有する粘着層が設けられた本発明の粘着性基材を短時間で製造することができる。
本発明の粘着性基材は、支持基材の表面に凹凸パターンが配列されており、少なくとも、支持基材の凹凸パターンの凸部の上面に粘着層が設けられ、この凸部の上面の粘着層表面が曲面を有するものであることにより、微細なチップを大量に選択的にピックアップでき、短時間で大量のチップをダイボンドすることができる。また、支持基材に導電性粒子を配合しているため、静電気などが帯電しにくく、静電気によるチップの故障や静電気の反発力によるチップの散乱などが生じにくくなる。そのため、チップトランスファー用転写装置の転写用部材として有用である。また、本発明の粘着性基材は、粘着層に導電性ナノ粒子を選択的に付着させることができ、かつ、導電性ナノ粒子の静電気による付着が生じにくくなるため、別の粘着性基材等に転写することで、短時間で等間隔に導電性ナノ粒子を配列することができる。そのため、異方導電性基材を製造するための転写装置の転写用部材として用いることも可能である。
本発明の粘着性基材の一実施形態を示す概略断面図（Ａ）、本発明の粘着性基材の別の一実施形態を示す概略断面図（Ｂ）である。 リソグラフィーによる凹凸パターンを有する型の作製工程を説明するフロー図である。 実施例１で製造した、支持基材の凸部の幅３０μｍ、間隔３０μｍ、凸部上面と凹部底面の高さの差３０μｍ、粘着層の厚み１０μｍである粘着性基材の写真である。 実施例２で製造した、支持基材の凸部の幅２０μｍ、間隔５０μｍ、凸部上面と凹部底面の高さの差４０μｍ、粘着層の厚み８μｍである粘着性基材の写真である。 実施例３で製造した、支持基材の凸部の幅５０μｍ、間隔１００μｍ、凸部上面と凹部底面の高さの差７０μｍ、粘着層の厚み２０μｍである粘着性基材の写真である。 実施例４で製造した、支持基材の凸部の幅４０μｍ、間隔５０μｍ、凸部上面と凹部底面の高さの差１００μｍ、粘着層の厚み２０μｍである粘着性基材の写真である。 実施例５で製造した、支持基材の凸部の幅３０μｍ、間隔３０μｍ、凸部上面と凹部底面の高さの差１０μｍ、粘着層の厚み５μｍである粘着性基材の写真である。 比較例１で製造した、支持基材の凸部の幅３０μｍ、間隔３０μｍ、凸部上面と凹部底面の高さの差３０μｍ、粘着層の厚み１０μｍであり、導電性粒子を含有しない粘着性基材の写真である。 比較例２で製造した、凸部の幅３０μｍ、間隔３０μｍ、凸部上面と凹部底面の高さの差３０μｍの支持基材にハンドスプレーガンで粘着層を形成した粘着性基材の写真である。 実施例１で製造した粘着性基材を用いて粒子をシリコーン粘着テープに転写した後の写真である。 実施例２で製造した粘着性基材を用いて粒子をシリコーン粘着テープに転写した後の写真である。 実施例３で製造した粘着性基材を用いて粒子をエポキシフィルムに転写した後の写真である。 実施例４で製造した粘着性基材を用いて粒子をエポキシフィルムに転写した後の写真である。 比較例１で製造した粘着性基材を用いて粒子をエポキシフィルムに転写した後の写真である。 比較例２で製造した粘着性基材を用いて粒子をシリコーン粘着テープに転写した後の写真である。
本発明者は、上記目的を達成するため鋭意検討を行った結果、粘着性基材が、支持基材と、支持基材に設けられた粘着層とを有し、支持基材は、導電性粒子と絶縁性樹脂とを含み、片面又は両面に２個以上の凸部を有する凹凸パターンを有し、粘着層は、少なくとも、前記支持基材の前記凹凸パターンの前記凸部の上面に設けられ、前記凸部の上面の前記粘着層の上面が曲面を有する粘着性基材であれば、微細なチップを大量に選択的にピックアップすることができ、基板の回路電極にプレスすることにより、短時間で大量のチップを電気的に接続することができることを見出した。また、このような粘着性基材であれば、粘着層に導電性ナノ粒子を付着させ、別の粘着性基材等に転写することによって規則的に導電性ナノ粒子を配列することができ、異方導電性基材を容易に製造可能であることを見出し、本発明を成すに至った。以下、本発明の粘着性基材、該粘着性基材の製造方法、転写装置について詳細に説明する。
即ち、本発明は、支持基材と、該支持基材に設けられた粘着層とを有する粘着性基材であって、前記支持基材は、導電性粒子と絶縁性樹脂とを含み、片面又は両面に２個以上の凸部を有する凹凸パターンを有し、前記粘着層は、少なくとも、前記支持基材の前記凹凸パターンの前記凸部の上面に設けられ、前記凸部の上面の前記粘着層の上面が曲面を有するものであることを特徴とする粘着性基材を提供する。
粘着性基材
このような本発明の粘着性基材の具体的態様としては、図１（Ａ）に示されるような、片面又は両面に２個以上の凸部を有する凹凸パターンを有する支持基材１の凸部の上面１’のみに粘着層２ａが設けられ、この凸部の上面１’の粘着層２ａの上面が曲面を有する粘着性基材１００Ａが挙げられる。また、別の態様としては、図１（Ｂ）に示されるような、支持基材１の凸部の上面１’に粘着層２ａが設けられ、粘着層２ａ以外に、支持基材１の凹凸パターンの凹部にも粘着層２ｂが設けられたものであり、かつ、凹凸パターンの凹部に設けられた粘着層２ｂの上面の高さが、凸部の上面１’に設けられた粘着層２ａの上面の高さよりも低い位置となるように設けられた粘着性基材１００Ｂが挙げられる。以下、本発明における支持基材、粘着層について詳述する。
［支持基材］
本発明に使用される支持基材１としては、導電性粒子と絶縁性樹脂とを含み、片面又は両面に２個以上の凸部を有する凹凸パターンを有しているものであれば、特に制限はない。特には、規則的な凹凸パターンを有するものであることが好ましい。
本発明において導電性粒子を混合する理由は、絶縁性樹脂に導電性を付与することである。このような導電性粒子が配合された支持基材は、静電気などが帯電しにくく、静電気によるチップの故障や静電気の反発力によるチップの散乱等を防ぐことができる。また、導電性ナノ粒子をピックアップする際には、静電気力による粘着層以外の場所への粒子の付着を防ぐことができる。支持基材１に配合される導電性粒子としては、特に制限はなく、目的に応じて適宜選択することができ、例えば金属粒子、導電性高分子粒子、金属被覆粒子などが挙げられる。
前記金属粒子としては、例えば金、銀、銅、パラジウム、アルミニウム、ニッケル、鉄、チタン、マンガン、亜鉛、タングステン、白金、鉛、錫などの金属単体、または半田、鋼、ステンレス鋼などの合金が挙げられる。これらはそれぞれ１種を単独で使用しても良いし、２種以上を併用しても良い。前記導電性高分子粒子としては、例えばカーボン、ポリアセチレン粒子、ポリピロール粒子などが挙げられる。
前記金属被覆粒子としては、例えば樹脂粒子の表面を金属で被覆したものや、ガラスやセラミック等の無機物の表面を金属で被覆したものでも良い。表面の金属被覆方法としては、特に制限はなく、例えば無電解メッキ法、スパッタリング法などが挙げられる。
前記導電性粒子は、粒子表面に絶縁被膜を施して配合されても良い。
前記導電性粒子の粒子径としては、メジアン径０．０１μｍ〜１００μｍであることが好ましい。より好ましくは０．１μｍ〜５０μｍ、特に好ましくは０．５μｍ〜１０μｍである。この範囲であれば支持基材の凹凸パターンの凸部の中にも導電性粒子が侵入可能である。なお、粒子のメジアン径はレーザー回折式粒度分布測定装置によって測定された値である。
前記支持基材における導電性粒子の配合量は、特に限定されないが、導電性粒子及び絶縁性樹脂の合計１００質量部に対して、前記導電性粒子を１０〜９０質量部含むことが好ましく、１５〜８０質量部含むことがより好ましく、２０質量部〜７０質量部であることが更に好ましい。１０質量部以上であれば、確実に、粘着性基材表面が静電気を帯電するのを防ぐことができ、静電気によるチップの故障や静電気の反発力によるチップの散乱を十分に防ぐことができる。また、導電性ナノ粒子をピックアップする際には、粘着層以外の場所にも粒子が付着してしまう恐れがないために好ましい。また、９０質量部以下であればきれいな支持基材を作製することができるために好ましい。
絶縁性樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えばシリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、セルロース樹脂、スチレン樹脂、ポリアミド樹脂、ポリイミド樹脂、メラミン樹脂、フェノール樹脂、フッ素樹脂などが挙げられる。
凹凸パターンの設け方は特に制限はないが、例えば、導電性粒子と絶縁性樹脂とを含む被加工体に直接凹凸パターンを形成したものを支持基材１としても良い。
また、フォトリソグラフィーにより被加工体に凹凸パターンを形成した型を利用することができる。フォトリソグラフィーにより凹凸パターンを有する型を作製する方法は、従来公知の方法に従えばよく、図２に示されるように、被加工体３にフォトレジスト４を塗布し、次いで露光、次いで現像、次いでエッチング、その後余ったレジストを洗浄することで、凹凸パターンを有する型５を得ることができる。
次いで、このような方法で作製した凹凸パターンを有する型５に型取り材料を押し当てて型取りし、その型に導電性粒子と絶縁性樹脂を含む樹脂組成物を流し込んで、凹凸パターンを有する支持基材１とすることができる。
更には、本発明における凹凸パターンを有する支持基材１は、他の基板の上に粘着剤を塗布し、その上に配置しても良い。この場合の粘着剤は、本発明において支持基材１の凸部の上面に設ける粘着層を形成するための粘着剤と同じであっても良いし、異なっても良い。他の基板としては、ガラス、セラミックス基板、シリコンウエハー、ガラスエポキシ積層基板、ポリイミド積層基板、紙フェノール基板、シリコーン樹脂基板、フッ素樹脂基板、ポリエステル基板などが挙げられる。
支持基材１の凹凸パターンの大きさ、間隔としては特に制限はなく、ピックアップしようとするチップや粒子のサイズに合わせて適宜選択することができるが、微細なチップや粒子をピックアップするためには、図１に示される凸部の幅１０１は１μｍ〜１００μｍとすることができ、好ましくは１μｍ〜２０μｍ、より好ましくは１μｍ〜１０μｍである。
ここで、前記凸部の形状としては円柱状あるいは四角柱状などが挙げられるが、凸部の幅とは、円柱状ではその直径を指し、四角柱状では長辺側の長さを指すものとする。
また、支持基材１の凸部上面の高さと、支持基材１の凹凸パターンの凹部の底面の高さとの差１０４が、凸部の幅１０１の５０〜５００％であることが好ましい。このような支持基材であれば、差１０４の距離が十分であり、より確実に、大量の微細なチップや粒子を選択的に転写可能であるために好ましい。
さらに幅１０１に合わせて、高さ１０３ａ、１０３ｂが１μｍ〜１００μｍ、好ましくは１μｍ〜２０μｍ、より好ましくは１μｍ〜１０μｍであると良い。ここでいう高さ１０３ａとは、図１（Ａ）に示されるように、支持基材の凸部の上面に設けられた粘着層２ａの上面の高さと、支持基材の凹部の底面の高さとの差の最長距離であり、また、高さ１０３ｂとは、図１（Ｂ）に示されるように、支持基材の凸部の上面に設けられた粘着層の上面の高さと、支持基材の凹部に設けられた粘着層の上面の高さとの差の最長距離である。
また、隣接する凸部の間隔１０２としては１μｍ〜１００μｍ、好ましくは１μｍ〜５０μｍ、より好ましくは１μｍ〜２０μｍであると良い。なお、本発明において凸部の幅、高さ、間隔とは走査型電子顕微鏡によって測定された値を指す。
［粘着層］
本発明の粘着性基材１００Ａ、１００Ｂは、少なくとも、支持基材１の凹凸パターンの凸部の上面１’に粘着層２ａが設けられ、この粘着層２ａの上面が曲面を有することを特徴とする。このような形状の粘着層２ａを有する粘着性基材であれば、マイクロチップピックアップ時の押し付け圧力を分散させチップに掛かる圧力を低減することができ、また密着面積の低減により低応力で剥離することができる。そのため、微細なチップや粒子を大量に短時間で転写（ダイボンド）することが可能となる。また、本発明における粘着層は、支持基材１の凹凸パターンの凹部にも形成されていても良いが、支持基材の凸部上面の粘着層２ａの上面のみが曲面を有することが好ましい。
粘着層の粘着力としては特に制限はないが、１８０度剥離強度が０．０５〜５０（Ｎ／２５ｍｍ幅）が好ましく、０．１〜４０（Ｎ／２５ｍｍ幅）がより好ましく、０．１５〜３０（Ｎ／２５ｍｍ幅）が更に好ましい。この範囲であればマイクロチップや粒子等をピックアップするのに十分な粘着性を有する。
なお、本発明における粘着力とは、ＪＩＳ Ｚ ０２３７：２００９記載の方法で測定した、温度：２３℃、剥離速度：３００ｍｍ／ｍｉｎ、引きはがし角度：１８０°の条件で剥離した際の剥離強度を指す。
粘着層の最大厚さ（高さ）としては特に制限はないが、粘着性基材をチップ等に押し付けた際に、変形量が小さい方がよく、０．０１μｍ〜１００μｍ、好ましくは０．０１μｍ〜５０μｍ、より好ましくは０．０５μｍ〜３０μｍが良い。
本発明における粘着層を形成する粘着剤としては、特に制限はなく、塗布後に硬化するもの、例えばアクリル粘着剤、シリコーン粘着剤、ウレタン粘着剤、ラテックス粘着剤、エポキシ粘着剤等が挙げられる。
粘着層の形成方法は特に制限はないが、支持基材の凸部の上面の粘着層の上面が曲面を有するものとなる必要がある。特には、図１（Ａ）のように、支持基材１の凸部の上面のみに上面が曲面を有する粘着層２ａを形成することが好ましい。または、図１（Ｂ）のように、支持基材１の凸部の上面１’に上面が曲面を有する粘着層２ａを、支持基材１の凹凸パターンの凹部にも粘着層２ｂを、凹凸パターンの凹部に設けられた粘着層２ｂの上面の高さが、凸部の上面に設けられた粘着層２ａの上面の高さよりも低い位置となるように形成することが好ましい。
そのため、スピンコーターや通常の加圧スプレーで接着剤を塗布するだけでは、支持基材の凸部に塗布された粘着剤が流れてしまい、凸部上面に粘着層が形成されない、または凹部の粘着層の高さと凸部の粘着層の高さが同じになってしまい、凹凸のない平坦な粘着性基材となり、微細なフリップチップを選択的にピックアップすることができなくなってしまう。
支持基材１の凸部の上面１’のみに上面が曲面を有する粘着層２ａを形成する（図１（Ａ））、または、支持基材１の凹凸パターンの凹部にも粘着層２ｂが形成されており、凹凸パターンの凹部に設けられた粘着層２ｂの上面高さが、凸部の上面に設けられた表面が曲面を有する粘着層２ａの上面の高さよりも低い位置となるように形成する（図１（Ｂ））ための具体的方法としては、例えば微細なノズルを用いて凸部の上から粘着剤を塗布する、または静電塗布（エレクトロスプレー）などが挙げられる。
特に、静電塗布は、正または負に帯電した粘着剤が、静電気の引力によって基材に塗布されるため、ノズルと基材の距離が近い箇所に多く塗布され、細かく制御しなくとも短時間で、支持基材１の凸部の上面１’のみに上面が曲面を有する粘着層２ａを形成するように、または、凹凸パターンの凹部に設けられた粘着層２ｂの上面の高さが、凸部の上面に設けられた上面が曲面を有する粘着層２ａの上面の高さよりも低い位置となるような粘着層２ａ，２ｂを形成するように、粘着剤を塗布することが可能であるため好ましい。
ノズルの形状としては、特に制限はないが、分散液に均一に電圧を印加するために円形状が望ましい。ノズルの径としては、特に制限はなく、パターンの幅、間隔に合わせて適宜選択することができるが、例えば凸部の幅１０μｍ、間隔１０μｍ、凸部上面高さと凹部底面高さとの差が１０μｍの凸パターンに粘着層を形成するためには、５μｍ〜５００μｍ、好ましくは１０μｍ〜３００μｍ、より好ましくは２０μｍ〜１００μｍが良い。
この範囲であれば、支持基材１の凸部の上面のみに上面が曲面を有する粘着層２ａが形成され、または、支持基材１の凹部に設けられた粘着層２ｂの上面の高さが、凸部の上面に設けられた上面が曲面を有する粘着層２ａの上面高さよりも低い位置となるよう粘着層２ａ、２ｂが形成されるように、粘着剤を塗布することが可能である。
印加する電圧は、特に制限はないが、例えば１，０００Ｖ〜１０，０００Ｖ、好ましくは１，０００Ｖ〜８，０００Ｖ、より好ましくは１，０００Ｖ〜５，０００Ｖである。またノズルの先端部と支持基材との距離は例えば１０μｍ〜３，０００μｍ、好ましくは１０μｍ〜２，０００μｍである。
粘着層の硬化方法は、樹脂の種類によって異なるが、特に限定はなく、例えば熱硬化、光硬化、湿気硬化などが挙げられる。
転写装置
本発明の粘着性基材は、微細なチップを大量に選択的にピックアップでき、短時間で大量のチップをダイボンドすることが可能であるため、マイクロＬＥＤ転写用装置において、該粘着性基材をボンディングヘッドとして好適に利用することができる。
また、導電性ナノ粒子を選択的にピックアップし、別の粘着性基材や粘着テープなどに転写して等間隔に配列するための、異方導電性基材等製造用の転写装置の治具（転写用部材）としても、本発明の粘着性基材は有用である。
本発明の転写装置の一例を以下に示す。例えばダイシングテープに配列されたマイクロＬＥＤがコンベアに乗って流れ、前記マイクロＬＥＤ上に粘着性基材を０．０１ｋＰａ〜１００ＭＰａ、好ましくは０．０５ｋＰａ〜１０ＭＰａ、より好ましくは０．１ＭＰａ〜１ＭＰａの圧力で押し付け、前記マイクロＬＥＤをピックアップし、粘着性基材が別のコンベアに移動し、該コンベアを流れている粘着性または表面が未硬化の基板に０．０１ｋＰａ〜１００ＭＰａ、好ましくは０．０５ｋＰａ〜１０ＭＰａ、より好ましくは０．１ＭＰａ〜１ＭＰａの圧力で粘着性基材を押し付けることで、マイクロＬＥＤを転写させる装置が挙げられる。
また、マイクロＬＥＤと、粘着性または表面が未硬化の基板が同じコンベア上に等間隔で配置され、前記マイクロＬＥＤ上にロール状になった粘着性基材を最大圧力０．０１ｋＰａ〜１００ＭＰａ、好ましくは０．０５ｋＰａ〜１０ＭＰａ、より好ましくは０．１ＭＰａ〜１ＭＰａとなるように押し付け、前記マイクロＬＥＤをピックアップし、次いで流れている粘着性または表面が未硬化の基板上に最大圧力０．０１ｋＰａ〜１００ＭＰａ、好ましくは０．０５ｋＰａ〜１０ＭＰａ、より好ましくは０．１ＭＰａ〜１ＭＰａとなるように押し付け、転写させる装置などが挙げられる。
以下、実施例、比較例を示し、本発明をより詳細に説明するが、本発明は下記の実施例に制限されるものではない。なお、以下の実施例に供したエポキシ樹脂組成物は、ビスフェノールＡ型エポキシ樹脂４９質量部（三菱化学社製：ｊＥＲ−８２８ＥＬ）、脂環式エポキシ樹脂４９質量部（ダイセル社製：セロキサイド２０２１Ｐ）、及びイミダゾール系硬化促進剤２質量部（東京化成工業社製：２−エチル−４−メチルイミダゾール）を混合し、調製した調製物に対し、導電性粒子を添加した組成物である。下記に示す導電性粒子の配合量は、樹脂組成物全体を１００質量部とした場合の配合量である。
（実施例１）
図２に示すように、酸化膜が形成されたシリコンウエハー（被加工体３）に、フォトレジスト膜４を形成し、公知のフォトリソグラフィー法を用いて凸部の幅３０μｍ、間隔３０μｍ、凸部上面と凹部底面の高さの差３０μｍの凹凸パターンを形成し、型５を作製した。その型に付加硬化型ジメチルシリコーン樹脂組成物（信越化学工業（株）社製）を流し込み、１５０℃×４時間加熱して硬化させ、該硬化物をシリコンウエハーから剥がすことで凹凸パターンがシリコンウエハーの逆になったシリコーン樹脂型を作製した。次いで、作製したシリコーン樹脂型にカーボンブラック２０質量部を含むエポキシ樹脂組成物を流し込み、１００℃×１時間、さらに１５０℃×２時間加熱して硬化させ、剥がすことで元のシリコンウエハーと同じ凹凸パターンを有するカーボンブラック含有エポキシ樹脂製支持基材を作製した。次いで粘着層として、酢酸ブチル／イソプロピルアルコール（５０／５０）混合溶液を用いて、付加硬化型シリコーン粘着剤ＫＲ−３７００（信越化学工業（株）社製、粘着力：８．７Ｎ／２５ｍｍ）を固形分濃度３０質量％に希釈し、前記粘着剤を静電噴霧／塗布実験機（アピックヤマダ（株）社製）を用いて前記凹凸パターンの凸部上面に塗布し、該凸部上面に、曲面を有する粘着層を有する粘着性基材を製造した（図３）。粘着層の最大厚さは１０μｍであった。
（実施例２）
実施例１と同様の方法で、酸化膜が形成されたシリコンウエハー（被加工体３）に、凸部の幅２０μｍ、間隔５０μｍ、凸部上面と凹部底面の高さの差４０μｍの凹凸パターンを形成して型を作製した。その型に付加硬化型ジメチルシリコーン樹脂（信越化学工業（株）社製）を流し込み、１５０℃×４時間加熱して硬化させ、該硬化物をシリコンウエハーから剥がすことで凹凸パターンがシリコンウエハーの逆になったシリコーン樹脂型を作製した。作製したシリコーン樹脂型にカーボンブラック８０質量部を含むエポキシ樹脂組成物を流し込み、１００℃×１時間、さらに１５０℃×２時間加熱して硬化させ、剥がすことで元のシリコンウエハーと同じ凹凸パターンを有するカーボンブラック含有エポキシ樹脂製支持基材を作製した。次いで、酢酸ブチル／イソプロピルアルコール（５０／５０）混合溶液を用いて、付加硬化型シリコーン粘着剤Ｘ−４０−３２７０−１（信越化学工業（株）社製、粘着力：０．１５Ｎ／２５ｍｍ）を固形分濃度２０質量％に希釈し、前記粘着剤を静電噴霧／塗布実験機（アピックヤマダ（株）社製）を用いて前記凹凸パターンの凸部上面に塗布し、該凸部上面に、曲面を有する粘着層を有する粘着性基材を製造した（図４）。粘着層の最大厚さは８μｍであった。
（実施例３）
実施例１と同様の方法で、酸化膜が形成されたシリコンウエハー（被加工体３）に、凸部の幅５０μｍ、間隔１００μｍ、凸部上面と凹部底面の高さの差７０μｍの凹凸パターンを形成して型を作製した。その型に熱硬化性液状フッ素エラストマー（製品名：Ｘ−７１−３５９（信越化学工業（株）社製））を流し込み、１５０℃×２時間加熱して硬化させ、剥がすことで凹凸パターンがシリコンウエハーの逆になったフッ素エラストマー型を作製した。作製したフッ素エラストマー型に銀メッキアクリルパウダーを５０質量部含むシリコーン樹脂組成物を流し込み、１５０℃×４時間加熱して硬化させ、剥がすことで元のシリコンウエハーと同じ凹凸パターンを有するシリコーン樹脂製支持基材を作製した。次いで粘着層として、メチルエチルケトン（ＭＥＫ）を用いて、アクリル樹脂系粘着剤オリバインＢＰＷ６５７０（トーヨーケム（株）社製、粘着力：２５．６Ｎ／２５ｍｍ）を固形分濃度１０質量％に希釈し、前記粘着剤を静電噴霧／塗布実験機（アピックヤマダ（株）社製）を用いて前記凹凸パターンの凸部上面に塗布し、該凸部上面に、曲面を有する粘着層を有する粘着性基材を製造した（図５）。粘着層の最大厚さは２０μｍであった。
（実施例４）
実施例１と同様の方法でシリコンウエハー基材に、凸部の幅４０μｍ、間隔５０μｍ、凸部上面と凹部底面の高さの差１００μｍの凹凸パターンを形成して型を作製した。その型にフッ素エラストマーを流し込み、１５０℃×２時間加熱して硬化させ、剥がすことで凹凸パターンがシリコンウエハーの逆になったフッ素エラストマー型を作製した。作製した型に二酸化錫／アンチモン導電層を被覆した二酸化チタンを５０質量部含むフェノール樹脂組成物を流し込み、１５０℃×１時間加熱して硬化させ、剥がすことで元のシリコンウエハーと同じ凹凸パターンを有するフェノール樹脂製支持基材を作製した。次いで粘着層として、メチルエチルケトンを用いて、アクリル樹脂系粘着剤オリバインＢＰＷ６５７０を固形分濃度１０質量％に希釈し、前記粘着剤を静電噴霧／塗布実験機を用いて前記凹凸パターンの凸部上面に塗布し、曲面を有する粘着層を凸部に有する粘着性基材を製造した（図６）。粘着層の最大厚さは２０μｍであった。
（実施例５）
実施例１と同様の方法でシリコンウエハー基材に、凸部の幅３０μｍ、間隔３０μｍ、凸部上面と凹部底面の高さの差１０μｍの凹凸パターンを形成して型を作製した。その型に付加硬化型ジメチルシリコーン樹脂（信越化学工業（株）社製）を流し込み、１５０℃×４時間加熱して硬化させ、剥がすことで凹凸パターンがシリコンウエハーの逆になったシリコーン樹脂型を作製した。作製したシリコーン樹脂型にカーボンブラックを３０質量部含むエポキシ樹脂組成物を流し込み、１００℃×１時間、さらに１５０℃×２時間加熱して硬化させ、剥がすことで元のシリコンウエハーと同じ凹凸パターンを有するエポキシ樹脂製基材を作製した。次いで粘着層として、酢酸ブチル／イソプロピルアルコール（５０／５０）混合溶液を用いて、付加硬化型シリコーン粘着剤Ｘ−４０−３２７０−１（信越化学工業（株）社製、粘着力：０．１５Ｎ／２５ｍｍ）を固形分濃度２０質量％に希釈し、前記粘着剤を静電噴霧／塗布実験機を用いて前記凹凸パターンに塗布し、凸パターンに、上面が曲面の粘着層を有する粘着性基材を作製した（図７）。粘着層の最大厚さは５μｍであった。
（比較例１）
実施例１と同様の方法で、酸化膜が形成されたシリコンウエハー（被加工体３）に、凸部の幅３０μｍ、高さ３０μｍ、間隔３０μｍの凹凸パターンを形成して型を作製した。その型に付加硬化型ジメチルシリコーン樹脂（信越化学工業（株）社製）を流し込み、１５０℃×４時間加熱して硬化させ、剥がすことで凹凸パターンがシリコンウエハーの逆になったシリコーン樹脂型を作製した。作製した型に導電性粒子を含有しないエポキシ樹脂を流し込み、１００℃×１時間、さらに１５０℃×２時間加熱して硬化させ、剥がすことで元のシリコンウエハーと同じ凹凸パターンを有するエポキシ樹脂製支持基材を作製した。次いで粘着層として、酢酸ブチル／イソプロピルアルコール（５０／５０）混合溶液を用いて、付加硬化型シリコーン粘着剤ＫＲ−３７００（信越化学工業（株）社製、粘着力：８．７Ｎ／２５ｍｍ）を固形分濃度３０質量％に希釈し、前記粘着剤を静電噴霧／塗布実験機を用いて前記凹凸パターンに塗布し、凸パターンに曲面の粘着層を有する粘着性基材を作製した（図８）。粘着層の最大厚さは１０μｍであった。
（比較例２）
粘着剤の塗布方法を静電噴霧／塗布実験機のかわりにハンドスプレーガンを用いた他は、実施例１と同様の条件でエポキシ樹脂製支持基材の凹凸パターンに塗布したところ、凹パターンが粘着層で埋まり、粘着層表面は平坦であり、凹凸パターンを持たない粘着性基材となった（図９）。
［粘着試験］
実施例１〜５、比較例１〜２で得られた粘着性基材を用いて、ＰＥＴフィルムの上に散りばめられた絶縁性樹脂で表面処理された銀ナノ粒子を、シリコーン粘着テープやエポキシフィルムに転写した。
実施例１〜５で作製した粘着性基材を用いた場合では、銀ナノ粒子を選択的にピックアップすることができ、粘着テープやフィルム上に転写することができた。特に、実施例１〜４は、支持基材の凸パターンの高さ（凸部上面の高さと、凹部底面の高さとの差）が、凸パターン上部の長辺（凸部の幅）の５０％以上であるため、十分な凹凸となり、粘着テープ上に規則正しく転写することができた（図１０〜１３）。
比較例１で製造した粘着性基材を用いた場合では、粘着性基材が導電性粒子を含有しないために、静電気を帯電し、絶縁性樹脂で表面処理された銀ナノ粒子をピックアップする際に静電気で凹パターン部分にも銀ナノ粒子がついてしまい、選択的にピックアップすることができず、フィルム上に規則正しく転写することができなかった（図１４）。
比較例２で製造した粘着性基材を用いた場合では、粘着性基材が凹凸パターンを持たないため、銀ナノ粒子が基材全面についてしまい、選択的にピックアップすることができず、粘着テープ上に規則正しく転写することができなかった（図１５）。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に含有される。
１…支持基材、 １’…支持基材の凸部の上面、 ２ａ、２ｂ…粘着層、 ３…被加工体、 ４…フォトレジスト、５…凹凸パターンを有する型、 １００Ａ、１００Ｂ…粘着性基材、 １０１…凸部の幅、 １０２…隣接する凸部の間隔、 １０３ａ、１０３ｂ…高さ、 １０４…凸部上面の高さと凹部底面の高さとの差。

Claims (14)

  1. 支持基材と、該支持基材に設けられた粘着層とを有する粘着性基材であって、
    前記支持基材は、導電性粒子と絶縁性樹脂とを含み、片面又は両面に２個以上の凸部を有する凹凸パターンを有し、
    前記粘着層は、少なくとも、前記支持基材の前記凹凸パターンの前記凸部の上面に設けられ、前記凸部の上面の前記粘着層の上面が曲面を有するものであることを特徴とする粘着性基材。
  2. 前記支持基材の凸部上面の高さと、前記支持基材の前記凹凸パターンの凹部の底面の高さとの差が、前記凸部の幅の５０〜５００％であることを特徴とする請求項１に記載の粘着性基材。
  3. 前記支持基材の前記凹凸パターンの隣接する前記凸部の間隔が１μｍ〜１００μｍであることを特徴とする請求項１又は請求項２に記載の粘着性基材。
  4. 前記支持基材の前記凹凸パターンの前記凸部の幅が１μｍ〜１００μｍであることを特徴とする請求項１から請求項３のいずれか１項に記載の粘着性基材。
  5. 前記粘着層は、前記支持基材の前記凹凸パターンの前記凸部の上面のみに設けられたものであることを特徴とする請求項１から請求項４のいずれか１項に記載の粘着性基材。
  6. 前記粘着層は、前記支持基材の前記凹部にも設けられたものであり、かつ、該凹部に設けられた前記粘着層の上面の高さが、前記凸部の上面に設けられた前記粘着層の上面の高さよりも低い位置となるように設けられたものであることを特徴とする請求項１から請求項４のいずれか１項に記載の粘着性基材。
  7. 前記支持基材の前記凸部の上面に設けられた前記粘着層の上面の高さと、前記凹部の底面の高さとの差が最長１μｍ〜１００μｍであることを特徴とする請求項５に記載の粘着性基材。
  8. 前記支持基材の前記凸部の上面に設けられた粘着層の上面の高さと、前記支持基材の前記凹部に設けられた粘着層の上面の高さとの差が最長１μｍ〜１００μｍであることを特徴とする請求項６に記載の粘着性基材。
  9. 前記粘着層の最大厚さが０．０１μｍ〜１００μｍであることを特徴とする請求項１から請求項６のいずれか１項に記載の粘着性基材。
  10. 前記支持基材が、前記導電性粒子及び前記絶縁性樹脂の合計１００質量部に対して、前記導電性粒子を１０〜９０質量部含むものであることを特徴とする請求項１から請求項９のいずれか１項に記載の粘着性基材。
  11. 前記導電性粒子のレーザー回折式粒度分布測定装置で測定されるメジアン径が０．０１μｍ〜１００μｍであることを特徴とする請求項１から請求項１０のいずれか１項に記載の粘着性基材。
  12. 前記粘着層の粘着力が、ＪＩＳ Ｚ ０２３７：２００９に準拠した、２３℃、引きはがし角度１８０°、及び剥離速度３００ｍｍ／ｍｉｎの条件での剥離時の粘着力が、０．０５〜５０（Ｎ／２５ｍｍ幅）であることを特徴とする請求項１から請求項１１のいずれか１項に記載の粘着性基材。
  13. 請求項１から請求項１２のいずれか１項に記載の粘着性基材を転写用部材として有するものであることを特徴とする転写装置。
  14. 請求項１から請求項１２のいずれか１項に記載の粘着性基材の製造方法であって、静電気力でノズルから粘着剤を塗布することによって、前記支持基材の、少なくとも前記凸部の上面に前記粘着層を形成することを特徴とする粘着性基材の製造方法。
JP2018138527A 2018-07-24 2018-07-24 粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法 Active JP6983123B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018138527A JP6983123B2 (ja) 2018-07-24 2018-07-24 粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法
US16/444,000 US10818618B2 (en) 2018-07-24 2019-06-18 Adhesive substrate, transfer device having adhesive substrate, and method for producing adhesive substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018138527A JP6983123B2 (ja) 2018-07-24 2018-07-24 粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法

Publications (2)

Publication Number Publication Date
JP2020015196A true JP2020015196A (ja) 2020-01-30
JP6983123B2 JP6983123B2 (ja) 2021-12-17

Family

ID=69177496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018138527A Active JP6983123B2 (ja) 2018-07-24 2018-07-24 粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法

Country Status (2)

Country Link
US (1) US10818618B2 (ja)
JP (1) JP6983123B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063123A1 (ja) * 2022-09-22 2024-03-28 リンテック株式会社 粘着シート及び電子部品又は半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11360867B1 (en) 2021-03-31 2022-06-14 Netapp, Inc. Re-aligning data replication configuration of primary and secondary data serving entities of a cross-site storage solution after a failover event
US11934670B2 (en) 2021-03-31 2024-03-19 Netapp, Inc. Performing various operations at the granularity of a consistency group within a cross-site storage solution
US11740811B2 (en) 2021-03-31 2023-08-29 Netapp, Inc. Reseeding a mediator of a cross-site storage solution
US11893261B2 (en) 2021-05-05 2024-02-06 Netapp, Inc. Usage of OP logs to synchronize across primary and secondary storage clusters of a cross-site distributed storage system and lightweight OP logging
US11892982B2 (en) 2021-10-20 2024-02-06 Netapp, Inc. Facilitating immediate performance of volume resynchronization with the use of passive cache entries
US11907562B2 (en) 2022-07-11 2024-02-20 Netapp, Inc. Methods and storage nodes to decrease delay in resuming input output (I/O) operations after a non-disruptive event for a storage object of a distributed storage system by utilizing asynchronous inflight replay of the I/O operations

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587751A (ja) * 1981-07-08 1983-01-17 Hitachi Ltd ブラウン管
JPH1067971A (ja) * 1996-08-28 1998-03-10 Canon Inc ダイシングテープ
JP2001351879A (ja) * 2001-04-06 2001-12-21 Oki Electric Ind Co Ltd ダイシングテープ
JP2010083934A (ja) * 2008-09-30 2010-04-15 Unitika Ltd 易接着ポリエステルフィルム
JP2016092004A (ja) * 2014-10-31 2016-05-23 デクセリアルズ株式会社 異方性導電フィルム
JP2016521645A (ja) * 2013-06-06 2016-07-25 スリーエム イノベイティブ プロパティズ カンパニー 構造化接着剤物品を調製する方法
JP2018098303A (ja) * 2016-12-09 2018-06-21 信越ポリマー株式会社 トレイ保持治具及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01299884A (ja) * 1988-05-28 1989-12-04 Tomoegawa Paper Co Ltd ダイボンディング接着テープ
JP2005209454A (ja) 2004-01-21 2005-08-04 Sumitomo Bakelite Co Ltd 異方導電フィルムの製造方法
US9209059B2 (en) * 2009-12-17 2015-12-08 Cooledge Lighting, Inc. Method and eletrostatic transfer stamp for transferring semiconductor dice using electrostatic transfer printing techniques
TWI529487B (zh) * 2011-02-15 2016-04-11 迪愛生股份有限公司 奈米壓印用硬化性組成物之用途、奈米壓印成形體、奈米壓印積層物、複製品模、圖案形成方法、圖案形成物、金屬模的製造方法及樹脂成形體的製造方法
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US9548332B2 (en) * 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
SG11201504793TA (en) 2012-12-21 2015-07-30 Shinkawa Kk Flip chip bonder and method for correcting flatness and deformation amount of bonding stage
US9093549B2 (en) * 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
EP3170197B1 (en) 2014-07-20 2021-09-01 X Display Company Technology Limited Apparatus and methods for micro-transfer printing
JP2016001752A (ja) 2015-08-25 2016-01-07 日本航空電子工業株式会社 フリップチップ実装構造、フリップチップ実装方法及びフリップチップ実装構造の使用方法
KR101754528B1 (ko) * 2016-03-23 2017-07-06 한국광기술원 건식 접착구조를 갖는 ｌｅｄ 구조체 어레이의 전사체와 이를 이용한 ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체
US10989376B2 (en) * 2017-11-28 2021-04-27 Facebook Technologies, Llc Assembling of strip of micro light emitting diodes onto backplane

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587751A (ja) * 1981-07-08 1983-01-17 Hitachi Ltd ブラウン管
JPH1067971A (ja) * 1996-08-28 1998-03-10 Canon Inc ダイシングテープ
JP2001351879A (ja) * 2001-04-06 2001-12-21 Oki Electric Ind Co Ltd ダイシングテープ
JP2010083934A (ja) * 2008-09-30 2010-04-15 Unitika Ltd 易接着ポリエステルフィルム
JP2016521645A (ja) * 2013-06-06 2016-07-25 スリーエム イノベイティブ プロパティズ カンパニー 構造化接着剤物品を調製する方法
JP2016092004A (ja) * 2014-10-31 2016-05-23 デクセリアルズ株式会社 異方性導電フィルム
JP2018098303A (ja) * 2016-12-09 2018-06-21 信越ポリマー株式会社 トレイ保持治具及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063123A1 (ja) * 2022-09-22 2024-03-28 リンテック株式会社 粘着シート及び電子部品又は半導体装置の製造方法

Also Published As

Publication number Publication date
US10818618B2 (en) 2020-10-27
JP6983123B2 (ja) 2021-12-17
US20200035627A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
JP6983123B2 (ja) 粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法
KR100273499B1 (ko) 배선기판에전기접속된반도체칩을갖는반도체장치
US11135807B2 (en) Filler-containing film
US10899949B2 (en) Filler-containing film
JP2015025104A (ja) 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
JP2010199087A (ja) 異方性導電膜及びその製造方法、並びに、接合体及びその製造方法
JP3724606B2 (ja) 半導体チップの接続構造及びこれに用いる配線基板
JP2022075723A (ja) フィラー含有フィルム
WO2015091673A1 (en) Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
JP2007224111A (ja) 異方導電性接着シート及びその製造方法
JP6842404B2 (ja) 粘着性基材の製造方法
JP2020009718A (ja) 異方性導電フィルム及び異方性導電フィルムの製造方法
JP7332956B2 (ja) フィラー含有フィルム
JP3162068B2 (ja) 半導体チップの実装方法
TWI775562B (zh) 異向性導電膜之製造方法、異向性導電膜、異向性導電膜捲裝體、連接構造體之製造方法、連接構造體、填料配置膜之製造方法、及填料配置膜
JP4994653B2 (ja) 異方導電性接着シート
JP2006013542A (ja) 半導体チップの接続構造及びこれに用いる配線基板
JP2004335663A (ja) 異方導電フィルムの製造方法
JP3883010B2 (ja) 半導体チップの接続構造及びこれに用いる配線基板
JP7194229B2 (ja) 異方性導電フィルムの製造方法、及び異方性導電フィルム
JP2018078118A (ja) 導電性接着フィルム、接続体の製造方法
JP2004111993A (ja) 電極の接続方法およびこれに用いる接続部材
JP2008130588A (ja) 半導体用接着組成物付き電子デバイス基板、それを用いた電子デバイスシステムおよび電子デバイスシステムの製造方法
JPH11121073A (ja) 接続部材およびその製造方法
US20190100663A1 (en) Anisotropic conductive film and method for manufacturing anisotropic conductive film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R150 Certificate of patent or registration of utility model

Ref document number: 6983123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150