JP3883010B2 - 半導体チップの接続構造及びこれに用いる配線基板 - Google Patents

半導体チップの接続構造及びこれに用いる配線基板 Download PDF

Info

Publication number
JP3883010B2
JP3883010B2 JP2005232227A JP2005232227A JP3883010B2 JP 3883010 B2 JP3883010 B2 JP 3883010B2 JP 2005232227 A JP2005232227 A JP 2005232227A JP 2005232227 A JP2005232227 A JP 2005232227A JP 3883010 B2 JP3883010 B2 JP 3883010B2
Authority
JP
Japan
Prior art keywords
connection
semiconductor chip
electrode
adhesive
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005232227A
Other languages
English (en)
Other versions
JP2005328099A (ja
Inventor
功 塚越
幸寿 廣澤
寛 松岡
久司 堂河内
喜勝 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2005232227A priority Critical patent/JP3883010B2/ja
Publication of JP2005328099A publication Critical patent/JP2005328099A/ja
Application granted granted Critical
Publication of JP3883010B2 publication Critical patent/JP3883010B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Description

本発明は、半導体チップの配線基板への接続構造及びこれに用いる配線基板に関する。
半導体チップを配線基板に接続する方法として、両者の間に接着剤を介在させて加圧もしくは加熱加圧することで、半導体チップとこれに相対する電極を有する配線基板とを接着接合し、電極間の導通接続を得ることが知られている。この場合の接着剤としては、絶縁性の接着剤を用いて両電極の直接接触により導電性を得たり、加圧により厚み方向のみに導電性の得られる程度の導電粒子を含有してなる異方導電性の接着剤を用いて両電極間に導電粒子を介在させる方法が知られている。
特開平０６−００５７３５号公報 特開平０３−２４４１４０号公報 特開平０６−２３２２０５号公報 特開平０５−２３５０８９号公報 特開平０３−０２９２０７号公報 実開昭６２−１９３６２３号公報 実開昭６２−０８８３７８号公報
最近、半導体チップの厚みを薄くすることで、例えばＩＣカードや液晶表示体等の電子部品を薄型化し、携帯性や操作性等を向上する試みが行われている。例えば薄型の電子部品として、プリペイドカードの厚みは約０．２５ｍｍ、バーコードラベルの場合約０．１５ｍｍ等であり、さらに薄型化の方向にある。これらに用いる半導体チップの厚みは、例えば従来の０．６ｍｍ程度から０．３ｍｍ程度への半減や、極端な場合０．０２ｍｍ程度の厚さも検討され、厚みが減少する状況にある。この場合、半導体チップと配線基板の間に接着剤を介在させて加圧もしくは加熱加圧すると、チップに反りが発生し接続信頼性が著しく低下する。また接続時に半導体チップの中央部が変形し易いので、残留応力による接着強度の低下や曲げ強度が不足して、薄型電子部品としての携帯に耐え難い欠点があった。
さらに半導体チップは、厚みが減少することで撓み性が増加し携帯時の変形に耐え易くなるが、基板との接続部に気泡の混入などによる接着欠陥部が多くなると、前述のように曲げ強度が減少し信頼性が不足する。また接着剤の流動が不十分であると、電極同士あるいは電極と導電粒子との接触が不十分となり低い接続抵抗が得られない、などの欠点があった。本発明は、上記欠点に鑑みなされたもので、半導体チップの厚みが薄い場合でも優れた接続信頼性を得ることが可能な半導体チップの配線基板への接続構造及びこれに用いる配線基板に関する。
本発明は、［１］ 周辺部に多数の電極を有し、厚みが０．３ｍｍ以下である半導体チップおよび／または配線基板の電極が絶縁面より突起してなり、接着剤による接続後の半導体チップの周縁部電極に囲まれた領域内に前記突起電極と略同等高さのダミー電極が設けられてなる接続構造体を、丸棒を軸に基板を曲げたときに丸棒の半径が、１０ｍｍ以上、４０ｍｍ以下の変形まで半導体チップと配線基板の電極間の電気的接続が保たれてなる半導体チップの接続構造体に関する。
また、本発明は、［２］ ダミー電極は、接続面を投影した時、三角状、エル（Ｌ）字状のいずれかもしくはこれらの２種が接続領域内に複数個存在し、さらにこれらの頂点が接続領域の中央部に向けて形成されており、厚みが０．３ｍｍ以下の前記半導体チップと配線基板とが接着剤で接続されてなる上記［１］に記載の半導体チップの接続構造に関する。
また、本発明は、［３］ ダミー電極は接続面を投影した時、半円弧状、コの字状のいずれかもしくはこれらの２種が接続領域内に複数個存在し、さらにこれらの非開口部が接続領域の中央部に向けて形成されており、厚みが０．３ｍｍ以下の前記半導体チップと配線基板とが接着剤で接続されてなる上記［１］に記載の半導体チップの接続構造体に関する。
また、本発明は、［４］ ダミー電極が、導電性および／または絶縁性であり、接続領域の中央に対し対称形に配設されてなる上記［１］ないし上記［３］のいずれかに記載の半導体チップの接続構造体に関する。
また、本発明は、［５］ 接着剤が、加圧により厚み方向のみに導電性の得られる程度の導電粒子を含有してなる上記［１］ないし上記［５］のいずれかに記載の半導体チップの接続構造体に関する。
また、本発明は、［６］ 接着剤が、さらに導電粒子に比べ小粒径で、かつ導電粒子に比べ硬質の粒子を含有してなる上記［５］に記載の半導体チップの接続構造体に関する。
また、本発明は、［７］ 上記［１］ないし上記［６］のいずれかに記載の半導体チップの接続構造体に用いる配線基板であって、接続すべき半導体チップの周縁部電極に対応する電極と、この電極に囲まれた領域内に前記電極と略同等高さのダミー電極を設けてなり、前記ダミー電極は接続面を投影した時、三角状、エル（Ｌ）字状のいずれかもしくはこれらの２種が接続領域内に複数個存在し、さらにこれらの頂点が接続領域の中央部に向けて形成されており、または、前記ダミー電極は接続面を投影した時、半円弧状、コの字状のいずれかもしくはこれらの２種が接続領域内に複数個存在し、さらにこれらの非開口部が接続領域の中央部に向けて配設されてなる配線基板に関する。
本発明によれば、半導体チップの厚みが薄い場合にも、半導体チップの周縁部電極に囲まれた領域内に、前記突起電極と略同等高さのダミー電極が存在し、ダミー電極の配置を気泡の抜け易い配置としたので、チップの反りがなく柔軟な接続と優れた接続信頼性を得ることが可能である。また接続時に半導体チップの中央部が変形し易いのが抑えられ、変形による残留応力による接着強度の低下や曲げ強度の不足が解消され、割れのない携帯に耐え得る薄型電子部品を提供できる。
本発明を、図面を参照しながら説明する。図１〜４は本発明の一実施例を説明する半導体チップの接続構造の断面模式図である。図１及び２は半導体チップ１としてバンプレスチップを用いており、図３及び４はバンプつき（突起電極７）の場合を示す。半導体チップ１は前述のように厚みを薄くする方向にあり、本発明はチップの撓み性が増加する薄い場合に特に有効である。また半導体チップ１は、シリコーン、ガリウム−ヒ素等が代表的であるが、その他の類似の電子部品のチップ類であって良い。
本発明の電極２は、半導体チップ１の配線であるＡｌが一般的であるが、Ｃｕ、Ａｕ、はんだ、Ｃｒ、Ｎｉ、Ａｇ、Ｍｏ、Ｔａ、Ｓｎ、ＩＴＯ（酸化インジウム）、導電性インク類等で良く、これらを主体とする化合物や混合物もしくは複層構成であっても良い。電極２の表面側には、電極２が露出するように厚みが５μｍ以下、通常１〜２μｍ程度の窒化ケイ素、酸化シリコーン、ポリイミド類等の絶縁層３が形成される。電極２の露出部には図３のように、通称バンプと呼ばれる突起電極７が形成されても良い。本発明ではバンプのないチップをバンプレスチップ（図１〜２）という。電極２が露出した部分は半導体チップ１の周縁部に形成されると、接続基板への入出力が容易であることから多用される。ここで周縁部とは、２辺以上（後述図５、ｃ、ｄ）であれば良い。突起電極７は基板４側（図２）に形成されても双方に形成（図略）されても良く、各種回路類や端子類を含むことができる。この場合、バンプレスチップは製造工程が短縮されるので好ましい。
基板４としては、ポリイミドやポリエステルなどのプラスチックフィルム、ガラス・エポキシなどの複合体、シリコンなどの半導体、ガラスやセラミックスなどの無機物があり、必要により接着剤（図略）を介して回路５を有する。回路５の材質としては特に限定されないが、電極２で例示したものと同様なものが適用可能である。回路５の厚みは０．１〜５０μｍ程度である。一般的には厚みが数μｍ以上の場合は銅箔や導電性ペイントで形成される。また基板４面あるいは絶縁層３面からの凹凸がないか、あっても数μｍ以下とわずかな場合は、アディティブ法や薄膜法で電極類を得るのが代表的である。これらの材質や厚みは導電性や腐食性などの特性や経済性を考慮して選択される。
ダミー電極６は、基板４（図１〜２）もしくは半導体チップ１（図３〜４）、あるいは双方（図略）の接続面側に形成され、形成部は接続後の半導体チップ１を投影した時に、少なくとも半導体チップ１の周縁部電極２に囲まれた領域内に前記突起電極と略同等高さに形成される。基板４側にダミー電極６を形成すると、回路加工時のめっきやエッチングにより回路と同時に形成可能なため特に好ましい。ダミー電極６の詳細配置について、図５〜６の接続後の半導体チップの投影図を用いて以下に述べる。ダミー電極６は接続面を投影した時、円状および／または多角形状で接続領域内に複数以上が分割して存在する。基本的には直線状（図５ａ〜ｂ）、エル字状やコの字状（図５ａ〜ｂの一部）、三角状（図５ｄ）等の多角形状や円状（図５ｃ）に形成可能で、それぞれ任意に組み合わせまたは複合して適用できる。
この時、接続時の接着剤の流動性に配慮して、中央部から端部にかけて気泡が押出されて内部に残りにくい形状の配置とする。すなわち半導体チップ１の中央から端部にかけて接着剤の流動がスムーズに行える配置とすることである。接着剤の流動がスムーズに行えるダミー電極の配置としては、図６に示すように周縁電極内の接続面８を投影した時、三角状（ａ）、エル（Ｌ）字状（ｂ）、半円（弧）状（ｃ）、及びコの字状（ｄ）のいずれかもしくはこれらが２種以上配設され、これらの頂点および／または閉じられた辺が接続領域の中央部に向けて形成され、これらは複数以上に分割形成されることが、分割部が接着剤の流動をさらに促進するので好適である。また同様な理由から、図６（ａ、ｂ、ｅ、ｆ）で例示したように、ダミー電極６を接続領域の中央部から周縁に向けて放射状に配設することも良い。さらに図６（ａ）で表示したように接着剤の流動がスムーズに行えるように、角部に適当な丸みを持たせることも好適である。



これらの場合、接着剤は、接続領域の中央部から周縁に向けて流動がスムーズに行えるので接続部に気泡の混入がなく、電極同士あるいは電極と導電粒子との接触が十分となり低い接続抵抗が得られる。ダミー電極は複数以上に分割形成されることにより、分割部が接着剤の流路になり、さらに良好な前述の接続が得られる。接続時の加熱加圧による接着剤の流動は、まず上下の電極間の接着剤が隣接電極間（スペース）に流動し、続いてスペースを充填しながら接続領域外のチップの外側にはみ出る。従って本発明ではスペースを充填しながら流動する工程が重要で、この時流動の妨げとならないようにダミー電極を配設する。
図７に示すダミー電極６の断面図のように、電極の接続面の表面が凹凸状であると、導電粒子や硬質の粒子がこれらの電極上に保持され易い。また凹凸状を例えば溝（ａ）や波状、すじ状（ｂ、ｃ）とすることで、接着剤の流動が一層スムーズに行えるので本発明の実施に好適である。この場合の凹部の深さは０．５μｍ以上が好ましく、１μｍ以上がより好ましい。凹部の深さは平均粗さ（ＪＩＳ、Ｂ０６０１、１０点平均粗さ）でも表示できる。また（ｄ、ｅ）のように、台形状や逆台形状とすることも、接着剤の流動性が向上するので好ましい。またダミー電極６は接続領域の中央に対して左右および／または上下対称形とすることが、接着剤の流動が均一になり気泡混入が少なく、また曲げに対する強度保持の点からも良好な接続が得られるので好ましい。
ダミー電極６としては前述の電極２や回路５で例示した導電性の材料以外に、絶縁層３で例示したような絶縁性材料も適用可能である。すなわちダミー電極６は接続時の加圧もしくは加熱加圧する際に、大きな変形を生じずに接続できれば良い。従って、上述した基板や半導体チップの構成材料と同等以上の耐熱性を有すれば良い。
本発明におけるダミー電極６の高さは突起電極７と略同等高さとするが、若干の考慮が必要である。すなわち図１の構成の回路５が突起電極を兼ねる場合は回路５と同等で良いが、図２〜４では回路５と突起電極７との和とする。また図３〜４のように突起電極７が絶縁層３上に形成されている場合には絶縁層３からの高さとする。本発明に用いる接着剤１１は図８のように、絶縁性の接着剤（図８ａ）を用いて両電極の直接接触により導電性を得ること（図２〜４で可能、突起電極７あり）や、加圧により厚み方向のみに導電性の得られる程度の導電粒子１２を含有してなる異方導電性の接着剤（図８ｂ）を用いて、両電極間に導電粒子を介在させる方法（図１〜４で可能）のどちらも採用できる。これらは液状でもフィルムでも良いが、一定厚みの連続状で入手が可能なフィルム状が好ましい。また、図８ｂのような導電粒子を含有した異方導電性の接着剤を用いると、図１のように新たに突起電極７を設ける必要がなく、省資源及び工程的に低コストな点から有利であり好ましい。加圧により厚み方向のみに導電性の得られる程度の導電粒子１２の含有量としては、絶縁性接着剤１１に対し０．１〜１５体積％程度、好ましくは０．３〜１０体積％である。これらは接続ピッチや接続電極面積を考慮して決定される。
さらに絶縁性接着剤１１と異方導電性の接着剤を積層したフィルム状物（図８ｃ〜ｄ）は、絶縁性と導電性の機能を分離して接続できるので、特に高ピッチ接続に有用である。図１の構造を図８ｃ（２層）の接着剤で接続した構成を図９に示す。基板４側の接着剤は導電粒子を含有しない接着剤１１′の濃度が支配的であり、絶縁性の向上が得られる。絶縁性接着剤１１は、通常の熱可塑性を含めた電子部品用が適用できるが、反応性接着剤が好ましい。後者の例としては、熱や光により硬化性を示す材料が広く適用できる。これらは接続後の耐熱性や耐湿性に優れることから硬化性材料の適用が好ましい。中でもエポキシ系接着剤は短時間硬化が可能で接続作業性が良く、分子構造上接着性に優れる等の特徴から好ましく適用できる。エポキシ系接着剤は、例えば高分子量のエポキシ、固形エポキシと液状エポキシ、ウレタンやポリエステル、アクリルゴム、ＮＢＲ、ナイロン等で変性したエポキシを主成分とし、硬化剤や触媒、カップリング剤、充填剤などを添加してなるものが一般的である。
硬化剤としては、接続部材の保存性を維持するために潜在性であることが好ましい。本発明でいう潜在性とは、反応性樹脂（例えばエポキシ樹脂）との共存下で、３０℃以下で２ヶ月以上の保存性を有し、加熱下で急速硬化するものをいう。導電粒子１２としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｗ、Ｓｂ、Ｓｎ、はんだ等の金属粒子やカーボン等があり、またこれら導電粒子を核材とするか、あるいは非導電性のガラス、セラミックス、プラスチック等の高分子などからなる核材に、前記したような材質からなる導電層を被覆形成したものでも良い。さらに導電粒子１２を絶縁層で被覆してなる絶縁被覆粒子や、導電粒子と絶縁粒子の併用なども適用可能である。
粒径の上限は、微小な電極上に１個以上、好ましくは５個以上と多くの粒子数を確保するには小粒径粒子が好適であり、５０μｍ以下、より好ましくは２０μｍ以下である。粒径の下限は絶縁層３の厚みより大きなことや電極面の凹凸に対応可能とし、粒子の過度の凝集性を防止するために０．５μｍ以上、好ましくは１μｍ以上とすべきである。これら導電粒子１２の中では、はんだ等の熱溶融金属やプラスチック等の高分子核材に導電層を形成したものが、加熱加圧もしくは加圧により変形性を有し、積層時に回路との接触面積が増加し信頼性が向上するので好ましい。特に高分子類を核とした場合、はんだのように融点を示さないので軟化の状態を接触温度で広く抑制でき、電極の厚みや平坦性のばらつきに対応し易い接続部材が得られるので特に好ましい。
また例えばＮｉやＷ等の硬質金属粒子や、表面に多数の突起を有する粒子の場合、導電粒子が電極や配線パターンに突刺さるので、酸化膜や汚染層の存在する場合にも低い接続抵抗が得られ、信頼性が向上するので好ましい。これら導電粒子１２は、粒径の分布が少ない均一粒径の球状粒子が好ましい。粒径の分布が少ないと接続時の加圧により電極間で保持されて流出が少ない。粒径の分布幅としては、接続表面の凹凸を考慮して最大粒径の１／２以下とすることが好ましい。例えば高分子核材に導電層を被覆形成した変形性粒子の場合、中心径±０．２μｍ以内といった高精度の粒子もあり、特に好ましく適用できる。また硬質金属粒子の場合、電極に突刺さるので粒径の分布幅は最大粒径の１／２以下と比較的広くても良い。
導電粒子と併用して硬質粒子を用いる（図８ｅ）ことも可能である。硬質粒子としては、前述の導電粒子や絶縁粒子があり、接続電極のギャップ調節の作用がある。また加熱加圧時に接着剤の厚みを一定に制御できるので接着力を安定して得られる。ギャップ調節の場合、好ましくは粒径を導電粒子より小さくし、導電粒子に比べ硬質とする。絶縁粒子を併用した場合、隣接電極との絶縁性の向上も得られる。絶縁粒子としては、ガラス、シリカ、セラミックスなどの無機物や、ポリスチレン、エポキシ、ベンゾグアナミンなどの有機物があり、これらまた、球状、繊維状などの形状でも良い。これらは単独または複合して用いることができる。
本発明によれば、半導体チップと、これに相対する電極を有する配線基板の接着剤による接続構造体を、丸棒を軸に基板を曲げたときに丸棒の半径が４０ｍｍ以下の変形まで電気的接続が保たれてなる半導体チップの接続構造体であるので、半導体チップの厚みが０．３ｍｍ以下と薄い場合も、半導体チップの周縁部電極に囲まれた領域内に前記突起電極と略同等高さのダミー電極が存在するので、半導体チップと配線基板の間に接着剤を介在させて加圧もしくは加熱加圧してもチップに反りが発生せずに、接続信頼性が著しく向上する。また接続時に半導体チップの中央部が変形し難いので、接触後に残留応力が残らず薄型電子部品としての携帯に十分耐え得る曲げ強度を有する。ダミー電極は、接続時の接着剤の流動性に配慮して、中央部から端部にかけて気泡が押出されて内部に残りにくい形状の配置であるので、接続部に気泡の混入がなく低い接続抵抗と高い接続信頼性が得られる。さらに好ましい態様としての配線基板の回路電極とダミー電極が略同等高さの場合、回路加工時のめっきやエッチングにより、同時に形成可能なため特別な工程を付加せずに簡単に形成できるので、低コストで入手が容易である。
以下実施例でさらに詳細に説明するが、本発明はこれに限定されない。
実施例１
（１）半導体チップ
半導体チップとして、大きさ２×１０ｍｍ、厚み１００μｍ、接続面は厚み１．５μｍの窒化ケイ素で覆われ、４辺の周縁部周囲にパッドと呼ばれる１００μｍ角のアルミ電極の露出部が２００個形成されているテスト用チップを用いた。
（２）配線基板
厚みが０．１ｍｍのガラスエポキシ基板に、前記ＩＣチップの電極パッドのサイズに対応する厚み１５μｍの銅箔よりなる回路端子、及び回路端子に囲まれた領域内に、前記回路（突起電極）と略同等高さの１辺が５００μｍの正三角形のダミー電極を、図５ｄのようにチップ中心側に三角形の頂点のくるようにエッチング法により配置形成した。領域内のダミー電極の占める面積比は約５０％であり、平均粗さ（ＪＩＳ）が１．４μｍであった。
（３）異方導電フィルム
高分子量エポキシ樹脂とマイクロカプセル型潜在性硬化剤を含有する液状エポキシ樹脂（エポキシ当量１８５）の比率を２０／８０とし、酢酸エチルの３０％溶液を得た。この溶液に、粒径８±０．２μｍのポリスチレン系粒子にＮｉ／Ａｕの厚さ０．２／０．０２μｍの金属被覆を形成した導電性粒子を５体積％添加し、混合分散した。この分散液をセパレータ（シリコーン処理ポリエチレンテレフタレートフィルム、厚み４０μｍ）にロールコータで塗布し、１１０℃、２０分乾燥し厚み１５μｍの異方導電フィルムを得た。
（４）接続
前記異方導電フィルムを半導体チップより若干大きな３×１２ｍｍに切断し、配線基板に貼り付けた。この後セパレータを剥離し半導体チップのパッドと回路板の端子を位置合わせし、１７０℃、２０ｋｇｆ／ｍｍ２、１５秒で接続した。
（５）評価
相対峙する電極間を接続抵抗、隣接する電極間を絶縁抵抗として評価したところ、接続抵抗は０．１Ω以下、絶縁抵抗は１０８Ω以上であり、これらは８５℃、８５％ＲＨ、１０００時間処理後も変化がほとんどなく良好な長期信頼性を示した。この接続体の断面を研磨し顕微鏡観察したところ、図１相当の接続構造であった。また半導体チップの反りはほとんど見られず、接続部に気泡もなかった。
実施例２
実施例１と同様であるが、配線基板の構成を変えた。すなわち厚み２５０μｍのポリエチレンテレフタレートフィルムにＡｇペーストにより、印刷法で厚み１５μｍの回路及びダミー電極（平均粗さが２．３μｍ）を形成した。同様に評価したところ、この場合も図１相当の接続構造であるが、半導体チップの反りは見られず、気泡混入も少なく良好な長期信頼性を示した。接続抵抗はＡｇペースト回路のため、実施例１に比べ若干高いものの１Ω以下であり、絶縁抵抗は１０８Ω以上であった。
比較例１〜２
実施例１〜２と同様であるが、配線基板のダミー電極を設けなかった。ガラスエポキシ（比較例１）及びフィルム（比較例２）基板と共に、接続抵抗が最大１００Ω程度と高く、８５℃、８５％ＲＨ１０００時間処理後にオープンが発生した。これらは半導体チップの中央部が凹んだ形の反りが見られた。
実施例３〜４
実施例１〜２と同様であるが、異方導電フィルムに粒径３±０．１μｍのＮｉ粒子をさらに２体積％添加したものを用いた。同様に接続評価したところ、ガラスエポキシ（実施例３）及びフィルム（実施例４）基板共に、接続部の厚みはＮｉ粒子の粒径３μｍ近くで一定厚みで接続され、ポリスチレン系粒子は変形して電極との接続面積が増加して接続され良好な長期信頼性を示した。
実施例５
実施例１と同様であるが、配線基板のダミー電極の形状を１辺が１ｍｍの外側に開いたエル字状とし、領域内のダミー電極の占める面積比は約４０％とした。この場合も半導体チップの反りは見られず、良好な長期信頼性を示した。ダミー電極を中央部から端部にかけて気泡が押出されて内部に残りにくい構成としたので、接続部に気泡のない良好な接続が得られた。
実施例６
実施例３と同様であるが、半導体チップのパッド上にＡｕバンプ（窒化ケイ素面からの高さ３μｍ）を形成した。この場合も良好な長期信頼性を示した。ダミー電極は配線基板側のみに形成し半導体チップに形成しなかったが、Ｎｉ粒子の粒径３μｍ近くで接続され、良好な結果を示した。
実施例７〜９及び比較例３
実施例１と同様であるが、半導体チップ及び配線基板のダミー電極の形状を変更した。半導体チップは大きさ５ｍｍ角で、厚みを０．０５ｍｍ（実施例７）、０．１ｍｍ（１００μｍ…実施例８）、０．３ｍｍ（実施例９）、０．６ｍｍ（比較例）と変動させた、接続面は厚み１．５μｍの窒化ケイ素で覆われ、４辺の周縁部周囲にパッドと呼ばれる１００μｍ角のアルミ電極の露出部が１００個形成されているテスト用チップを用いた。配線基板は実施例１と同様で、厚みが０．１ｍｍのガラスエポキシ基板に、前記ＩＣチップの電極パッドのサイズに対応する厚み１５μｍの銅箔よりなる回路端子、及び回路端子に囲まれた領域内に、前記回路（突起電極）と略同等高さの幅ピッチが１ｍｍの外側に開いたエル字状（図６ｂ相当）とし、領域内のダミー電極の占める面積比は約６０％とした。実施例７〜９は、半導体チップの反りは見られず、良好な長期信頼性を示した。接続部に気泡のない良好な接続が得られた。半導体チップを接続した基板を丸棒を軸に曲げたところ、丸棒の半径が実施例７から順に１０ｍｍ、２５ｍｍ（実施例８）、４０ｍｍ（実施例９）の変形迄電気的接続が保たれ、半導体チップの薄い程柔軟性があり、いずれも実用性を有するものであった。一方、比較例３の従来厚みの半導体チップの場合、チップの柔軟性がないために、１００ｍｍで簡単に断線が発生し、曲げ強度に劣った。
実施例１０〜１２
実施例７と同様であるが、ダミー電極の形状を半円状（図６ｃ相当、実施例１０）、コの字状（図６ｄ相当、実施例１１）、三角放射状（図６ｅ相当、実施例１２）とした。初期接続抵抗は、実施例１０から順に０．０１５、０．０２２、０．０１２Ωであった。各実施例で半導体チップの反りは見られず、良好な長期信頼性を示した。いずれも接続部に気泡のない良好な接続が得られた。
比較例４
実施例７と同様であるが、ダミー電極の形状を３ｍｍ角の四角形とし接続領域の中央に１個形成した。この場合の接続抵抗の平均は１２Ωであり、実施例７の０．０１０Ωに比べ接続抵抗が高く、ばらつきも大きかった。比較例４の場合、接続時に接着剤が排除され難く、ダミー電極の周辺に気泡が多く観察された。またダミー電極が接続領域の中央に１個のみ形成されているので、曲げ試験で５０ｍｍに柔軟性接続が低下した。
本発明の一実施例を示す接続構造の断面模式図である。 本発明の別の実施例を示す接続構造の断面模式図である。 本発明の別の実施例を示す接続構造の断面模式図である。 本発明の別の実施例を示す接続構造の断面模式図である。 本発明の一実施例を示すダミー電極付配線基板の平面図である。 本発明の一実施例を示すダミー電極の平面図である。 本発明の一実施例を示すダミー電極の断面模式図である。 本発明の実施に好適な接着剤の構成を示す断面模式図である。 本発明の他の実施例を示す接続構造の断面模式図である。
符号の説明
１．半導体チップ ２．電極
３．絶縁層 ４．基板
５．回路 ６．ダミー電極
７．突起電極 ８．接続面
１１．接着剤 １２．導電粒子
１３．硬質粒子



Claims (7)

  1. 周辺部に多数の電極を有し、厚みが０．３ｍｍ以下である半導体チップおよび／または配線基板の電極が絶縁面より突起してなり、接着剤による接続後の半導体チップの周縁部電極に囲まれた領域内に前記突起電極と略同等高さのダミー電極が設けられてなる接続構造体を、丸棒を軸に基板を曲げたときに丸棒の半径が、１０ｍｍ以上、４０ｍｍ以下の変形まで半導体チップと配線基板の電極間の電気的接続が保たれてなる半導体チップの接続構造体。
  2. ダミー電極は、接続面を投影した時、三角状、エル（Ｌ）字状のいずれかもしくはこれらの２種が接続領域内に複数個存在し、さらにこれらの頂点が接続領域の中央部に向けて形成されており、厚みが０．３ｍｍ以下の前記半導体チップと配線基板とが接着剤で接続されてなる請求項１に記載の半導体チップの接続構造体。
  3. ダミー電極は接続面を投影した時、半円弧状、コの字状のいずれかもしくはこれらの２種が接続領域内に複数個存在し、さらにこれらの非開口部が接続領域の中央部に向けて形成されており、厚みが０．３ｍｍ以下の前記半導体チップと配線基板とが接着剤で接続されてなる請求項１に記載の半導体チップの接続構造体。
  4. ダミー電極が、導電性および／または絶縁性であり、接続領域の中央に対し対称形に配設されてなる請求項１ないし請求項３のいずれかに記載の半導体チップの接続構造体。
  5. 接着剤が、加圧により厚み方向のみに導電性の得られる程度の導電粒子を含有してなる請求項１ないし請求項４のいずれかに記載の半導体チップの接続構造体。
  6. 接着剤が、さらに導電粒子に比べ小粒径で、かつ導電粒子に比べ硬質の粒子を含有してなる請求項５に記載の半導体チップの接続構造体。
  7. 請求項１ないし請求項６のいずれかに記載の半導体チップの接続構造体に用いる配線基板であって、接続すべき半導体チップの周縁部電極に対応する電極と、この電極に囲まれた領域内に前記電極と略同等高さのダミー電極を設けてなり、前記ダミー電極は接続面を投影した時、三角状、エル（Ｌ）字状のいずれかもしくはこれらの２種が接続領域内に複数個存在し、さらにこれらの頂点が接続領域の中央部に向けて形成されており、または、前記ダミー電極は接続面を投影した時、半円弧状、コの字状のいずれかもしくはこれらの２種が接続領域内に複数個存在し、さらにこれらの非開口部が接続領域の中央部に向けて配設されてなる配線基板。
JP2005232227A 1995-05-22 2005-08-10 半導体チップの接続構造及びこれに用いる配線基板 Expired - Fee Related JP3883010B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005232227A JP3883010B2 (ja) 1995-05-22 2005-08-10 半導体チップの接続構造及びこれに用いる配線基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12202695 1995-05-22
JP2005232227A JP3883010B2 (ja) 1995-05-22 2005-08-10 半導体チップの接続構造及びこれに用いる配線基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12288896A Division JP3724606B2 (ja) 1995-05-22 1996-05-17 半導体チップの接続構造及びこれに用いる配線基板

Publications (2)

Publication Number Publication Date
JP2005328099A JP2005328099A (ja) 2005-11-24
JP3883010B2 true JP3883010B2 (ja) 2007-02-21

Family

ID=35474135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005232227A Expired - Fee Related JP3883010B2 (ja) 1995-05-22 2005-08-10 半導体チップの接続構造及びこれに用いる配線基板

Country Status (1)

Country Link
JP (1) JP3883010B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2487435C1 (ru) * 2009-06-16 2013-07-10 Шарп Кабусики Кайся Полупроводниковый кристалл и его монтажная структура
KR102412154B1 (ko) * 2017-07-07 2022-06-23 삼성디스플레이 주식회사 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2005328099A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
KR100273499B1 (ko) 배선기판에전기접속된반도체칩을갖는반도체장치
JP3724606B2 (ja) 半導体チップの接続構造及びこれに用いる配線基板
CN101601127B (zh) 导电性凸起及其制造方法以及电子部件安装结构体
JPH07230840A (ja) 接続部材及びこれを用いた電極の接続構造
WO1995004387A1 (en) An electrical connecting structure and a method for electrically connecting terminals to each other
JPH08148213A (ja) 接続部材、該接続部材を用いた電極の接続構造及び接続方法
JP3862090B2 (ja) 半導体チップの接続構造及びこれに用いる配線基板
JP3862089B2 (ja) 半導体チップの接続構造及びこれに用いる配線基板
JP3883010B2 (ja) 半導体チップの接続構造及びこれに用いる配線基板
JP3622792B2 (ja) 接続部材及び該接続部材を用いた電極の接続構造・接続方法
JP3856233B2 (ja) 電極の接続方法
JP2004006417A (ja) 接続部材及びこれを用いた電極の接続構造
JP2954241B2 (ja) 異方導電フィルム
JPH08148210A (ja) 接続部材
JPH11339558A (ja) 異方性導電接着剤及び導電接続構造体
JP4670859B2 (ja) 接続部材及びこれを用いた電極の接続構造
JP4572929B2 (ja) 接続部材及びこれを用いた電極の接続構造
JP2008112732A (ja) 電極の接続方法
JP2004111993A (ja) 電極の接続方法およびこれに用いる接続部材
KR101117768B1 (ko) 이방성 도전필름
JP2007103545A (ja) 接続構造体及びその製造方法
JPH08148212A (ja) 接続部材及び該接続部材を用いた電極の接続構造・接続法
JP2004165659A (ja) 電極の接続方法および該方法で得た電極の接続構造
JP2000040542A (ja) 異方性導電膜およびそれを用いた電極接続構造
JP4670858B2 (ja) リペア性の付与方法及び接続部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050810

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060804

A131 Notification of reasons for refusal

Effective date: 20060907

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061108

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20111124

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees