JP2020014339A - Ｄｃ−ｄｃコンバータ用半導体モジュール及び電圧変換器 - Google Patents

Abstract

【課題】構成を簡素化して全体を小型化すると共に、誤点弧を防止できるようにした半導体モジュール、またこの半導体モジュールを搭載した電圧変換器を提供する。【解決手段】半導体モジュール４１は、少なくとも１つ以上の半導体スイッチング素子３０、３２と、メイントランス３１、チョークコイル３３と、半導体スイッチング素子３０、３２とメイントランス３１及びチョークコイル３３とを接続する多層配線基板３７とを組込んで構成されている。また、半導体モジュール４１は、半導体スイッチング素子３０、３２を駆動するためのパルストランス６２と、パルストランス６２の一次側に電圧を印加する駆動ＩＣ２９ａと、を一体に備えている。【選択図】図４

Description

本発明は、例えばハイブリッド自動車の駆動装置に用いられるＤＣ−ＤＣコンバータ用半導体モジュール及び電圧変換器に関する。

例えば、駆動源として内燃機関と電気モータとの双方を備えるハイブリッド自動車や、駆動源として電気モータを備えた自動車等は、電気モータを駆動制御する大容量のインバータ装置を有するパワーコントロールユニット（以下、場合により「ＰＣＵ」と略す）と称される駆動装置が搭載されている。この種のＰＣＵにあっては、インバータ装置とは別に、直流電流を電圧の異なる直流電流に変換するための補機用のＤＣ−ＤＣコンバータを隣接して設けることが行われている。この場合、ＰＣＵを小型化して車両への搭載性を高めるため、インバータ装置は、補機用のＤＣ−ＤＣコンバータを一体ユニット化することが求められている。

近年、ＤＣ−ＤＣコンバータを構成する複数の磁気部品と半導体スイッチング素子とをカード形態に集約したＤＣ−ＤＣコンバータ用半導体モジュールが提案されている（例えば、特許文献１参照）。この特許文献１記載の構造では、インバータを冷却するための積層冷却器にＤＣ−ＤＣコンバータ用半導体モジュールを搭載することでＰＣＵを小型化し、冷却構造を簡単化している。また、この特許文献１記載の構造では、パルストランスをモジュールに内蔵することで端子数を削減したり制御回路基板の小型化等を図っている。

特開２０１８−７４１４号公報（図９）

特許文献１記載の構造では以下の問題点を備える。パルストランスがモジュールに内蔵されているため、外部に設けられる制御回路とパルストランスとの間を接続するリード配線が長くなってしまう。リード配線が長くなると寄生インダクタンスが増加する。このため、この寄生インダクタンスと共に、半導体スイッチング素子に寄生する寄生容量とにより共振し、この共振現象により半導体スイッチング素子のゲート電圧（制御電圧）が振動し誤点弧を生じてしまう。この対策を図るため、ゲート抵抗を大きくするとスイッチング速度が低下すると共に抵抗による損失が増加し、またその他の部品を用いて対策を図る場合には、構成が複雑化したり大型化してしまう。

本発明は上記事情に鑑みてなされたもので、その目的は、構成を簡素化して全体を小型化すると共に、誤点弧を防止できるようにした半導体モジュール、またこの半導体モジュールを搭載した電圧変換器を提供することにある。

上記目的を達成するために、請求項１記載の半導体モジュールは、電圧変換器を構成するためのものであって、少なくとも１つ以上の半導体スイッチング素子と、磁気部品と、半導体スイッチング素子と磁気部品とを接続する接続部材とを組込んで構成されると共に、半導体スイッチング素子を駆動するためのパルストランスと、パルストランスの一次側に電圧を印加する駆動ＩＣと、を一体に備えている。

上記構成によれば、少なくとも１つ以上の半導体スイッチング素子と、磁気部品と、接続部材とが組込まれてモジュールとされるので、冷却を必要とする複数の部品を集約的に配置できる。しかも、半導体スイッチング素子を駆動するためのパルストランスと、パルストランスの一次側に電圧を印加する駆動ＩＣとを一体に構成しているため、構成を簡素化して全体の小型化を図ることができる。パルストランスと駆動ＩＣとを一体に構成することで、パルストランスと駆動ＩＣとの間に生じる寄生インダクタンスを小さくできるようになり誤点弧を防止できる。

請求項３記載の半導体モジュールは、電圧変換器を構成するためのものであって、少なくとも１つ以上の半導体スイッチング素子と、磁気部品と、半導体スイッチング素子と磁気部品とを接続する接続部材とを組込んで構成されると共に、半導体スイッチング素子を駆動するためのパルストランスと、を備え、パルストランスは、外部に設けられる駆動ＩＣに接続される一次巻線と、半導体スイッチング素子に接続される１つ以上の二次巻線とを備え、二次巻線に接続される半導体スイッチング素子の個数をｋ個としたときに、一次巻線と二次巻線との巻数比ｎがｎ≧ＳＱＲＴ（ｋ）の条件（但し、ＳＱＲＴは平方根）を満たすように設定される。

上記構成によれば、少なくとも１つ以上の半導体スイッチング素子と、磁気部品と、接続部材とが組込まれてモジュールとされるので、冷却を必要とする複数の部品を集約的に配置できる。しかも、半導体スイッチング素子を駆動するためのパルストランスが一体に構成されているため、構成を簡素化して全体の小型化を図ることができる。パルストランスを一体に構成することで、パルストランスと駆動ＩＣとの間に生じる寄生インダクタンスを小さくできるようになり誤点弧を防止できる。

また請求項３、７に記載の発明によれば、パルストランスは、外部に設けられる駆動ＩＣに接続される一次巻線と、前記半導体スイッチング素子に接続される１つ以上の二次巻線とを備え記二次巻線に接続される半導体スイッチング素子の個数をｋ個としたときに、一次巻線と二次巻線との巻数比ｎがｎ≧ＳＱＲＴ（ｋ）の条件（但し、ＳＱＲＴは平方根）を満たすように設定されている。このため、パルストランスの巻数比を大きくでき、寄生インダクタンスの影響を１／ｎ＾２に小さくできるようになり誤点弧を防止できる。また請求項７記載の発明によれば、パルストランス、駆動ＩＣの他に制御回路も一体に備えているため、更に小型化を図ることができる。

本発明の第１実施形態を示すもので、半導体モジュールの要部の電気的構成図 パワーコントロールユニットの全体的な回路構成を概略的に示す図 パワーコントロールユニットの積層型冷却器への部品の組付け構成を概略的に示す分解斜視図 ＤＣ−ＤＣコンバータの主回路構成を概略的に示す図 ＤＣ−ＤＣコンバータ用半導体モジュールの外観を示す斜視図 半導体モジュールの内部構成を一部分解状態で概略的に示す斜視図 半導体モジュールの内部構成を示す上面図 半導体モジュールの内部構成を示す下面図 パルストランスの一次巻線、第１及び第２の二次巻線の構造を層別に示す図 駆動ＩＣ及びパルストランスを接続する配線パターンを考慮した等価回路 多層配線基板の上面側の駆動ＩＣの周辺パターンを示す平面図 駆動ＩＣが搭載された多層配線基板の下面側のパターンを示す平面図 各部の電圧及び電流の変化を概略的に示すタイミングチャート 第２実施形態を示すもので、パルストランスの一次巻線、第１及び第２の二次巻線の構造を層別に示す図 各部の電圧及び電流の変化を概略的に示すタイミングチャート 第３実施形態を示すもので、半導体モジュールの要部の電気的構成図 各部の電圧及び電流の変化を概略的に示すタイミングチャート 第４実施形態を示すもので、半導体モジュールの要部の電気的構成図 第１〜第４実施形態の技術的意義を説明するための補足資料を示すもので、シミュレーション条件を説明する説明図 シミュレーション結果

以下、半導体モジュール、またこの半導体モジュールを搭載した電圧変換器の幾つかの実施形態について図面を参照しながら説明する。尚、以下に述べる実施形態は、本発明の半導体モジュール、電圧変換器についてハイブリッド車用のモータの駆動装置に適用したものである。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付して必要に応じて説明を省略する。

（第１実施形態）
図１から図１２は、第１実施形態の説明図である。図２は、本実施形態に係るパワーコントロールユニット１１の全体的な電気的構成を概略的に示している。また図３は、本実施形態のパワーコントロールユニット１１の構成を示している。

図３に概略的に示すように、パワーコントロールユニット１１は、図示しないケース内に、モータ・ジェネレータ駆動用のインバータ装置１２、及び、補機（ヘッドランプ等の車載電装品）駆動用のＤＣ−ＤＣコンバータ（電圧変換器相当）１３、それらの各部品を冷却する積層型冷却器１４、外部回路基板１５等を組込んで構成される。

また、図２にパワーコントロールユニット１１の電気的構成の一部を示している。ハイブリッド車には、動力源用のＨＶバッテリ１６、ランプ、オーディオ等の車載機器に電源供給するための補機用バッテリ１７、の他、２個のモータ・ジェネレータ（走行用モータ、発電用モータ：図示せず）等が設けられている。ＨＶバッテリ１６の電圧は、例えば２０１．６Ｖに保持されている。ＤＣ−ＤＣコンバータ１３は、ＨＶバッテリ１６の直流高電圧を低電圧（例えば１４Ｖ）に変換し、各種車載機器に供給したり、補機用バッテリ１７に充電したりする。これにより、補機用バッテリ１７の電圧は、例えば１２Ｖに保持される。

図２に示すように、インバータ装置１２は、昇圧コンバータ１８、モータ・ジェネレータを駆動するための三相のインバータ回路１９、１９、インバータ回路１９、１９をそれぞれ駆動制御するインバータ制御回路２７を備える。昇圧コンバータ１８は、ＨＶバッテリ１６の電圧を例えば最大６５０Ｖの直流電圧に昇圧する。三相のインバータ回路１９、１９は、この昇圧コンバータ１８により昇圧された直流電圧を三相交流に変換する。

昇圧コンバータ１８は、ＨＶバッテリ１６の電圧を入力する入力コンデンサ２０、リアクトル２１、２個のＩＧＢＴ等のスイッチング素子２２ｕ，２２ｄ、それらスイッチング素子２２ｕ，２２ｄにそれぞれ逆並列接続されたダイオード２３ｕ，２３ｄ、出力コンデンサ２４を備える。

スイッチング素子２２ｕ及びダイオード２３ｕは、薄型パッケージ内にモールドされた半導体モジュール２５ｕとして構成されている。スイッチング素子２２ｄ及びダイオード２３ｄは、薄型パッケージ内にモールドされた半導体モジュール２５ｄとして構成されている。各インバータ回路１９は、周知のように、６個のＩＧＢＴ等によるスイッチング素子と、それら各スイッチング素子に夫々逆並列接続されたダイオードとを備えて構成される。詳しい図示は省略しているが、Ｕ，Ｖ，Ｗの各相のスイッチング素子とダイオードとの並列接続回路が、それぞれ半導体モジュール２６として供される。詳しく図示はしないが、この半導体モジュール２６は、スイッチング素子とダイオードとの２個の半導体チップを、薄型のパッケージ内にモールドして構成されると共に、パッケージの両面に金属製の冷却プレートを配して構成されている。

ＤＣ−ＤＣコンバータ１３は、例えば図４に示すようなフルブリッジ型の主回路２８を備えている。尚、図４は、ＤＣ−ＤＣコンバータ用の半導体モジュール４１（以下、単に「半導体モジュール４１」という）の電気的構成を示している。ＤＣ−ＤＣコンバータ１３は、駆動ＩＣ２９ａ、パルストランス６２及びマイコン２９ｂ（図２参照）により主回路２８内の各半導体スイッチング素子３０、３２の制御端子（ゲート）が駆動制御される。

図４に示すように、主回路２８は、例えば２００〜４００Ｖ程度の直流高電圧を高周波の交流に変換する４個の一次側半導体スイッチング素子３０、交流を降圧する磁気部品としてのメイントランス３１、低圧となった交流電圧を出力する４個（２並列）の二次側半導体スイッチング素子３２、この二次側半導体スイッチング素子３２の出力電圧を整流、平滑する磁気部品としてのチョークコイル３３及び平滑コンデンサ３４を備える。更に、ノイズ抑制用の複数個のコンデンサ３５を備えている。

このとき、一次側半導体スイッチング素子３０及び二次側半導体スイッチング素子３２には、例えば高速動作が可能な横型構造のＧａＮ系半導体が採用されている。尚、各半導体スイッチング素子３０、３２は、Ｑ１〜Ｑ６の部品番号が付されており、以下、それらを区別する場合には、符号の後に（Ｑ１）といったように括弧書きで部品番号を付すこととする。

図４には、二次側半導体スイッチング素子３２（Ｑ５）、３２（Ｑ６）は、それぞれ２並列接続されており、一部図示を省略（１個だけを図示）しているが、それぞれ並列に２個設けられている。以下では、それぞれ、必要に応じて、３２（Ｑ５＿１）、３２（Ｑ５＿２）、３２（Ｑ６＿１）、３２（Ｑ６＿２）と符号を付して説明する。また、各コンデンサ３４、３５は、例えば積層セラミックコンデンサにより構成されている。尚、一次側半導体スイッチング素子３０のうち、半導体スイッチング素子３０（Ｑ２）、３０（Ｑ４）については、夫々、スナバコンデンサ３６、３６が並列接続されている。これらスナバコンデンサ３６については、必要に応じて設ければ良い。

さて、本実施形態では、主回路２８を構成する各構成部品３０〜３６は、図４に示すように半導体モジュール４１に組み込まれている。また、この半導体モジュール４１には、各半導体スイッチング素子３０、３２の駆動用の複数個のパルストランス６２及び複数個の駆動ＩＣ２９ａが組込まれている。これらの構成部品３０〜３６、６２及び２９ａは、接続部材としての多層配線基板３７（図６参照）に一体的に組付けられることで組立体とされる。半導体モジュール４１は、この組立体の上に、更に、放熱板５１やリード端子３９（図６参照）等が設けられた後、モールド樹脂で樹脂封止されることで構成される。本実施形態においては、パルストランス６２及び駆動ＩＣ２９ａが半導体モジュール４１に一体に組み込まれているため、構成を簡略化、小型化できる。

以下、本実施形態に係る半導体モジュール４１について説明する。
図５は、半導体モジュール４１の外観構成を示している。半導体モジュール４１の本体４１ａ（パッケージ）は、やや横長な薄型矩形板状をなしている。このとき、半導体用放熱板５１の外面や、後述する磁気部品（メイントランス３１及びチョークコイル３３）のコア４８、５０の外面が、本体４１ａの外面（上下両面）においてモールド樹脂から露出している。また、本体４１ａの一辺部、この場合後辺部に、後方に延びる複数本のリード端子３９が設けられている。更に、本体４１ａの別の（反対側の）辺である前辺部に、後述するメイントランス３１の二次巻線のセンタタップに接続された端子であるＧＮＤ２の端子４０が、前方に延びて設けられている。

図６は、主回路２８の半導体スイッチング素子３０を多層配線基板３７に組付けた組立体において半導体用放熱板５１等を除いた内部構成を示し、図７Ａは、組立体の上面側から見た平面図を示しており、図７Ｂは組立体の下面側から見た平面図を示している。図６及び図７Ａに示すように、直流電圧が印加されるＰのリード端子３９（Ｐ）が、本体４１ａの上面側に設けられている。図６には示していないが、図７Ｂに示すように、直流電圧が印加されるＮのリード端子３９（Ｎ）が、本体４１ａの下面側に設けられている。また図６、図７Ａに示すように、制御信号用のリード端子３９（Ｔ１１、Ｔ１２、Ｔ２１、Ｔ２２、Ｔ３１、Ｔ３２）が、本体４１ａの上面側に設けられている。

多層配線基板３７は、概ね矩形板状をなすと共に一部切欠を有して構成された多層構造であり、当該導体層間を接続するビアなどを有する厚銅多層基板により構成される。多層配線基板３７は、例えば８層の導体層を備えると共に当該導体層間に７層の絶縁層を備える。

以下、多層配線基板３７の各層を順に第１層Ｌ１…第８層Ｌ８と称する。また、多層配線基板３７の第１層Ｌ１〜第８層Ｌ８には、部品同士間の配線、部品とリード端子３９（後述参照）との間の配線を構成する導体パターン、層間を上下に接続するビア（便宜上図示せず）が設けられている。

半導体スイッチング素子３０、３２のうち、上アームを構成する一次側半導体スイッチング素子３０（Ｑ１、Ｑ２）及び二次側半導体スイッチング素子３２（Ｑ５）は、多層配線基板３７の上面側（第１層Ｌ１）に実装されている。下アームを構成する一次側半導体スイッチング素子３０（Ｑ３、Ｑ４）及び二次側半導体スイッチング素子３２（Ｑ６）は、多層配線基板３７の下面側（第８層Ｌ８）に実装されている。このとき、各一次側半導体スイッチング素子３０及び二次側半導体スイッチング素子３２は、磁気部品であるメイントランス３１寄りの直脇に設けられている。

メイントランス３１は、図４に示すように、一次側巻線４６、二次側巻線４７、コア４８を有して構成される。図６、図７Ａ、図７Ｂに示すように、このメイントランス３１は、多層配線基板３７の一方の一部分（図７Ａの右側部分）に配設される。また、磁気部品であるチョークコイル３３は、導線４９及びコア５０（図６参照）を備えて構成される。

このチョークコイル３３は、多層配線基板３７の他方の一部分（図７Ａの左側部分）に配設され、導線４９は前後方向に延設されている。本実施形態では、メイントランス３１の一次側巻線４６及び二次側巻線４７、並びにチョークコイル３３の導線４９は、多層配線基板３７に構成された導体パターンにより構成（実現）されるようになっている。このとき、二次側巻線４７が、上下層、この場合第１層Ｌ１及び第８層Ｌ８に設けられ、一次側巻線４６が多層配線基板３７の複数の内層に設けられる。

二次側巻線４７ａ、４７ｂは、共に、太幅で１ターンとなるように設けられており、これらの一端側はビア及び配線により接続されることでセンタタップ配線とされており、このセンタタップ配線は二次側のグランドＧＮＤ２に接地される（図４参照）。他方、一次側巻線４６の一次巻線用導体パターンは、共に、細幅で４ターン程度の渦巻き状に形成されている。これら一次側巻線４６の導体パターンの内周側の端部同士がビアにより接続されている。また図７に示すように、多層配線基板３７には、両巻線４６、４７の中心部に位置して、円形の開口部３１ａ（導体パターン及び絶縁層の双方が抜けた状態）が形成されている。

コア４８は、図６に示すように、多層配線基板３７の上面側に二次側巻線４７を覆うように配置される上部分割コア４８ａと、下面側に配置される下部分割コア４８ｂとからなる。これら分割コア４８ａ、４８ｂは、正面コ字状をなすように側辺部が立下がった（立上がった）矩形薄板状をなしている。また、分割コア４８ｂには、その上面中央部から上方に突出するように、開口部３１ａ内に配置される円柱部４８ｃが一体に設けられている。このコア４８の材質としては、高周波特性に優れるＮｉ−Ｚｎ系フェライトが採用されている。また、Ｎｉ−Ｚｎ系フェライト製のコア４８は、比抵抗が高く、絶縁性に優れるものとなっている。

チョークコイル３３の導線４９は、多層配線基板３７の上下層及び内層に、夫々、幅広で前後方向に延びる直線形状のチョークコイル用導体パターンを絶縁層を挟んで上下に重なるように構成されると共に、それら各チョークコイル用導体パターンを前後の両端部にてビアにより一括して接続することにより構成されている。

コア５０は、図６に示すように、多層配線基板３７の表面側に導線４９を覆うように配置される分割コア５０ａと、裏面側に配置される分割コア５０ｂとからなる。これら分割コア５０ａ、５０ｂは、正面（断面）Ｕ字状をなすように側辺部が立下がった（立上がった）矩形薄板状をなしている。また、分割コア５０ｂの立上り壁の上端部には、上下の分割コア５０ａ、５０ｂが組合せられた際に、突合せ部分にギャップを形成するための絶縁部材５０ｃが配置されている。このコア５０の材質としても、例えばＮｉ−Ｚｎ系フェライトが採用されている。

また、図６及び図７Ａに示すように、多層配線基板３７の上面（第１層Ｌ１）には、上アームを構成する一次側の半導体スイッチング素子３０（Ｑ１、Ｑ２）が、メイントランス３１の後側に実装され、二次側の半導体スイッチング素子３２（Ｑ５＿１、Ｑ５＿２）が、メイントランス３１とチョークコイル３３との間に位置して実装されている。

図７Ｂに示すように、多層配線基板３７の下面（第８層Ｌ８）には、上記上アームと対称的に、下アームを構成する一次側の半導体スイッチング素子３０（Ｑ３、Ｑ４）が、メイントランス３１の後段側に実装され、二次側の半導体スイッチング素子３２（Ｑ６＿１、Ｑ６＿２）がメイントランス３１とチョークコイル３３との間に位置して実装されている。また上下アームで対応する半導体スイッチング素子３０、３２が、上下方向に見て同じ位置に対称的に配置されている。

このとき、例えば、半導体スイッチング素子３０（Ｑ１）と、半導体スイッチング素子３０（Ｑ３）とを接続する配線は、多層配線基板３７の上面（第１層Ｌ１）を図で右に延び、ビアにより８層を上下に貫通し、多層配線基板３７の下面（第８層Ｌ８）を図で左に延びるといったように、上下にループを描くように設けられる。

これにより、多層配線基板３７の上下面において、上アームを構成する半導体スイッチング素子３０（Ｑ１、Ｑ２）と、下アームを構成する半導体スイッチング素子３０（Ｑ３、Ｑ４）との間の配線は電流の向きが逆向きになるように設けられている。そして、半導体スイッチング素子３０の配線と、リード端子３９（ＧＮＤ１）に繋がる配線との間には、ノイズ抑制用のコンデンサ３５が設けられている。

図４及び図７Ａに示すように、電源のリード端子３９（Ｐ）とリード端子３９（一次側グランドＧＮＤ１）との間には、半導体スイッチング素子３０（Ｑ１）の電源端子に接触するように、並列に３個のコンデンサ３５（Ｃ１１１、Ｃ１１２、Ｃ１１３）が接続されている。また電源のリード端子３９（Ｐ）とリード端子３９（ＧＮＤ１）との間には、半導体スイッチング素子３０（Ｑ２）の電源端子に接触するように、並列に３個のコンデンサ３５（Ｃ１２１、Ｃ１２２、Ｃ１２３）が接続されている。

図４及び図７Ｂに示すように、電源のリード端子３９（Ｎ）とリード端子３９（ＧＮＤ１）との間には、半導体スイッチング素子３０（Ｑ３）の電源端子に接触するように、並列に３個のコンデンサ３５（Ｃ１３１、Ｃ１３２、Ｃ１３３）が接続されている。電源のリード端子３９（Ｎ）とリード端子３９（ＧＮＤ１）との間には、半導体スイッチング素子３０（Ｑ４）の電源端子に接触するように、並列に３個のコンデンサ３５（Ｃ１４１、Ｃ１４２、Ｃ１４３）が接続されている。

一方、二次側においては、図４に示すように、半導体スイッチング素子３２（Ｑ５）及び半導体スイッチング素子３２（Ｑ６）の接続配線とチョークコイル３３の入力端子との接続点と、二次側グランドＧＮＤ２の端子４０との間に、ノイズ抑制用のコンデンサ３５が設けられている。このとき、図７Ａに示すように、多層配線基板３７の上面側（第１層Ｌ１）においては、半導体スイッチング素子３２（Ｑ５＿１、Ｑ５＿２）とチョークコイル３３とをつなぐ配線４２ａと、センタタップとＧＮＤ２の端子４０とを接続するセンタタップ配線４２ｂとの間に、並列に２個のコンデンサ３５（Ｃ２０１、Ｃ２０２）が接続されている。

図７Ｂに示すように、多層配線基板３７の下面側（第８層Ｌ８）においては、半導体スイッチング素子３２（Ｑ６＿１、Ｑ６＿２）とチョークコイル３３とをつなぐ配線４５ａと、センタタップとＧＮＤ２の端子４０とを接続するセンタタップ配線４５ｂとの間に、並列に２個のコンデンサ３５（Ｃ２０３、Ｃ２０４）が接続されている。二次側巻線４７から二次側トランジスタ３２までには、図示しない配線が設けられており、この配線は多層配線基板３７の内層（例えば、第２層Ｌ２〜第７層Ｌ７のうち何れか）に設けられている。この図示しない配線は、前述の配線４２ａ、４５ａと上下に重なるように設けられている。

また、図７Ａの多層配線基板３７の上面側（第１層Ｌ１）において、チョークコイル３３の出力側のリード端子３９（ＡＭＤ）が接続される導体パターンと、リード端子３９（ＧＮＤ３）が接続される導体パターンとの間に、並列に２個の平滑コンデンサ３４（Ｃ２１３、Ｃ２１４）が接続されている。また、図７Ｂの多層配線基板３７の下面側（第８層Ｌ８）において、チョークコイル３３の出力側のリード端子３９（ＡＭＤ）が接続される導体パターンと、リード端子３９（ＧＮＤ３）が接続される導体パターンとの間に、並列に２個の平滑コンデンサ３４（Ｃ２１１、Ｃ２１２）が接続されている。

図５に示す半導体用放熱板５１は、半導体スイッチング素子３０（Ｑ１、Ｑ２）、３２（Ｑ５＿１、Ｑ５＿２）をそれぞれ覆うように設けられ、当該半導体スイッチング素子３０、３２から発せられる熱を放熱するように設置されている。半導体用放熱板５１は、多層配線基板３７の下面側においても同様に、半導体スイッチング素子３０（Ｑ３、Ｑ４）、３２（Ｑ６＿１、Ｑ６＿２）を覆うように設けられている。

また詳細には図示していないが、巻線用放熱板も設けられており、巻線用放熱板は、チョークコイル３３の導線４９から発せられる熱を放熱するように設置されている。この巻線用放熱板は、銅板からなる２枚の金属板の間にＡｌＮ等のセラミック板からなる絶縁板を挟むように積層して構成され、センタタップ配線４２ｂの一部を覆うように熱的接続状態に設けられる。

また、図７Ａに示すように、リード端子３９（ＧＮＤ４）と駆動ＩＣ２９ａの駆動用の電源電圧Ｖｃｃが供給されるリード端子３９（Ｖｃｃ）が設けられている。このリード端子３９（ＧＮＤ４）の脇には制御端子となるリード端子３９（Ｔ１１、Ｔ１２）が構成されている。このリード端子３９（Ｔ１１、Ｔ１２）の前側には駆動ＩＣ２９ａが設置されており、この駆動ＩＣ２９ａの前側にはパルストランス６２（ＰＴ１）が多層配線基板３７に一体に備えられている。これらの駆動ＩＣ２９ａの出力端子とパルストランス６２の一次側の入力端子とは例えば０．数ｍｍの幅で１０〜２０ｍｍ長の配線により接続されている。
また、このパルストランス６２（ＰＴ１）の前側には半導体スイッチング素子３０（Ｑ１）が配置されており、このパルストランス６２（ＰＴ１）の二次側の出力端子と半導体スイッチング素子３０（Ｑ１）とが接続されている。またその半導体スイッチング素子３０（Ｑ１）の設置面に対向するように、多層配線基板３７の下面側に半導体スイッチング素子３０（Ｑ３）が設置されている。これによりリード端子３９（Ｔ１１、Ｔ１２）を通じて両半導体スイッチング素子３０（Ｑ１、Ｑ３）を制御できる。

多層配線基板３７の中央後側には制御端子となるリード端子３９（Ｔ２１、Ｔ２２）が設けられており、このリード端子３９（Ｔ２１、Ｔ２２）の前側には、駆動ＩＣ２９ａが設置されている。この駆動ＩＣ２９ａの前側にはパルストランス６２（ＰＴ２）が多層配線基板３７に一体に備えられている。これらの駆動ＩＣ２９ａの出力端子とパルストランス６２（ＰＴ２）の一次側の入力端子とは例えば０．数ｍｍの幅で１０〜２０ｍｍ長の配線により接続されている。また、このパルストランス６２（ＰＴ２）の前側には半導体スイッチング素子３０（Ｑ２）が配置されており、このパルストランス６２（ＰＴ２）の二次側の出力端子と半導体スイッチング素子３０（Ｑ２）とが接続されている。またその半導体スイッチング素子３０（Ｑ２）の設置面に対向するように、多層配線基板３７の下面側に半導体スイッチング素子３０（Ｑ４）が設置されている。これによりリード端子３９（Ｔ２１、Ｔ２２）を通じて両半導体スイッチング素子３０（Ｑ２、Ｑ４）を制御できる。

多層配線基板３７の左後側には制御端子となるリード端子３９（Ｔ３１、Ｔ３２）が設けられており、このリード端子３９（Ｔ３１、Ｔ３２）の前側には駆動ＩＣ２９ａが設置されている。この駆動ＩＣ２９ａの前側にはパルストランス６２（ＰＴ３）が多層配線基板３７に一体に備えられている。これらの駆動ＩＣ２９ａの出力端子とパルストランス６２（ＰＴ３）の一次側の入力端子とは例えば０．数ｍｍの幅で１０〜２０ｍｍ長の配線により接続されている。

また、このパルストランス６２（ＰＴ３）の前側には配線を介して半導体スイッチング素子３２（Ｑ５＿１，Ｑ５＿２）が配置されており、このパルストランス６２（ＰＴ３）の二次側の出力端子と半導体スイッチング素子３２（Ｑ５＿１，Ｑ５＿２）とが接続されている。また、その半導体スイッチング素子３２（Ｑ５＿１，Ｑ５＿２）の設置面に対向するように、多層配線基板３７の下面側には半導体スイッチング素子３２（Ｑ６＿１，Ｑ６＿２）が設置されている。これにより、リード端子３９（Ｔ３１、Ｔ３２）を通じて全ての半導体スイッチング素子３２（Ｑ５＿１、Ｑ５＿２、Ｑ６＿１、Ｑ６＿２）を制御できる。このように、駆動ＩＣ２９ａが半導体モジュール４１に内蔵されると共に、各パルストランス６２（ＰＴ１，ＰＴ２，ＰＴ３）の近くに一体に配置されているため、当該駆動ＩＣ２９ａとパルストランス６２との間の配線長を短縮でき、当該配線の寄生インダクタンスを低減できる。詳細は後述するが、半導体スイッチング素子３０、３２のゲートソース間電圧Ｖgsの共振現象の発生を防止でき、半導体スイッチング素子３０、３２の誤点弧を防止できるようになる。

以下、パルストランス６２（ＰＴ１，ＰＴ２，ＰＴ３）の一次巻線７１、二次巻線７２、７３の構造について、図８を参照しながら説明する。これらのパルストランス６２（ＰＴ１，ＰＴ２，ＰＴ３）の構造は互いに同一構造である。

図８に示すように、多層配線基板３７の８層Ｌ１〜Ｌ８の各層には、接続部材としての導体パターンによる第１〜第３の巻線７１〜７３（一次巻線７１、第１の二次巻線７２、第２の二次巻線７３相当）が構成されている。

この多層配線基板３７には、パルストランス６２の一次巻線７１と二次巻線７２、７３との間の磁気結合を高めるためにコア６２ａが組み込まれている。この多層配線基板３７には、パルストランス６２のコア６２ａの周縁外側に沿って、第１〜第３の巻線７１〜７３を貫通接続するためのビアＶ１（Ｖ１ａ、Ｖ１ｂ、Ｖ１ｃ、Ｖ１ｄ、Ｖ１ｅ）、Ｖ２１（Ｖ２１ａ、Ｖ２１ｂ、Ｖ２１ｃ、Ｖ２１ｄ、Ｖ２１ｅ）、Ｖ２２（Ｖ２２ａ、Ｖ２２ｂ、Ｖ２２ｃ、Ｖ２２ｄ、Ｖ２２ｅ）が構成されている。以下、ビアＶ１ａ、Ｖ１ｂ、Ｖ１ｃ、Ｖ１ｄ、Ｖ１ｅを総称して必要に応じてビアＶ１と称し、ビアＶ２１ａ、Ｖ２１ｂ、Ｖ２１ｃ、Ｖ２１ｄ、Ｖ２１ｅを総称して必要に応じてビアＶ２１と称し、ビアＶ２２ａ、Ｖ２２ｂ、Ｖ２２ｃ、Ｖ２２ｄ、Ｖ２２ｅを総称して必要に応じてビアＶ２２と称する。

ビアＶ１、Ｖ２１、Ｖ２２は、上面側の第１層Ｌ１から下面側の第８層Ｌ８まで貫通接続されている。ビアＶ１は、コア６２ａの後側（多層配線基板３７の後側）に５つ構成されており、ビアＶ２１は、コア６２ａの前側（多層配線基板３７の前側）に５つ構成されている。コア６２ａの前側の５つのビアＶ２１の前方には、ビアＶ２２が更に５つ構成されている。詳細な各ビアＶ１、Ｖ２１、Ｖ２２の符号は、第２層Ｌ２（Layer2）を参照。

上面側の第１層Ｌ１には、一次巻線７１を構成する第１の巻線７１が両端のビアＶ１ａ−Ｖ１ｅに外部から接続されている。また第１層Ｌ１には、第２の二次巻線７３を構成する第３の巻線７３が両端のビアＶ２２ａ−Ｖ２２ｅに外部から接続されている。下面側の第８層Ｌ８には、第１の二次巻線７２を構成する第２の巻線７２が両端のビアＶ２１ａ−Ｖ２１ｅに外部から接続されている。

第２層Ｌ２及び第７層Ｌ７には、巻線７１〜７３は構成されていない。第３層Ｌ３のビアＶ２１ａとビアＶ２１ｂとの間にはコア６２ａを一周するように第３の巻線７３が構成されている。この第３の巻線７３は、第４層Ｌ４において、更に隣接するビアＶ２１ｂとビアＶ２１ｃとの間にコア６２ａを一周するように構成されている。第３の巻線７３は、第５層Ｌ５において、更に隣接するビアＶ２１ｃとビアＶ２１ｄとの間にコア６２ａを一周するように構成されている。更に、この第３の巻線７３は、第６層Ｌ６において、更に隣接するビアＶ２１ｄとビアＶ２１ｅとの間にコア６２ａを一周するように構成されている。このため、第３の巻線７３は、第３層Ｌ３から第６層Ｌ６にかけてビアＶ２１を通じて４回巻回され、これにより第２の二次巻線７３が構成されている。

これらの第３層Ｌ３〜第６層Ｌ６において、この第３の巻線７３の外側周囲に位置して第１の巻線７１が構成されている。この第１の巻線７１は、第３層Ｌ３において、ビアＶ１ａとビアＶ１ｂとの間にコア６２ａを一周するように構成され、第４層Ｌ４において、ビアＶ１ｂとビアＶ１ｃとの間にコア６２ａを一周するように構成されている。更に、この第１の巻線７１は、第５層Ｌ５において、ビアＶ１ｃとビアＶ１ｄとの間にコア６２ａを一周するように構成され、第６層Ｌ６において、ビアＶ１ｄとビアＶ１ｅとの間にコア６２ａを一周するように構成されている。このため、この第１の巻線７１も同様に、第３層Ｌ３から第６層Ｌ６にかけてビアＶ１を通じて４回巻回されており、これにより一次巻線７１が構成されている。

更に、これらの第３層Ｌ３〜第６層Ｌ６において、この第１の巻線７１の外側周囲に位置して第２の巻線７２が構成されている。この第２の巻線７２は、第３層Ｌ３において、ビアＶ２２ｅとビアＶ２２ｄとの間にコア６２ａを一周するように構成され、第４層Ｌ４において、ビアＶ２２ｄとビアＶ２２ｃとの間にコア６２ａを一周するように構成されている。更に、この第２の巻線７２は、第５層Ｌ５において、ビアＶ２２ｃとビアＶ２２ｂとの間にコア６２ａを一周するように構成され、第６層Ｌ６において、ビアＶ２２ｂとビアＶ２２ａとの間にコア６２ａを一周するように構成されている。このため、この第２の巻線７２も同様に、第３層Ｌ３から第６層Ｌ６にかけてビアＶ２２を通じて４回巻回されており、これにより第１の二次巻線７２が構成されている。すなわち、パルストランス６２の一次巻線７１の巻数ｎ１：第１の二次巻線７２の巻数ｎ２ａ：第２の二次巻線７３の巻数ｎ３ａ＝４：４：４に構成されている。このような構成によれば、二次巻線７２及び７３は、互いに逆方向に巻回されていることになる。

尚、第１〜第３の巻線７１〜７３が全ての層Ｌ１〜Ｌ８を用いて構成されていても良いし、少なくとも一部が、多層配線基板３７の内部の層Ｌ１〜Ｌ８（例えばＬ２〜Ｌ７）のうち一部の同一層に構成されていれば、磁気結合を高めることができるため望ましい。

図９には、駆動ＩＣ２９ａの内部の電気的構成と、当該駆動ＩＣ２９ａとパルストランス６２（ＰＴ１）とを接続する配線パターンを考慮した等価回路を示している。ここでは、駆動ＩＣ２９ａとパルストランス６２（ＰＴ１）との関係を示しているが、他の駆動ＩＣ２９ａとパルストランス６２（ＰＴ２、ＰＴ３）との関係でも同様である。また、図１０には多層配線基板３７の上面側における駆動ＩＣ２９ａの周辺のパターンを示しており、図１１には駆動ＩＣ２９ａが搭載された多層配線基板３７の下面側におけるパターンを詳細に示している。

図１０に示すように、多層配線基板３７の上面側には駆動ＩＣ２９ａが設置される。この駆動ＩＣ２９ａは、多層配線基板３７に表面実装するタイプ（例えばＳＯＰ８）のＩＣであり、多層配線基板３７の上面側に搭載される。この駆動ＩＣ２９ａが実装された裏側（下面側）には、図１１に示すようにバイパスコンデンサ８０が設置されており、多層配線基板３７にはビアＶが構成されており、ビアＶを通じて電源電圧Ｖｃｃが駆動ＩＣ２９ａに供給されている。

図９は等価回路を示している。駆動ＩＣ２９ａは、ヒステリシス入力タイプのバッファ８１ｕ、８１ｄと、これらの後段にそれぞれ接続されたインバータ８２ｕ、８２ｄとを備え、上下アームのインバータ８２ｕ，８２ｄを用いてパルストランス６２の一次巻線７１を駆動するように構成されている。

このとき、バイパスコンデンサ８０は、電源電圧ＶｃｃとグランドＧＮＤ４との間の電圧変動を抑制できるようになっている。しかも、駆動ＩＣ２９ａとバイパスコンデンサ８０との間の配線が極力短くなるように実装されているため、図９に示すように、たとえ駆動ＩＣ２９ａとバイパスコンデンサ８０との間に配線寄生インダクタンスＬｚが存在したとしても、この配線寄生インダクタンスＬｚを無視できる程度に実装できる。

また、駆動ＩＣ２９ａとパルストランス６２との間の配線もまた極力短くなるように実装されているため、図９に示すように、配線の寄生インダクタンスＬｗが存在したとしても、当該寄生インダクタンスＬｗを無視できる程度に実装できる。

前述したように、半導体モジュール４１にはリード端子３９が接続されており、更に半導体用放熱板５１及び巻線用放熱板を取付けた状態で、樹脂モールドされて矩形薄板状の本体４１ａ（パッケージ）が構成される。このとき図５に示すように、半導体用放熱板５１は、半導体モジュール４１の上下両面から露出した形態とされる。また、メイントランス３１のコア４８の外面、チョークコイル３３のコア５０の外面も、半導体モジュール４１の上下両面から露出した形態とされる。この場合、コア４８、５０の外面を覆うように樹脂モールドし、そののち切削などにより露出させるようにしても良い。更にこの場合、コア４８、５０を樹脂モールドしたまま、放熱板５１だけを露出させるようにしても良い。

さて、上記のように構成されたＤＣ−ＤＣコンバータ１３を構成する半導体モジュール４１は、図３に示すように、インバータ装置１２を構成する２個の半導体モジュール２５、及び、６個の半導体モジュール２６、リアクトル２１（図３には図示省略）等と共に、積層型冷却器１４に組込まれることでパワーコントロールユニット１１を構成する。

ここで図３を参照して、積層型冷却器１４の構成について簡単に述べる。この積層型冷却器１４は、図で左右方向に並んで並列配置される複数個の冷却管５４、全体として図で左右方向に延びそれら冷却管５４に連結される入口側及び出口側のヘッダ部５５及び５６等を備える。冷却管５４は、アルミニウム等の金属から、図で前後方向に長く、左右方向に薄型（偏平）の中空薄板状に構成されており、複数枚が、相互間に部品が配置される冷却スペース１４ａを確保した状態で、図で左右方向に対向配置しながら並列に配置される。入口側ヘッダ部５５は、図で左端部に流入管５５ａを有し、複数の冷却管５４の後端部側に接続して、各冷却管５４に冷却流体を供給する。

出口側ヘッダ部５６は、図で左端部に流出管５６ａを有し、複数の冷却管５４の前端部側に接続して、各冷却管５４から出た冷却流体が流入する。これにより、外部から流入管５５ａに冷却流体が供給され、その冷却流体が入口側ヘッダ部５５を通して各冷却管５４内を流れ、出口側ヘッダ部５６に流入した後、流出管５６ａを通して外部に排出される。詳しく図示はしないが、入口側ヘッダ部５５及び出口側ヘッダ部５６は、柔軟性を有して長手方向への若干の伸縮が可能に構成され、各冷却スペース１４ａに半導体モジュール等の部品が配置された状態で、図示しない板ばねにより、図中全体が長手方向に圧縮される。これにて、各冷却スペース１４ａに配置された各部品が、冷却管５４の側面に密着し、左右両面から冷却される。

本実施形態では、上記した積層型冷却器１４に対し、各部品が、次のように配置されている。即ち、積層型冷却器１４の右端部の冷却スペース１４ａには、リアクトル２１が配置される。その左側の２箇所の冷却スペース１４ａには、半導体モジュール２５が夫々配置される。その左側の６箇所の冷却スペース１４ａには、インバータ回路１９を構成する６個の半導体モジュール２６が夫々配置される。左端部の冷却スペース１４ａには、本実施形態の半導体モジュール４１が配置される。尚、半導体モジュール４１の放熱板５１の表面には、放熱グリースなどが塗布されて冷却管５４に密着される。

このとき、半導体モジュール２５及び半導体モジュール２６においては、制御端子等のリード端子５７が、積層型冷却器１４の両面の内の一方である上面側に導出されている。但し、一部のパワー端子５８については、パッケージの図で下辺部から下方に突出している。半導体モジュール４１についても、複数本のリード端子３９が本体４１ａの上辺部から上方に導出されている。そして、積層型冷却器１４の上方の上面側に、１枚の外部回路基板１５が配置されている。この外部回路基板１５には、インバータ装置１２用のインバータ制御回路２７やＤＣ−ＤＣコンバータ１３の制御用のマイコン２９ｂが搭載されており、各リード端子５７及びリード端子３９がこの外部回路基板１５に接続されている。

尚、詳しく図示はしないが、半導体モジュール４１のリード端子３９とは反対側に導出されるＧＮＤ２の端子４０は、例えばケースのＧＮＤと直接的に接続されている。半導体モジュール２５及び半導体モジュール２６のパワー端子５８は、積層型冷却器１４の下面側に導出され、例えばインバータ用バスバーに溶接等により接続される。また、ケース内には、更に入力コンデンサ２０や出力コンデンサ２４なども配設される。前記積層型冷却器１４の流入管５５ａ及び流出管５６ａは、ケースの外壁を貫通して、外部の冷却流体循環装置に接続される。

次に、上記のように構成された半導体モジュール４１の特徴的な作用、効果について述べる。
本実施形態のパワーコントロールユニット１１の要部は、図１に示すように等価回路を図示できる。マイコン２９ｂが外部回路基板１５に搭載され、駆動ＩＣ２９ａが半導体モジュール４１に組み込まれているため、マイコン２９ｂと駆動ＩＣ２９ａとが離間して電気的に接続されることになる。このため、これらのマイコン２９ｂと駆動ＩＣ２９ａとの間には配線の寄生インダクタンスＬｔが存在する。しかし、駆動ＩＣ２９ａとパルストランス６２とを半導体モジュール４１に組み込んでいるため、駆動ＩＣ２９ａとパルストランス６２の一次巻線７１との間の配線による寄生インダクタンスＬｗを無視できる程度に低減できる。ここで、図８の巻回方向を考慮した場合、パルストランス６２の一次巻線７１と第１の二次巻線７２とが正相結合されていることと見做した場合、一次巻線７１と第２の二次巻線７３とは逆相結合されていることになる。

このため、第１の二次巻線７２に生じる電圧Ｖn2aと、第２の二次巻線７３に生じる電圧Ｖn2bとは互いに逆相関係になる。パルストランス６２の二次巻線７２に生じる電圧Ｖn2aは、上アーム側の半導体スイッチング素子３０（Ｑ１）のゲートソース間に印加されており、パルストランス６２の第２の二次巻線７３に生じる電圧Ｖn2bは、下アーム側の半導体スイッチング素子３０（Ｑ３）のゲートソース間に印加される。

図１２には、各部の電圧及び電流の変化をタイミングチャートにより示している。
図１２に示すように、駆動ＩＣ２９ａは、マイコン２９ｂから矩形電圧を入力すると波形成形して矩形状の正のパルス電圧を出力し、その後のデッドタイムの後、矩形状の負のパルス電圧を出力する。その後、更にデッドタイムの後、繰り返しパルス電圧を出力する（図１２のＶin参照）。

この駆動ＩＣ２９ａの出力電圧は、パルストランス６２への入力電圧Ｖinとなり、この入力電圧Ｖinが一次巻線７１に印加される。パルストランス６２は、この印加電圧を２つの二次巻線７２、７３に伝達し、これらの二次巻線７２、７３に誘起される電圧により、上アーム及び下アームの各半導体スイッチング素子３０（Ｑ１、Ｑ３）を駆動する。

このとき、パルストランス６２の一次巻線７１に生じる電圧Ｖn1は、図１に示すように寄生インダクタンスＬｗの成分の影響から、入力電圧Ｖinより低下し、下記の（１）式のように表すことができる。

ここで、ｉn2aは第１の二次巻線７２に流れる電流、ｉn2bは第２の二次巻線７３に流れる電流を示し、Ｖn1は一次巻線７１の印加電圧を示している。また、一次巻線７１に流れる電流ｉn1は、ｉn2a＋ｉn2bと等しくなり、第１の二次巻線７２の誘導起電圧Ｖn2aは、第２の二次巻線７３に生じる誘導起電圧Ｖn2bの逆極性となる。

このとき図１２に示すように、デッドタイム期間中には、二次巻線７２、７３に生じる誘導起電圧の影響により、誘導電流ｉn2a、ｉn2bが流れるようになり、各半導体スイッチング素子３０（Ｑ１、Ｑ３）のゲートソース間に電圧Ｖgs2a、Ｖgs2bを生じる（図１２のＡ欄参照）。このとき、上アーム側の半導体スイッチング素子３０（Ｑ１）のゲートソース間電圧Ｖgs2aは、（１）式の右辺と同一電圧であり、下記の（２）式のように表すことができる。

また、下アーム側の半導体スイッチング素子３０（Ｑ３）のゲートソース間電圧Ｖgs2bは、（１）式の右辺の逆相電圧であり、下記の（３）式のように表すことができる。

このため、（２）式、（３）式の各式に示すように、特に寄生インダクタンスＬｗに起因する第２項の影響により、各半導体スイッチング素子３０（Ｑ１、Ｑ３）のゲートソース間電圧Ｖgs2a、Ｖgs2bが上昇する。特に、半導体スイッチング素子３０（Ｑ１、Ｑ３）には、そのゲート寄生容量（ゲートソース間容量Ｃgs、ゲートドレイン間容量Ｃgd）が存在し、寄生インダクタンスＬｗとゲート寄生容量Ｃgs、Ｃgdとが共振してしまうとゲートソース間電圧Ｖgs2a、Ｖgs2bが振動してしまい誤点弧してしまう原因となる。

このゲートソース間電圧Ｖgs2a、Ｖgs2bが所定の閾値を超えると、各半導体スイッチング素子３０（Ｑ１、Ｑ３）がオンする（誤点弧）ことになるが、前述したように駆動ＩＣ２９ａとパルストランス６２の一次巻線７１との間を近接設置することで寄生インダクタンスＬｗを低減しているため、デッドタイム期間中において前述したゲートソース間電圧Ｖgs2a、Ｖgs2aの大きな振動の発生を防止でき、半導体スイッチング素子３０（Ｑ１、Ｑ３）のゲートソース間電圧Ｖgs2a、Ｖgs2bの上昇を抑制できるようになり、半導体スイッチング素子３０（Ｑ１、Ｑ３）の誤点弧を防止できる。

以下、本実施形態の特徴をまとめる。
本実施形態のパワーコントロールユニット１１にあっては、１つの積層型冷却器１４に、インバータ装置１２を構成する半導体モジュール２６、２５、及び、ＤＣ−ＤＣコンバータ１３を構成する半導体モジュール４１を組込んで構成した。この場合、ＤＣ−ＤＣコンバータ１３を１個の半導体モジュール４１に集約することができたので、積層型冷却器１４に組込まれる冷却すべき部品点数ひいては冷却管５４の数を少なくして全体のコンパクト化を図ることができる。また、これに伴い、部品数の削減による構成の簡単化やコストダウン、組付け工数の低減による製造工程の簡略化も図ることができる。積層型冷却器１４を採用したことにより、優れた冷却効果が得られることは勿論である。特に本実施形態では、インバータ用の半導体モジュール２５、２５のリード端子５７と、半導体モジュール４１のリード端子３９とを、同方向に導出させ、インバータ制御回路２７及びマイコン２９ｂを構成した１枚の外部回路基板１５に接続する構成としたので、外部回路基板１５との接続構造が簡単になり、基板を配置する回数が１回で済んで接続作業も容易となる。

そして、本実施形態の半導体モジュール４１にあっては、本体４１ａ内に、複数の一次側半導体スイッチング素子３０及び二次側半導体スイッチング素子３２、並びに複数の磁気部品であるメイントランス３１及びチョークコイル３３、パルストランス６２（ＰＴ１、ＰＴ２、ＰＴ３）を組み込むと共に、これらのパルストランス６２（ＰＴ１、ＰＴ２、ＰＴ３）のそれぞれの一次側に設けられる駆動ＩＣ２９ａも組み込んで構成した。

更に、これらの部品を接続する接続部材としての多層配線基板３７が組込まれてモジュールとされるので、冷却を必要とする複数の部品を集約的に配置することができる。このとき、一次側半導体スイッチング素子３０及び二次側半導体スイッチング素子３２、並びに、メイントランス３１及びチョークコイル３３、パルストランス６２（ＰＴ１、ＰＴ２、ＰＴ３）、駆動ＩＣ２９ａの全てをコンパクトに配置することができる。

そのため、本実施形態のＤＣ−ＤＣコンバータ用半導体モジュール４１によれば、全体の小型化や、冷却構造の簡単化を図ることができる。本体４１ａの一辺部に、外部回路基板１５との接続用のリード端子３９を備えるので、外部との接続が容易となり、別体のインバータ装置１２と組合せられる際の外部回路基板１５との全体的な接続構造も簡単にすることが可能となる。

また、多層配線基板３７の導体パターンが、半導体スイッチング素子３０、３２に接続する配線、メイントランス３１、チョークコイル３３を構成する電気的構成部を構成するようにした。また、多層配線基板３７の各層Ｌ１〜Ｌ８の導体パターンが、パルストランス６２（ＰＴ１、ＰＴ２、ＰＴ３）の一次巻線７１、２つの二次巻線７２、７３を構成するようにした。これにより巻線７１〜７３の薄型化を図ることができ、モジュール全体としての小型化、薄型化を図ることができる。コア６２ａがパルストランス６２に組み込まれているため、一次巻線７１及び二次巻線７２、７３の間の磁気結合を高めることができる。

特に本実施形態においては、パルストランス６２（ＰＴ１、ＰＴ２、ＰＴ３）の一次巻線７１、２つの二次巻線７２、７３について、第３層Ｌ３〜第６層Ｌ６に各一巻きする構成とすることで、一次巻線７１の巻数ｎ１：第１の二次巻線７２の巻数ｎ２ａ：第２の二次巻線７３の巻数ｎ２ｂ＝４：４：４＝１：１：１とした。これにより、各一次巻線７１、二次巻線７２、７３の間の結合を高めることができる。このとき、これらの一次巻線７１、二次巻線７２、７３の導線パターンを、多層配線基板３７の複数層Ｌ３〜Ｌ６に重なるように構成し、それらの導体パターンをビアＶ１、Ｖ２１、Ｖ２２により電気的に接続して構成したので、一次巻線７１、二次巻線７２、７３の間に結合度の強いパルストランス６２を省スペースで構成できる。

特に、上下アームの半導体スイッチング素子３０（Ｑ１、Ｑ２）の充放電電流が、パルストランス６２の一次巻線７１の寄生インダクタンスＬｗに同一方向に流れるようになっている場合には、ゲートソース間電圧Ｖgs2a、Ｖgs2bの振動が大きくなってしまうが、互いに逆方向に流れるようにしたため、ゲートソース間電圧Ｖgs2a、Ｖgs2bの振動を極力抑制できるようになる。

特に本実施形態に示したように、半導体スイッチング素子３０（Ｑ１、Ｑ２）の半導体材料にＧａＮのように閾値の比較的低い素子を用いた場合には、デッドタイムの期間中にゲートの誤点弧を生じやすくなる。このような半導体材料にＧａＮのように閾値の比較的低い素子を用いた場合であっても、本実施形態に係る構成を用いることで、スイッチング損失、発熱を抑制できるようになる。

（第２実施形態）
図１３及び図１４は、第２実施形態の追加説明図を示している。第１実施形態では、一次巻線７１の巻数ｎ１：第１の二次巻線７２の巻数ｎ２ａ：第２の二次巻線７３の巻数ｎ２ｂ＝４：４：４＝１：１：１とした形態を示したが、第２実施形態では、一次巻線７１の巻数ｎ１：第１の二次巻線７２の巻数ｎ２ａ：第２の二次巻線７３の巻数ｎ２ｂ＝ｎ：１：１（但し、巻数比ｎが２以上）とした形態を説明する。

図１３に示すように、多層配線基板３７の各層Ｌ１〜Ｌ８にはパターン配線による第１〜第３の巻線７１〜７３が構成されている。ビアＶ１、Ｖ２１、Ｖ２２の配置は、図８と同様であるため説明を省略する。

上面側の第１層Ｌ１には、一次巻線７１を構成する第１の巻線７１がビアＶ１ａとビアＶ１ｅとの間に外部から接続されている。また第１層Ｌ１には第１の二次巻線７２を構成する第２の巻線７２がビアＶ２２ｂとビアＶ２２ｄとの間に外部から接続されている。第８層Ｌ８には第２の二次巻線７３を構成する第３の巻線７３がビアＶ２１ａとビアＶ２１ｅとの間に外部から接続されている。

第３層Ｌ３においては、第１の巻線７１がビアＶ１ａとビアＶ１ｂとの間にコア６２ａを一周するように構成されている。この第１の巻線７１は、第４層Ｌ４において、ビアＶ１ｂとビアＶ１ｃとの間にコア６２ａを一周するように構成され、第５層Ｌ５において、ビアＶ１ｃとビアＶ１ｄとの間にコア６２ａを一周するように構成されている。更に、この第１の巻線７１は、第６層Ｌ６において、ビアＶ１ｄとビアＶ１ｅとの間にコア６２ａを一周するように構成されている。このため、第１の巻線７１は、第３層Ｌ３から第６層Ｌ６にかけてビアＶ１ａ〜Ｖ１ｅを通じて４回巻回され、これにより一次巻線７１が構成されている。

多層配線基板３７の第４層Ｌ４〜第５層Ｌ５には、この第１の巻線７１の外側周囲に位置して第２の巻線７２が構成されている。この第２の巻線７２は、第４層Ｌ４において、ビアＶ２２ｄとビアＶ２２ｃとの間にコア６２ａを一周するように構成され、第５層Ｌ５において、ビアＶ２２ｃとビアＶ２２ｂとの間にコア６２ａを一周するように構成されている。このため、この第２の巻線７２は、第４層Ｌ４から第５層Ｌ５にかけてビアＶ２２ｄ〜Ｖ２２ｂを通じて２回巻回されており、これにより第１の二次巻線７２が構成されている。

更に、多層配線基板３７の第４層Ｌ４〜第５層Ｌ５には、第１の巻線７１の内側周囲に位置して第３の巻線７３が構成されている。この第３の巻線７３は、第４層Ｌ４において、ビアＶ２１ｂとビアＶ２１ｃとの間にコア６２ａを一周するように構成され、第５層Ｌ５において、ビアＶ２１ｄとビアＶ２１ｃとの間にコア６２ａを一周するように構成されている。このため、この第３の巻線７３は、第４層Ｌ４から第５層Ｌ５にかけてビアＶ２１ｂ〜Ｖ２１ｄを通じて２回巻回されており、これにより第２の二次巻線７３が構成されている。

すなわち、パルストランス６２の一次巻線７１の巻数ｎ１：第１の二次巻線７２の巻数ｎ２ａ：第２の二次巻線７３の巻数ｎ２ａ＝４：２：２＝２：１：１に構成されている。巻数比ｎは、２の例を示しているが、これに限られるものではなく、ｎは２を超えても良く、ｎは２以上であることが望ましい。

図１４には、各部の電圧及び電流の変化をタイミングチャートにより示している。図１４に示すように、駆動ＩＣ２９ａが、矩形状の正のパルス電圧を出力すると、パルストランス６２が、この正のパルス電圧を一次巻線７１から２つの二次巻線７２、７３側に伝達する。このとき、一次巻線７１に生じる電圧Ｖn1は、寄生インダクタンスＬｗの成分の影響から、入力電圧Ｖinより低下し前述の（１）式のように表すことができる。

パルストランス６２が、損失のない理想的なトランスであることを想定すると、巻数比がｎであるときには、Ｖｎ２＝Ｖｎ１／ｎになると共に、ｉn2a＋ｉn2b＝ｎ・ｉn1の関係が成立する。すなわち、寄生インダクタンスＬｗに生じる電圧のｎ分の１の電圧が、２つの二次巻線７２、７３に生じる。また、駆動ＩＣ２９ａとパルストランス６２の一次巻線７１との間の寄生インダクタンスＬｗに流れる電流は、各二次巻線７２、７３に流れる電流のｎ分の１になる。このとき一次巻線７１の電圧Ｖn1は、下記の（４）式のように表すことができる。

前述実施形態でも説明したように、デッドタイム期間中には、２つの二次巻線７２、７３に生じる誘導起電圧の影響により誘導電流が流れるようになり、各半導体スイッチング素子３０（Ｑ１、Ｑ３）のゲートソース間に電圧Ｖgs2a、Ｖgs2bを生じる。このとき上アーム側の半導体スイッチング素子３０（Ｑ１）のゲートソース間電圧Ｖgs2aは、下記の（５）式のように表すことができる。

下アーム側の半導体スイッチング素子３０（Ｑ３）のゲートソース間電圧Ｖgs2bも同様に表すことができる。

このため、各半導体スイッチング素子３０（Ｑ１、Ｑ３）のゲートソース間電圧Ｖgs2a、Ｖgs2bが、特に寄生インダクタンスＬｗに起因する第２項の影響により上昇するものの、（５）式の右辺第２項に示すように、巻数比ｎの２乗分の１の影響しかなくなる。すなわち、寄生インダクタンスＬｗの影響が、前述実施形態の構成に比較して更に抑制できるようになり、共振に伴う電圧振動を更に抑制でき、誤点弧を防止できる。

巻数比ｎを２とし、２つの二次巻線７２、７３を備えた形態を示したが、二次巻線７２、７３に接続される半導体スイッチング素子３０の個数をｋ個としたときに、一次巻線７１と２つの二次巻線７２、７３との巻数比ｎが、ｎ≧ＳＱＲＴ（ｋ）の条件（但し、ＳＱＲＴは平方根）を満たすように設定されていることが望ましい。すなわち、ｋを４としたときにはｎを例えば２以上、ｋを６としたときにはｎをＳＱＲＴ（６）以上（例えば３以上）、とすることが望ましい。すると、デッドタイム期間中におけるゲートソース間電圧Ｖgs2a、Ｖgs2bを抑制できるようになり、誤点弧を防止できる。ｎの値は自然数としているが、実数であっても良い。

（第３実施形態）
図１５及び図１６は、第３実施形態の追加説明図を示している。第３実施形態は、駆動ＩＣ２９ａが半導体モジュール４１の外部回路基板１５に設けられている形態を説明する。駆動ＩＣ２９ａ及びマイコン２９ｂは、リード端子３９を介して半導体モジュール４１の外部回路基板１５に実装されている。

すると図１５に示すように、駆動ＩＣ２９ａとパルストランス６２とを接続する配線長は、前述の第１及び第２実施形態の構造に比較して長くなる。この結果、寄生インダクタンスＬｔの成分が、リード端子３９を通じて接続される配線に起因して増加する。

しかし第２実施形態で説明したように、一次巻線７１と２つの二次巻線７２、７３の巻数比ｎが、例えば２、又は、ｎ≧ＳＱＲＴ（ｋ）の条件を満たすように設定されていると、ゲートソース間電圧Ｖgs2aが下記の（６）式に示すようになり、ゲートソース間電圧Ｖgs2aをｎの２乗に反比例するように抑制できる。

したがって、たとえマイコン２９ａ及び駆動ＩＣ２９ｂを共に外部回路基板１５に搭載した場合であっても、寄生インダクタンスＬｔ＋Ｌｗの影響を巻数比ｎの２乗分の１にまで抑制できるようになる。本実施形態の構成を適用した場合には、二次巻線７２、７３に接続される半導体スイッチング素子３０の個数をｋ個としたときに、パルストランス６２の一次巻線７１と二次巻線７２、７３との巻数比ｎがｎ≧ＳＱＲＴ（ｋ）の条件（但し、ＳＱＲＴは平方根）を満たすように設定されていることが望ましい。すると、デッドタイム期間中におけるゲートソース間電圧Ｖgs2a、Ｖgs2bを抑制できるようになり、誤点弧を防止できる。ｎの値は自然数としているが、実数であっても良い。

（第４実施形態）
図１７は、第４実施形態の追加説明図を示す。この図１７に示すように、駆動ＩＣ２９ａと共に、マイコン２９ｂを半導体モジュール４１の多層配線基板３７に実装しても良い。このとき、巻数比ｎは、第２実施形態以降に示したように２以上であることが望ましいが、第１実施形態に示したように１であっても良い。すると、第１又は第２実施形態と同様の作用、効果が得られる。

（第１〜第４実施形態の技術的意義を説明するための補足資料）
以下、特許文献１記載の構造に対する本願前述実施形態に係る構造の技術的意義を説明する。図１８及び図１９は、第１から第４実施形態の技術的意義を説明するための補足資料を示している。この補足説明では、半導体スイッチング素子３０（Ｑ１、Ｑ３）のゲートソース間電圧Ｖgs2a、Ｖgs2bの振動のピーク値をシミュレーションにより試算した結果を示している。この試算条件を以下に記す。

比較対象となる従来構造（特許文献１記載の構造）としては、パルストランス６２を半導体モジュール４１に内蔵し、駆動ＩＣ２９ａ及びマイコン２９ｂを外部に構成したものを想定した。このとき、図１８に示す等価回路において、配線による寄生インダクタンスＬｔを１４ｎＨ、巻数比ｎを１、すなわち各巻数ｎ１：ｎ２ａ：ｎ２ｂ＝４：４：４とした。

また第１実施形態の構造としては、パルストランス６２及び駆動ＩＣ２９ａを半導体モジュール４１に内蔵し、マイコン２９ｂを外部回路基板１５に構成したものを想定した。このとき、図１８に示す等価回路において、配線による寄生インダクタンスＬｔを０ｎＨ、巻数比ｎを１、すなわち巻数ｎ１：ｎ２ａ：ｎ２ｂ＝４：４：４とした。前述した第４実施形態の構造は、第１実施形態の構造にマイコン２９ｂを組み込んだ構成であるため、この構成と同じ等価回路となる。

更に、第２実施形態の構造としては、パルストランス６２及び駆動ＩＣ２９ａを半導体モジュール４１に内蔵し、マイコン２９ｂを外部に構成したものを想定し、更に巻数比ｎを２としたものを想定した。このとき、図１８に示す等価回路において、配線による寄生インダクタンスＬｔを０ｎＨ、巻数比ｎ＝２、すなわち、巻数ｎ１：ｎ２ａ：ｎ２ｂ＝４：２：２とした。

更に、第３実施形態の構造としては、パルストランス６２を半導体モジュール４１に内蔵し、駆動ＩＣ２９ａ及びマイコン２９ｂを外部に構成したものを想定し、更に巻数比ｎを２としたものを想定した。このとき、図１８に示す等価回路において、配線による寄生インダクタンスＬｔを１４ｎＨ、巻数比ｎ＝２、すなわち、巻数ｎ１：ｎ２ａ：ｎ２ｂ＝４：２：２とした。

各構造におけるゲートソース間電圧Ｖgs2a、Ｖgs2bの振動のピーク電圧を図１９に示している。この図１９には、ゲートソース間電圧Ｖgs2a、Ｖgs2bの閾値も合わせて示している。

従来構造においては、リード端子３９の寄生インダクタンスＬｔが大きくなるにつれてゲートソース間電圧Ｖgs2a、Ｖgs2bの振動が増大し、特に寄生インダクタンスＬｔが１４ｎＨ以上になると、半導体スイッチング素子３０（Ｑ１、Ｑ３）の閾値を超えてしまうことがわかる。

また、第１実施形態の構造においては、リード端子３９の寄生インダクタンスＬｔが０となるため電圧の振動を抑制でき、ゲートソース間電圧Ｖgs2a、Ｖgs2bのピーク電圧が閾値未満となることを確認できた。また、第２実施形態の構造においては、第１実施形態の構成に比較して、よりゲートソース間電圧Ｖgs2a、Ｖgs2bのピーク電圧を抑制できることを確認できた。

更に、第３実施形態の構造においては、リード端子３９の寄生インダクタンスＬｔが１４ｎＨ以上となったとしても、寄生インダクタンスＬｔを巻数比ｎの２乗分の１に見做すことができ、特に実用的に用いられる寄生インダクタンスＬｔが２００ｎＨ未満であれば、ゲートソース間電圧Ｖgs2a、Ｖgs2bのピーク値を閾値未満に抑制できることを確認できた。したがって、第１〜第４実施形態の何れの場合においても従来と比較して電圧の振動を抑制できることを確認できた。

（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
尚、上記実施形態では、本発明をハイブリッド車用のパワーコントロールユニット１１に適用するようにしたが、パワーコントロールユニット１１として、他にも電気自動車、燃料電池車等のモータを駆動源として備える車両はもとより、インバータ装置１２とＤＣ−ＤＣコンバータ１３とを組合せて構成される機器全般に適用することができる。

また、半導体モジュール４１の構成としては、回路構成や各部品の配置、多層配線基板３７の導体パターンの構造、各部の材質、形状、大きさ等の詳細な構成については、上記した以外にも様々な変形が可能である。

前述した複数の実施形態の構成、機能を組み合わせても良い。前述実施形態の一部を、課題を解決できる限りにおいて省略した態様も実施形態と見做すことが可能である。また、特許請求の範囲に記載した文言によって特定される発明の本質を逸脱しない限度において考え得るあらゆる態様も実施形態と見做すことが可能である。

本開示は、前述した実施形態に準拠して記述したが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、更には、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範畴や思想範囲に入るものである。

図面中、１１はパワーコントロールユニット、１２はインバータ装置、１３はＤＣ−ＤＣコンバータ（電圧変換器）、１５は外部回路基板、２５、２６は半導体モジュール、２７はインバータ制御回路、２８は主回路、３０は一次側半導体スイッチング素子、３１はメイントランス（磁気部品）、３２は二次側半導体スイッチング素子、３７は多層配線基板、３９はリード端子、４０は端子、４１はＤＣ−ＤＣコンバータ用半導体モジュール、６２はパルストランス、７１は第１の巻線（一次巻線）、７２は第２の巻線（第１の二次巻線）、７３は第３の巻線（第２の二次巻線）を示す。

Claims (10)

1. 電圧変換器（１３）を構成するための半導体モジュールであって、
   少なくとも１つ以上の半導体スイッチング素子（３０、３２）と、磁気部品（３１、３３）と、前記半導体スイッチング素子（３０、３２）と前記磁気部品（３１、３３）とを接続する接続部材（３７）とを組込んで構成されると共に、
   前記半導体スイッチング素子を駆動するための一次巻線（７１）及び二次巻線（７２、７３）を備えるパルストランス（６２）と、
   前記パルストランスの前記一次巻線（７１）に電圧を印加する駆動ＩＣ（２９ａ）と、を一体に備える半導体モジュール。
2. 前記パルストランスは、前記駆動ＩＣに接続される前記一次巻線（７１）と、前記半導体スイッチング素子に接続される１つ以上の前記二次巻線（７２、７３）と、を備え、
   前記二次巻線に接続される前記半導体スイッチング素子の個数をｋ個としたときに、前記一次巻線と前記二次巻線との巻数比ｎがｎ≧ＳＱＲＴ（ｋ）の条件（但し、ＳＱＲＴは平方根）を満たすように設定されている請求項１記載の半導体モジュール。
3. 電圧変換器（１３）を構成するための半導体モジュールであって、
   少なくとも１つ以上の半導体スイッチング素子（３０、３２）と、磁気部品（３１、３３）と、前記半導体スイッチング素子（３０、３２）と磁気部品（３１、３３）とを接続する接続部材（３７）とを組込んで構成されると共に、
   前記半導体スイッチング素子を駆動するためのパルストランス（６２）、を備え、
   前記パルストランスは、外部に設けられる駆動ＩＣ（２９ａ）に接続される一次巻線（７１）と、前記半導体スイッチング素子に接続される１つ以上の二次巻線（７２、７３）とを備え、前記二次巻線に接続される半導体スイッチング素子の個数をｋ個としたときに、前記一次巻線と前記二次巻線との巻数比ｎがｎ≧ＳＱＲＴ（ｋ）の条件（但し、ＳＱＲＴは平方根）を満たすように設定されている半導体モジュール。
4. 前記巻数比ｎが２以上である請求項２又は３記載の半導体モジュール。
5. 前記接続部材は、多層配線基板に構成された導体パターンにより構成され、
   前記導体パターンが、前記半導体スイッチング素子に接続する配線、前記磁気部品を構成する電気的構成部、及び、前記パルストランスの前記一次巻線及び前記二次巻線を構成し、
   前記パルストランスの前記一次巻線と前記二次巻線との間の磁気結合を高めるために組み込まれたコア（６２ａ）を更に備える請求項１から４の何れか一項に記載の半導体モジュール。
6. 前記半導体スイッチング素子は、上アーム及び下アームのスイッチング素子を備えて構成され、
   前記パルストランスの前記一次巻線は、前記駆動ＩＣに接続される第１の巻線（７１）を備え、
   前記パルストランスの前記二次巻線は、前記上アームのスイッチング素子の制御端子に接続される第２の巻線（７２）と、前記下アームのスイッチング素子の制御端子に接続される第３の巻線（７３）と、を備え、
   前記第１から第３の巻線の少なくとも一部が、前記多層配線基板の内部の同一層に構成されている請求項５記載の半導体モジュール。
7. 半導体モジュール（４１）を搭載した電圧変換器（１３）であって、
   少なくとも１つ以上の半導体スイッチング素子（３０、３２）と、磁気部品（３１、３３）と、前記半導体スイッチング素子（３０、３２）と磁気部品（３１、３３）とを接続する接続部材（３７）とを組込んで構成されると共に、
   前記半導体スイッチング素子を駆動するためのパルストランス（６２）と、
   前記パルストランスの一次側に電圧を印加する駆動ＩＣ（２９ａ）と、
   前記駆動ＩＣに制御信号を出力する制御回路（２９ｂ）と、を一体に備え、
   前記パルストランスは、前記駆動ＩＣに接続される一次巻線（７１）と、前記半導体スイッチング素子に接続される１つ以上の二次巻線（７２、７３）とを備え、前記二次巻線に接続される前記半導体スイッチング素子の個数をｋ個としたときに、前記一次巻線と前記二次巻線との巻数比ｎがｎ≧ＳＱＲＴ（ｋ）の条件（但し、ＳＱＲＴは平方根）を満たすように設定されている電圧変換器。
8. 前記巻数比ｎが２以上である請求項７記載の電圧変換器。
9. 前記接続部材は、多層配線基板に構成された導体パターンにより構成され、
   前記導体パターンが、前記半導体スイッチング素子に接続する配線、前記磁気部品を構成する電気的構成部、及び、前記パルストランスの前記一次巻線及び前記二次巻線を構成し、
   前記パルストランスの前記一次巻線と前記二次巻線との間の磁気結合を高めるために組み込まれたコア（６２ａ）を更に備える請求項７または８記載の電圧変換器。
10. 前記半導体スイッチング素子は、上アーム及び下アームのスイッチング素子（３０、３２）を備えて構成され、
    前記パルストランスの前記一次巻線は、前記駆動ＩＣに接続される第１の巻線（７１）を備え、
    前記パルストランスの前記二次巻線は、前記上アームのスイッチング素子の制御端子に接続される第２の巻線（７２）と、前記下アームのスイッチング素子の制御端子に接続される第３の巻線（７３）と、を備え、
    前記第１から第３の巻線の少なくとも一部が、前記多層配線基板の内部の同一層に構成されている請求項９記載の電圧変換器。

Images