(1)第1の実施形態
以下、第1の実施形態について、図1~図5を参照しながら説明する。尚、以下に述べる各実施形態では、パワーコントロールユニットと称される、ハイブリッド車用のモータの駆動装置を適用対象としている。図4は、パワーコントロールユニット11の全体的な回路構成を概略的に示しており、図5は、パワーコントロールユニット11の要部の外観構成を示している。
ここで、図5に概略的に示すように、パワーコントロールユニット11は、図示しないケース内に、モータ・ジェネレータ駆動用のインバータ装置12、及び、補機(ヘッドランプ等の車載電装品)駆動用のDC-DCコンバータ13、それらの各部品を冷却する積層型冷却器14.外部回路基板15等を組込んで構成される。また、図4に一部示すように、ハイブリッド車には、動力源用のHVバッテリ16、ランプ、オーディオ等の車載機器用の補機用バッテリ17、2個のモータ・ジェネレータ(走行用モータ、発電用モータ)等が設けられている。前記HVバッテリ16の電圧は、例えば201.6Vとされ、前記補機用バッテリ17の電圧は、例えば12Vとされている。
図4に示すように、前記インバータ装置12は、前記HVバッテリ16の電圧を、例えば最大650Vに昇圧する昇圧コンバータ18、昇圧された直流電圧を三相交流に変換して前記各モータ・ジェネレータを駆動する三相のインバータ回路19、19、それらを駆動・制御するインバータ制御回路27を備えている。そのうち、昇圧コンバータ18は、入力コンデンサ20、リアクトル21、2個のIGBT等のスイッチング素子22、22、それらスイッチング素子22、22に逆並列接続されたダイオード23、23、出力コンデンサ24を備えている。詳しく図示はしないが、前記スイッチング素子22及びダイオード23は、薄型パッケージ内にモールドされた半導体モジュール25(図5参照)として構成されている。
前記各インバータ回路19は、周知のように、6個のIGBT等のスイッチング素子と、それら各スイッチング素子に夫々逆並列接続されたダイオードとを有して構成されている。このとき、詳しい図示は省略するが、U、V、Wの各相のスイッチング素子とダイオードとの並列接続回路が、半導体モジュール26(図5参照)として供され、インバータ回路19は、6個の半導体モジュール26を備えている。詳しく図示はしないが、この半導体モジュール26は、スイッチング素子とダイオードとの2個の半導体チップを、薄型のパッケージ内にモールドして構成されると共に、パッケージの両面に金属製の冷却プレートを配して構成されている。
前記DC-DCコンバータ13は、前記HVバッテリ16の直流高電圧を、低電圧(例えば14V)に変換し、各種車載機器に供給したり、前記補機用バッテリ17に充電したりするものである。詳しく図示はしないが、このDC-DCコンバータ13は、入力フィルタ回路、図1に示すようなフルブリッジ型の主回路28、出力フィルタ回路を備えており、制御回路29(図1、図4参照)により駆動・制御される。
尚、詳しく図示はしないが、前記制御回路29は、前記主回路28の各半導体部品を制御(ゲート駆動)する複数のパルストランス53(図1参照)を駆動する駆動ICや、それら駆動ICを制御するマイコン等を備えて構成されている。このとき、主回路28の制御方式として、ピーク電流フィードバック制御が採用されている。前記制御回路29やパルストランス53は、前記外部回路基板15に設けられ、DC-DCコンバータ13に接続されるようになっている。
図1に示すように、前記主回路28は、直流高電圧を高周波の交流に変換する一次側の半導体部品としての4個の一次側トランジスタ30、交流を降圧する磁気部品としてのメイントランス31、低圧となった交流電圧を整流する二次側の半導体部品としての4個(2並列)の二次側トランジスタ32、整流後の直流電圧を平滑にする磁気部品としてのチョークコイル33及び平滑コンデンサ34を備えている。更にノイズ抑制用の複数個のコンデンサ35(図2にのみ図示)を備えている。
このとき、一次側トランジスタ30及び二次側トランジスタ32には、例えば高速動作が可能な横型構造のGaN系半導体が採用されている。各トランジスタ30、32は、ゲート、ソース用の制御信号用端子を夫々備えている。尚、各トランジスタ30、32は、Q1~Q6の部品番号が付されており、以下、それらを区別する場合には、符号の後に(Q1)といったように括弧書きで部品番号を付すこととする。図1では、二次側トランジスタ32(Q5)、32(Q6)について、一部図示を省略(1個のみを図示)しているが、それぞれ2個が並列に設けられている。図2に示すように、並列の2個の二次側トランジスタ32は、(Q5_1)、(Q5_2)、(Q6_1)、(Q6_2)の部品番号で区別される。
また、前記各コンデンサ34、35は、例えば積層セラミックコンデンサから構成されている。これら各コンデンサ34、35にも、C111等の部品番号が付されており、必要に応じて括弧書きで部品番号を付す。尚、これも図2にのみ示すように、一次側トランジスタ30のうち、トランジスタ30(Q2)、30(Q4)については、夫々、スナバコンデンサ36(C124)、36(C144)が並列接続されている。これらスナバコンデンサ36は、必要に応じて設ければ良い。
さて、本実施形態では、図1に示すように、DC-DCコンバータ13に対するピーク電流フィードバック制御を行うために、電流センサとしてのカレントトランス59が設けられる。本実施形態では、後述するように、カレントトランス59は、半導体モジュール41の本体41aの外部即ち外部回路基板15上に設けられるようになっており、カレントトランス59の一次巻線が、後述のセンサ用端子部を介してメイントランス31の一次巻線46に直列に接続されるようになっている。
また、本実施形態では、カレントトランス59の出力信号は、受け回路60を介して前記制御回路29に入力される。このとき、詳しく図示はしないが、受け回路60は、カレントトランス59の検出出力を絶対値に変換するための全波整流回路と、高周波ノイズを除去するためのフィルタ回路とを含んでいる。これにより、カレントトランス59の検出出力は、全波整流回路により絶対値に変換され、更にフィルタ回路により高周波ノイズが除去された上で、制御回路29に入力され、ピーク電流フィードバック制御に用いられる。尚、全波整流回路には、高周波特性の良いショットキーバリアダイオード等を採用し、また、フィルタ回路は、高周波遮断特性の良い2段以上のRCフィルタ等を採用することが好ましい。
そして、本実施形態では、前記DC-DCコンバータ13の主回路28を構成する各構成部品30~36等は、図2、図3に示すように、接続部材としての多層配線基板37に一体的に組付けられて組立体とされる。更に、その組立体に後述する放熱板51、52やリード端子39、40等が設けられた後、モールド樹脂で樹脂封止され、DC-DCコンバータ用半導体モジュール41として構成される。以下、本実施形態に係るDC-DCコンバータ用半導体モジュール41(以下、単に「半導体モジュール41」という)について、主として、図2、図3を参照して詳述する。
図5に示すように、半導体モジュール41の本体41a(パッケージ)は、やや横長な薄型矩形板状をなしている。このとき、前記放熱板51、52の外面や、後述する磁気部品つまりメイントランス31及びチョークコイル33のコアの外面が、本体41aの外面(表裏両面)においてモールド樹脂から露出している。また、図2にも示すように、本体41aの一辺部、この場合上辺部に、上方に延びて、複数本のリード端子39が設けられている。更に、本体41aの別の辺この場合反対側の辺である下辺部に、後述するメイントランス31の二次巻線のセンタタップに接続された端子であるGND2の端子40が、図で下方に延びて設けられている。
このとき、後述するように、複数本のリード端子39のうち、図2(b)で左端側に位置する2本のリード端子39は、2個のセンサ用端子部38に夫々接続されており、カレントトランス59の接続用のリード端子39とされている。尚、図2には、各リード端子39の端子番号が括弧書きで付されており、各リード端子39を区別する必要がある場合には、リード端子39の後に括弧書きでその端子番号を付すこととする。図2では、上記したカレントトランス59の接続用の2本のリード端子39は、リード端子39(CT)とされる。
また、図2に示すように、リード端子39には、前記入力フィルタ回路を通して直流電圧が印加されるP、Nのリード端子39(P)、39(N)が、本体41aの表面側及び裏面側に夫々設けられている。また、一次側のGND1のリード端子39(GND1)、二次側のGND3のリード端子39(GND3)が離間して左右に配置されている。各トランジスタ30、32のゲート(G)、ソース(S)用の制御信号用のリード端子39(「Q1_S」、「Q6_1_S」等)が、上アーム側が本体41aの表面(上面)側に、下アーム側が本体41aの裏面(下面)側に夫々設けられている。
図2は、主回路28の各構成部品30~36を多層配線基板37に組付けた組立体の、外観構成を示しており、図2(a)は、組立体の表面(上面)側を示し、図2(b)は、組立体の裏面(底面)側を示している。前記多層配線基板37は、全体としてやや横長のほぼ矩形板状をなし、図3に示すように、この場合4層の導体層(3層の絶縁層)及び層間を接続するビアなど有する厚銅多層基板から構成されている。以下、多層配線基板37の各層を、表面(上)側から順に、第1層42、第2層43、第3層44、第4層45と称する。
図2に示すように、半導体部品のうち、上アームを構成する一次側トランジスタ30(Q1、Q2)及び二次側トランジスタ32(Q5)は、多層配線基板37の上面側即ち第1層42に実装されている。下アームを構成する一次側トランジスタ30(Q3、Q4)及び二次側トランジスタ32(Q6)は、多層配線基板37の下面側即ち第4層45に実装されている。このとき、各一次側トランジスタ30及び二次側トランジスタ32は、多層配線基板37の上辺寄り、つまりリード端子39側の位置に設けられている。
磁気部品である前記メイントランス31は、図1等に示すように、一次巻線46、二次巻線47、コア48を有して構成される。図2、図3に示すように、このメイントランス31は、前記多層配線基板37の図で右側部分に配設される。また、磁気部品である前記チョークコイル33は、巻線49及びコア50(図2参照)を備えて構成される。このチョークコイル33は、多層配線基板37の左辺部分に配設される。本実施形態では、メイントランス31の一次巻線46及び二次巻線47、並びに、チョークコイル33の巻線49は、導体パターンによって構成(実現)されるようになっている。このとき、図3に示すように、二次巻線47が上下の表面層この場合第1層42及び第4層45に設けられ、一次巻線46が複数の内層この場合第2層43及び第3層44に設けられる。
即ち、図3に示すように、メイントランス31の二次巻線47は、第1層42に形成された二次巻線用導体パターン47aと、第4層45に形成された二次巻線用導体パターン47bとから構成されている。これら二次巻線用導体パターン47a、47bは、共に、太幅で1ターンとなるように設けられている。二次巻線用導体パターン47aの一端側と、二次巻線用導体パターン47bの一端側とは、ビアにより接続されてセンタタップ配線42b、45bとされている。図2に示すように、センタタップ配線42b、45bに、前記GND2の端子40が接続されている。尚、図3に示すように、第2層43及び第3層44には、二次巻線47と、トランジスタ32(Q5、Q6)とを接続するための第1配線43a及び44aが夫々形成されている。
図3に示すように、メイントランス31の一次巻線46は、第2層43に形成された一次巻線用導体パターン46aと、第3層44に形成された一次巻線用導体パターン46bとから構成されている。これら一次巻線用導体パターン46a、46bは、共に、細幅で、4ターン程度の渦巻き状に形成されている。これら一次巻線用導体パターン46a、46bの内周側の端部同士がビア46cにより接続されている。また、多層配線基板37には、両巻線46、47の中心部に位置して、円形の開口部31aが導体パターン及び絶縁層の双方が抜けた状態で形成されている。
前記コア48は、図2に示すように、多層配線基板37の上面側に二次巻線47を覆うように配置される上部分割コア48aと、下面側に配置される下部分割コア48bとからなる。これら分割コア48a、48bは、断面コ字状をなすように側辺部が立下がった或いは立上がった矩形薄板状をなしている。また、分割コア48bには、その上面中央部から上方に突出するように、前記開口部31a内に配置される円柱部(図示せず)が一体に設けられている。このコア48の材質としては、高周波特性に優れるNi-Zn系フェライトが採用されている。また、Ni-Zn系フェライト製のコア48は、比抵抗が高く、絶縁性に優れるものとなっている。
前記チョークコイル33の巻線49は、図3に示すように、第1層42、第2層43、第3層44、第4層45の左辺部に、夫々、幅広で前後方向に延びるストレートつまり直線形状のチョークコイル用導体パターン49a、49b、49c、49dを、隙間を持って上下に重なるように形成すると共に、それら各チョークコイル用導体パターン49a、49b、49c、49dを、前後の両端部においてビアにより一括して接続することにより構成されている。
前記コア50は、図2等に示すように、多層配線基板37の上面側に巻線49を覆うように配置される上部分割コア50aと、下面側に配置される下部分割コア50bとからなる。これら分割コア50a、50bは、断面U字状をなすように側辺部が立下がった(立上がった)矩形薄板状をなしている。また、下部分割コア50bの立上り壁の上端部には、上下の分割コア50a、50bが組合せられた際に、突合せ部分にギャップを形成するための絶縁部材(図示せず)が配置されている。このコア50の材質としても、例えばNi-Zn系フェライトが採用されている。
また、図3に示すように、多層配線基板37の第1~第4の各層42~45には、部品実装用のランドや、部品同士間の配線、部品とリード端子との間の配線を構成する導体パターン、層間を上下に接続するビア(便宜上、符号を省略)が設けられている。図2(a)に示すように、多層配線基板37の上面即ち第1層42には、上アームを構成する一次側のトランジスタ30(Q1、Q2)が、メイントランス31の図で上側に実装され、二次側のトランジスタ32(Q5_1、Q5_2)が、メイントランス31とチョークコイル33との間に位置して実装されている。
図2(b)に示すように、多層配線基板37の下面即ち第4層45には、上記上アームと対称的に、下アームを構成する一次側のトランジスタ30(Q3、Q4)が、メイントランス31の後側に実装され、二次側のトランジスタ32(Q6_1、Q6_2)がメイントランス31とチョークコイル33との間に位置して実装されている。これと共に、上下アームで対応する半導体部品が、対称的に、つまり上下方向に見て同じ位置に配置されている。
このとき、例えば、トランジスタ30(Q1)と、トランジスタ30(Q3)とを接続する配線は、多層配線基板37の上面即ち第1層42を図で右に延び、ビアによって4層を上下に貫通し、多層配線基板37の下面即ち第4層45を図で左に延びるといったように、上下にループを描くように設けられる。これにより、多層配線基板37の上下面において、上アームを構成するトランジスタ30(Q1、Q2)と、下アームを構成するトランジスタ30(Q3、Q4)との間の配線は、電流の向きが逆向きになるように設けられている。
そして、トランジスタ30の配線と、リード端子39(GND1)に繋がる配線との間には、ノイズ抑制用のコンデンサ35が、次のように設けられている。図2(a)に示すように、トランジスタ30(Q1)とリード端子39(GND1)との間には、並列に3個のコンデンサ35(C111、C112、C113)が接続されている。トランジスタ30(Q2)とリード端子39(GND1)との間には、並列に3個のコンデンサ35(C121、C122、C123)が接続されている。図2(b)に示すように、トランジスタ30(Q3)とリード端子39(GND1)との間には、並列に3個のコンデンサ35(C131、C132、C133)が接続されている。トランジスタ30(Q4)とリード端子39(GND1)との間には、並列に3個のコンデンサ35(C141、C142、C143)が接続されている。
一方、二次側においては、トランジスタ32(Q5)及びトランジスタ32(Q6)の接続配線とチョークコイル33の入力端子との接続点と、GND2の端子40との間に、ノイズ抑制用のコンデンサ35が設けられている。この場合、図2(a)に示すように、多層配線基板37の上面側即ち第1層42においては、トランジスタ32(Q5)とチョークコイル33とをつなぐ第2配線42aと、センタタップとGND2の端子40とを接続するセンタタップ配線42bとの間に、並列に2個のコンデンサ35(C201、C202)が接続されている。
図2(b)に示すように、多層配線基板37の下面側即ち第4層45においては、トランジスタ32(Q6)とチョークコイル33とをつなぐ第2配線45aと、センタタップとGND2の端子40とを接続するセンタタップ配線45bとの間に、並列に2個のコンデンサ35(C203、C204)が接続されている。尚、前記第2配線42a及び45aと、上記した第1配線43a、44aとは、上下に重なるように位置されている。
また、前記平滑コンデンサ34に関しては、図2(a)に示すように、多層配線基板37の上面側即ち第1層42の、チョークコイル33の出力側のリード端子39(AMD)が接続される導体パターンと、リード端子39(GND3)が接続される導体パターンとの間に、並列に3個の平滑コンデンサ34(C214、C215、C216)が接続されている。図2(b)に示すように、多層配線基板37の下面側即ち第4層45の、チョークコイル33の出力側のリード端子39(AMD)が接続される導体パターンと、リード端子39(GND3)が接続される導体パターンとの間に、並列に3個の平滑コンデンサ34(C211、C212、C213)が接続されている。
そして、図2(b)、図3に示すように、多層配線基板37には、導体パターンによって2個のセンサ用端子部38が設けられ、各センサ用端子部38に接続されたリード端子39(CT)を介して、メイントランス31の一次巻線46にカレントトランス59が直列に接続される。多層配線基板37には、やはり導体パターンによって、一次巻線46とセンサ用端子部38とを接続するための引出し配線61、62が設けられる。
そのうち引出し配線61は、図3(b)、(d)に示すように、多層配線基板37の第2層43において、一次巻線46の一次巻線用導体パターン46aの外囲周側端部から、図で右方に延び、ビア61aを介して第4層45において更に図で上方に延び、その上端部が一方のセンサ用端子部38に接続されている。他方の引出し配線62は、図3(d)に示すように、第4層45において、一次側トランジスタ30の一方のペアの出力端子から、図で右方に延び更に図で上辺部まで延び、その上端部が他方のセンサ用端子部38に接続されている。
さらに、本実施形態では、図2に示すように、半導体モジュール41の本体41aの外面この場合両面には、前記各トランジスタ30、32からの放熱を行うための半導体用放熱板51、及び、前記メイントランス31及びチョークコイル33からの放熱を行うための巻線用放熱板52が設けられている。このとき、図示はしないが、半導体用放熱板51は、例えば銅板からなる2枚の金属板間に、例えばAlN等のセラミック板からなる絶縁板を挟むように積層して構成され、トランジスタ30、32の表面に熱的接続状態に配置されている。また、詳しく図示はしないが、巻線用放熱板52も、同様に、金属板と絶縁板とを積層して構成される。
図2(a)に示すように、半導体用放熱板51は、多層配線基板37即ち組立体の上面側においては、トランジスタ30(Q1)、30(Q2)の表面に夫々設けられていると共に、2個のトランジスタ32(Q5_1、Q5_2)の双方に跨るように1個が設けられ、合計3個が設けられている。半導体用放熱板51は、多層配線基板37(組立体)の下面側においても、図2(b)に示すように、トランジスタ30(Q3)、30(Q4)の表面に夫々設けられていると共に、2個のトランジスタ32(Q6_1、Q6_2)の双方に跨るように1個が設けられ、合計3個が設けられている。
前記巻線用放熱板52は、多層配線基板37即ち組立体の上面側においては、図2(a)に示すように、第2配線42aの上面の一部つまりトランジスタ32の手前側を覆うように熱的接続状態に設けられると共に、センタタップ配線42bの一部つまりメイントランス31のコア48の手前側を覆うように熱的接続状態に設けられる。多層配線基板37(組立体)の下面側においては、図2(b)に示すように、第2配線45aの一部部分、及び、センタタップ配線45bの一部部分に設けられている。
以上のように構成された組立体は、リード端子39及び端子41が接続され、更に半導体用放熱板51及び巻線用放熱板52を取付けた状態で、樹脂モールドされて矩形薄板状の本体41aつまりパッケージが構成される。このとき、半導体用放熱板51及び巻線用放熱板52は、本体41の上下両面から露出した形態とされる。また、メイントランス31のコア48の外面、チョークコイル33のコア50の外面も、本体41の上下両面から露出した形態とされる。この場合、コア48、50の外面を覆うように樹脂モールドし、そののち切削などにより露出させるようにしても良い。さらにこの場合、コア48、50を樹脂モールドしたまま、放熱板51、52のみを露出させるようにしても良い。
上記のように構成されたDC-DCコンバータ13を構成する半導体モジュール41は、図5に示すように、インバータ装置12を構成する2個の半導体モジュール25、及び、6個の半導体モジュール26、リアクトル21(図5では図示省略)等と共に、積層型冷却器14に組込まれてパワーコントロールユニット11を構成する。ここで、図5を参照して、前記積層型冷却器14の構成について簡単に述べる。
この積層型冷却器14は、図で左右方向に並んで並列配置される複数個の冷却管54、全体として図で左右方向に延びそれら冷却管54に連結される入口側及び出口側のヘッダ部55及び56等を備える。冷却管54は、アルミニウム等の金属から、図で前後方向に長く、左右方向に薄型つまり偏平な中空薄板状に構成されており、複数枚が、相互間に部品が配置される冷却スペース14aを確保した状態で、図で左右方向に対向配置しながら並列に配置される。入口側ヘッダ部55は、図で左端部に流入管55aを有し、複数の冷却管54の後端部側に接続して、各冷却管54に冷却流体を供給する。
出口側ヘッダ部56は、図で左端部に流出管56aを有し、複数の冷却管54の前端部側に接続して、各冷却管54から出た冷却流体が流入する。これにより、外部から流入管55aに冷却流体が供給され、その冷却流体が入口側ヘッダ部55を通して各冷却管54内を流れ、出口側ヘッダ部56に流入した後、流出管56aを通して外部に排出される。詳しく図示はしないが、入口側ヘッダ部55及び出口側ヘッダ部56は、柔軟性を有し、左右方向への若干の伸縮が可能に構成され、前記各冷却スペース14aに半導体モジュール等の部品が配置された状態で、図示しない板ばねにより、図で右方から全体が左右方向に圧縮される。これにて、各冷却スペース14aに配置された各部品が、冷却管54の側面に密着し、左右両面から冷却されるのである。
本実施形態では、上記した積層型冷却器14に対し、各部品が、次のように配置されている。即ち、積層型冷却器14の右端部の冷却スペース14aには、リアクトル21が配置される。その左側の2箇所の冷却スペース14aには、半導体モジュール25が夫々配置されている。その左側の6箇所の冷却スペース14aには、インバータ回路19を構成する6個の半導体モジュール26が夫々配置されている。左端部の冷却スペース14aには、本実施形態のDC-DCコンバータ用半導体モジュール41が配置されている。尚、半導体モジュール41の放熱板51、52の表面には、放熱グリースなどが塗布されて、冷却管54に密着される。
このとき、半導体モジュール25及び半導体モジュール26においては、制御端子等のリード端子57が、積層型冷却器14の両面の内の一方である上面側に導出されている。但し、一部のパワー端子58については、パッケージの図で下辺部から下方に突出している。前記半導体モジュール41についても、複数本のリード端子39が本体41aの上辺部から上方に導出されている。そして、積層型冷却器14の上面側に、1枚の外部回路基板15が配置されている。この外部回路基板15には、インバータ装置12用のインバータ制御回路27やDC-DCコンバータ13用の制御回路29、前記カレントトランス59や受け回路60等が設けられており、前記各リード端子57及びリード端子39がこの外部回路基板15に接続される。このとき、センサ用のリード端子39(CT)を介して、メイントランス31の一次巻線46にカレントトランス59が接続される。
尚、詳しく図示はしないが、半導体モジュール41のリード端子39とは反対側に導出されるGND2の端子40は、例えばケースのGNDと直接的に接続されるようになっている。半導体モジュール25及び半導体モジュール26のパワー端子58は、積層型冷却器14の下面側に導出され、例えばインバータ用バスバーに溶接等により接続される。また、ケース内には、更に入力コンデンサ20や出力コンデンサ24なども配設される。前記積層型冷却器14の流入管55a及び流出管56aは、ケースの外壁を貫通して、外部の冷却流体循環装置に接続される。
次に、上記のように構成されたDC-DCコンバータ用半導体モジュール41の作用、効果について述べる。上記構成の半導体モジュール41においては、本体41内に、複数個の一次側トランジスタ30及び二次側トランジスタ32、メイントランス31やチョークコイル33、接続部材としての多層配線基板37等を一体的に組込んで構成した。これにより、冷却を必要とする複数の部品を集約的に配置することができ、全体の小型化を図ることができる。また、半導体モジュール41は、本体41aの一辺部に、リード端子39及びセンサ用端子部38が設けられているので、外部回路基板15との接続も容易となり、接続構造を簡単に済ませることができる。
そして、電流センサとしてのカレントトランス53をメイントランス31の一次巻線46に直列に接続することにより、ピーク電流フィードバック制御を可能とすることができる。このとき、メイントランス31の一次巻線46にカレントトランス53を直列に接続することにより、入力共振の影響を避けた低ノイズの電流検出が可能となる。そのため本実施形態では、電流検出にマスク期間を設けずとも済み、駆動周波数を例えば従来の100kHzから、2MHzに高周波化することができる。この結果、本実施形態のDC-DCコンバータ用半導体モジュール41によれば、ピーク電流フィードバック制御を可能としながらも、駆動周波数を高周波化して全体の小型化を図ることができるという優れた効果を奏する。
特に本実施形態では、電流センサとしてカレントトランス53を採用し、その一次巻線が、センサ用端子部38及びリード端子39を介してメイントランス31の一次巻線46に直列に接続されるように構成した。これにより、高圧ラインと絶縁状態で電流検出が可能となる。また本実施形態では、カレントトランス53の検出出力を絶対値に変換するための全波整流回路と、高周波ノイズを除去するためのフィルタ回路とを含む受け回路60を設けるようにした。これにより、電流を正方向のみにして、さらに原理的に生じるメイントランス漏れLと2次側の寄生容量での共振電流を抑制できるようにしたので、ピーク電流の検出が容易であり、精度の高いピーク電流フィードバック制御が可能となる。
更に本実施形態では、接続部材を多層配線基板37から構成すると共に、多層配線基板37の各層42~45の導体パターンによって、一次側トランジスタ30及び二次側トランジスタ32の配線、及び、メイントランス31及びチョークコイル33の巻線46、47及び49、引出配線61、62が実現される構成とした。これにより、巻線46、47及び49の薄型化を図ることができ、半導体モジュール41全体としての、小型化、薄型化、低コスト化を図ることができる。
尚、上記実施形態では、上記DC-DCコンバータ用半導体モジュール41に加えて、インバータ装置12を構成する半導体モジュール26、25等を1つの積層型冷却器14に組込んでパワーコントロールユニット11を構成するようにした。この場合、積層型冷却器14に組込まれる冷却すべき部品点数ひいては冷却管54の数を少なくして全体のコンパクト化を図ることができる。また、これに伴い、部品数の削減による構成の簡単化やコストダウン、組付け工数の低減による製造工程の簡略化も図ることができる。積層型冷却器14を採用したことにより、優れた冷却効果が得られることは勿論である。
(2)第2の実施形態
図6は、第2の実施形態を示すものであり、DC-DCコンバータ用半導体モジュール71の本体を構成する例えば4層の多層配線基板の第1~第4の各層72~75に設けられる導体パターンを示している。尚、以下に述べる各実施形態においては、上記第1の実施形態と同一部分に同一符号を付して、新たな図示や詳しい説明を省略し、第1の実施形態と異なる点を中心に説明することとする。
この第2の実施形態が、上記第1の実施形態のDC-DCコンバータ用半導体モジュール41と異なる点は、次の構成にある。即ち、本実施形態に係るDC-DCコンバータ用半導体モジュール71は、本体を構成する多層配線基板内に、電流センサが組込まれ、電流センサの出力側がセンサ用端子部38に接続されている。より具体的には、多層配線基板内に、電流センサとしてのカレントトランス76が内蔵されると共に、そのカレントトランス76の一次巻線77及び二次巻線78が、多層配線基板の導体パターンにより構成されている。また、図示しないコアが、多層配線基板内に組込まれる。
図6(a)に示すように、多層配線基板の第1層72には、カレントトランス76の一次巻線77が、1ターンとなるように設けられている。一次巻線77の一端部は、ビア77aを介して、第2層73において、メイントランス31の一次巻線46の一次巻線用導体パターン46aの外囲周側端部に接続されている(図6(b)参照)。一次巻線77の他端部は、ビア77bを介して、第4層75において、一次側トランジスタ30の一方のペアの出力端子に接続されている(図6(d)参照)。
図6(b)、(c)に示すように、カレントトランス76の二次巻線78は、第2層73に形成された二次巻線用導体パターン78aと、第3層74に形成された二次巻線用導体パターン78bとから構成されている。これら二次巻線用導体パターン78a、78bは、共に4ターン程度の渦巻き状に形成されており、それらの内周側の端部同士がビア78cにより接続されている。そして、図6(c)、(d)に示すように、二次巻線用導体パターン78bの外周側端部が、ビア78dを介して一方のセンサ用端子部38に接続されている。これと共に、図6(b)、(d)に示すように、二次巻線用導体パターン78aの外周側端部が、ビア78eを介して他方のセンサ用端子部38に接続されている。
またこのとき、多層配線基板には、一次巻線77及び二次巻線78の中心部に位置して円形開口部76aが形成されていると共に、一次巻線77及び二次巻線78の図で上下に位置して横長の2個のスリット状開口部76b、76bが形成されている。図示しない、コアは、多層配線基板の両面側に配置される分割コアから構成される。各分割コアは、両端部がスリット状開口部76b、76bに嵌合するような断面コ字状をなすように構成されると共に、一方の分割コアには、円形開口部76a内に配置される円柱部が一体に設けられている。
このような第2の実施形態のDC-DCコンバータ用半導体モジュール71によれば、上記第1の実施形態と同様に、ピーク電流フィードバック制御を可能としながらも、駆動周波数を高周波化して全体の小型化を図ることができる等の優れた作用・効果を得ることができる。そして、それに加えて、電流センサとしてのカレントトランス76を外付けでなく本体内に組込むことができるので、全体の体格のコンパクト化、低コスト化を図ることができる。また、カレントトランス76の出力を、センサ用端子部38及びリード端子39を介して外部に容易に取出すことができることは勿論である。特に本実施形態では、カレントトランス76の一次巻線77及び二次巻線78が、多層配線基板の導体パターンによって構成されるので、より一層の全体の小型化、薄型化、低コスト化を図ることができる。
更に、本実施形態では、カレントトランス76の漏れインダクタンスにより、フルブリッジ・フェーズシフト適用時のZVS(Zero Volt Switching)領域を拡大することで高効率化できる。また、詳細は省略するが、隣り合う巻線との距離を離したり、上下パターンで重ならないようにした巻線構造とすることが望ましい。これにより、線間寄生容量を低減し、カレントトランス76の共振周波数を高くできる。即ち、高周波電流を検出することができる。尚、この第2の実施形態では、4層の多層配線基板を用いて、カレントトランス76の一次:二次=1:8の巻線を形成するようにしたが、例えば、基板の層数や巻線のターン数、検出端子の位置や方向など、詳細な構成については、上記した以外にも様々な変形が可能である。
(3)第3の実施形態
図7は、第3の実施形態を示すもので、DC-DCコンバータ用半導体モジュール80の本体を構成する例えば8層の多層配線基板の第1~第8の各層81~88に設けられる導体パターンを示している。この第3の実施形態では、多層配線基板に、一次側トランジスタ30の上アームと下アームとの間に、第1、第2の短絡検出用巻線89、90が設けられると共に、それら第1、第2の短絡検出用巻線89、90に接続された4個の上下短絡検出用端子部91が設けられている。
即ち、第1層81は、上記第1の実施形態における第1層42とほぼ同等の構成を備えていると共に、第1層81の図で右辺部上部に、縦方向に並んで4個の上下短絡検出用端子部91が設けられている。また、第3層83、第6層86、第8層88については、夫々、第1の実施形態における第2層43、第3層44、第4層45とほぼ同等の構成を備えている。
そして、前記第1の短絡検出用巻線89は、第2層82に設けられた1ターンの巻線用導体パターン89a、第4層84に設けられた1ターンの巻線用導体パターン89b、第5層85に設けられた1ターンの巻線用導体パターン89c、第7層87に設けられた1ターンの巻線用導体パターン89dを、ビアを介して順に接続して構成されている。合計4ターンの第1の短絡検出用巻線89の両端が、前記上下短絡検出用端子部91のうち上側の2個に夫々ビアを介して接続されている。
同様に、前記第2の短絡検出用巻線90は、第2層82に設けられた1ターンの巻線用導体パターン90a、第4層84に設けられた1ターンの巻線用導体パターン90b、第5層85に設けられた1ターンの巻線用導体パターン90c、第7層87に設けられた1ターンの巻線用導体パターン90dを、ビアを介して順に接続して構成されている。合計4ターンの第2の短絡検出用巻線90の両端が、前記上下短絡検出用端子部91のうち下側の2個に夫々ビアを介して接続されている。尚、上下短絡検出用端子部91は、図示しないリード端子を介して、外部回路基板15の検知回路に接続される。
上記構成により、上記第1の実施形態と同等の作用・効果が得られることに加え、一次側トランジスタ30の上アームと下アームとの間に短絡が生じた場合に発生する電圧が、上下短絡検出用端子部91から出力されるので、検知回路において短絡を監視することができる。これにより、カレントトランス59を設けただけでは検出できなかった上下短絡を検出し、短絡発生時の保護動作を行うことができる。導体パターンによって短絡検出用巻線89、90を設けることで短絡検知手段を実現できるので、簡単で安価な構成で済ませることができる。この場合も、多層配線基板の層数、短絡検出用巻線のターン数、上下短絡検出用端子部の位置等の詳細な構成については、様々な変形が可能である。
(4)第4の実施形態、その他の実施形態
図8は、第4の実施形態を示すもので、DC-DCコンバータ用半導体モジュール92の本体を構成する例えば4層の多層配線基板の第1~第4の各層93~96に設けられる導体パターンを示している。この第4の実施形態が上記第1の実施形態と異なる点は、一次巻線46とセンサ用端子部38とを接続するための引出し配線97、98部分の構成にある。本実施形態では、引出し配線98の途中に、フルブリッジ・フェーズシフト適用時のソフトスイッチング用巻線99が、導体パターンにより構成されて直列に挿設されている。それ以外の部分に関しては、第1層93~第4層96は、上記第1の実施形態の第1層42~第4層45と同等の構成を備えている。
即ち、一方の引出し配線97は、図8(b)、(d)に示すように、多層配線基板の第2層94において、一次巻線46の一次巻線用導体パターン46aの外囲周側端部から、図で右方に延び、ビア97aを介して第4層96において更に図で右方に延びた後上方に延び、その上端部が一方のセンサ用端子部38に接続されている。他方の引出し配線98は、図8(d)に示すように、第4層96において、一次側トランジスタ30の一方のペアの出力端子から、図で右方に延びビア98aに接続され、第2層94及び第3層95に設けられるソフトスイッチング用巻線99を介して、最終的にビア98bから上方に延びて他方のセンサ用端子部38に接続されている。
前記ソフトスイッチング用巻線99は、図8(c)に示す第3層95に形成された巻線用導体パターン99aと、図8(b)に示す第2層94に形成された巻線用導体パターン99bとから構成されている。これら巻線用導体パターン99a、99bは、共に4ターン程度の渦巻き状に形成されており、それらの内周側の端部同士がビア99cにより接続されている。第3層95の巻線用導体パターン99aの外周側端部が前記ビア98aに接続され、第2層94の巻線用導体パターン99bの外周側端部が前記ビア98bに接続されている。
この第4の実施形態においては、メイントランス31の一次巻線46と直列に、ソフトスイッチング用巻線99即ちインダクタンスが追加されているので、フルブリッジ・フェーズシフト適用時のZVS(Zero Volt Switching)領域を拡大することで高効率化できる。また図示はしていないが、ソフトスイッチング用巻線99を覆うようにコアを設けることにより、より大きなインダクタンスを得ることが可能となる。導体パターンによってソフトスイッチング用巻線99を設けるようにしたので、簡単で安価な構成で済ませることができる。この場合も、多層配線基板の層数、ソフトスイッチング用巻線のターン数、引出し配線の位置等の詳細な構成については、様々な変形が可能である。
尚、上記各実施形態では、ハイブリッド車用のパワーコントロールユニットに適用するようにしたが、他にも電気自動車、燃料電池車等のモータを駆動源として備える車両のパワーコントロールユニットに適用することができる。また、DC-DCコンバータ用半導体モジュールの構成としても、例えば二次側の半導体部品として、トランジスタ32に変えてダイオードを採用しても良い等、回路構成や各部品の配置、多層配線基板の導体パターンの構造、各部の材質、形状、大きさ等の詳細な構成については、上記した以外にも様々な変形が可能である。
その他、電流センサとしてはカレントトランスに限らず、各種の電流センサを採用することも可能である。本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。