JP7135513B2 - Ｄｃ－ｄｃコンバータ用半導体モジュール - Google Patents

Description

本発明は、例えばハイブリッド自動車の駆動装置に用いられるＤＣ－ＤＣコンバータ用半導体モジュールに関する。

例えば、駆動源として内燃機関と電気モータとの両方を有するハイブリッド自動車や、駆動源として電気モータを備えた自動車等では、電気モータを駆動制御する大容量のインバータ装置を有するパワーコントロールユニット（以下、場合により「ＰＣＵ」と略す）と称される駆動装置が搭載される。この種のＰＣＵにあっては、インバータ装置とは別に、直流電流を電圧の異なる直流電流に変換するための補機用のＤＣ－ＤＣコンバータを、隣接して設けることが行われている。

この場合、補機用のＤＣ－ＤＣコンバータを構成する複数の半導体部品と磁気部品とをカード形態に集約した半導体モジュールを、インバータ装置を冷却するための積層冷却器に搭載することにより、ＰＣＵを小型化することが考えられている。しかし、この種のＤＣ－ＤＣコンバータ用半導体モジュールでは、メイントランスの偏磁による磁気飽和を回避するために、メイントランスの体格にマージンを持たせる或いは部品を追加する必要があり、全体を期待通りに小型化できない懸念があった。

そこで、例えば非特許文献１には、ＤＣ－ＤＣコンバータに、ピーク電流フィードバック制御を採用することにより、偏磁の抑制に必要なメイントランス体格のマージンを削減できることが開示されている。この場合、高圧系との絶縁のため、電流センサとしてカレントトランス（ＣＴ）が採用され、ＤＣ－ＤＣコンバータの入力ラインに挿設される。そして、スイッチング時のＣＴの漏れインダクタンスと、入力容量や寄生容量とで生じる共振電流による誤検出を防止するために、共振電流が減衰するまでの時間（例えば数１００ｎｓ）だけ、電流をマスクする（例えば数１００ｎｓ）ことが行われている。

ディジタルピーク電流モード制御を用いた位相シフト方式フルブリッジ型ＤＣ－ＤＣコンバータの偏磁制御、居安 誠二、金城 博文、林 裕二、中村 公計、半田 祐一、平成２９年電気学会全国大会論文集、電気学会、２０１７．３．５，２２０ｐ～２２１ｐ

ところで、上記のようなＤＣ－ＤＣコンバータ用半導体モジュールにあっては、磁気部品を小型化して全体の更なる小型化を図るために、駆動周波数を高周波化することが有効となる。具体的には、駆動周波数を例えば従来の１００ｋＨｚから、２ＭＨｚに高周波化することが考えらえる。ところが、このように高周波化すると、最小オンデューティでのオン時間が、極めて短く（例えば１０ｎｓ）、共振電流が減衰するのに十分なマスク期間を設けることができなくなる。結局、ピーク電流の検出が不可能となり、ピーク電流フィードバック制御を適用できなくなってしまう。

本発明は上記事情に鑑みてなされたもので、その目的は、ピーク電流フィードバック制御を可能としながらも、駆動周波数を高周波化して全体の小型化を図ることができるＤＣ－ＤＣコンバータ用半導体モジュールを提供することにある。

上記目的を達成するために、本発明のＤＣ－ＤＣコンバータ用半導体モジュール（４１）は、ＤＣ－ＤＣコンバータ（１３）を構成するためのものであって、本体（４１ａ）内に、少なくとも、一次側及び二次側の複数個の半導体部品（３０、３２）と、メイントランス（３１）と、前記半導体部品（３０、３２）とメイントランス（３１）とを接続する接続部材（３７）とを組込んで構成されると共に、前記本体（４１ａ）の一辺部に、外部回路基板（１５）との接続用のリード端子（３９）と、前記メイントランス（３１）の一次巻線（４６）に直列に接続される電流センサ（５９）用のセンサ用端子部（３８）とを備え、前記本体内に、前記電流センサが組込まれていると共に、該電流センサの出力側が前記センサ用端子部に接続されている。

上記構成によれば、本体（４１ａ）内に、少なくとも一次側及び二次側の複数個の半導体部品（３０、３２）と、メイントランス（３１）と、前記半導体部品（３０、３２）とメイントランス（３１）とを接続する接続部材（３７）とを組込んで構成されるので、冷却を必要とする複数の部品を集約的に配置することができ、全体の小型化を図ることができる。また、本体（４１ａ）の一辺部に、リード端子（３９）及びセンサ用端子部（３８）が設けられているので、外部回路基板（１５）との接続も容易となり、接続構造を簡単に済ませることができる。

そして、電流センサ（５９）をメイントランス（３１）に直列に接続することにより、ピーク電流フィードバック制御を可能とすることができる。このとき、メイントランス（３１）の一次巻線に電流センサ（５９）を直列に接続することにより、入力共振の影響を避けた低ノイズの電流検出が可能となる。そのため、電流検出にマスク期間を設けずとも済む。この結果、ピーク電流フィードバック制御を可能としながらも、駆動周波数を高周波化して全体の小型化を図ることができるという優れた効果を奏する。

第１の実施形態を示すもので、ＤＣ－ＤＣコンバータ及び周辺の回路構成を概略的に示す図 ＤＣ－ＤＣコンバータ用半導体モジュールの内部構成を示す上面図（ａ）及び下面図（ｂ） 多層配線基板の各層の導体パターンを示す平面図 パワーコントロールユニットの全体的な回路構成を概略的に示す図 パワーコントロールユニットの積層型冷却器への部品の組付け構成を概略的に示す分解斜視図 第２の実施形態を示すもので、多層配線基板の各層の導体パターンを示す平面図 第３の実施形態を示すもので、多層配線基板の各層の導体パターンを示す平面図 第４の実施形態を示すもので、多層配線基板の各層の導体パターンを示す平面図

（１）第１の実施形態
以下、第１の実施形態について、図１～図５を参照しながら説明する。尚、以下に述べる各実施形態では、パワーコントロールユニットと称される、ハイブリッド車用のモータの駆動装置を適用対象としている。図４は、パワーコントロールユニット１１の全体的な回路構成を概略的に示しており、図５は、パワーコントロールユニット１１の要部の外観構成を示している。

ここで、図５に概略的に示すように、パワーコントロールユニット１１は、図示しないケース内に、モータ・ジェネレータ駆動用のインバータ装置１２、及び、補機（ヘッドランプ等の車載電装品）駆動用のＤＣ－ＤＣコンバータ１３、それらの各部品を冷却する積層型冷却器１４．外部回路基板１５等を組込んで構成される。また、図４に一部示すように、ハイブリッド車には、動力源用のＨＶバッテリ１６、ランプ、オーディオ等の車載機器用の補機用バッテリ１７、２個のモータ・ジェネレータ（走行用モータ、発電用モータ）等が設けられている。前記ＨＶバッテリ１６の電圧は、例えば２０１．６Ｖとされ、前記補機用バッテリ１７の電圧は、例えば１２Ｖとされている。

図４に示すように、前記インバータ装置１２は、前記ＨＶバッテリ１６の電圧を、例えば最大６５０Ｖに昇圧する昇圧コンバータ１８、昇圧された直流電圧を三相交流に変換して前記各モータ・ジェネレータを駆動する三相のインバータ回路１９、１９、それらを駆動・制御するインバータ制御回路２７を備えている。そのうち、昇圧コンバータ１８は、入力コンデンサ２０、リアクトル２１、２個のＩＧＢＴ等のスイッチング素子２２、２２、それらスイッチング素子２２、２２に逆並列接続されたダイオード２３、２３、出力コンデンサ２４を備えている。詳しく図示はしないが、前記スイッチング素子２２及びダイオード２３は、薄型パッケージ内にモールドされた半導体モジュール２５（図５参照）として構成されている。

前記各インバータ回路１９は、周知のように、６個のＩＧＢＴ等のスイッチング素子と、それら各スイッチング素子に夫々逆並列接続されたダイオードとを有して構成されている。このとき、詳しい図示は省略するが、Ｕ、Ｖ、Ｗの各相のスイッチング素子とダイオードとの並列接続回路が、半導体モジュール２６（図５参照）として供され、インバータ回路１９は、６個の半導体モジュール２６を備えている。詳しく図示はしないが、この半導体モジュール２６は、スイッチング素子とダイオードとの２個の半導体チップを、薄型のパッケージ内にモールドして構成されると共に、パッケージの両面に金属製の冷却プレートを配して構成されている。

前記ＤＣ－ＤＣコンバータ１３は、前記ＨＶバッテリ１６の直流高電圧を、低電圧（例えば１４Ｖ）に変換し、各種車載機器に供給したり、前記補機用バッテリ１７に充電したりするものである。詳しく図示はしないが、このＤＣ－ＤＣコンバータ１３は、入力フィルタ回路、図１に示すようなフルブリッジ型の主回路２８、出力フィルタ回路を備えており、制御回路２９（図１、図４参照）により駆動・制御される。

尚、詳しく図示はしないが、前記制御回路２９は、前記主回路２８の各半導体部品を制御（ゲート駆動）する複数のパルストランス５３（図１参照）を駆動する駆動ＩＣや、それら駆動ＩＣを制御するマイコン等を備えて構成されている。このとき、主回路２８の制御方式として、ピーク電流フィードバック制御が採用されている。前記制御回路２９やパルストランス５３は、前記外部回路基板１５に設けられ、ＤＣ－ＤＣコンバータ１３に接続されるようになっている。

図１に示すように、前記主回路２８は、直流高電圧を高周波の交流に変換する一次側の半導体部品としての４個の一次側トランジスタ３０、交流を降圧する磁気部品としてのメイントランス３１、低圧となった交流電圧を整流する二次側の半導体部品としての４個（２並列）の二次側トランジスタ３２、整流後の直流電圧を平滑にする磁気部品としてのチョークコイル３３及び平滑コンデンサ３４を備えている。更にノイズ抑制用の複数個のコンデンサ３５（図２にのみ図示）を備えている。

このとき、一次側トランジスタ３０及び二次側トランジスタ３２には、例えば高速動作が可能な横型構造のＧａＮ系半導体が採用されている。各トランジスタ３０、３２は、ゲート、ソース用の制御信号用端子を夫々備えている。尚、各トランジスタ３０、３２は、Ｑ１～Ｑ６の部品番号が付されており、以下、それらを区別する場合には、符号の後に（Ｑ１）といったように括弧書きで部品番号を付すこととする。図１では、二次側トランジスタ３２（Ｑ５）、３２（Ｑ６）について、一部図示を省略（１個のみを図示）しているが、それぞれ２個が並列に設けられている。図２に示すように、並列の２個の二次側トランジスタ３２は、（Ｑ５＿１）、（Ｑ５＿２）、（Ｑ６＿１）、（Ｑ６＿２）の部品番号で区別される。

また、前記各コンデンサ３４、３５は、例えば積層セラミックコンデンサから構成されている。これら各コンデンサ３４、３５にも、Ｃ１１１等の部品番号が付されており、必要に応じて括弧書きで部品番号を付す。尚、これも図２にのみ示すように、一次側トランジスタ３０のうち、トランジスタ３０（Ｑ２）、３０（Ｑ４）については、夫々、スナバコンデンサ３６（Ｃ１２４）、３６（Ｃ１４４）が並列接続されている。これらスナバコンデンサ３６は、必要に応じて設ければ良い。

さて、本実施形態では、図１に示すように、ＤＣ－ＤＣコンバータ１３に対するピーク電流フィードバック制御を行うために、電流センサとしてのカレントトランス５９が設けられる。本実施形態では、後述するように、カレントトランス５９は、半導体モジュール４１の本体４１ａの外部即ち外部回路基板１５上に設けられるようになっており、カレントトランス５９の一次巻線が、後述のセンサ用端子部を介してメイントランス３１の一次巻線４６に直列に接続されるようになっている。

また、本実施形態では、カレントトランス５９の出力信号は、受け回路６０を介して前記制御回路２９に入力される。このとき、詳しく図示はしないが、受け回路６０は、カレントトランス５９の検出出力を絶対値に変換するための全波整流回路と、高周波ノイズを除去するためのフィルタ回路とを含んでいる。これにより、カレントトランス５９の検出出力は、全波整流回路により絶対値に変換され、更にフィルタ回路により高周波ノイズが除去された上で、制御回路２９に入力され、ピーク電流フィードバック制御に用いられる。尚、全波整流回路には、高周波特性の良いショットキーバリアダイオード等を採用し、また、フィルタ回路は、高周波遮断特性の良い２段以上のＲＣフィルタ等を採用することが好ましい。

そして、本実施形態では、前記ＤＣ－ＤＣコンバータ１３の主回路２８を構成する各構成部品３０～３６等は、図２、図３に示すように、接続部材としての多層配線基板３７に一体的に組付けられて組立体とされる。更に、その組立体に後述する放熱板５１、５２やリード端子３９、４０等が設けられた後、モールド樹脂で樹脂封止され、ＤＣ－ＤＣコンバータ用半導体モジュール４１として構成される。以下、本実施形態に係るＤＣ－ＤＣコンバータ用半導体モジュール４１（以下、単に「半導体モジュール４１」という）について、主として、図２、図３を参照して詳述する。

図５に示すように、半導体モジュール４１の本体４１ａ（パッケージ）は、やや横長な薄型矩形板状をなしている。このとき、前記放熱板５１、５２の外面や、後述する磁気部品つまりメイントランス３１及びチョークコイル３３のコアの外面が、本体４１ａの外面（表裏両面）においてモールド樹脂から露出している。また、図２にも示すように、本体４１ａの一辺部、この場合上辺部に、上方に延びて、複数本のリード端子３９が設けられている。更に、本体４１ａの別の辺この場合反対側の辺である下辺部に、後述するメイントランス３１の二次巻線のセンタタップに接続された端子であるＧＮＤ２の端子４０が、図で下方に延びて設けられている。

このとき、後述するように、複数本のリード端子３９のうち、図２（ｂ）で左端側に位置する２本のリード端子３９は、２個のセンサ用端子部３８に夫々接続されており、カレントトランス５９の接続用のリード端子３９とされている。尚、図２には、各リード端子３９の端子番号が括弧書きで付されており、各リード端子３９を区別する必要がある場合には、リード端子３９の後に括弧書きでその端子番号を付すこととする。図２では、上記したカレントトランス５９の接続用の２本のリード端子３９は、リード端子３９（ＣＴ）とされる。

また、図２に示すように、リード端子３９には、前記入力フィルタ回路を通して直流電圧が印加されるＰ、Ｎのリード端子３９（Ｐ）、３９（Ｎ）が、本体４１ａの表面側及び裏面側に夫々設けられている。また、一次側のＧＮＤ１のリード端子３９（ＧＮＤ１）、二次側のＧＮＤ３のリード端子３９（ＧＮＤ３）が離間して左右に配置されている。各トランジスタ３０、３２のゲート（Ｇ）、ソース（Ｓ）用の制御信号用のリード端子３９（「Ｑ１＿Ｓ」、「Ｑ６＿１＿Ｓ」等）が、上アーム側が本体４１ａの表面（上面）側に、下アーム側が本体４１ａの裏面（下面）側に夫々設けられている。

図２は、主回路２８の各構成部品３０～３６を多層配線基板３７に組付けた組立体の、外観構成を示しており、図２（ａ）は、組立体の表面（上面）側を示し、図２（ｂ）は、組立体の裏面（底面）側を示している。前記多層配線基板３７は、全体としてやや横長のほぼ矩形板状をなし、図３に示すように、この場合４層の導体層（３層の絶縁層）及び層間を接続するビアなど有する厚銅多層基板から構成されている。以下、多層配線基板３７の各層を、表面（上）側から順に、第１層４２、第２層４３、第３層４４、第４層４５と称する。

図２に示すように、半導体部品のうち、上アームを構成する一次側トランジスタ３０（Ｑ１、Ｑ２）及び二次側トランジスタ３２（Ｑ５）は、多層配線基板３７の上面側即ち第１層４２に実装されている。下アームを構成する一次側トランジスタ３０（Ｑ３、Ｑ４）及び二次側トランジスタ３２（Ｑ６）は、多層配線基板３７の下面側即ち第４層４５に実装されている。このとき、各一次側トランジスタ３０及び二次側トランジスタ３２は、多層配線基板３７の上辺寄り、つまりリード端子３９側の位置に設けられている。

磁気部品である前記メイントランス３１は、図１等に示すように、一次巻線４６、二次巻線４７、コア４８を有して構成される。図２、図３に示すように、このメイントランス３１は、前記多層配線基板３７の図で右側部分に配設される。また、磁気部品である前記チョークコイル３３は、巻線４９及びコア５０（図２参照）を備えて構成される。このチョークコイル３３は、多層配線基板３７の左辺部分に配設される。本実施形態では、メイントランス３１の一次巻線４６及び二次巻線４７、並びに、チョークコイル３３の巻線４９は、導体パターンによって構成（実現）されるようになっている。このとき、図３に示すように、二次巻線４７が上下の表面層この場合第１層４２及び第４層４５に設けられ、一次巻線４６が複数の内層この場合第２層４３及び第３層４４に設けられる。

即ち、図３に示すように、メイントランス３１の二次巻線４７は、第１層４２に形成された二次巻線用導体パターン４７ａと、第４層４５に形成された二次巻線用導体パターン４７ｂとから構成されている。これら二次巻線用導体パターン４７ａ、４７ｂは、共に、太幅で１ターンとなるように設けられている。二次巻線用導体パターン４７ａの一端側と、二次巻線用導体パターン４７ｂの一端側とは、ビアにより接続されてセンタタップ配線４２ｂ、４５ｂとされている。図２に示すように、センタタップ配線４２ｂ、４５ｂに、前記ＧＮＤ２の端子４０が接続されている。尚、図３に示すように、第２層４３及び第３層４４には、二次巻線４７と、トランジスタ３２（Ｑ５、Ｑ６）とを接続するための第１配線４３ａ及び４４ａが夫々形成されている。

図３に示すように、メイントランス３１の一次巻線４６は、第２層４３に形成された一次巻線用導体パターン４６ａと、第３層４４に形成された一次巻線用導体パターン４６ｂとから構成されている。これら一次巻線用導体パターン４６ａ、４６ｂは、共に、細幅で、４ターン程度の渦巻き状に形成されている。これら一次巻線用導体パターン４６ａ、４６ｂの内周側の端部同士がビア４６ｃにより接続されている。また、多層配線基板３７には、両巻線４６、４７の中心部に位置して、円形の開口部３１ａが導体パターン及び絶縁層の双方が抜けた状態で形成されている。

前記コア４８は、図２に示すように、多層配線基板３７の上面側に二次巻線４７を覆うように配置される上部分割コア４８ａと、下面側に配置される下部分割コア４８ｂとからなる。これら分割コア４８ａ、４８ｂは、断面コ字状をなすように側辺部が立下がった或いは立上がった矩形薄板状をなしている。また、分割コア４８ｂには、その上面中央部から上方に突出するように、前記開口部３１ａ内に配置される円柱部（図示せず）が一体に設けられている。このコア４８の材質としては、高周波特性に優れるＮｉ－Ｚｎ系フェライトが採用されている。また、Ｎｉ－Ｚｎ系フェライト製のコア４８は、比抵抗が高く、絶縁性に優れるものとなっている。

前記チョークコイル３３の巻線４９は、図３に示すように、第１層４２、第２層４３、第３層４４、第４層４５の左辺部に、夫々、幅広で前後方向に延びるストレートつまり直線形状のチョークコイル用導体パターン４９ａ、４９ｂ、４９ｃ、４９ｄを、隙間を持って上下に重なるように形成すると共に、それら各チョークコイル用導体パターン４９ａ、４９ｂ、４９ｃ、４９ｄを、前後の両端部においてビアにより一括して接続することにより構成されている。

前記コア５０は、図２等に示すように、多層配線基板３７の上面側に巻線４９を覆うように配置される上部分割コア５０ａと、下面側に配置される下部分割コア５０ｂとからなる。これら分割コア５０ａ、５０ｂは、断面Ｕ字状をなすように側辺部が立下がった（立上がった）矩形薄板状をなしている。また、下部分割コア５０ｂの立上り壁の上端部には、上下の分割コア５０ａ、５０ｂが組合せられた際に、突合せ部分にギャップを形成するための絶縁部材（図示せず）が配置されている。このコア５０の材質としても、例えばＮｉ－Ｚｎ系フェライトが採用されている。

また、図３に示すように、多層配線基板３７の第１～第４の各層４２～４５には、部品実装用のランドや、部品同士間の配線、部品とリード端子との間の配線を構成する導体パターン、層間を上下に接続するビア（便宜上、符号を省略）が設けられている。図２（ａ）に示すように、多層配線基板３７の上面即ち第１層４２には、上アームを構成する一次側のトランジスタ３０（Ｑ１、Ｑ２）が、メイントランス３１の図で上側に実装され、二次側のトランジスタ３２（Ｑ５＿１、Ｑ５＿２）が、メイントランス３１とチョークコイル３３との間に位置して実装されている。

図２（ｂ）に示すように、多層配線基板３７の下面即ち第４層４５には、上記上アームと対称的に、下アームを構成する一次側のトランジスタ３０（Ｑ３、Ｑ４）が、メイントランス３１の後側に実装され、二次側のトランジスタ３２（Ｑ６＿１、Ｑ６＿２）がメイントランス３１とチョークコイル３３との間に位置して実装されている。これと共に、上下アームで対応する半導体部品が、対称的に、つまり上下方向に見て同じ位置に配置されている。

このとき、例えば、トランジスタ３０（Ｑ１）と、トランジスタ３０（Ｑ３）とを接続する配線は、多層配線基板３７の上面即ち第１層４２を図で右に延び、ビアによって４層を上下に貫通し、多層配線基板３７の下面即ち第４層４５を図で左に延びるといったように、上下にループを描くように設けられる。これにより、多層配線基板３７の上下面において、上アームを構成するトランジスタ３０（Ｑ１、Ｑ２）と、下アームを構成するトランジスタ３０（Ｑ３、Ｑ４）との間の配線は、電流の向きが逆向きになるように設けられている。

そして、トランジスタ３０の配線と、リード端子３９（ＧＮＤ１）に繋がる配線との間には、ノイズ抑制用のコンデンサ３５が、次のように設けられている。図２（ａ）に示すように、トランジスタ３０（Ｑ１）とリード端子３９（ＧＮＤ１）との間には、並列に３個のコンデンサ３５（Ｃ１１１、Ｃ１１２、Ｃ１１３）が接続されている。トランジスタ３０（Ｑ２）とリード端子３９（ＧＮＤ１）との間には、並列に３個のコンデンサ３５（Ｃ１２１、Ｃ１２２、Ｃ１２３）が接続されている。図２（ｂ）に示すように、トランジスタ３０（Ｑ３）とリード端子３９（ＧＮＤ１）との間には、並列に３個のコンデンサ３５（Ｃ１３１、Ｃ１３２、Ｃ１３３）が接続されている。トランジスタ３０（Ｑ４）とリード端子３９（ＧＮＤ１）との間には、並列に３個のコンデンサ３５（Ｃ１４１、Ｃ１４２、Ｃ１４３）が接続されている。

一方、二次側においては、トランジスタ３２（Ｑ５）及びトランジスタ３２（Ｑ６）の接続配線とチョークコイル３３の入力端子との接続点と、ＧＮＤ２の端子４０との間に、ノイズ抑制用のコンデンサ３５が設けられている。この場合、図２（ａ）に示すように、多層配線基板３７の上面側即ち第１層４２においては、トランジスタ３２（Ｑ５）とチョークコイル３３とをつなぐ第２配線４２ａと、センタタップとＧＮＤ２の端子４０とを接続するセンタタップ配線４２ｂとの間に、並列に２個のコンデンサ３５（Ｃ２０１、Ｃ２０２）が接続されている。

図２（ｂ）に示すように、多層配線基板３７の下面側即ち第４層４５においては、トランジスタ３２（Ｑ６）とチョークコイル３３とをつなぐ第２配線４５ａと、センタタップとＧＮＤ２の端子４０とを接続するセンタタップ配線４５ｂとの間に、並列に２個のコンデンサ３５（Ｃ２０３、Ｃ２０４）が接続されている。尚、前記第２配線４２ａ及び４５ａと、上記した第１配線４３ａ、４４ａとは、上下に重なるように位置されている。

また、前記平滑コンデンサ３４に関しては、図２（ａ）に示すように、多層配線基板３７の上面側即ち第１層４２の、チョークコイル３３の出力側のリード端子３９（ＡＭＤ）が接続される導体パターンと、リード端子３９（ＧＮＤ３）が接続される導体パターンとの間に、並列に３個の平滑コンデンサ３４（Ｃ２１４、Ｃ２１５、Ｃ２１６）が接続されている。図２（ｂ）に示すように、多層配線基板３７の下面側即ち第４層４５の、チョークコイル３３の出力側のリード端子３９（ＡＭＤ）が接続される導体パターンと、リード端子３９（ＧＮＤ３）が接続される導体パターンとの間に、並列に３個の平滑コンデンサ３４（Ｃ２１１、Ｃ２１２、Ｃ２１３）が接続されている。

そして、図２（ｂ）、図３に示すように、多層配線基板３７には、導体パターンによって２個のセンサ用端子部３８が設けられ、各センサ用端子部３８に接続されたリード端子３９（ＣＴ）を介して、メイントランス３１の一次巻線４６にカレントトランス５９が直列に接続される。多層配線基板３７には、やはり導体パターンによって、一次巻線４６とセンサ用端子部３８とを接続するための引出し配線６１、６２が設けられる。

そのうち引出し配線６１は、図３（ｂ）、（ｄ）に示すように、多層配線基板３７の第２層４３において、一次巻線４６の一次巻線用導体パターン４６ａの外囲周側端部から、図で右方に延び、ビア６１ａを介して第４層４５において更に図で上方に延び、その上端部が一方のセンサ用端子部３８に接続されている。他方の引出し配線６２は、図３（ｄ）に示すように、第４層４５において、一次側トランジスタ３０の一方のペアの出力端子から、図で右方に延び更に図で上辺部まで延び、その上端部が他方のセンサ用端子部３８に接続されている。

さらに、本実施形態では、図２に示すように、半導体モジュール４１の本体４１ａの外面この場合両面には、前記各トランジスタ３０、３２からの放熱を行うための半導体用放熱板５１、及び、前記メイントランス３１及びチョークコイル３３からの放熱を行うための巻線用放熱板５２が設けられている。このとき、図示はしないが、半導体用放熱板５１は、例えば銅板からなる２枚の金属板間に、例えばＡｌＮ等のセラミック板からなる絶縁板を挟むように積層して構成され、トランジスタ３０、３２の表面に熱的接続状態に配置されている。また、詳しく図示はしないが、巻線用放熱板５２も、同様に、金属板と絶縁板とを積層して構成される。

図２（ａ）に示すように、半導体用放熱板５１は、多層配線基板３７即ち組立体の上面側においては、トランジスタ３０（Ｑ１）、３０（Ｑ２）の表面に夫々設けられていると共に、２個のトランジスタ３２（Ｑ５＿１、Ｑ５＿２）の双方に跨るように１個が設けられ、合計３個が設けられている。半導体用放熱板５１は、多層配線基板３７（組立体）の下面側においても、図２（ｂ）に示すように、トランジスタ３０（Ｑ３）、３０（Ｑ４）の表面に夫々設けられていると共に、２個のトランジスタ３２（Ｑ６＿１、Ｑ６＿２）の双方に跨るように１個が設けられ、合計３個が設けられている。

前記巻線用放熱板５２は、多層配線基板３７即ち組立体の上面側においては、図２（ａ）に示すように、第２配線４２ａの上面の一部つまりトランジスタ３２の手前側を覆うように熱的接続状態に設けられると共に、センタタップ配線４２ｂの一部つまりメイントランス３１のコア４８の手前側を覆うように熱的接続状態に設けられる。多層配線基板３７（組立体）の下面側においては、図２（ｂ）に示すように、第２配線４５ａの一部部分、及び、センタタップ配線４５ｂの一部部分に設けられている。

以上のように構成された組立体は、リード端子３９及び端子４１が接続され、更に半導体用放熱板５１及び巻線用放熱板５２を取付けた状態で、樹脂モールドされて矩形薄板状の本体４１ａつまりパッケージが構成される。このとき、半導体用放熱板５１及び巻線用放熱板５２は、本体４１の上下両面から露出した形態とされる。また、メイントランス３１のコア４８の外面、チョークコイル３３のコア５０の外面も、本体４１の上下両面から露出した形態とされる。この場合、コア４８、５０の外面を覆うように樹脂モールドし、そののち切削などにより露出させるようにしても良い。さらにこの場合、コア４８、５０を樹脂モールドしたまま、放熱板５１、５２のみを露出させるようにしても良い。

上記のように構成されたＤＣ－ＤＣコンバータ１３を構成する半導体モジュール４１は、図５に示すように、インバータ装置１２を構成する２個の半導体モジュール２５、及び、６個の半導体モジュール２６、リアクトル２１（図５では図示省略）等と共に、積層型冷却器１４に組込まれてパワーコントロールユニット１１を構成する。ここで、図５を参照して、前記積層型冷却器１４の構成について簡単に述べる。

この積層型冷却器１４は、図で左右方向に並んで並列配置される複数個の冷却管５４、全体として図で左右方向に延びそれら冷却管５４に連結される入口側及び出口側のヘッダ部５５及び５６等を備える。冷却管５４は、アルミニウム等の金属から、図で前後方向に長く、左右方向に薄型つまり偏平な中空薄板状に構成されており、複数枚が、相互間に部品が配置される冷却スペース１４ａを確保した状態で、図で左右方向に対向配置しながら並列に配置される。入口側ヘッダ部５５は、図で左端部に流入管５５ａを有し、複数の冷却管５４の後端部側に接続して、各冷却管５４に冷却流体を供給する。

出口側ヘッダ部５６は、図で左端部に流出管５６ａを有し、複数の冷却管５４の前端部側に接続して、各冷却管５４から出た冷却流体が流入する。これにより、外部から流入管５５ａに冷却流体が供給され、その冷却流体が入口側ヘッダ部５５を通して各冷却管５４内を流れ、出口側ヘッダ部５６に流入した後、流出管５６ａを通して外部に排出される。詳しく図示はしないが、入口側ヘッダ部５５及び出口側ヘッダ部５６は、柔軟性を有し、左右方向への若干の伸縮が可能に構成され、前記各冷却スペース１４ａに半導体モジュール等の部品が配置された状態で、図示しない板ばねにより、図で右方から全体が左右方向に圧縮される。これにて、各冷却スペース１４ａに配置された各部品が、冷却管５４の側面に密着し、左右両面から冷却されるのである。

本実施形態では、上記した積層型冷却器１４に対し、各部品が、次のように配置されている。即ち、積層型冷却器１４の右端部の冷却スペース１４ａには、リアクトル２１が配置される。その左側の２箇所の冷却スペース１４ａには、半導体モジュール２５が夫々配置されている。その左側の６箇所の冷却スペース１４ａには、インバータ回路１９を構成する６個の半導体モジュール２６が夫々配置されている。左端部の冷却スペース１４ａには、本実施形態のＤＣ－ＤＣコンバータ用半導体モジュール４１が配置されている。尚、半導体モジュール４１の放熱板５１、５２の表面には、放熱グリースなどが塗布されて、冷却管５４に密着される。

このとき、半導体モジュール２５及び半導体モジュール２６においては、制御端子等のリード端子５７が、積層型冷却器１４の両面の内の一方である上面側に導出されている。但し、一部のパワー端子５８については、パッケージの図で下辺部から下方に突出している。前記半導体モジュール４１についても、複数本のリード端子３９が本体４１ａの上辺部から上方に導出されている。そして、積層型冷却器１４の上面側に、１枚の外部回路基板１５が配置されている。この外部回路基板１５には、インバータ装置１２用のインバータ制御回路２７やＤＣ－ＤＣコンバータ１３用の制御回路２９、前記カレントトランス５９や受け回路６０等が設けられており、前記各リード端子５７及びリード端子３９がこの外部回路基板１５に接続される。このとき、センサ用のリード端子３９（ＣＴ）を介して、メイントランス３１の一次巻線４６にカレントトランス５９が接続される。

尚、詳しく図示はしないが、半導体モジュール４１のリード端子３９とは反対側に導出されるＧＮＤ２の端子４０は、例えばケースのＧＮＤと直接的に接続されるようになっている。半導体モジュール２５及び半導体モジュール２６のパワー端子５８は、積層型冷却器１４の下面側に導出され、例えばインバータ用バスバーに溶接等により接続される。また、ケース内には、更に入力コンデンサ２０や出力コンデンサ２４なども配設される。前記積層型冷却器１４の流入管５５ａ及び流出管５６ａは、ケースの外壁を貫通して、外部の冷却流体循環装置に接続される。

次に、上記のように構成されたＤＣ－ＤＣコンバータ用半導体モジュール４１の作用、効果について述べる。上記構成の半導体モジュール４１においては、本体４１内に、複数個の一次側トランジスタ３０及び二次側トランジスタ３２、メイントランス３１やチョークコイル３３、接続部材としての多層配線基板３７等を一体的に組込んで構成した。これにより、冷却を必要とする複数の部品を集約的に配置することができ、全体の小型化を図ることができる。また、半導体モジュール４１は、本体４１ａの一辺部に、リード端子３９及びセンサ用端子部３８が設けられているので、外部回路基板１５との接続も容易となり、接続構造を簡単に済ませることができる。

そして、電流センサとしてのカレントトランス５３をメイントランス３１の一次巻線４６に直列に接続することにより、ピーク電流フィードバック制御を可能とすることができる。このとき、メイントランス３１の一次巻線４６にカレントトランス５３を直列に接続することにより、入力共振の影響を避けた低ノイズの電流検出が可能となる。そのため本実施形態では、電流検出にマスク期間を設けずとも済み、駆動周波数を例えば従来の１００ｋＨｚから、２ＭＨｚに高周波化することができる。この結果、本実施形態のＤＣ－ＤＣコンバータ用半導体モジュール４１によれば、ピーク電流フィードバック制御を可能としながらも、駆動周波数を高周波化して全体の小型化を図ることができるという優れた効果を奏する。

特に本実施形態では、電流センサとしてカレントトランス５３を採用し、その一次巻線が、センサ用端子部３８及びリード端子３９を介してメイントランス３１の一次巻線４６に直列に接続されるように構成した。これにより、高圧ラインと絶縁状態で電流検出が可能となる。また本実施形態では、カレントトランス５３の検出出力を絶対値に変換するための全波整流回路と、高周波ノイズを除去するためのフィルタ回路とを含む受け回路６０を設けるようにした。これにより、電流を正方向のみにして、さらに原理的に生じるメイントランス漏れＬと２次側の寄生容量での共振電流を抑制できるようにしたので、ピーク電流の検出が容易であり、精度の高いピーク電流フィードバック制御が可能となる。

更に本実施形態では、接続部材を多層配線基板３７から構成すると共に、多層配線基板３７の各層４２～４５の導体パターンによって、一次側トランジスタ３０及び二次側トランジスタ３２の配線、及び、メイントランス３１及びチョークコイル３３の巻線４６、４７及び４９、引出配線６１、６２が実現される構成とした。これにより、巻線４６、４７及び４９の薄型化を図ることができ、半導体モジュール４１全体としての、小型化、薄型化、低コスト化を図ることができる。

尚、上記実施形態では、上記ＤＣ－ＤＣコンバータ用半導体モジュール４１に加えて、インバータ装置１２を構成する半導体モジュール２６、２５等を１つの積層型冷却器１４に組込んでパワーコントロールユニット１１を構成するようにした。この場合、積層型冷却器１４に組込まれる冷却すべき部品点数ひいては冷却管５４の数を少なくして全体のコンパクト化を図ることができる。また、これに伴い、部品数の削減による構成の簡単化やコストダウン、組付け工数の低減による製造工程の簡略化も図ることができる。積層型冷却器１４を採用したことにより、優れた冷却効果が得られることは勿論である。

（２）第２の実施形態
図６は、第２の実施形態を示すものであり、ＤＣ－ＤＣコンバータ用半導体モジュール７１の本体を構成する例えば４層の多層配線基板の第１～第４の各層７２～７５に設けられる導体パターンを示している。尚、以下に述べる各実施形態においては、上記第１の実施形態と同一部分に同一符号を付して、新たな図示や詳しい説明を省略し、第１の実施形態と異なる点を中心に説明することとする。

この第２の実施形態が、上記第１の実施形態のＤＣ－ＤＣコンバータ用半導体モジュール４１と異なる点は、次の構成にある。即ち、本実施形態に係るＤＣ－ＤＣコンバータ用半導体モジュール７１は、本体を構成する多層配線基板内に、電流センサが組込まれ、電流センサの出力側がセンサ用端子部３８に接続されている。より具体的には、多層配線基板内に、電流センサとしてのカレントトランス７６が内蔵されると共に、そのカレントトランス７６の一次巻線７７及び二次巻線７８が、多層配線基板の導体パターンにより構成されている。また、図示しないコアが、多層配線基板内に組込まれる。

図６（ａ）に示すように、多層配線基板の第１層７２には、カレントトランス７６の一次巻線７７が、１ターンとなるように設けられている。一次巻線７７の一端部は、ビア７７ａを介して、第２層７３において、メイントランス３１の一次巻線４６の一次巻線用導体パターン４６ａの外囲周側端部に接続されている（図６（ｂ）参照）。一次巻線７７の他端部は、ビア７７ｂを介して、第４層７５において、一次側トランジスタ３０の一方のペアの出力端子に接続されている（図６（ｄ）参照）。

図６（ｂ）、（ｃ）に示すように、カレントトランス７６の二次巻線７８は、第２層７３に形成された二次巻線用導体パターン７８ａと、第３層７４に形成された二次巻線用導体パターン７８ｂとから構成されている。これら二次巻線用導体パターン７８ａ、７８ｂは、共に４ターン程度の渦巻き状に形成されており、それらの内周側の端部同士がビア７８ｃにより接続されている。そして、図６（ｃ）、（ｄ）に示すように、二次巻線用導体パターン７８ｂの外周側端部が、ビア７８ｄを介して一方のセンサ用端子部３８に接続されている。これと共に、図６（ｂ）、（ｄ）に示すように、二次巻線用導体パターン７８ａの外周側端部が、ビア７８ｅを介して他方のセンサ用端子部３８に接続されている。

またこのとき、多層配線基板には、一次巻線７７及び二次巻線７８の中心部に位置して円形開口部７６ａが形成されていると共に、一次巻線７７及び二次巻線７８の図で上下に位置して横長の２個のスリット状開口部７６ｂ、７６ｂが形成されている。図示しない、コアは、多層配線基板の両面側に配置される分割コアから構成される。各分割コアは、両端部がスリット状開口部７６ｂ、７６ｂに嵌合するような断面コ字状をなすように構成されると共に、一方の分割コアには、円形開口部７６ａ内に配置される円柱部が一体に設けられている。

このような第２の実施形態のＤＣ－ＤＣコンバータ用半導体モジュール７１によれば、上記第１の実施形態と同様に、ピーク電流フィードバック制御を可能としながらも、駆動周波数を高周波化して全体の小型化を図ることができる等の優れた作用・効果を得ることができる。そして、それに加えて、電流センサとしてのカレントトランス７６を外付けでなく本体内に組込むことができるので、全体の体格のコンパクト化、低コスト化を図ることができる。また、カレントトランス７６の出力を、センサ用端子部３８及びリード端子３９を介して外部に容易に取出すことができることは勿論である。特に本実施形態では、カレントトランス７６の一次巻線７７及び二次巻線７８が、多層配線基板の導体パターンによって構成されるので、より一層の全体の小型化、薄型化、低コスト化を図ることができる。

更に、本実施形態では、カレントトランス７６の漏れインダクタンスにより、フルブリッジ・フェーズシフト適用時のＺＶＳ（Zero Volt Switching）領域を拡大することで高効率化できる。また、詳細は省略するが、隣り合う巻線との距離を離したり、上下パターンで重ならないようにした巻線構造とすることが望ましい。これにより、線間寄生容量を低減し、カレントトランス７６の共振周波数を高くできる。即ち、高周波電流を検出することができる。尚、この第２の実施形態では、４層の多層配線基板を用いて、カレントトランス７６の一次：二次＝１：８の巻線を形成するようにしたが、例えば、基板の層数や巻線のターン数、検出端子の位置や方向など、詳細な構成については、上記した以外にも様々な変形が可能である。

（３）第３の実施形態
図７は、第３の実施形態を示すもので、ＤＣ－ＤＣコンバータ用半導体モジュール８０の本体を構成する例えば８層の多層配線基板の第１～第８の各層８１～８８に設けられる導体パターンを示している。この第３の実施形態では、多層配線基板に、一次側トランジスタ３０の上アームと下アームとの間に、第１、第２の短絡検出用巻線８９、９０が設けられると共に、それら第１、第２の短絡検出用巻線８９、９０に接続された４個の上下短絡検出用端子部９１が設けられている。

即ち、第１層８１は、上記第１の実施形態における第１層４２とほぼ同等の構成を備えていると共に、第１層８１の図で右辺部上部に、縦方向に並んで４個の上下短絡検出用端子部９１が設けられている。また、第３層８３、第６層８６、第８層８８については、夫々、第１の実施形態における第２層４３、第３層４４、第４層４５とほぼ同等の構成を備えている。

そして、前記第１の短絡検出用巻線８９は、第２層８２に設けられた１ターンの巻線用導体パターン８９ａ、第４層８４に設けられた１ターンの巻線用導体パターン８９ｂ、第５層８５に設けられた１ターンの巻線用導体パターン８９ｃ、第７層８７に設けられた１ターンの巻線用導体パターン８９ｄを、ビアを介して順に接続して構成されている。合計４ターンの第１の短絡検出用巻線８９の両端が、前記上下短絡検出用端子部９１のうち上側の２個に夫々ビアを介して接続されている。

同様に、前記第２の短絡検出用巻線９０は、第２層８２に設けられた１ターンの巻線用導体パターン９０ａ、第４層８４に設けられた１ターンの巻線用導体パターン９０ｂ、第５層８５に設けられた１ターンの巻線用導体パターン９０ｃ、第７層８７に設けられた１ターンの巻線用導体パターン９０ｄを、ビアを介して順に接続して構成されている。合計４ターンの第２の短絡検出用巻線９０の両端が、前記上下短絡検出用端子部９１のうち下側の２個に夫々ビアを介して接続されている。尚、上下短絡検出用端子部９１は、図示しないリード端子を介して、外部回路基板１５の検知回路に接続される。

上記構成により、上記第１の実施形態と同等の作用・効果が得られることに加え、一次側トランジスタ３０の上アームと下アームとの間に短絡が生じた場合に発生する電圧が、上下短絡検出用端子部９１から出力されるので、検知回路において短絡を監視することができる。これにより、カレントトランス５９を設けただけでは検出できなかった上下短絡を検出し、短絡発生時の保護動作を行うことができる。導体パターンによって短絡検出用巻線８９、９０を設けることで短絡検知手段を実現できるので、簡単で安価な構成で済ませることができる。この場合も、多層配線基板の層数、短絡検出用巻線のターン数、上下短絡検出用端子部の位置等の詳細な構成については、様々な変形が可能である。

（４）第４の実施形態、その他の実施形態
図８は、第４の実施形態を示すもので、ＤＣ－ＤＣコンバータ用半導体モジュール９２の本体を構成する例えば４層の多層配線基板の第１～第４の各層９３～９６に設けられる導体パターンを示している。この第４の実施形態が上記第１の実施形態と異なる点は、一次巻線４６とセンサ用端子部３８とを接続するための引出し配線９７、９８部分の構成にある。本実施形態では、引出し配線９８の途中に、フルブリッジ・フェーズシフト適用時のソフトスイッチング用巻線９９が、導体パターンにより構成されて直列に挿設されている。それ以外の部分に関しては、第１層９３～第４層９６は、上記第１の実施形態の第１層４２～第４層４５と同等の構成を備えている。

即ち、一方の引出し配線９７は、図８（ｂ）、（ｄ）に示すように、多層配線基板の第２層９４において、一次巻線４６の一次巻線用導体パターン４６ａの外囲周側端部から、図で右方に延び、ビア９７ａを介して第４層９６において更に図で右方に延びた後上方に延び、その上端部が一方のセンサ用端子部３８に接続されている。他方の引出し配線９８は、図８（ｄ）に示すように、第４層９６において、一次側トランジスタ３０の一方のペアの出力端子から、図で右方に延びビア９８ａに接続され、第２層９４及び第３層９５に設けられるソフトスイッチング用巻線９９を介して、最終的にビア９８ｂから上方に延びて他方のセンサ用端子部３８に接続されている。

前記ソフトスイッチング用巻線９９は、図８（ｃ）に示す第３層９５に形成された巻線用導体パターン９９ａと、図８（ｂ）に示す第２層９４に形成された巻線用導体パターン９９ｂとから構成されている。これら巻線用導体パターン９９ａ、９９ｂは、共に４ターン程度の渦巻き状に形成されており、それらの内周側の端部同士がビア９９ｃにより接続されている。第３層９５の巻線用導体パターン９９ａの外周側端部が前記ビア９８ａに接続され、第２層９４の巻線用導体パターン９９ｂの外周側端部が前記ビア９８ｂに接続されている。

この第４の実施形態においては、メイントランス３１の一次巻線４６と直列に、ソフトスイッチング用巻線９９即ちインダクタンスが追加されているので、フルブリッジ・フェーズシフト適用時のＺＶＳ（Zero Volt Switching）領域を拡大することで高効率化できる。また図示はしていないが、ソフトスイッチング用巻線９９を覆うようにコアを設けることにより、より大きなインダクタンスを得ることが可能となる。導体パターンによってソフトスイッチング用巻線９９を設けるようにしたので、簡単で安価な構成で済ませることができる。この場合も、多層配線基板の層数、ソフトスイッチング用巻線のターン数、引出し配線の位置等の詳細な構成については、様々な変形が可能である。

尚、上記各実施形態では、ハイブリッド車用のパワーコントロールユニットに適用するようにしたが、他にも電気自動車、燃料電池車等のモータを駆動源として備える車両のパワーコントロールユニットに適用することができる。また、ＤＣ－ＤＣコンバータ用半導体モジュールの構成としても、例えば二次側の半導体部品として、トランジスタ３２に変えてダイオードを採用しても良い等、回路構成や各部品の配置、多層配線基板の導体パターンの構造、各部の材質、形状、大きさ等の詳細な構成については、上記した以外にも様々な変形が可能である。

その他、電流センサとしてはカレントトランスに限らず、各種の電流センサを採用することも可能である。本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１１はパワーコントロールユニット、１２はインバータ装置、１３はＤＣ－ＤＣコンバータ、１４は積層型冷却器、１５は外部回路基板、２９は制御回路、３０は一次側トランジスタ（半導体部品）、３１はメイントランス、３２は二次側トランジスタ（半導体部品）、３３はチョークコイル、３７は多層配線基板（接続部材）、３８はセンサ用端子部、３９はリード端子、４１、７１、８０、９２はＤＣ－ＤＣコンバータ用半導体モジュール、４６は一次巻線、４７は二次巻線、４８はコア、５９、７６はカレントトランス（電流センサ）、６０は受け回路、６１、６２、９７、９８は引出し配線、８９、９０は短絡検出用巻線、９１は上下短絡検出用端子部、９９はソフトスイッチング用巻線を示す。

Claims (7)

1. ＤＣ－ＤＣコンバータ（１３）を構成するための半導体モジュール（４１）であって、
   本体（４１ａ）内に、少なくとも、一次側及び二次側の複数個の半導体部品（３０、３２）と、メイントランス（３１）と、前記半導体部品（３０、３２）とメイントランス（３１）とを接続する接続部材（３７）とを組込んで構成されると共に、
   前記本体（４１ａ）の一辺部に、外部回路基板（１５）との接続用のリード端子（３９）と、前記メイントランス（３１）の一次巻線（４６）に直列に接続される電流センサ（５９）用のセンサ用端子部（３８）とを備え、
   前記本体内に、前記電流センサが組込まれていると共に、該電流センサの出力側が前記センサ用端子部に接続されているＤＣ－ＤＣコンバータ用半導体モジュール。
2. 前記センサ用端子部には、前記電流センサとしてのカレントトランスが接続される請求項１記載のＤＣ－ＤＣコンバータ用半導体モジュール。
3. 前記接続部材は、多層配線基板から構成され、該多層配線基板の導体パターンによって、前記半導体部品の配線、及び、前記メイントランスの巻線、並びに、前記センサ用端子部までの配線が実現されている請求項１又は２記載のＤＣ－ＤＣコンバータ用半導体モジュール。
4. 前記接続部材は、多層配線基板から構成され、前記電流センサとしてのカレントトランスの一次巻線及び二次巻線が、該多層配線基板の導体パターンによって構成されると共に、該カレントトランス用のコアが前記本体内に組込まれている請求項１から３のいずれか一項に記載のＤＣ－ＤＣコンバータ用半導体モジュール。
5. 前記電流センサの検出出力を絶対値に変換するための全波整流回路と、前記電流センサの検出出力から高周波ノイズを除去するためのフィルタ回路とを含む受け回路が設けられている請求項１から４のいずれか一項に記載のＤＣ－ＤＣコンバータ用半導体モジュール。
6. 前記本体内には、前記一次側半導体部品の上アームと下アームとの間に短絡検出用巻線が設けられていると共に、その短絡検出用巻線に接続された上下短絡検出用端子部が設けられている請求項１から５のいずれか一項に記載のＤＣ－ＤＣコンバータ用半導体モジュール。
7. 前記本体内には、前記メイントランスの一次巻線から前記センサ用端子部までの引出し配線の途中に、フルブリッジ・フェーズシフト適用時のソフトスイッチング用巻線が設けられている請求項１から６のいずれか一項に記載のＤＣ－ＤＣコンバータ用半導体モジュール。

Images