JP2019532427A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019532427A5 JP2019532427A5 JP2019517022A JP2019517022A JP2019532427A5 JP 2019532427 A5 JP2019532427 A5 JP 2019532427A5 JP 2019517022 A JP2019517022 A JP 2019517022A JP 2019517022 A JP2019517022 A JP 2019517022A JP 2019532427 A5 JP2019532427 A5 JP 2019532427A5
- Authority
- JP
- Japan
- Prior art keywords
- remote communication
- communication command
- network remote
- generated network
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001702 transmitter Effects 0.000 claims 3
- 230000004044 response Effects 0.000 claims 2
Claims (20)
- データを送信する方法であって、
インタフェースデバイスによって、事前に生成されたネットワークリモート通信コマンドを中央処理装置から受信することであって、前記事前に生成されたネットワークリモート通信コマンドは、保留中のputコマンドによって指定されたメッセージを送信する前に待機するトリガの数を示す閾値を含む、ことと、
前記インタフェースデバイスによって、データがメモリ内で準備できていることを示す信号をグラフィックス処理装置から受信することであって、前記信号はトリガを含む、ことと、
前記グラフィックス処理装置から前記トリガを受信した後に、前記インタフェースデバイスが受信したトリガの数が、前記事前に生成されたネットワークリモート通信コマンドに含まれる前記閾値と一致することを判別することと、
前記判別したことに応じて、前記インタフェースデバイスによって、前記信号に基づいて、前記事前に生成されたネットワークリモート通信コマンドを実行し、ネットワークを介して前記データをターゲットデバイスに送信することと、を含む、
方法。 - 前記事前に生成されたネットワークリモート通信コマンドは、putコマンドを含む、
請求項1の方法。 - 前記信号は、カウンタ変数の値の変化を示している、
請求項1の方法。 - 前記事前に生成されたネットワークリモート通信コマンドは、カウンタ変数の閾値を含む、
請求項1の方法。 - 前記事前に生成されたネットワークリモート通信コマンドは、前記メモリ内のアドレスへのポインタを含む、
請求項1の方法。 - 前記事前に生成されたネットワークリモート通信コマンドは、前記ターゲットデバイスを示す情報を含む、
請求項1の方法。 - 前記情報は、メタデータを含む、
請求項6の方法。 - 前記インタフェースデバイスは、ネットワークインタフェースコントローラ(NIC)を備える、
請求項1の方法。 - データを送信するデバイスであって、
事前に生成されたネットワークリモート通信コマンドを中央処理装置から受信するように構成された受信機回路であって、前記事前に生成されたネットワークリモート通信コマンドは、保留中のputコマンドによって指定されたメッセージを送信する前に待機するトリガの数を示す閾値を含み、前記受信機回路は、データがメモリ内で準備できていることを示す信号であってトリガを含む信号をグラフィックス処理装置から受信するように構成されている、受信機回路と、
前記受信機回路が前記グラフィックス処理装置から前記トリガを受信した後に、前記受信機回路が受信したトリガの数が、前記事前に生成されたネットワークリモート通信コマンドに含まれる前記閾値と一致することを判別し、判別したことに応じて、前記信号に基づいて、前記事前に生成されたネットワークリモート通信コマンドを実行するように構成されたプロセッサ回路と、
前記事前に生成されたネットワークリモート通信コマンドに基づいて、ネットワークを介して前記データをターゲットデバイスに送信するように構成された送信機回路と、を備える、
デバイス。 - 前記事前に生成されたネットワークリモート通信コマンドは、putコマンドを含む、
請求項9のデバイス。 - 前記信号は、カウンタ変数の値の変化を示している、
請求項9のデバイス。 - 前記事前に生成されたネットワークリモート通信コマンドは、カウンタ変数の閾値を含む、
請求項9のデバイス。 - 前記事前に生成されたネットワークリモート通信コマンドは、前記メモリ内のアドレスへのポインタを含む、
請求項9のデバイス。 - 前記事前に生成されたネットワークコリモート通信マンドは、前記ターゲットデバイスを示す情報を含む、
請求項9のデバイス。 - 前記情報は、メタデータを含む、
請求項14のデバイス。 - 前記インタフェースデバイスは、ネットワークインタフェースコントローラ(NIC)を備える、
請求項9のデバイス。 - データを送信するシステムであって、
中央処理装置(CPU)と、
グラフィックス処理装置(GPU)と、を備え、
前記CPUは、複数の事前に生成されたネットワークリモート通信コマンドを生成するように構成された処理回路と、前記事前に生成されたネットワークリモート通信コマンドをインタフェースデバイスに送信するように構成された送信機回路であって、前記事前に生成されたネットワークリモート通信コマンドは、保留中のputコマンドによって指定されたメッセージを送信する前に待機するトリガの数を示す閾値を含む、送信機回路と、を備え、
前記GPUは、ネットワークを介してターゲットデバイスに送信するためのデータを生成するように構成された処理回路と、前記データをバッファに記憶するように構成された記憶回路と、前記インタフェースデバイスが、前記事前に生成された複数のネットワークリモート通信コマンドのうち1つのネットワークリモート通信コマンドを実行するように、前記データが前記バッファに記憶されたことを前記インタフェースデバイスに知らせるように構成された送信機回路と、を備える、
システム。 - 前記CPU及び前記GPUは、単一のダイ上に配置されている、
請求項17のシステム。 - 前記CPU及び前記GPUは、同じパッケージ内に配置されている、
請求項17のシステム。 - 前記インタフェースデバイスは、ネットワークインタフェースコントローラ(NIC)を備える、
請求項17のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/297,079 | 2016-10-18 | ||
US15/297,079 US10936533B2 (en) | 2016-10-18 | 2016-10-18 | GPU remote communication with triggered operations |
PCT/US2017/052250 WO2018075182A1 (en) | 2016-10-18 | 2017-09-19 | Gpu remote communication with triggered operations |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019532427A JP2019532427A (ja) | 2019-11-07 |
JP2019532427A5 true JP2019532427A5 (ja) | 2020-11-12 |
JP6961686B2 JP6961686B2 (ja) | 2021-11-05 |
Family
ID=61904564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019517022A Active JP6961686B2 (ja) | 2016-10-18 | 2017-09-19 | トリガ動作を用いたgpuリモート通信 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10936533B2 (ja) |
EP (1) | EP3529706B1 (ja) |
JP (1) | JP6961686B2 (ja) |
KR (1) | KR102245247B1 (ja) |
CN (1) | CN109690512B (ja) |
WO (1) | WO2018075182A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10534606B2 (en) | 2011-12-08 | 2020-01-14 | Oracle International Corporation | Run-length encoding decompression |
US11113054B2 (en) | 2013-09-10 | 2021-09-07 | Oracle International Corporation | Efficient hardware instructions for single instruction multiple data processors: fast fixed-length value compression |
US10599488B2 (en) | 2016-06-29 | 2020-03-24 | Oracle International Corporation | Multi-purpose events for notification and sequence control in multi-core processor systems |
US10380058B2 (en) | 2016-09-06 | 2019-08-13 | Oracle International Corporation | Processor core to coprocessor interface with FIFO semantics |
US10783102B2 (en) | 2016-10-11 | 2020-09-22 | Oracle International Corporation | Dynamically configurable high performance database-aware hash engine |
US10459859B2 (en) | 2016-11-28 | 2019-10-29 | Oracle International Corporation | Multicast copy ring for database direct memory access filtering engine |
US10725947B2 (en) | 2016-11-29 | 2020-07-28 | Oracle International Corporation | Bit vector gather row count calculation and handling in direct memory access engine |
US20190044809A1 (en) * | 2017-08-30 | 2019-02-07 | Intel Corporation | Technologies for managing a flexible host interface of a network interface controller |
US11429413B2 (en) * | 2018-03-30 | 2022-08-30 | Intel Corporation | Method and apparatus to manage counter sets in a network interface controller |
US10740163B2 (en) * | 2018-06-28 | 2020-08-11 | Advanced Micro Devices, Inc. | Network packet templating for GPU-initiated communication |
US10795840B2 (en) | 2018-11-12 | 2020-10-06 | At&T Intellectual Property I, L.P. | Persistent kernel for graphics processing unit direct memory access network packet processing |
WO2020236275A1 (en) * | 2019-05-23 | 2020-11-26 | Cray Inc. | System and method for facilitating dynamic command management in a network interface controller (nic) |
US11182221B1 (en) * | 2020-12-18 | 2021-11-23 | SambaNova Systems, Inc. | Inter-node buffer-based streaming for reconfigurable processor-as-a-service (RPaaS) |
US11960813B2 (en) | 2021-08-02 | 2024-04-16 | Advanced Micro Devices, Inc. | Automatic redistribution layer via generation |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278956A (en) | 1990-01-22 | 1994-01-11 | Vlsi Technology, Inc. | Variable sized FIFO memory and programmable trigger level therefor for use in a UART or the like |
US8766993B1 (en) | 2005-04-06 | 2014-07-01 | Teradici Corporation | Methods and apparatus for enabling multiple remote displays |
JP4439491B2 (ja) | 2006-05-24 | 2010-03-24 | 株式会社ソニー・コンピュータエンタテインメント | マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法 |
US8269782B2 (en) | 2006-11-10 | 2012-09-18 | Sony Computer Entertainment Inc. | Graphics processing apparatus |
US8131814B1 (en) | 2008-07-11 | 2012-03-06 | Hewlett-Packard Development Company, L.P. | Dynamic pinning remote direct memory access |
US20100013839A1 (en) * | 2008-07-21 | 2010-01-21 | Rawson Andrew R | Integrated GPU, NIC and Compression Hardware for Hosted Graphics |
CN101539902B (zh) * | 2009-05-05 | 2012-03-28 | 中国科学院计算技术研究所 | 多计算机系统中节点的dma设备及通信方法 |
US20100325372A1 (en) * | 2009-06-17 | 2010-12-23 | Housty Oswin E | Parallel training of dynamic random access memory channel controllers |
US8937622B2 (en) * | 2010-09-20 | 2015-01-20 | Qualcomm Incorporated | Inter-processor communication techniques in a multiple-processor computing platform |
US8902228B2 (en) * | 2011-09-19 | 2014-12-02 | Qualcomm Incorporated | Optimizing resolve performance with tiling graphics architectures |
US9830288B2 (en) | 2011-12-19 | 2017-11-28 | Nvidia Corporation | System and method for transmitting graphics rendered on a primary computer to a secondary computer |
US9990287B2 (en) * | 2011-12-21 | 2018-06-05 | Intel Corporation | Apparatus and method for memory-hierarchy aware producer-consumer instruction |
US9171348B2 (en) * | 2012-01-23 | 2015-10-27 | Google Inc. | Rendering content on computing systems |
ITRM20120094A1 (it) * | 2012-03-14 | 2013-09-14 | Istituto Naz Di Fisica Nuclea Re | Scheda di interfaccia di rete per nodo di rete di calcolo parallelo su gpu, e relativo metodo di comunicazione internodale |
US9602437B1 (en) * | 2012-10-03 | 2017-03-21 | Tracey M. Bernath | System and method for accelerating network applications using an enhanced network interface and massively parallel distributed processing |
US9582402B2 (en) | 2013-05-01 | 2017-02-28 | Advanced Micro Devices, Inc. | Remote task queuing by networked computing devices |
US10134102B2 (en) * | 2013-06-10 | 2018-11-20 | Sony Interactive Entertainment Inc. | Graphics processing hardware for using compute shaders as front end for vertex shaders |
WO2015130282A1 (en) * | 2014-02-27 | 2015-09-03 | Hewlett-Packard Development Company, L. P. | Communication between integrated graphics processing units |
US10218645B2 (en) * | 2014-04-08 | 2019-02-26 | Mellanox Technologies, Ltd. | Low-latency processing in a network node |
US10331595B2 (en) * | 2014-10-23 | 2019-06-25 | Mellanox Technologies, Ltd. | Collaborative hardware interaction by multiple entities using a shared queue |
US9582463B2 (en) | 2014-12-09 | 2017-02-28 | Intel Corporation | Heterogeneous input/output (I/O) using remote direct memory access (RDMA) and active message |
US9779466B2 (en) * | 2015-05-07 | 2017-10-03 | Microsoft Technology Licensing, Llc | GPU operation |
US10248610B2 (en) * | 2015-06-23 | 2019-04-02 | Mellanox Technologies, Ltd. | Enforcing transaction order in peer-to-peer interactions |
US10445850B2 (en) * | 2015-08-26 | 2019-10-15 | Intel Corporation | Technologies for offloading network packet processing to a GPU |
US10210593B2 (en) * | 2016-01-28 | 2019-02-19 | Qualcomm Incorporated | Adaptive context switching |
US10331590B2 (en) * | 2016-06-30 | 2019-06-25 | Intel Corporation | Graphics processing unit (GPU) as a programmable packet transfer mechanism |
US10410313B2 (en) * | 2016-08-05 | 2019-09-10 | Qualcomm Incorporated | Dynamic foveation adjustment |
-
2016
- 2016-10-18 US US15/297,079 patent/US10936533B2/en active Active
-
2017
- 2017-09-19 JP JP2019517022A patent/JP6961686B2/ja active Active
- 2017-09-19 WO PCT/US2017/052250 patent/WO2018075182A1/en unknown
- 2017-09-19 CN CN201780056487.7A patent/CN109690512B/zh active Active
- 2017-09-19 EP EP17862965.5A patent/EP3529706B1/en active Active
- 2017-09-19 KR KR1020197007796A patent/KR102245247B1/ko active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019532427A5 (ja) | ||
JP2018524072A5 (ja) | ||
JP2015149736A5 (ja) | ||
JP2016536692A5 (ja) | ||
RU2016112556A (ru) | Способ и оборудование для управления устройством | |
JP2016153905A5 (ja) | 情報提供システム、プログラムおよび情報提供方法 | |
JP2014241647A5 (ja) | ||
JP2014225238A5 (ja) | ||
JP2016508350A5 (ja) | ||
JP2014164769A5 (ja) | ||
JP2012118958A5 (ja) | ||
JP2017192158A5 (ja) | ||
JP2015207223A5 (ja) | 情報処理装置、システム、情報処理方法、コンピュータプログラム | |
JP2014063497A5 (ja) | ||
JP2016533546A5 (ja) | ||
JP2016514865A5 (ja) | ||
CN107278293B (zh) | 虚拟机的传感器实现装置及其方法 | |
JP2018120598A5 (ja) | ||
JP2017217821A5 (ja) | ||
JP2019502201A5 (ja) | ||
JP2014132490A5 (ja) | ||
RU2014117560A (ru) | Система и способ оптимизации качества карты | |
US10353845B2 (en) | Adaptive speed single-wire communications | |
JP2015163786A5 (ja) | ||
JP2013219617A5 (ja) |