JP2019516118A - 画素回路及び駆動方法、アレイ基板、表示パネル及び表示装置 - Google Patents

Abstract

画素回路及び駆動方法、アレイ基板、表示パネル及び表示装置を提供する。画素回路は、電圧クランプ手段、エネルギー保持手段及び基準電圧端子を含む。電圧クランプ手段は基準電圧端子とエネルギー保持手段の第一端子に接続される。電圧クランプ手段は分圧回路を形成して基準電圧端子から分圧基準電圧をエネルギー保持手段の第一端子に供給し、又はエネルギー保持手段の第一端子における電圧を基準電圧端子における基準電圧までプルしクランプする。

Description

関連出願の相互参照
本出願は、２０１６年４月１６日に提出した中国特許出願Ｎｏ．２０１６１０２１１３９９．７の優先権を主張し、その全体が参照により本出願に援用される。

本発明は表示技術に関し、特に、画素回路及び駆動方法、アレイ基板、表示パネル及び表示装置に関する。

アクティブマトリクス式有機発光ダイオード（ＡＭＯＬＥＤ）等の携帯端末ディスプレイでは、アレイ基板の駆動回路における基本駆動部品として低温ポリシリコン薄膜トランジスタ（ＬＴＰＳＴＦＴ）がしばしば用いられる。一般に、ＬＴＰＳ技術の固有影響として、ＴＦＴスレショルド電圧（Ｖｔｈ）がばらついてしまう。ＯＬＥＤ画素駆動ＴＦＴはＯＬＥＤディスプレイの駆動電流と輝度を直接制御するため、通常、スレショルド電圧のばらつきが画像の品質に望ましくない影響を及ぼす恐れがある。

Ｖｔｈのばらつきを改善するのに、通常、Ｖｔｈ補償機能を有する画素回路を用いるのが有効となっている。このような回路におけるＯＬＥＤ駆動ＴＦＴが機能すると、ＴＦＴゲート電極に書き込まれる駆動信号は、画素ＯＬＥＤ発光輝度信号と駆動ＴＦＴの特性に基づくスレショルド電圧（Ｖｔｈ）補償信号という２つの成分を含むことになる。この方法は、一般に駆動信号に２つの成分を含み、ディスプレイのフレーム期間において保持コンデンサが電圧レベルを維持する薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）と同様のものである。

画素輝度信号が通常駆動集積回路（ＤｒＩＣ）により生成され、保持コンデンサに書き込まれるようにする一方で、リフレッシュ期間において駆動ＴＦＴのゲート電極とドレイン電極を短絡させることにより駆動ＴＦＴのＶｔｈ補償信号が保持コンデンサに徐々に書き込まれるようにしてもよい。画素回路は、画素輝度信号を保持コンデンサに提供する２つの異なる方法に基づき２つの技術カテゴリに分かれる。

本開示は、画素回路の動作安定性と画像の品質を改善する、画素回路及び画素回路の駆動方法、アレイ基板、表示パネル及び表示装置を提供する。

一つの方面において、本開示は画素回路を提供する。画素回路は、電圧クランプ手段、エネルギー保持手段及び基準電圧端子を含む。電圧クランプ手段は、基準電圧端子とエネルギー保持手段の第一端子に接続するように構成される。電圧クランプ手段は、分圧回路を形成して基準電圧端子からエネルギー保持手段の第一端子へ分圧基準電圧を供給し、又はエネルギー保持手段の第一端子における電圧を基準電圧端子における基準電圧までプルしクランプするように構成される。

電圧クランプ手段はクランプ抵抗を含み、クランプ抵抗の第一端子は基準電圧端子に接続するように構成され、クランプ抵抗の第二端子はエネルギー保持手段の第一端子に接続するように構成されてもよい。

画素回路はさらにリセット手段を含んでもよい。リセット手段は、リセット制御端子と、エネルギー保持手段の第二端子と、リセット電圧端子を接続するように構成され、リセット手段は、リセット制御端子により制御されリセット電圧端子における信号をエネルギー保持手段の第二端子に書き込むように構成される。

画素回路はさらにデータ書き込み手段を含んでもよい。データ書き込み手段は、データ信号端子と、データ書き込み制御端子と、エネルギー保持手段の第一端子を接続するように構成され、データ書き込み手段は、データ書き込み制御端子により制御されデータ信号端子における分圧信号をエネルギー保持手段の第一端子に書き込むように構成される。

画素回路はさらに補償手段を含んでもよい。補償手段は、データ書き込み制御端子と、エネルギー保持手段の第二端子と、駆動端子を接続するように構成され、補償手段は、データ書き込み制御端子により制御され、エネルギー保持手段の第二端子における電圧を駆動端子における電圧と同じレベルまでプルするように構成される。

画素回路はさらに駆動手段を含んでもよい。駆動手段は、第一電圧端子と、エネルギー保持手段の第二端子と、駆動端子を接続するように構成され、駆動手段は、エネルギー保持手段の第二端子と第一電圧端子により制御され駆動端子に駆動信号を出力するように構成される。

画素回路はさらに発光手段を含んでもよい。発光手段は、発光制御信号端子と、駆動端子と、第二電圧端子を接続するように構成され、発光手段は、発光制御信号端子により制御され駆動端子から駆動信号を受け取りグレースケールを表示するように構成される。

電圧クランプ手段はさらに発光制御信号端子に接続され、電圧クランプ手段は、発光制御信号端子により制御され、エネルギー保持手段の第一端子における電圧を基準電圧端子における電圧レベルと同じレベルまでプルするように構成されてもよい。

リセット手段は第二トランジスタを含み、第二トランジスタの制御端子はリセット制御端子に接続され、第二トランジスタの第一端子はリセット電圧端子に接続され、第二トランジスタの第二端子はエネルギー保持手段の第二端子に接続されてもよい。

データ書き込み手段は第四トランジスタ含み、第四トランジスタの制御端子はデータ書き込み制御端子に接続され、第四トランジスタの第一端子はデータ信号端子に接続され、第四トランジスタの第二端子はエネルギー保持手段の第一端子に接続されてもよい。

補償手段は第三トランジスタを含み、第三トランジスタの制御端子はデータ書き込み制御端子に接続され、第三トランジスタの第一端子は駆動端子に接続され、第三トランジスタの第二端子はエネルギー保持手段の第二端子に接続されてもよい。

駆動手段は第一トランジスタを含み、第一トランジスタの制御端子はエネルギー保持手段の第二端子に接続され、第一トランジスタの第一端子は第一電圧端子に接続され、第一トランジスタの第二端子は駆動端子に接続されてもよい。

発光手段は第五トランジスタと有機発光ダイオードを含み、第五トランジスタの制御端子は発光制御信号端子に接続され、第五トランジスタの第一端子は駆動端子に接続され、第五トランジスタの第二端子は有機発光ダイオードの第一端子に接続され、有機発光ダイオードの第二端子は第二電圧端子に接続されてもよい。

エネルギー保持手段はコンデンサを含み、コンデンサの第一端子はエネルギー保持手段の第二端子に接続され、コンデンサの第二端子はエネルギー保持手段の第一端子に接続されてもよい。

電圧クランプ手段はクランプ抵抗と第六トランジスタを含み、クランプ抵抗の第一端子は基準電圧端子に接続され、クランプ抵抗の第二端子はエネルギー保持手段の第一端子に接続され、第六トランジスタの制御端子は発光制御信号端子に接続され、第六トランジスタの第一端子は基準電圧端子に接続され、第六トランジスタの第二端子はエネルギー保持手段の第一端子に接続されてもよい。

別の方面において、本開示はアレイ基板を提供する。アレイ基板には開示された画素回路が含まれる。

別の方面において、本開示は表示パネルを提供する。表示パネルには開示された画素回路が含まれる。

電圧クランプ手段は、第一の条件と第二の条件の一つ以上を満足するように選択された抵抗値を有するクランプ抵抗である。第一の条件はＲ_ｃ≫Ｒ_ｉｎを含み、ここでＲ_ｃはクランプ抵抗の抵抗値であり、Ｒ_ｉｎは画素回路におけるエネルギー保持手段の第一端子の前の合計内部抵抗である。第二の条件はＲ_ｃ≪Ｔ_{ｆｒａｍｅ}/（Ｃ_ｐＡ＋Ｃ_ｐＢ）を含み、ここでＲ_ｃはクランプ抵抗の抵抗値であり、Ｔ_{ｆｒａｍｅ}はフレーム期間であり、Ｃ_ｐＡはエネルギー保持手段の第二端子における寄生容量であり、Ｃ_ｐＢはエネルギー保持手段の第一端子における寄生容量である。

別の方面において、本開示は表示装置を提供する。表示装置には開示された表示パネルが含まれる。

別の方面において、本開示は開示された画素回路の駆動方法を提供する。この駆動方法では、電圧クランプ手段を用いて画素回路のエネルギー保持手段の第一端子における電圧を分圧する。電圧クランプ手段は、エネルギー保持手段の第一端子における電圧を基準電圧端子における電圧と同じレベルまで駆動し維持するのにも用いられる。

この方法はさらに、リセット制御端子の制御下でリセット手段を用いてリセット電圧端子における電圧をエネルギー保持手段の第二端子に書き込む工程と、データ書き込み制御端子の制御下でデータ書き込み手段を用いてデータ信号端子における分圧信号電圧を前記エネルギー保持手段の第一端子に書き込み、前記データ信号端子が前記エネルギー保持手段の前記第一端子に書き込む信号電圧を電圧クランプ手段を用いて分圧し、前記データ書き込み制御端子の制御下で補償手段を用いて前記エネルギー保持手段の前記第二端子における電圧を駆動端子における電圧と同じレベルまで駆動し、前記エネルギー保持手段を用いて前記エネルギー保持手段の前記第一端子と前記第二端子における電圧を保持する工程と、前記エネルギー保持手段の前記第二端子の制御下で駆動手段を用いて第一電圧端子における電圧を駆動信号として前記駆動端子に書き込み、発光制御信号端子の制御下で発光手段を用いて前記駆動端子における前記駆動信号を受け取りグレースケールを表示する工程を含んでもよい。

リセット手段が第二トランジスタを含み、工程（ａ）において、第二トランジスタが、リセット制御端子により制御され、ターンオンされ、リセット電圧端子における電圧をエネルギー保持手段の第二端子に書き込むようにしてもよい。

補償手段が第三トランジスタを含み、工程（ｂ）において、第三トランジスタが、データ書き込み制御端子により制御され、ターンオンされ、エネルギー保持手段の第二端子における電圧を駆動端子における電圧と同じレベルにまでプルするようにしてもよい。

データ書き込み手段が第四トランジスタを含み、工程（ｂ）において、第四トランジスタが、データ書き込み制御端子により制御され、ターンオンされ、データ信号端子における電圧をエネルギー保持手段の第一端子に書き込むようにしてもよい。

発光手段が第五トランジスタと有機発光ダイオードを含み、工程（ｃ）において、第五トランジスタが、発光制御信号端子により制御され、ターンオンされ、駆動端子から駆動信号を受け取り、工程（ｃ）において、有機発光ダイオードが駆動信号と第二電圧端子における信号により制御されグレースケールを表示するようにしてもよい。

電圧クランプ手段がクランプ抵抗を含み、工程（ｂ）においてクランプ抵抗がエネルギー保持手段の第一端子における電圧を分圧し、工程（ｃ）においてクランプ抵抗がエネルギー保持手段の第一端子における電圧を基準電圧端子における電圧レベルまでプルするようにしてもよい。

電圧クランプ手段がクランプ抵抗と第六トランジスタを含み、工程（ｂ）において、クランプ抵抗がエネルギー保持手段の第一端子における電圧を分圧し、工程（ｃ）において、第六トランジスタが、発光制御信号端子により制御され、ターンオンされ、クランプ抵抗を短絡させ、エネルギー保持手段の第一端子における電圧を基準電圧端子における電圧レベルまでプルするようにしてもよい。

以下の図面は開示された様々な実施形態を例示したものに過ぎず、本開示の範囲を限定するものではない。

従来の画素回路を示す模式図である。 図１に示す画素回路の駆動信号を示すタイミング図である。 本開示の様々な実施形態による例示的な画素回路を示す模式図である。 本開示の様々な実施形態による別の例示的な画素回路を示す模式図である。 本開示の様々な実施形態による別の例示的な画素回路を示す模式図である。 本開示の様々な実施形態による別の例示的な画素回路を示す模式図である。 本開示の様々な実施形態による例示的な画素回路の駆動信号を示すタイミング図である。 本開示の様々な実施形態による例示的な画素回路の駆動方法を示すフローチャートである。

以下では、実施形態を参照しつつ、本発明について具体的に説明する。なお、いくつかの実施形態に関する以下の説明は例示及び説明用のものに過ぎず、全てを網羅している訳ではなく、また、開示される形態そのものに本発明を限定するものでもない。

図１は従来の画素回路を示す模式図である。図２は、図１に示す画素回路の駆動信号を示すタイミング図である。図２に示すように、カラム信号がリフレッシュされると、リセット期間（ｔ１）によって駆動回路の状態、及び最後の信号フレームの保持コンデンサ（Ｃｓｔ）が維持する信号レベルがリセットされる。リセット期間（ｔ１）においては、端子ａにおける電圧を下げてＶｔｈ補償信号の書き込みを許可するようにしてもよい。同時に、図１に示す画素ＯＬＥＤ駆動ＴＦＴ（Ｔ１）がターンオンし、書き込み期間（ｔ２）における応答速度を増大させる。

書き込み期間（ｔ２）において、画素ＯＬＥＤ駆動薄膜トランジスタ（ＴＦＴ）Ｔ１のＶｔｈ補償信号と画素輝度信号Ｖｄｔが保持コンデンサＣｓｔの両端子（端子ａ及び端子ｂ）に書き込まれる。駆動電源ＶｄｄがトランジスタＴ１のソース電極に接続される。トランジスタＴ１のゲート電極とドレイン電極はオン状態のトランジスタＴ３により短絡され、保持コンデンサＣｓｔの端子ａに接続される。

電源ＶｄｄがトランジスタＴ１を介して保持コンデンサＣｓｔの端子ａを充電すると、トランジスタＴ１の短絡したゲート電極とドレイン電極、及び保持コンデンサＣｓｔの端子ａにおける電圧はＶｔｈに近づき、書き込みを完成するとともに、保持コンデンサＣｓｔの端子ａにおける電圧を維持する。これと同時に、データラインからの画素輝度信号Ｖｄｔが書き込みトランジスタＴ４を介して保持コンデンサＣｓｔの端子ｂに書き込まれ、維持される。

発光期間（ｔ３）において、書き込みパルス（ＷＴ）信号でトランジスタＴ３とＴ４をオフ状態に制御し、発光書込み許可パルス（ＥＭ）信号でトランジスタＴ５とＴ６をオン状態に制御する。保持コンデンサＣｓｔの端子ｂにおける電圧はリセットトランジスタＴ６により基準電圧Ｖｒｅｆにリセットされる。端子ａにおける電圧は、保持コンデンサＣｓｔのカップリング作用でＶｔｈからＶｔｈ＋Ｖｒｅｆ−Ｖｄｔへと変化し、これによりトランジスタＴ１がターンオンされ画素ＯＬＥＤが駆動されて発光する。

画素ＯＬＥＤ駆動回路は、保持コンデンサＣｓｔの端子ｂにおける電圧をリセットする電圧リセット回路を含む。リセット回路は、発光期間（ｔ３）の全体にわたってＶｒｅｆを維持するように作動する。所望の補償効果を得るにあたり、Ｖｔｈ補償信号の生成は画素輝度信号Ｖｄｔに影響されない。しかし、保持コンデンサＣｓｔの端子ｂにおける電圧をリセットするためには独立したリセットトランジスタ及び対応するタイミングの制御が必要である。さらに、保持コンデンサＣｓｔの端子ｂにおける電圧は電圧リセット時において一時的にフローティングするため、保持コンデンサＣｓｔの端子ｂにおける電圧の安定性に影響する。

ＡＭＯＬＥＤディスプレイ端末が２つの近接する輝度レベルＬｎとＬｎ＋１を正確に表示しようとすると、駆動回路（ＤｒＩＣ）も対応する画素輝度信号を高い解像度で生成することが必要となる。例えば、Ｖｄｔ（Ｌｎ＋１）−Ｖｄｔ（Ｌｎ）＜３ｍＶとなる。このような優れた電圧分解能を対応しようとすれば、駆動回路（ＤｒＩＣ）のコストは高いものとなる。ＯＬＥＤの電流効率が改善され、より高品質の画像が求められるに伴い、駆動回路（ＤｒＩＣ）の高い電圧分解能を得るために駆動回路ＤｒＩＣのコストが容認できないほど高くなってしまう。

そこで、発光期間（ｔ３）において発光許可信号（ＥＭ）のパルス幅変調（ＰＷＭ）によりスクリーン全体の輝度を制御することで、画素輝度信号分解能への依存度が低減し、駆動回路（ＤｒＩＣ）がより高い駆動電圧分解能を持つことなしにより好ましい輝度レベル分布が得られる。

発光許可信号（ＥＭ）を制御しリセットトランジスタＴ６をターンオフするためにパルス幅変調（ＰＷＭ）を用いると、保持コンデンサＣｓｔの端子ｂがフローティングする。フローティング端子ｂにおける電圧は、外部信号との、寄生容量によるカップリングのために不安定になる場合がある。発光許可信号がリセットトランジスタＴ６を再度ターンオンすると、保持コンデンサＣｓｔの端子ａにおける電圧が影響を受けて画素回路の動作が不安定となり、所望の画像品質を得られない場合がある。

様々な実施形態において、本開示に記載のトランジスタは、例えば、薄膜トランジスタ、電界効果トランジスタ、或いは他の類似部品であってもよい。トランジスタは、開示された様々な実施形態による、画素回路におけるスイッチングトランジスタとして機能してもよい。スイッチングトランジスタにおけるソース電極とドレイン電極は対称であるため、両者は置き換え可能である。

特定の実施形態において、ゲート電極以外の２つの電極を区別するため、ソース電極を第一端子、ドレイン電極を第二端子と呼ぶか、又はその逆とする。トランジスタの端子を示す図においては、中間端子がゲート電極であり、信号入力端子がソース電極であり、信号出力端子がドレイン電極であってよい。

さらに、本開示に記載のスイッチングトランジスタには、Ｐ型スイッチングトランジスタとＮ型スイッチングトランジスタが含まれる。Ｐ型スイッチングトランジスタは、低レベル電圧がゲート電極に印加されるとターンオンし、高レベル電圧がゲート電極に印加されるとターンオフする。Ｎ型スイッチングトランジスタは、高レベル電圧がゲート電極に印加されるとターンオンし、低レベル電圧がゲート電極に印加されるとターンオフする。

本開示に記載の駆動トランジスタには、Ｐ型駆動トランジスタとＮ型駆動トランジスタが含まれる。ゲート電極に低レベル電圧が印加され（ゲート電極電圧がソース電極電圧より低くなる）、ゲート電極とソース電極の間の絶対電圧の差がスレショルド電圧を超えると、Ｐ型駆動トランジスタは増幅状態又は飽和状態となる。ゲート電極に高レベル電圧が印加され（ゲート電極電圧がソース電極電圧より高くなる）、ゲート電極とソース電極の間の絶対電圧の差がスレショルド電圧を超えると、Ｎ型駆動トランジスタは増幅状態又は飽和状態となる。

図３は、本開示による例示的な画素回路を示す模式図である。図３を参照すると、本開示は画素回路を提供している。画素回路は、電圧クランプ手段１１、駆動手段１３、エネルギー保持手段１２、及び基準電圧端子Ｖｒｅｆを含む。

一実施形態において、電圧クランプ手段１１は基準電圧端子Ｖｒｅｆとエネルギー保持手段１２の第一端子とに接続される。エネルギー保持手段１２の第二端子は駆動手段１３に信号を供給する。電圧クランプ手段１１は、分圧回路を形成しエネルギー保持手段１２の第一端子における電圧を分圧するのに使われる。エネルギー保持手段１２の第一端子における電圧を基準電圧Ｖｒｅｆに駆動・クランプしてもよい。

別の実施形態において、電圧クランプ手段１１はクランプ抵抗Ｒｃを含む。クランプ抵抗Ｒｃの第一端子は基準電圧端子Ｖｒｅｆに接続され、クランプ抵抗Ｒｃの第二端子はエネルギー保持手段１２の一方の端子に接続される。

図４は、本開示の実施形態による別の例示的な画素回路を示す模式図である。図４を参照すると、画素回路はさらにリセット手段１４、補償手段１５、データ書き込み手段１６及び発光手段１７を含む。

リセット手段１４は、リセット制御端子ＲＳＴと、エネルギー保持手段１２の第二端子ａと、リセット電圧端子Ｖｉｎを接続する。リセット手段１４は、リセット制御端子ＲＳＴを介して制御を行い、リセット電圧端子信号Ｖｉｎをエネルギー保持手段１２の第二端子ａに書き込む。

電圧クランプ手段１１は、エネルギー保持手段１２の第一端子ｂにおける電圧を分圧する分圧回路を含む。エネルギー保持手段１２の第一端子ｂにおける電圧を基準電圧端子における基準電圧Ｖｒｅｆに駆動・クランプしてもよい。電圧クランプ手段１１がエネルギー保持手段１２の第一端子ｂにおける電圧を分圧すると、電圧クランプ手段１１はエネルギー保持手段１２の第一端子ｂにデータ信号端子が書き込む信号電圧を分圧できる。

データ書き込み手段１６は、データ信号端子ＤＡＴＡと、データ書き込み制御端子ＷＴと、エネルギー保持手段１２の第一端子ｂを接続する。データ書き込み手段１６はデータ書き込み制御端子ＷＴを介して制御を行い、データ信号端子ＤＡＴＡにおける分圧信号電圧をエネルギー保持手段１２の第一端子ｂに書き込む。

補償手段１５は、データ書き込み制御端子ＷＴと、エネルギー保持手段１２の第二端子ａと、駆動端子ｃを接続する。補償手段１５はデータ書き込み制御端子ＷＴを介して制御を行い、駆動端子ｃにおける電圧と同じレベルになるようにエネルギー保持手段１２の第二端子ａにおける電圧を駆動する。

エネルギー保持手段１２は、エネルギー保持手段１２の第一端子と第二端子における電圧を保持するのに用いられる。

駆動手段１３は、第一電圧端子Ｖ１と、エネルギー保持手段１２の第二端子ａと、駆動端子ｃを接続する。駆動手段１３はエネルギー保持手段１２の第二端子ａを介して制御を行い、第一電圧端子Ｖ１における電圧を駆動信号として駆動端子ｃに書き込む。

発光手段１７は、発光制御信号端子ＥＭと、駆動端子ｃと、第二電圧端子Ｖ２を接続する。発光手段１７は発光制御信号端子を介して制御を行い、駆動端子ｃにおける駆動信号を受け取りグレースケールを表示する。

様々な実施形態による画素回路では、電圧クランプ手段が基準電圧端子とエネルギー保持手段の第一端子を接続する。画素回路がＯＬＥＤ画素を駆動すると、電圧クランプ手段がエネルギー保持手段の第一端子における電圧を分圧し、又は基準電圧端子における電圧をエネルギー保持手段の第一端子に書き込むので、画素回路の作動中にエネルギー保持手段の第一端子のフローティングが回避され、エネルギー保持手段の第一端子における電圧の安定性が向上し、画像の品質が改善される。

図５は、本開示による別の例示的な画素回路を示す模式図である。具体的には、図５を参照すると、駆動手段１３は第一トランジスタＴ１を含む。第一トランジスタＴ１の制御端子はエネルギー保持手段１２の第二端子ａに接続される。第一トランジスタＴ１の第一端子は第一電圧端子Ｖ１に接続される。エネルギー保持手段１２の第二端子ａは駆動端子ｃに接続される。

リセット手段１４は、第二トランジスタＴ２を含む。第二トランジスタＴ２の制御端子はリセット制御端子ＲＳＴに接続される。第二トランジスタＴ２の第一端子はリセット電圧端子Ｖｉｎに接続される。第二トランジスタＴ２の第二端子はエネルギー保持手段１２の第二端子ａに接続される。

補償手段１５は、第三トランジスタＴ３を含む。第三トランジスタＴ３の制御端子はデータ書き込み制御端子ＷＴに接続される。第三トランジスタＴ３の第一端子は駆動端子ｃに接続される。第三トランジスタＴ３の第二端子はエネルギー保持手段１２の第二端子ａに接続される。

データ書き込み手段１６は、第四トランジスタＴ４を含む。第四トランジスタＴ４の制御端子はデータ書き込み制御端子ＷＴに接続される。第四トランジスタＴ４の第一端子はデータ信号端子ＤＡＴＡに接続される。第四トランジスタＴ４の第二端子はエネルギー保持手段１２の第一端子ｂに接続される。

発光手段１７は、第五トランジスタＴ５と有機発光ダイオード（ＯＬＥＤ）を含む。第五トランジスタＴ５の制御端子は発光制御信号端子ＥＭに接続される。第五トランジスタＴ５の第一端子は駆動端子ｃに接続される。第五トランジスタＴ５の第二端子はＯＬＥＤの第一端子に接続される。ＯＬＥＤの第二端子は第二電圧端子Ｖ２に接続される。

エネルギー保持手段１２はコンデンサＣｓｔを含む。保持コンデンサＣｓｔの第一端子はエネルギー保持手段１２の第二端子ａに接続される。保持コンデンサＣｓｔの第二端子はエネルギー保持手段１２の第一端子ｂに接続される。

電圧クランプ手段１１はクランプ抵抗Ｒｃを含む。クランプ抵抗Ｒｃの第一端子は基準電圧端子Ｖｒｅｆに接続される。クランプ抵抗Ｒｃの第二端子はエネルギー保持手段１２の第一端子ｂに接続される。

図６は本開示による別の例示的な画素回路を示す模式図である。図６を参照すると、図５に示したのとは異なる画素回路となっている。具体的には、電圧クランプ手段１１がさらに発光制御信号端子ＥＭに接続される。電圧クランプ手段１１は発光制御信号端子ＥＭを介して制御を行い、エネルギー保持手段１２の第一端子ｂにおける電圧と同じレベルになるようにエネルギー保持手段１２の第一端子ｂにおける電圧を駆動する。

具体的には、電圧クランプ手段１１はクランプ抵抗Ｒｃと第六トランジスタＴ６を含む。クランプ抵抗Ｒｃの第一端子は基準電圧端子Ｖｒｅｆに接続される。クランプ抵抗Ｒｃの第二端子はエネルギー保持手段１２の第一端子ｂに接続される。第六トランジスタＴ６の制御端子は発光制御信号端子ＥＭに接続される。第六トランジスタＴ６の第一端子は基準電圧端子Ｖｒｅｆに接続される。第六トランジスタＴ６の第二端子はエネルギー保持手段１２の第一端子ｂに接続される。

さらに、図５又は図６に示す画素回路において、クランプ抵抗Ｒｃは以下の工程のいずれかにより作製されてもよい。クランプ抵抗はイオン注入低温ポリシリコン膜により形成されてよい。クランプ抵抗は所定の薄膜抵抗値を有する薄膜材料により形成されてもよい。クランプ抵抗はトランジスタの活性層のＰ＋ドープ領域の形成時に同時に形成されてもよく、この際、トランジスタの活性層のドープ領域におけるドーパント注入量はクランプ抵抗の薄膜抵抗領域におけるドーパント注入量より多い。

抵抗は低温ポリシリコン薄膜にイオンを注入して形成してよい。抵抗の作製に用いるイオン注入量が通常の低温ポリシリコン薄膜トランジスタの作製工程におけるホールドーパント注入量及びチャネル用のイオン注入量とは異なるため、簡素化の方法としては、個別の写真パターニング工程を実施し、イオン注入量を個別に制御して薄膜抵抗をパターニングする。さらに、実際のところ、イオン注入領域のパターニングの際、他の写真パターニング工程とマスクを共有したり、他の作製工程と組み合わせたりする場合がある。ハーフトーン技術又はグレートーン技術を用いれば、特定領域のイオン注入量を調整できる。

例えば、通常のＰ＋領域は写真パターニングとイオン注入工程により形成できる。ハーフトーン又はグレートーン技術を用いることで、フォトレジスト層を特定の厚さに維持しつつ抵抗薄膜領域を所望の形状に形成できる。ホールドーパントが注入されると、残りのフォトレジスト層により、通常のホールドーパント注入領域に比べ、抵抗薄膜領域における注入量が減少する。この方法又は他の同様の方法によりクランプ抵抗の形成に要する追加コストを不要にすることができる。特定の薄膜抵抗値を有する薄膜材料を用いてクランプ抵抗を形成してもよい。

本開示はさらに様々な公開された実施形態による画素回路の駆動方法を提供する。図８は、本開示による例示的な画素回路の駆動方法を示すフローチャートである。図８に示すように、駆動方法は次の工程を含む。

工程Ｓ０１：電圧クランプ手段を用いて画素回路におけるエネルギー保持手段の第一端子における電圧を分圧する。

具体的には、図５に示すように、電圧クランプ手段１１はクランプ抵抗Ｒｃを含む。クランプ抵抗Ｒｃの第一端子は基準電圧端子Ｖｒｅｆに接続される。クランプ抵抗Ｒｃの第二端子はエネルギー保持手段１２の第一端子ｂに接続される。電圧クランプ手段１１はエネルギー保持手段１２の第一端子における電圧を分圧する。

工程Ｓ０２：電圧クランプ手段を用いてエネルギー保持手段の第一端子における電圧を基準電圧端子における電圧と同じレベルに駆動・維持する。

具体的には、図６に示すように、電圧クランプ手段１１はクランプ抵抗Ｒｃと第六トランジスタＴ６を含む。クランプ抵抗Ｒｃの第一端子は基準電圧端子Ｖｒｅｆに接続される。クランプ抵抗Ｒｃの第二端子はエネルギー保持手段１２の第一端子ｂに接続される。第六トランジスタＴ６の制御端子は発光制御信号端子ＥＭに接続される。第六トランジスタＴ６の第一端子は基準電圧端子Ｖｒｅｆに接続される。第六トランジスタＴ６の第二端子はエネルギー保持手段１２の第一端子ｂに接続される。電圧クランプ手段１１はエネルギー保持手段の第一端子における電圧を基準電圧端子における電圧と同じレベルに駆動・維持する。

様々な実施形態による画素回路の駆動方法において、電圧クランプ手段は基準電圧端子とエネルギー保持手段の第一端子を接続する。画素回路がＯＬＥＤ画素を駆動すると、電圧クランプ手段はエネルギー保持手段の第一端子における電圧を分圧し、又は基準電圧端子における電圧をエネルギー保持手段の第一端子に書き込むので、画素回路の作動中にエネルギー保持手段の第一端子のフローティングが回避され、エネルギー保持手段の第一端子における電圧の安定性が向上し、画像の品質が改善されることができる。

具体的には、画素回路の駆動方法はさらに以下の工程に示す他の詳細内容を含む。

工程Ｓ１０１：リセット手段がリセット制御端子を介して制御を行い、リセット電圧端子における電圧をエネルギー保持手段圧の第二端子に書き込む。

具体的には、図４に示すように、リセット手段１４はリセット制御端子ＲＳＴと、エネルギー保持手段１２の第二端子ａと、リセット電圧端子Ｖｉｎを接続する。リセット手段１４はリセット制御端子ＲＳＴを介して制御を行い、リセット電圧端子信号Ｖｉｎをエネルギー保持手段１２の第二端子ａに書き込む。

工程Ｓ１０２：データ書き込み手段はデータ書き込み制御端子を介して制御を行い、データ信号端子における分圧信号電圧をエネルギー保持手段の第一端子に書き込み、電圧クランプ手段はデータ信号端子がエネルギー保持手段の第一端子に書き込む信号電圧を分圧し、補償手段はデータ書き込み制御端子を介して制御を行い、駆動端子における電圧と同じレベルになるようにエネルギー保持手段の第二端子における電圧を駆動し、エネルギー保持手段はエネルギー保持手段の第一端子と第二端子における電圧を保持する。

具体的には、図４に示すように、データ書き込み手段１６はデータ信号端子ＤＡＴＡと、データ書き込み制御端子ＷＴと、エネルギー保持手段１２の第一端子ｂを接続する。データ書き込み手段１６はデータ書き込み制御端子ＷＴを介して制御を行い、データ信号端子ＤＡＴＡにおける分圧信号電圧をエネルギー保持手段１２の第一端子ｂに書き込む。電圧クランプ手段１１は、エネルギー保持手段１２の第一端子ｂにおける電圧を分圧するための分圧回路を含む。エネルギー保持手段１２の第一端子ｂにおける電圧を基準電圧端子における基準電圧Ｖｒｅｆに駆動・クランプしてもよい。電圧クランプ手段１１がエネルギー保持手段１２の第一端子ｂにおける電圧を分圧すると、電圧クランプ手段１１はデータ信号端子がエネルギー保持手段１２の第一端子ｂに書き込む信号電圧を分圧することができる。

さらに、補償手段１５はデータ書き込み制御端子ＷＴと、エネルギー保持手段１２の第二端子ａと、駆動端子ｃを接続する。補償手段１５はデータ書き込み制御端子ＷＴを介して制御を行い、駆動端子ｃにおける電圧と同じレベルになるようにエネルギー保持手段１２の第二端子ａにおける電圧を駆動する。エネルギー保持手段１２はエネルギー保持手段１２の第一端子と第二端子における電圧を保持するのに用いられる。

工程Ｓ１０３：駆動手段はエネルギー保持手段の第二端子を介して制御を行い、第一電圧端子における電圧を駆動信号として駆動端子に書き込み、発光手段は発光制御信号端子を介して制御を行い、駆動端子における駆動信号を受け取りグレースケールを表示する。

具体的には、図４に示すように、駆動手段１３は第一電圧端子Ｖ１と、エネルギー保持手段１２の第二端子ａと、駆動端子ｃを接続する。駆動手段１３はエネルギー保持手段１２の第二端子ａを介して制御を行い、第一電圧端子Ｖ１における電圧を駆動信号として駆動端子ｃに書き込む。発光手段１７は、発光制御信号端子ＥＭと、駆動端子ｃと、第二電圧端子Ｖ２を接続する。発光手段１７は発光制御信号端子を介して制御を行い、駆動端子ｃにおける駆動信号を受け取りグレースケールを表示する。

一実施形態において、リセット手段は第二トランジスタを含む。工程Ｓ１０１において、第二トランジスタは、リセット制御端子により制御され、ターンオンされ、リセット電圧端子における電圧をエネルギー保持手段の第二端子に書き込む。

別の実施形態において、補償手段は第三トランジスタを含む。工程Ｓ１０２において、第三トランジスタは、データ書き込み制御端子により制御され、ターンオンされ、駆動端子における電圧と同じレベルになるようにエネルギー保持手段の第二端子における電圧をプル（pull）する。

別の実施形態において、データ書き込み手段は第四トランジスタを含む。工程Ｓ１０２において、第四トランジスタは、データ書き込み制御端子により制御され、ターンオンされ、データ信号端子における電圧をエネルギー保持手段の第一端子に書き込む。

別の実施形態において、発光手段は第五トランジスタと有機発光ダイオードを含む。工程Ｓ１０３において、第五トランジスタは、発光制御信号端子により制御され、ターンオンされ、駆動端子から駆動信号を受け取る。有機発光ダイオードは駆動信号と第二電圧端子における信号により制御されグレースケールを表示する。

別の実施形態において、電圧クランプ手段はクランプ抵抗を含む。工程Ｓ１０２において、クランプ抵抗はエネルギー保持手段の第一端子における電圧を分圧する。工程Ｓ１０３において、クランプ抵抗はエネルギー保持手段の第一端子における電圧を基準電圧端子における電圧レベルまでプルする。

別の実施形態において、電圧クランプ手段はクランプ抵抗と第六トランジスタを含む。工程Ｓ１０２において、クランプ抵抗はエネルギー保持手段の第一端子における電圧を分圧する。工程Ｓ１０３において、第六トランジスタは、発光制御信号端子により制御され、ターンオンされ、クランプ抵抗を短絡し、エネルギー保持手段の第一端子における電圧を基準電圧端子における電圧レベルまでプルする。

図７は本開示による例示的な画素回路の駆動信号を示すタイミング図である。図７を参照すると、図５における画素回路の作動原理を駆動信号のタイミングシーケンスと関連付けて示した。図５、６の画素回路は仮にＰ型トランジスタを用いたものとして示したが、本開示はトランジスタの導電型を限定するものではない。スイッチング信号に簡単な変更を加えて、Ｐ型トランジスタをＮ型トランジスタに置き換えてもよい。いずれの導電型のトランジスタも本開示の範囲内にある。

具体的には、ｔ１期間又はリセット期間において、ＲＳＴは低電圧信号であり、ＷＴは高電圧信号であり、ＥＭは高電圧信号である。トランジスタＴ２が、ＲＳＴにより制御され、ターンオンされ、端子ａにおける電圧を初期電圧Ｖｉｎｔまでプルすることで、ｔ２期間において、駆動トランジスタＴ１は確実に端子ａを適宜充電し、スレショルド電圧Ｖｔｈを端子ａに常時書き込む。ｔ１期間において、前のフレーム又は図７に示す期間ｔ３’における回路状態がクリアされ、保持コンデンサＣｓｔにおける残留電荷が放電される。

ｔ２期間又は書き込み期間において、ＲＳＴは高電圧信号であり、ＷＴは低電圧信号であり、ＥＭは高電圧信号である。トランジスタＴ３とＴ４はＷＴにより制御されてターンオンする。駆動回路（ＤｒＩＣ）は画素輝度電圧Ｖｄｔを発生させる。ＤＡＴＡラインにおける画素輝度信号ＶｄｔはトランジスタＴ４を介して保持コンデンサＣｓｔの端子ｂを充電する。充電回路内部抵抗Ｒｉｎとクランプ抵抗Ｒｃは直列接続される。保持コンデンサＣｓｔの端子ｂにおける電圧は、直列接続される抵抗Ｒｉｎと抵抗Ｒｃにより分圧された電圧Ｖ’ｄｔである。

同時に、トランジスタＴ１は、駆動端子ｃと保持コンデンサＣｓｔの端子ａを充電し、駆動端子ｃと保持コンデンサＣｓｔの端子ａに補償信号Ｖｔｈを書き込む。補償信号ＶｔｈはトランジスタＴ１のスレショルド電圧である。具体的には、トランジスタＴ１のソース電極は第一電圧端子Ｖ１に接続され、第一電圧端子からの駆動電圧Ｖｄｄを維持する。トランジスタＴ１のドレイン電極とゲート電極は、オン状態のトランジスタＴ３により短絡され、保持コンデンサＣｓｔの端子ａに接続される。スレショルド電圧Ｖｔｈに近づくように保持コンデンサＣｓｔの端子ａにおける電圧が充電される。保持コンデンサＣｓｔによりおおよそのスレショルド電圧Ｖｔｈが保持される。

ｔ３期間又は発光期間において、ＲＳＴは高電圧信号であり、ＷＴは高電圧信号であり、ＥＭは低電圧信号である。トランジスタＴ５はＥＭにより制御されてターンオンされる。トランジスタＴ３とＴ４はＷＴにより制御されてターンオフする。保持コンデンサＣｓｔの端子ｂにおける電圧Ｖ’ｄｔはクランプ抵抗Ｒｃにより基準電圧Ｖｒｅｆまでプルされ固定される。保持コンデンサＣｓｔの端子ａにおける電圧は、コンデンサＣｓｔのカップリングのためＶｒｅｆ−Ｖ’ｄｔと同一の値だけ変動する。保持コンデンサＣｓｔの端子ａにおける電圧はトランジスタＴ１をターンオンさせ、ＯＬＥＤを駆動して発光させる。トランジスタＴ１のスレショルド電圧がｔ２期間で補償されるため、トランジスタＴ１はＯＬＥＤを適宜駆動して発光させることができる。

さらに、図６を参照すると、画素回路はさらにクランプ抵抗に並列接続するトランジスタＴ６を含む。ｔ３期間において、トランジスタＴ６はＥＭにより制御されてターンオンされる。この際、クランプ抵抗は、トランジスタＴ６がオンとオフ状態の間で移行する時に機能して、保持コンデンサＣｓｔの端子ｂのフローティングとそれに続く不安定状態が回避される。これに加え、ｔ３期間において、トランジスタＴ６が保持コンデンサＣｓｔの端子ｂにおける電圧をプルする。トランジスタＴ６の状態移行時又はトランジスタＴ６のターンオフ時において、クランプ抵抗Ｒｃは保持コンデンサＣｓｔの端子ｂのフローティングを回避するにあたり限定された役割を果たすに過ぎない。

様々な実施形態において、クランプ抵抗Ｒｃの抵抗値は以下のように算出されてよい。

保持コンデンサＣｓｔの端子ｂにおける電圧は、直列接続される充電回路内部抵抗Ｒｉｎとクランプ抵抗によりＤｒＩＣが生成した画素輝度信号Ｖｄｔを分圧した分圧Ｖ’ｄｔである。このため、電圧Ｖ’ｄｔは様々な要因の影響を受け得る。

一つの方面において、充電回路内部抵抗Ｒｉｎは、保持コンデンサＣｓｔの第一端子の前の、画素回路の等価内部抵抗である。これは、ＤｒＩＣから保持コンデンサＣｓｔの端子ｂまでの合成抵抗であり、データラインに沿った抵抗とトランジスタＴ４のオン状態抵抗を含む。トランジスタＴ４がターンオンされる前に、ＤｒＩＣが対応するデータラインに画素輝度信号Ｖｄｔを転送し、データラインの寄生容量が画素信号保持容量よりも十分大きい場合、Ｖｄｔの書き込みは寄生コンデンサにより保持コンデンサＣｓｔを充電することに等しい。充電回路内部抵抗ＲｉｎはトランジスタＴ４のオン状態抵抗を主に含む。

ＲｉｎとＲｃの作製工程におけるばらつき、結果としてのＶ’ｄｔ値と画素輝度の精度のばらつきを考慮し、Ｒｃ抵抗値はＲｉｎ抵抗値よりも十分大きく設計される。その結果、分圧Ｖ’ｄｔは駆動ソース信号電圧に近接し、抵抗値のばらつきに起因する影響を最低限にまで抑えることができる。

別の方面において、Ｒｃ抵抗が過度に大きいと、ｔ３期間において保持コンデンサＣｓｔの端子ｂにおける電圧を基準電圧Ｖｒｅｆまで駆動・クランクするのに時間がかかりすぎる。クランプ抵抗Ｒｃを介して充電する期間がフレーム期間（Ｔ_{ｆｒａｍｅ}）の大きい割合を占める場合、Ｒｃ抵抗のばらつきが画素輝度の精度に影響することができる。

画素輝度の精度を保証するため、クランプ抵抗Ｒｃを介して保持コンデンサＣｓｔの端子ｂにおける電圧をプル・クランプするための期間をできる限り短くしなければならない。等価回路の観点から、保持コンデンサＣｓｔの端子ｂにおける電圧がプルされ又はリセットされると、基準電圧端子Ｖｒｅｆにおける電圧は端子ｂにおける寄生コンデンサＣ_ｐＢ、保持コンデンサＣｓｔ及び端子ａにおける寄生コンデンサＣ_ｐＡのネットワークをクランプ抵抗Ｒｃを介して実質的に充電する。

保持コンデンサＣｓｔの容量が端子ｂにおける寄生コンデンサＣ_ｐＢと端子ａにおける寄生コンデンサＣ_ｐＡよりも十分大きい場合、コンデンサのネットワークはＣｐＢ容量値とＣｐＡ容量値の和に等しい等価容量を有する。この際、充電時間定数は、τ≒Ｒ_ｃ＊（Ｃ_ｐＡ＋Ｃ_ｐＢ）として与えられる。

充電時間定数τがフレーム期間Ｔ_{ｆｒａｍｅ}よりも十分小さい、即ち、Ｒ_ｃ≪Ｔ_{ｆｒａｍｅ}/（Ｃ_ｐＡ＋Ｃ_ｐＢ）である限り、抵抗Ｒｃのばらつきによる端子ｂの充電時間定数のばらつきがもたらす望ましくない影響を最低限に抑えることができる。

状況によって、例えば作製工程、スクリーンのサイズ、ディスプレイの解像度等によって、異なるクランプ抵抗Ｒｃの値を選択してよい。実際の設計要件を基に、前述した２つの方面のバランスをとりつつ最適なクランプ抵抗Ｒｃ値を選択すればよい。

本開示はさらにアレイ基板を提供する。アレイ基板は様々な実施形態による画素回路を含む。

本開示はさらに表示パネルを提供する。表示パネルは様々な実施形態による画素回路を含む。

本開示はさらに表示装置を提供する。表示装置は様々な実施形態による表示パネルを含む。表示装置は、電子ペーパー、スマートフォン、タブレットコンピュータ、テレビ、モニタ、ノートパソコン、デジタルフォトフレーム、ナビゲーション装置又はディスプレイ機能を有する任意の製品或いは部品であってもよい。

本開示の実施形態に関する以上の記載は例示と説明を目的としており、全てを網羅している訳ではなく、また開示された形態そのものに本開示を限定するものでもない。それ故、上記記載は限定ではなく例示を目的としていると見なすべきであり、多くの変更や変形は当業者にとって明らかであろう。本開示の原理とそれが実際に適用される最良の形態を最も説明しやすいような実施形態を選択しそれについて記載することで、特定の用途又は想定される適用に適した本開示の様々な実施形態及び様々な変更を当業者に理解させることを目的としている。本開示に付した請求項及びその均等物により本開示の範囲を定義することが意図され、別途示唆しない限り、すべての用語は合理的な範囲内で最も広く解釈されるべきである。従って、「本開示」、「本発明」又はこれに類する用語は請求項の範囲を特定の実施形態に限定する旨ではない、本開示の例示的実施形態に対する参照は本開示への限定を示唆するものではなく、かかる限定を推論すべきではない。本開示は付属する請求項の構想と範囲のみにより限定される。さらに、これらの請求項では後に名詞又は要素を伴って「第１」「第２」等という表現を用いる場合がある。特定の数量が示されていない限り、このような用語は専用語であると理解すべきであり、修飾された要素の数量が上記専用語により限定されると解釈してはならない。記載した効果及び利点はいずれも本開示のすべての実施形態に適用されるとは限らない。当業者であれば、以下の請求項により定義される本開示の範囲から逸脱せずに、記載した実施形態を変形できることが理解されよう。さらに、以下の請求項に明記されているか否かを問わず、本開示の要素及び部品はいずれも公衆に捧げる意図はない。

１１ 電圧クランプ手段
１２ エネルギー保持手段
Ｖｒｅｆ 基準電圧端子
１３ 駆動手段
１４ リセット手段
１５ 補償手段
１６ データ書き込み手段
１７ 発光手段

Claims (27)

1. 電圧クランプ手段と、
   エネルギー保持手段と、
   基準電圧端子とを含み、
   前記電圧クランプ手段は、前記基準電圧端子と前記エネルギー保持手段の第一端子に接続するように構成され、
   前記電圧クランプ手段は、分圧回路を形成して前記基準電圧端子から前記エネルギー保持手段の前記第一端子へ分圧基準電圧を供給し、又は前記エネルギー保持手段の前記第一端子における電圧を前記基準電圧端子における基準電圧までプルしクランプするように構成される画素回路。
2. 前記電圧クランプ手段はクランプ抵抗を含み、
   前記クランプ抵抗の第一端子は、前記基準電圧端子に接続するように構成され、
   前記クランプ抵抗の第二端子は、前記エネルギー保持手段の前記第一端子に接続されるように構成される請求項１に記載の画素回路。
3. リセット手段をさらに含み、
   前記リセット手段は、リセット制御端子と、前記エネルギー保持手段の第二端子と、リセット電圧端子を接続するように構成され、
   前記リセット手段は、前記リセット制御端子により制御され、前記リセット電圧端子における信号を前記エネルギー保持手段の前記第二端子に書き込むように構成される請求項１に記載の画素回路。
4. データ書き込み手段をさらに含み、
   前記データ書き込み手段は、データ信号端子と、データ書き込み制御端子と、前記エネルギー保持手段の前記第一端子を接続するように構成され、
   前記データ書き込み手段は、前記データ書き込み制御端子により制御され、前記データ信号端子における分圧信号を前記エネルギー保持手段の前記第一端子に書き込むように構成される請求項１に記載の画素回路。
5. 補償手段をさらに含み、
   前記補償手段は、データ書き込み制御端子と、前記エネルギー保持手段の第二端子と、駆動端子を接続するように構成され、
   前記補償手段は、前記データ書き込み制御端子により制御され、前記エネルギー保持手段の前記第二端子における電圧を前記駆動端子における電圧と同じレベルまでプルするように構成される請求項１に記載の画素回路。
6. 駆動手段をさらに含み、
   前記駆動手段は、第一電圧端子と、前記エネルギー保持手段の第二端子と、駆動端子を接続するように構成され、
   前記駆動手段は、前記エネルギー保持手段の前記第二端子と前記第一電圧端子により制御され、前記駆動端子に駆動信号を出力するように構成される請求項１に記載の画素回路。
7. 発光手段をさらに含み、
   前記発光手段は、発光制御信号端子と、前記駆動端子と、第二電圧端子を接続するように構成され、
   前記発光手段は、前記発光制御信号端子により制御され、前記駆動端子から前記駆動信号を受け取りグレースケールを表示するように構成される請求項６に記載の画素回路。
8. 前記電圧クランプ手段は、さらに発光制御信号端子に接続され、
   前記電圧クランプ手段は、前記発光制御信号端子により制御され、前記エネルギー保持手段の前記第一端子における電圧を前記基準電圧端子における電圧レベルと同じレベルまでプルするように構成される請求項６に記載の画素回路。
9. 前記リセット手段は第二トランジスタを含み、
   前記第二トランジスタの制御端子は前記リセット制御端子に接続され、
   前記第二トランジスタの第一端子は前記リセット電圧端子に接続され、
   前記第二トランジスタの第二端子は前記エネルギー保持手段の前記第二端子に接続される請求項３に記載の画素回路。
10. 前記データ書き込み手段は第四トランジスタを含み、
    前記第四トランジスタの制御端子は前記データ書き込み制御端子に接続され、
    前記第四トランジスタの第一端子は前記データ信号端子に接続され、
    前記第四トランジスタの第二端子は前記エネルギー保持手段の前記第一端子に接続される請求項４に記載の画素回路。
11. 前記補償手段は第三トランジスタを含み、
    前記第三トランジスタの制御端子は前記データ書き込み制御端子に接続され、
    前記第三トランジスタの第一端子は前記駆動端子に接続され、
    前記第三トランジスタの第二端子は前記エネルギー保持手段の前記第二端子に接続される請求項５に記載の画素回路。
12. 前記駆動手段は第一トランジスタを含み、
    前記第一トランジスタの制御端子は前記エネルギー保持手段の前記第二端子に接続され、
    前記第一トランジスタの第一端子は前記第一電圧端子に接続され、
    前記第一トランジスタの第二端子は前記駆動端子に接続される請求項６に記載の画素回路。
13. 前記発光手段は第五トランジスタと有機発光ダイオードを含み、
    前記第五トランジスタの制御端子は前記発光制御信号端子に接続され、
    前記第五トランジスタの第一端子は前記駆動端子に接続され、
    前記第五トランジスタの第二端子は前記有機発光ダイオードの第一端子に接続され、
    前記有機発光ダイオードの第二端子は前記第二電圧端子に接続される請求項７に記載の画素回路。
14. 前記エネルギー保持手段はコンデンサを含み、
    前記コンデンサの第一端子は前記エネルギー保持手段の第二端子に接続され、
    前記コンデンサの第二端子は前記エネルギー保持手段の前記第一端子に接続される請求項１に記載の画素回路。
15. 前記電圧クランプ手段はクランプ抵抗と第六トランジスタを含み、
    前記クランプ抵抗の第一端子は前記基準電圧端子に接続され、
    前記クランプ抵抗の第二端子は前記エネルギー保持手段の前記第一端子に接続され、
    前記第六トランジスタの制御端子は前記発光制御信号端子に接続され、
    前記第六トランジスタの第一端子は前記基準電圧端子に接続され、
    前記第六トランジスタの第二端子は前記エネルギー保持手段の前記第一端子に接続される請求項８に記載の画素回路。
16. 請求項１〜１５のいずれか一項に記載の画素回路を含むアレイ基板。
17. 請求項２又は１５のいずれか一項に記載の画素回路を含み、
    前記クランプ抵抗は第一の条件と第二の条件の一つ以上を満足するように選択される抵抗値を有し、
    前記第一の条件はＲ_ｃ≫Ｒ_ｉｎを含み、ここでＲ_ｃは前記クランプ抵抗の抵抗値であり、Ｒ_ｉｎは前記画素回路における前記エネルギー保持手段の前記第一端子の前の合計内部抵抗であり、
    前記第二の条件はＲ_ｃ≪Ｔ_{ｆｒａｍｅ}/（Ｃ_ｐＡ＋Ｃ_ｐＢ）を含み、ここでＲ_ｃは前記クランプ抵抗の抵抗値であり、Ｔ_{ｆｒａｍｅ}はフレーム期間であり、Ｃ_ｐＡは前記エネルギー保持手段の前記第二端子における寄生容量であり、Ｃ_ｐＢは前記エネルギー保持手段の前記第一端子における寄生容量である表示パネル。
18. 請求項１７に記載の表示パネルを含む表示装置。
19. 電圧クランプ手段とエネルギー保持手段を含む画素回路の駆動方法であって、
    前記電圧クランプ手段を用いて、前記画素回路の前記エネルギー保持手段の第一端子における電圧を分圧するか、又は前記エネルギー保持手段の前記第一端子における電圧を基準電圧端子における電圧と同じレベルまで駆動し維持する工程を含む画素回路の駆動方法。
20. （ａ）リセット制御端子の制御下でリセット手段を用いてリセット電圧端子における電圧をエネルギー保持手段の第二端子に書き込む工程と、
    （ｂ）データ書き込み制御端子の制御下でデータ書き込み手段を用いてデータ信号端子における分圧信号電圧を前記エネルギー保持手段の第一端子に書き込み、前記データ信号端子が前記エネルギー保持手段の前記第一端子に書き込む信号電圧を電圧クランプ手段を用いて分圧し、前記データ書き込み制御端子の制御下で補償手段を用いて前記エネルギー保持手段の前記第二端子における電圧を駆動端子における電圧と同じレベルまで駆動し、前記エネルギー保持手段を用いて前記エネルギー保持手段の前記第一端子と前記第二端子における電圧を保持する工程と、
    （ｃ）前記エネルギー保持手段の前記第二端子の制御下で駆動手段を用いて第一電圧端子における電圧を駆動信号として前記駆動端子に書き込み、発光制御信号端子の制御下で発光手段を用いて前記駆動端子における前記駆動信号を受け取りグレースケールを表示する工程とをさらに含む請求項１９に記載の画素回路の駆動方法。
21. 前記リセット手段は第二トランジスタを含み、
    工程（ａ）において、前記第二トランジスタが、前記リセット制御端子により制御され、ターンオンされ、前記リセット電圧端子における電圧を前記エネルギー保持手段の前記第二端子に書き込む請求項２０に記載の画素回路の駆動方法。
22. 前記補償手段は第三トランジスタを含み、
    工程（ｂ）において、前記第三トランジスタが、前記データ書き込み制御端子により制御され、ターンオンされ、前記エネルギー保持手段の前記第二端子における電圧を前記駆動端子における電圧と同じレベルまでプルする請求項２０に記載の画素回路の駆動方法。
23. 前記データ書き込み手段は第四トランジスタを含み、
    工程（ｂ）において、前記第四トランジスタが、前記データ書き込み制御端子により制御され、ターンオンされ、前記データ信号端子における電圧を前記エネルギー保持手段の前記第一端子に書き込む請求項２０に記載の画素回路の駆動方法。
24. 前記発光手段は第五トランジスタと有機発光ダイオードを含み、
    工程（ｃ）において、前記第五トランジスタが、前記発光制御信号端子により制御され、ターンオンされ、前記駆動端子から前記駆動信号を受け取り、
    工程（ｃ）において、前記有機発光ダイオードが前記駆動信号と第二電圧端子における信号により制御されグレースケールを表示する請求項２０に記載の画素回路の駆動方法。
25. 前記電圧クランプ手段はクランプ抵抗を含み、
    工程（ｂ）において、前記クランプ抵抗が前記エネルギー保持手段の前記第一端子における電圧を分圧し、
    工程（ｃ）において、前記クランプ抵抗が前記エネルギー保持手段の前記第一端子における電圧を前記基準電圧端子における電圧レベルまでプルする請求項２０に記載の画素回路の駆動方法。
26. 前記電圧クランプ手段はクランプ抵抗と第六トランジスタを含み、
    工程（ｂ）において、前記クランプ抵抗は前記エネルギー保持手段の前記第一端子における電圧を分圧し、
    工程（ｃ）において、前記第六トランジスタは、前記発光制御信号端子により制御され、ターンオンされ、前記クランプ抵抗を短絡させ、前記エネルギー保持手段の前記第一端子における電圧を前記基準電圧端子における電圧レベルまでプルする請求項２０に記載の画素回路の駆動方法。
27. 請求項１及び３〜１４のいずれか一項に記載の画素回路を含む表示パネル。