JP2019506733A - 上部透明電極を有する光電子アレイデバイス - Google Patents

Abstract

いわゆる下部電極（ＥＩ）のマトリクスアレイ（ＭＥＩ）が堆積された基板（Ｓ）、好ましくは連続的で有機の、上記下部電極のマトリクスアレイの上方に配置されたアクティブ構造（ＳＴＡ）であって、上記構造は光を検出するのに適している、アクティブ構造（ＳＴＡ）、および、上記アクティブ構造の上方に位置する少なくとも１つのいわゆる上部電極（ＥＳ）であって、上記上部電極はアクティブ構造によって放出されるまたは検出される光に対して透過的である、少なくとも１つのいわゆる上部電極（ＥＳ）、ならびに、上記アクティブ構造の介在なしで基板によって支持され少なくとも１つの垂直相互接続（ＩＶ）によって上記上部電極に接続される、少なくとも１つの導電素子（Ｃ２）を備え、上記導電素子は上記上部電極の電気伝導率よりも大きい電気伝導率を有する、マトリクスアレイ光電子デバイス。デバイスは、Ｘ線撮像素子を形成するように、シンチレータ材料でできた層（ＳＣ）を同様に備えることができ、上記層は上記上部電極に固定される。

Description

本発明は、光検出器マトリクスアレイ（ピクセル化撮像素子）タイプのマトリクスアレイ光電子デバイスに関する。本発明は、より詳細には、間接的検出原理に基づき好ましくは有機半導体を使用した、放射線医学、非破壊試験または保安検査のための大面積マトリクスアレイＸ線撮像素子の製造に適用されるが、それだけに限らない。

一般に、間接Ｘ線検出の場合、シンチレータ（ＣｓＩ：Ｔｌ、または酸硫化ガドリニウムもしくは「Ｇａｄｏｘ」）は、シンチレータがＸ線光子によって照射されるときシンチレータによって放出される可視光子を検出するパネルに、接着結合膜を介して結合される。

このパネルは、最大数百万ピクセルを含むアクティブ・マトリクス・アレイから構成される。各ピクセルは、少なくとも１つのフォトダイオードおよび１つの薄膜トランジスタ（ＴＦＴ）を備える。フォトダイオードは、それにバイアス電圧を印加することを可能にする２つの電極、すなわち、パネルの誘電体基板上に堆積される下部電極、および基板と反対側の上部電極を備える。各フォトダイオードの電極（通常、下部電極）は、行導体によってそのゲートが駆動される、薄膜トランジスタを通して列導体に接続される。列および行導体のネットワークは、それから、マトリクスアレイの外部に位置している接触再配線パッドに接続される。このように、適切な読取シーケンスで構成された回路基板に外部パッドを接続することによって、各ピクセルを個別に読み取り、したがって２次元（２Ｄ）画像を再構成することが可能である。もう１つの電極（通常、上部電極）は、すべてのピクセルに対して同じであるバイアス電圧に接続される。

アクティブ・マトリクス・アレイは、無機または有機のフォトダイオードに基づき得るが、フォトダイオードは通常、ケイ素でできている。

有機フォトダイオードは、一方で、湿式堆積技術のおかげで広いエリアにわたって作り出すことが可能であるという利点を有し、他方で、低いサーマルバジェットのみを要するという利点を有し、それにより、それらを多くの既存のマトリクスアレイ技術、すなわち、ａ−Ｓｉ：Ｈ（アモルファスシリコン）、ＩＧＺＯ（インジウム−ガリウム−亜鉛酸化物）、ＯＴＦＴ（有機ＴＦＴ）、ＣＭＯＳなどで、および固い（ガラス）基板または可撓性（プラスチック）基板でハイブリッド形成する（に統合する）ことを可能にする。図１Ａは、有機フォトダイオードのアクティブ・マトリクス・アレイの一部の断面図を示す。図で、参照符号Ｓは、誘電体である（または誘電体層で覆われた）基板を指定し、参照符号ＥＩおよびＥＳは、それぞれ、上部および下部のフォトダイオード電極を指定し、参照符号ＳＴＡは、アクティブフォトダイオード構造（この場合、有機の、または、より一般に、少なくとも１つの有機材料を含有する少なくとも１つの層を備える、多層または層）を指定し、参照符号ＴＦＴは、薄膜トランジスタを指定する。アクティブ構造ＳＴＡが連続的であってもよいように、フォトダイオードは必ずしも互いに物理的に分離される必要がないことに留意されたい。同様に、単一の上部電極ＥＳを使用することが可能である。

図１Ｂは、例えばケイ素でできている、無機フォトダイオードのアクティブ・マトリクス・アレイの一部の断面図を示す。今回は、フォトダイオードは互いに物理的に分離されなければならず、したがって、アクティブ構造ＳＴＡおよび上部電極ＥＳは両方とも不連続である。上部電極のさまざまな部分を確実に同じ電位とするために、それらは、一般に列導体に平行している金属バスＢＳによって、相互接続される。これらのバスは、少なくとも一端で互いに接続され、それから、１つまたは複数の接触再配線パッド（図４Ａ〜図４Ｅ、参照符号ＰＲＣを参照のこと）を介して外部回路に接続される。

以下に有機フォトダイオードのマトリクスアレイの場合を主に検討するが、本発明は、無機フォトダイオードの場合に同様に適用される。

空間分解能を最大化するために、入射光は、一般に上部電極の側から到達し、したがって上部電極は、この光の波長において透明または半透明でなければならない。無機フォトダイオードの場合、バスＢＳは不透明であるが、入射光のごく一部だけを吸収するのに十分なほど狭い。

有機フォトダイオードのレベルに結合されるアクティブ・マトリクス・アレイとの関連において、さまざまな半透明で導電性の上部電極構成が既に使用されている。
・半透明とするのに十分なほど薄い金属層（例えば、２ｎｍのＣａ〜１０ｎｍのＡｇ）、しかしながら、得られる透過率はあまり満足がいくものではなく、通常６０％未満である
・湿式処理によって堆積されたＩＴＯ（インジウム−スズ酸化物）、しかしながら、得られる抵抗率はあまりにも高すぎる（約１ＭΩ／□）
・有機導体ＰＥＤＯＴ：ＰＳＳ（ポリ（３，４−エチレンジオキシチオフェン）：ポリ（スチレンスルホナート））、それが高い透過率（８０％以上）を維持することが望ましい場合、抵抗率は高いままである（少なくとも５０Ω／□）。

無機フォトダイオードの場合、ＩＴＯでできた上部電極が最もよく使用される。再び、有機フォトダイオードの場合よりも低いとはいえ、抵抗率が高すぎる。

ＰＥＤＯＴ：ＰＳＳを使う構成は、特に有機フォトダイオードの場合、有利である。具体的には、上部電極のためにＰＥＤＯＴ：ＰＳＳを使用することにより、上部電極がアノードの役割を果たす、いわゆる逆構造を持つ有機フォトダイオードスタックを作り出すことが可能になる。このタイプの構造により、デバイスの安定性／信頼性を向上させることが可能になる。さらに、マトリクスアレイの上方にアノードを有することは、今日のＸ線検出器の読取電子装置が下部電極（カソード）からの電子および上部電極（アノード）からの正孔を収集するように構成される限りにおいて、Ｘ線検出器との関連で有利である。

他方、ＰＥＤＯＴ：ＰＳＳは、金属よりも高い抵抗率を有し、これは、場合によってはマトリクスアレイの読出しの間に画像中の偽信号の生成につながる。さらに、金属と比較してより高いこの抵抗率は、ＰＥＤＯＴ：ＰＳＳの使用をもっぱら小面積のデバイスに限定する傾向があるが、大面積（１００ｃｍ^２以上）のＸ線検出器が大いに必要性とされている。

ＰＥＤＯＴ：ＰＳＳをより大面積のデバイスで使用することを可能にするために、無機太陽電池から派生し、（大きなデバイス面積が必要である）有機太陽電池デバイスとの関連において同様に発展した、１つの解決策は、ＰＥＤＯＴ：ＰＳＳよりも抵抗性の低い導電線のメッシュＧＲを使用することであり、上記メッシュはＰＥＤＯＴ：ＰＳＳ層の表面の上、または下に置かれる（図２）。この場合、ＰＥＤＯＴ：ＰＳＳを通して流れる電荷は、最も近いメッシュポイントに転送され、その電気抵抗がより低い限りにおいて、このメッシュポイントを通して流れることになる。上部電極の抵抗率を減少させるその能力に加えて、定義上空間的に局在化されるメッシュにより、接触再配線パッドとまったく同じように、上部電極を外部回路に接続することが可能になる。したがってメッシュは、二重の機能、上部電極の抵抗率を減少させる機能および上部電極を外部回路に接続する機能を有し得る。これらのメッシュは一般に、本質的に金属である。それらは、蒸着、スパッタリングもしくは電着によって、またはマイクロ流体で、またはスクリーン印刷による、例えばＡｇインクなどの、導電性インクの印刷によって、堆積させることができる。一般に、このメッシュは光に不透明な材料で作り出されるが、（材料を欠いた）多くの空いたゾーンを持つそのメッシュ構造は、上部電極が、それにより覆われるエリア上で平均して良好な透過率を維持することを可能にする。メッシュの導電線は、通常、幅においておよそ数ミクロン（μｍ）から数百ミクロンである。

Ｘ線検出器の場合の上部電極にこのようなメッシュを使用することは不利である。具体的には、メッシュの導電線の寸法は、ピクセルの寸法と同じ規模である（約８０〜１５０μｍ）。したがって、メッシュによって占められたゾーンは、ある一定のピクセルを（完全にまたは部分的に）マスクすることになり、マトリクスアレイのエリアのある一定のゾーンを非アクティブにするという容認し難い結果をもたらす。これは図２の右手側に見ることができる。

本発明は、従来技術の前述の欠点を克服することを目指す。より具体的には、それは、最大の透過率を維持しつつ、アクティブ・マトリクス・アレイの上部電極を作り出すために使用される透明導電材料（とりわけ、ＰＥＤＯＴ：ＰＳＳ、ＩＴＯ）の抵抗率に起因する欠点を緩和することを目指す。今まで、Ｘ線撮像素子の場合だけを検討してきたが、問題は、（シンチレータを備えていない）光学撮像素子に同様に影響を与える。本発明によれば、この目的は、アクティブ構造の介在なしで基板によって支持された高導電性の（および場合によっては不透明な）「メッシュ」の使用によって達成される。このメッシュは、基板によって直接支持されてもよく、または（光の検出に直接関与せず、したがって「不感」帯を形成する）薄膜トランジスタの上方に完全にまたは部分的に位置してもよい。それは、アクティブ構造の下に、またはアクティブ構造が存在しないデバイスの周辺領域に位置してもよい。いずれにしても、それは、垂直相互接続によって透明上部電極に接続される。

本発明の主題は、したがって、
− その表面の１つで、いわゆる下部電極のマトリクスアレイを支持する、電気絶縁性基板と、
− 下部電極の上記マトリクスアレイの上方に配置されたアクティブ構造であって、上記構造は光を検出するのに適している、アクティブ構造と、
− 上記アクティブ構造の上方に位置する少なくとも１つのいわゆる上部電極であって、上記上部電極はアクティブ構造によって放出されるまたは検出される光に対して透過的である、少なくとも１つのいわゆる上部電極と、
を備えるマトリクスアレイ光電子デバイスであって、
上記アクティブ構造の介在なしで基板によって支持され少なくとも１つの垂直相互接続によって上記上部電極に接続される、少なくとも１つの導電素子を同様に備え、上記導電素子は上記上部電極の電気抵抗率よりも低い電気抵抗率を有し、
上記または各上記垂直相互接続は、上部電極と少なくとも上記垂直相互接続に最も近い下部電極との間に、上記アクティブ構造が上記光を検出することを可能にする電位差を印加することによって、アクティブ構造を通した上記下部電極への寄生電荷の注入を防止する電位障壁が出現するように、選択された値の仕事関数を有する材料から形成される、
マトリクスアレイ光電子デバイスである。

本発明の他の特徴、詳細および利点は、例として与えられる添付図面を参照してなされる説明を読めば明らかになるであろう。

図１Ａは、有機フォトダイオードのアクティブ・マトリクス・アレイの一部の断面図を示す。 図１Ｂは、無機フォトダイオードのアクティブ・マトリクス・アレイの一部の断面図を示す。 図２は、ＰＥＤＯＴ：ＰＳＳ層の表面の上、または下に置かれる導電線のメッシュを示す。 図３および図４Ａ〜図４Ｅは、本発明の第１の実施形態によるマトリクスアレイ光電子デバイスのさまざまな変形形態を示す。 図５Ａ〜図５Ｃは、本発明の第２の実施形態によるマトリクスアレイ光電子デバイスのさまざまな変形形態を示す。 図６Ａおよび図６Ｂは、本発明の第３の実施形態の１つの変形形態によるデバイスを示す。 図６Ｃは、本発明の上記第３の実施形態の別の変形形態によるデバイスを示す。 図７Ａおよび図７Ｂは、本発明の上記第３の実施形態の別の変形形態によるデバイスを示す。 図７Ｃは、本発明の上記第３の実施形態の別の変形形態によるデバイスを示す。 図８は、本発明の上記第３の実施形態の別の変形形態によるデバイスを示す。 図９Ａおよび図９Ｂは、本発明の上記第３の実施形態の別の変形形態によるデバイスを示す。 図１０は、本発明の上記第３の実施形態のさらに別の変形形態によるデバイスを示す。 図１１は、図６Ａおよび図６Ｂのデバイスに基づくＸ線撮像素子を示す。

図３は、本発明の第１の実施形態によるマトリクスアレイ光電子デバイスの断面図を示す。デバイスは、上述した、図１Ａに例示されたものと類似の構造を有し、それは、マトリクスアレイを形成しているいわゆる下部電極ＥＩが表面に堆積された、電気絶縁性（または誘電体層によって絶縁性にされた）基板Ｓと、電極に接続される薄膜トランジスタＴＦＴと、下部電極のマトリクスアレイを覆っている有機フォトダイオードタイプのアクティブ構造ＳＴＡ（光変換層または構造）と、例えばＰＥＤＯＴ：ＰＳＳでできている、透明上部電極ＥＳとを備える。それは、導電材料でできている垂直相互接続ＩＶによって上部電極ＥＳに電気的に接続される、基板Ｓの表面によって支持される導電素子Ｃ２の存在下で図１Ａのデバイスと異なる。

導電素子Ｃ２は、下部電極のマトリクスアレイＭＥＩによって占められた外周を越えて位置しており、このマトリクスアレイの外周のすべてまたは一部を縁取る金属バスの形をとる。好ましくは、それは、マトリクスアレイＭＥＩと接触再配線パッドＰＲＣとの間に位置していてもよい（図４Ａ〜図４Ｅ）。一般に、マトリクスアレイは長方形であるが、必ずしも長方形とは限らない。したがって、マトリクスアレイが長方形である場合、素子Ｃ２は、マトリクスアレイの少なくとも１つの側部のすべてまたは一部を縁取る（図４Ａ）。好ましくは、それは、マトリクスアレイの２つの側部を縁取る（図４Ｂ）。ある一定の場合には、それは、マトリクスアレイの３つの側部を縁取ってもよく（図４Ｃ）、さらにはマトリクスアレイを完全に取り囲んでもよい（図４Ｄ）。好ましくは、バスＣ２は連続的であるが、バスＣ２は、それがそうである特定の必要性があるならば、局所的に不連続であってもよく、この場合、不連続なゾーンＣ２_１、Ｃ２_２、Ｃ２_３（図４Ｅ）で電気的連続性を確実にするのは上部電極である。いずれにしても、バス／導電素子Ｃ２は、少なくとも１つの接触再配線パッドと電気的に接触し、それにより、上部電極に伝達される電圧を接触再配線パッドに印加することを可能にする。有利には、上部電極とバス／導電素子Ｃ２との間の抵抗は、２０Ω以下になる。

２８４．１６ｍｍ×２３０．８８ｍｍの面積のアクティブ・マトリクス・アレイを持つＸ線検出パネルに関して、バスＣ２は、有利にはＬ字型であり、すなわち、それはマトリクスアレイの２つの側部を縁取り、バスＣ２とＰＥＤＯＴ：ＰＳＳ上部電極との間の接触の面積は、１４０ｍｍ^２から６００ｍｍ^２の間に含まれる。好ましくは、この面積は５２０ｍｍ^２である。

図３の実施形態で、垂直相互接続ＩＶは、アクティブ構造ＳＴＡの端面にわたって延在し、予防措置が講じられなければ、垂直相互接続から近傍の隣接する下部電極への電荷の寄生注入がアクティブ層を通して起こるおそれがある。これを回避するために、垂直相互接続が作られる材料に関して、すなわち、デバイスがその正常動作を確実にするようにバイアスされるとき（それがフォトダイオードの問題である場合逆バイアス、すなわちカソードが接地されてアノード電極に負バイアス）、電位障壁が垂直相互接続と構造ＳＴＡとの間に生じ、垂直相互接続から上記構造ＳＴＡへのキャリアの注入を防止するように、選択された仕事関数を有する材料を選択することが可能である。この障壁の高さは、少なくとも０．３ｅＶでなければならず、好ましくは少なくとも０．５ｅＶでなければならない。より具体的には、
− アクティブ構造ＳＴＡがフォトダイオードを形成し、上部電極ＥＳがこのフォトダイオードのアノードである場合、垂直相互接続とアクティブ構造との間の電位障壁は、上部電極が負にバイアスされて暗所にあるとき相互接続から多層構造への電子の注入を防止するのに十分大きくなければならない。
− アクティブ構造ＳＴＡがフォトダイオードを形成し、上部電極ＥＳがこのフォトダイオードのカソードである場合、垂直相互接続とアクティブ構造との間の電位障壁は、上部電極が正にバイアスされて暗所にあるとき相互接続から多層構造への正孔の注入を防止するのに十分大きくなければならない。

これらの条件は、垂直相互接続が上部電極ＥＳと同じ材料（例えば、ＰＥＤＯＴ：ＰＳＳ）から作られる場合自動的に満たされ、その解決策は、同様に、技術的観点から実施することが最も簡単である。

変形形態として、または加えて、垂直相互接続は、例えばトレンチによって、または絶縁材料によって、アクティブ構造から物理的に分離してもよい。

もちろん、次の条件は、短絡を回避するために同様に満たされなければならない。
− 素子Ｃ２は、下部電極ＥＩと、または列および行導体と、直接電気的に接触してはならない、および
− 上部電極ＥＳは、下部電極ＥＩと、または列および行導体と、直接電気的に接触してはならない。

これは、本発明のすべての実施形態に当てはまる。

本発明のこの実施形態によるマトリクスアレイ検出器は、２８４．１６ｍｍ×２３０．８８ｍｍサイズのアクティブ・マトリクス・アレイを含む（０．７×３１１．４×２５１．４ｍｍ）ガラスパネル上に作り出された。このマトリクスアレイは、ＩＴＯでできた表面を持つ下部電極ＥＩにそれぞれが接続された、ａ−Ｓｉ：Ｈ ＴＦＴから構成された。マトリクスアレイのピッチは１４８μｍであった。その表面で、マトリクスアレイは、１００ｎｍのＣｒおよび２０ｎｍのＩＴＯの多層から構成されるＬ字型導電バスＣ２（図４Ｂを参照のこと）で２つの側部（行接触再配線パッドの側および列接触再配線パッドの側）に縁取りされた。Ｃｒは、バスの機械的接着およびバスの導電率を確実にしたのに対して、ＩＴＯは、上部電極との電気的接触を確実にした。バスの幅は１ｍｍであり、列パッド側のＬのアームは２３１ｍｍの長さを有し、行パッド側のＬのアームは２９０ｍｍの長さを有した。バスは、マトリクスアレイの外部の接触再配線パッドに接続された。バスとマトリクスアレイの縁部との間の距離は３ｍｍであった。ＩＴＯの仕事関数をカソードに適したレベルに減少させるために、３０ｎｍのＺｎＯの層がマトリクスアレイの下部電極の表面にカソードスパッタリングによって堆積された。ＺｎＯは、マトリクスアレイから０．５ｍｍ突出した。次に、アクティブ構造ＳＴＡを形成する、光変換層が、スピンコーティングによって、１，２−ジクロロベンゼン溶媒中で堆積され、熱アニーリング後のその乾燥した厚さは、４００ｎｍであった。この層は、１：１の質量比を有する、電子供与体材料（ＰＣＰＤＴＢＴとして知られる、ポリ［２，１，３−ベンゾチアジアゾール−４，７−ジイル［４，４−ビス（２−エチルヘキシル）−４Ｈ−シクロペンタ［２，１−ｂ：３，４−ｂ’］ジチオフェン−２，６−ジイル］］）と電子受容体材料（［６０］ＰＣＢＭとして知られる、［６，６］−フェニル−Ｃ_６１−酪酸メチルエステル）とのナノ構造混合物であった。光変換層は、すべてのマトリクスアレイを覆い、ＺｎＯ層を１ｍｍ越えて止まった。上部電極ＥＳを形成するように、ＰＥＤＯＴ：ＰＳＳ層がそれから光変換層の上にスピンコーティングによって堆積された。このＰＥＤＯＴ：ＰＳＳ層は、３００ｎｍの厚さ、２４０Ω／□の抵抗率、および、ＣｓＩ：ＴｌまたはＧａｄｏｘでできたシンチレータの放射に対応する、５２０ｎｍの波長において９２％の透過率を有した。ＰＥＤＯＴ：ＰＳＳでできた上部電極ＥＳは、Ｃｒ−ＩＴＯバスのそのために設けられた表面のすべてと接触した。バリア感圧接着剤（ＰＳＡ）およびバリア膜から構成され７５μｍの総厚を有する封入が、それから、有機層（光変換層ＳＴＡ、および上部電極ＥＳを形成するＰＥＤＯＴ：ＰＳＳの層）によって覆われたエリアのすべてを覆うように、ＰＥＤＯＴ：ＰＳＳの表面に積層された。（厚さ３０μｍの）両面接着剤がバリア膜の表面に積層された。アルミニウム基板上にそのファイバが成長したＣｓＩ：Ｔｌシンチレータが、それから、この接着剤の上に積層された。基板の縁部は、ケイ素含有接着剤のビーズを堆積させることによって不動態化された。パネルの２つの側部の接触再配線パッドは、デジタル画像を取得することを可能にするように、異方性導電膜（ＡＣＦ）接着剤と組み合わせた可撓性コネクタを通して、マトリクスアレイを読み取るための電子装置を含むプリント回路基板（ＰＣＢ）に接続された。

図５Ａ〜図５Ｃは、本発明の第２の実施形態の３つの変形形態によるマトリクスアレイ光電子デバイスの断面図を示す。図３の場合のように、垂直相互接続ＩＶは、基板上に堆積され下部電極のマトリクスアレイの外部に位置している導電素子Ｃ２に、透明上部電極ＥＳを接続する。しかしながら、図３の場合と対照的に、アクティブ構造ＳＴＡは、導電素子Ｃ２を覆い、したがって垂直相互接続ＩＶによって貫通される。

この実施形態で、アクティブ構造ＳＴＡの（基板に近い）下部と−上部電極ＥＳの電位にある−導電素子Ｃ２との間の直接接触が、アクティブ層を通して、近傍の隣接する下部電極への寄生電流のフローを起こさないことを確実にすることが重要である。これは、具体的には、図５Ａ〜図５Ｃで例示される、３つの方法で行うことができる。

第１に、導電素子Ｃ２をアクティブ層ＳＴＡから物理的に分離するように、（図３を参照して前述したように、寄生電荷の任意の注入を防止するように選択された仕事関数を有する）垂直相互接続ＩＶを導電素子Ｃ２の絶縁されていない上面よりも広くすることができる。この可能性は、図５Ａに例示される。

第２に、導電素子Ｃ２をアクティブ構造ＳＴＡから絶縁するように、誘電体層ＣＤ２が導電素子Ｃ２の上面を覆うことができる。この誘電体層は、垂直相互接続ＩＶによって貫通される。この可能性は、図５Ｂに例示される。

第３に、導電素子Ｃ２は、垂直相互接続の材料とまったく同じように、アクティブ構造ＳＴＡとの電位障壁の出現を可能にするように選択される仕事関数を有する材料（例：上部電極ＥＳがアノードの役割を果たす場合Ａｕ）で作ることができる。この可能性は、図５Ｃに例示される。

図５Ａ〜図５Ｃに例示される、本発明の第２の実施形態のこれらの３つの変形形態で、導電素子Ｃ２の縁部は、薄い誘電体層ＣＤ１で覆われており、それは必須ではないが、レベルＣ２がマトリクスアレイの最後の製造段階で作り出されないとき、一般に存在している。

本発明のこの実施形態による、より正確には図５Ｂの構成における、マトリクスアレイ検出器は、２８４．１６ｍｍ×２３０．８８ｍｍサイズのアクティブ・マトリクス・アレイを含む（０．７×３１１．４×２５１．４ｍｍ）ガラスパネル上に作り出された。このマトリクスアレイは、Ｃｒでできた表面を持つ下部電極ＥＩにそれぞれが接続された、ＩＧＺＯ ＴＦＴから構成された。マトリクスアレイのピッチは８０μｍであった。その表面で、マトリクスアレイは、１００ｎｍのＴｉＷおよび１００ｎｍのＩＴＯの多層から構成されるＬ字型導電バスＣ２で２つの側部（行接触再配線パッドの側および列接触再配線パッドの側）に縁取りされた。ＴｉＷは、バスの機械的接着およびその導電率を確実にし、ＩＴＯは、上部電極との電気的接触を確実にした。バスの幅は１ｍｍであり、行パッド側のＬのアームは２３１ｍｍの長さを有し、行パッド側のＬのアームは２９０ｍｍの長さを有した。バスは、１０か所で、マトリクスアレイの外部の接触再配線パッドに接続された。バスとマトリクスアレイの縁部との間の距離は２ｍｍであった。上部電極との接触のために設けられたゾーンで、バスは、厚さ１μｍの有機誘電体層ＣＤ２（ネガ型フォトレジストＳＵ８）で覆われた。光変換層が、コーテイング工程で、メシチレン溶媒中で堆積され、熱アニーリング後のその乾燥した厚さは、２００ｎｍであった。この層は、１：２の質量比を有する電子供与体材料（ＲＲ−Ｐ３ＨＴとして知られる、レジオレギュラーポリ（３−ヘキシルチオフェン））と電子受容体材料（ＩＣＢＡとして知られる、ジ［１，４］メタノナフタレノ［１，２：２’，３’；５６，６０：２’’，３’’］［５，６］フラーレン−Ｃ６０−Ｉｈ）とのナノ構造混合物であった。光変換層は、すべてのマトリクスアレイと周辺バスの表面とを覆った。３００μｍの直径および同様に３００μｍの間隔を有しバスＣ２のＩＴＯ層に通じる円形のビアが、上部電極と接触するように意図されたバス表面から光変換層およびＳＵ８レジストのレーザアブレーション（２４８ｎｍエキシマレーザ、４５０ｍＪパルス）によって形成された。次に、上記上部電極ＥＳを形成するように、ＰＥＤＯＴ：ＰＳＳ層が光変換層の上にスピンコーティングによって堆積された。ＰＥＤＯＴ：ＰＳＳ層は、３００ｎｍの厚さ、２４０Ω／□の抵抗率、および、ＣｓＩ：ＴｌまたはＧａｄｏｘでできたシンチレータの放射に対応する、５２０ｎｍの波長において９２％の透過率を有した。ＰＥＤＯＴ：ＰＳＳは、この目的で設けられたビアを通してＴｉＷ−ＩＴＯと接触した。バリア接着剤およびバリア膜から構成され７５μｍの総厚を有する封入が、有機層（光変換層、およびＰＥＤＯＴ：ＰＳＳの層）によって覆われたエリアのすべてを覆うように、ＰＥＤＯＴ：ＰＳＳの表面に積層された。（厚さ３０μｍの）両面接着剤がバリア膜の表面に積層された。Ｇａｄｏｘシンチレータが、それから、この接着剤の上に積層された。基板の縁部は、シリコーンのビーズを堆積させることによって不動態化された。パネルの２つの側部の接触再配線パッドは、デジタル画像を取得することを可能にするように、ＡＣＦ接着剤と組み合わせた可撓性コネクタを通して、マトリクスアレイを読み取るための電子装置を含むプリント回路基板（ＰＣＢ）に接続された。

図６Ａ〜図１０は、垂直相互接続ＩＶがアクティブ構造ＳＴＡを貫通し、下部電極ＥＩおよびトランジスタＴＦＴのアクティブ・マトリクス・アレイの内部に位置している１つまたは複数の導電素子Ｃ２と接触する、本発明の第３の実施形態のさまざまな変形形態を例示する。上で検討した実施形態のように、そのまたはそれぞれのバス／導電素子Ｃ２は、少なくとも１つの接触再配線パッドに電気的に接続され、それにより、バス／導電素子Ｃ２に電圧を印加することを可能にし、その電圧は上部電極に伝達される。上述した、垂直相互接続および導電素子Ｃ２からアクティブ構造へのキャリアの寄生注入を防止するように意図した予防措置は、同様に適用される。

有利には、この実施形態は、マトリクスアレイのメッシュ、すなわち行および／または列のメッシュに従うメッシュを形成する複数の接続素子Ｃ２の使用に備える。好ましくは、垂直相互接続ＩＶと接触している導電素子Ｃ２は、列に平行なバスＢＩによって互いに接続される。列に平行なこれらのバスは、それから、列の終端で互いに電気的に接続され、マトリクスアレイの周辺部で１つまたは複数の接触再配線パッドに接続される。バスは、マトリクスアレイの行および列から電気的に切り離される。それらは、ピクセルのパケットまたは行もしくは列のパケットを囲む。パケットが意味するものは、およそ１、１０、１００、１０００、１００００、１０００００、１００００００、１０００００００またはより多くのピクセルまたは行もしくは列の群である。

図６Ａ（平面図）および図６Ｂ（Ａ−Ａに沿って切断された断面）は、素子Ｃ２がトランジスタＴＦＴの上方に配置され、絶縁層ＣＤ２を作り出すために使用される同じものであってもよく、または異なる材料であってもよい、誘電体材料ＣＤ４によって、トランジスタＴＦＴから、およびアクティブ構造ＳＴＡから分離される場合を例示する。この実施形態は、アクティブ・マトリクス・アレイの有効面積、したがって光を発生させまたは検出する有効性を減少させないという利点を有する。この場合、各ピクセルと連携して最大１つの素子Ｃ２が存在し得るが、好ましくは、むしろ、１００、１０００、さらには１０，０００ピクセルまたはより多くのピクセルのパケット毎に１つの素子Ｃ２が存在することになる。

図６Ｃは、図６Ａおよび図６Ｂのデバイスに類似しているが、素子Ｃ２とアクティブ構造ＳＴＡとの間の任意の直接接触を防止するために誘電体層ＣＤ３が使用されるデバイスを示す。このデバイスは、２８４．１６ｍｍ×２３０．８８ｍｍサイズのアクティブ・マトリクス・アレイを含む（０．７×３１１．４×２５１．４ｍｍ）ガラスパネル上に作り出された。このマトリクスアレイは、表面がＡｌでできた下部電極ＥＩにそれぞれが接続された、ａ−Ｓｉ：Ｈ ＴＦＴから構成された。マトリクスアレイのピッチは１５０μｍであった。導電素子Ｃ２の二次ネットワークがマトリクスアレイの内部に組み込まれた。このネットワークは、行および列に電気的に接続されなかったが、マトリクスアレイの外部の１０個の接触再配線パッドに接続された。それは、列に平行なバスＢＩの形をとった。１０列毎に１つのバスＢＩが存在し、各バスＢＩは、上部電極に１００個の垂直相互接続ＩＶによって接続された。ネットワークＣ２は、厚さ１００ｎｍ／２０ｎｍのＣｒ／ＩＴＯ二層であった。導電素子Ｃ２を作り出すために、ピクセル中のＴＦＴによって占められたエリアが使用された。接触再配線ゾーン専用の各Ｃｒ／ＩＴＯピクセル部分は、その後堆積される光変換層（アクティブ構造ＳＴＡ）との任意の直接接触を防止するために、厚さ５００ｎｍの誘電体レジストＳＵ８（図で参照符号ＣＤ３）で不動態化された。次に、光変換層ＳＴＡが、スピンコーティングによって、クロロベンゼン溶媒中で堆積され、熱アニーリング後にその乾燥した厚さは６００ｎｍであった。この層は、１：１の質量比を有する、電子供与体材料（ＰＣＤＴＢＴ）と電子受容体材料（［６０］ＰＣＢＭ）とのナノ構造混合物であった。各素子Ｃ２のＩＴＯと上部電極との間の電気的接触を形成することを可能にするために、光変換層およびＳＵ８誘電体レジストを貫通するビアがレーザアブレーション（２４８ｎｍエキシマレーザ、４５０ｍＪパルス）によって形成された。次に、上部電極ＥＳを形成するＰＥＤＯＴ：ＰＳＳ層が光変換層の上にスロットダイコーティングによって堆積された。ＰＥＤＯＴ：ＰＳＳ層は、１．１μｍの厚さ、５０Ω／□の抵抗率、および、ＣｓＩ：ＴｌまたはＧａｄｏｘでできたシンチレータの放射に対応する、５２０ｎｍの波長において７３％の透過率を有した。ＰＥＤＯＴ−ＰＳＳは、ビアを通して素子Ｃ２と接触した。バリアＰＳＡおよびバリア膜から構成され７５μｍの総厚を有する封入が、有機層（光変換層、およびＰＥＤＯＴ：ＰＳＳの層）によって覆われたエリアのすべてを覆うように、ＰＥＤＯＴ：ＰＳＳの表面に積層された。（厚さ３０μｍの）両面接着剤がバリア膜の表面に積層された。アルミニウム基板上にそのファイバが成長したＣｓＩ：Ｔｌシンチレータが、それから、この接着剤の上に積層された。基板の縁部は、シリコーンのビーズを堆積させることによって不動態化された。パネルの２つの側部の接触再配線パッドは、デジタル画像を取得することを可能にするように、ＡＣＦ接着剤と組み合わせた可撓性コネクタを通して、マトリクスアレイを読み取るための電子装置を含むプリント回路基板（ＰＣＢ）に接続された。図７Ａ（平面図）および図７Ｂ（Ａ−Ａに沿って切断された断面）は、素子Ｃ２が下部電極ＥＩ中の開口部Ｏに配置される場合を例示する。この開口部は、好ましくは、下部電極の面積の１０％以下の面積を占める。図７Ｂは、上部電極ＥＳを素子Ｃ２に接続する垂直相互接続ＩＶが、この素子とアクティブ構造ＳＴＡとの間の任意の接触を防止するのに十分広いことを示す。素子Ｃ２を互いに接続している相互接続バスＢＩは埋め込まれ、それらが基板Ｓ上に直接堆積されるのに対して、下部電極ＥＩ、素子Ｃ２およびアクティブ構造ＳＴＡは、基板Ｓ上に堆積された誘電体層ＣＤＩの上方に作り出される。垂直相互接続ＩＶ２は、素子Ｃ２をバスＢＩに接続するために誘電体層を貫通する。図６Ａ〜図６Ｃの場合のように、各ピクセルと連携して最大１つの素子Ｃ２が存在し得るが、好ましくは、むしろ、１０００、さらには１０，０００ピクセルまたはより多くのピクセルのパケット毎に１つの素子Ｃ２が存在することになる。上部電極と接触再配線パッドとの間の抵抗は、素子Ｃ２の数が増加するにつれて減少するが、各素子Ｃ２は、下部電極のエリアを侵害し、したがってマトリクスアレイデバイスが光を発生させまたは検出する有効性を減少させる。

図７Ｃは、図７Ａおよび図７Ｂのデバイスに類似し、素子Ｃ２とアクティブ構造ＳＴＡとの間の任意の直接接触を防止するために誘電体層ＣＤ３が使用されるデバイスを示す。

図８は、導電素子Ｃ２の余地を残すためにアクティブ・マトリクス・アレイの１つまたは複数の下部電極ＥＩが「犠牲にされる」場合に関する。図に例示された実施例では、１つの隔離された導電素子Ｃ２が１つの電極ＥＩに取って代わっており、他の場合では、複数の導電素子が複数の連続的な電極ＥＩに取って代わることができる。通常、１０００、さらには１０，０００ピクセルまたはより多くのピクセルのパケット毎に、１つまたは複数の連続的な素子Ｃ２によって形成される、１つの接触ゾーンが存在することになる。上部電極と接触再配線パッドとの間の抵抗は、素子Ｃ２の数が増加するにつれて減少するが、各素子Ｃ２は、１つの下部電極に取って代わり、したがってマトリクスアレイデバイスが光を発生させまたは検出する有効性を減少させる。マトリクスアレイのこれらの「デッド」ピクセルが画像に現れるのを防止するために、ソフトウェア補正が場合によっては有利に画像の後続の処理で適用されることになる。これらのタイプの補正は、当業者に知られている。例えば、犠牲にされたピクセルは、その最近傍で読み取られた電流レベルの平均に対応する電流レベルを有する人工ピクセルで置き換えることができる。

このタイプのマトリクスアレイデバイスは、２８４．１６ｍｍ×２３０．８８ｍｍサイズのアクティブ・マトリクス・アレイを含む（０．７×３１１．４×２５１．４ｍｍ）ガラスパネル上に作り出された。このマトリクスアレイは、表面がＦＴＯ（フッ素ドープ酸化スズ）でできた下部電極ＥＩにそれぞれが接続された、ａ−Ｓｉ：Ｈ ＴＦＴから構成された。マトリクスアレイのピッチは１５０μｍであった。素子Ｃ２および相互接続バスＢＩから形成される二次ネットワークがマトリクスアレイの内部に組み込まれた。上記バスは列に平行であり、各バスは、上部電極に垂直相互接続によって接続された。各素子Ｃ２は、アクティブ・マトリクス・アレイの１つの電極に取って代わり、したがって１つのピクセルを犠牲にすることを必要とした。素子Ｃ２およびバスＢＩは、厚さ１００ｎｍ／２０ｎｍのＣｒ／ＩＴＯ二層から形成された。次に、光変換層ＳＴＡが、スピンコーティングによって、クロロベンゼン溶媒中で堆積され、熱アニーリング後のその乾燥した厚さは、６００ｎｍであった。この層は、１：１の質量比を有する、電子供与体材料（ＰＣＤＴＢＴ）と電子受容体材料（［６０］ＰＣＢＭ）とのナノ構造混合物であった。素子Ｃ２のＩＴＯと上部電極との間の接触のゾーンを形成することを可能にするために、各犠牲ピクセルにビアが開けられた。アクティブ構造へのキャリアの寄生注入を回避するために、ビアのエリアは素子Ｃ２の非不動態化エリアよりも大きかった。ビアは光変換層を貫通した。ビアは、参照番号ＯＳＣｏＲ４０００の下でＯｒｔｈｏｇｏｎａｌによって販売されるフッ素含有レジストを使用して、フォトリソグラフィによって作り出された。ビアは、プラズマ中で光変換層をエッチングすることによって開けられた（８０ｍＴ、１００ｓｃｃｍＯ_２、４００Ｗ、１０００ｓ）。レジストは、それから、特定の溶媒（剥離液）中で除去された。次に、上部電極を形成するように、ＰＥＤＯＴ：ＰＳＳ層が光変換層の上にスロットダイコーティングによって堆積された。ＰＥＤＯＴ：ＰＳＳ層は、１．１μｍの厚さ、５０Ω／□の抵抗率、および、ＣｓＩ：ＴｌまたはＧａｄｏｘでできたシンチレータの放射に対応する、５２０ｎｍの波長において７３％の透過率を有した。ＰＥＤＯＴ−ＰＳＳは、ビアを通して導電素子Ｃ２と接触した。バリア接着剤および薄いガラスから構成され６５μｍの総厚を有する封入が、有機層（光変換層、およびＰＥＤＯＴ：ＰＳＳの層）によって覆われたすべてのエリアを覆うように、ＰＥＤＯＴ：ＰＳＳの表面に積層された。（厚さ３０μｍの）両面接着剤がバリア膜の表面に積層された。アルミニウム基板上にそのファイバが成長したＣｓＩ：Ｔｌシンチレータが、それから、これの上に積層された。基板の縁部は、シリコーンのビーズを堆積させることによって不動態化された。パネルの２つの側部の接触再配線パッドは、デジタル画像を取得することを可能にするように、ＡＣＦ接着剤と組み合わせた可撓性コネクタを通して、マトリクスアレイを読み取るための電子装置を含むプリント回路基板（ＰＣＢ）に接続された。図９Ａ（平面図）および図９Ｂ（Ａ−Ａに沿って切断された断面）は、素子Ｃ２が下部電極の面積の−好ましくは、２０％さらには１０％以下の−部分を侵害する場合を例示する。より具体的には、素子Ｃ２は、下部電極の縁部に位置している開口部Ｏを占める。

図６Ａ〜図６Ｃおよび図７Ａ〜図７Ｃの場合のように、各ピクセルと連携して最大１つの素子Ｃ２が存在し得るが、好ましくは、むしろ、１０００、さらには１０，０００ピクセルまたはより多くのピクセルのパケット毎に１つの素子Ｃ２が存在することになる。上部電極と接触再配線パッドとの間の抵抗は、素子Ｃ２の数が増加するにつれて減少するが、各素子Ｃ２は、下部電極のエリアを侵害し、したがってマトリクスアレイデバイスが光を発生させまたは検出する有効性を減少させる。

図９Ｂは、導電素子Ｃ２（および、示されていない、相互接続バスＢＩ）が埋め込まれることを示し、それらが基板Ｓ上に直接堆積されるのに対して、下部電極ＥＩおよびアクティブ構造ＳＴＡは、基板Ｓ上に堆積される誘電体層ＣＤＩの上方に作り出される。トランジスタＴＦＴは、それぞれの電極ＥＩのエリアを侵害しないように、それぞれの電極ＥＩの下で、基板上に直接作り出される。

このタイプのマトリクスアレイデバイスは、２８４．１６ｍｍ×２３０．８８ｍｍサイズのアクティブ・マトリクス・アレイを含むＰＥＴでできた（０．１２５×３１１．４×２５１．４ｍｍ）プラスチック基板を持つパネル上に作り出された。このマトリクスアレイは、表面がＡＺＯ（アルミニウムドープ酸化亜鉛）でできた下部電極ＥＩにそれぞれが接続された、有機ＴＦＴ（ＯＴＦＴ）から構成された。マトリクスアレイのピッチは１５０μｍであった。素子Ｃ２およびバスＢＩから形成される二次ネットワークがマトリクスアレイの内部に組み込まれた。このネットワークは、行および列に電気的に接続されなかったが、マトリクスアレイの外部の４つの接触再配線パッドに接続された。バスＢＩは、列に平行であり、１００列毎に１つが存在し、それぞれが上部電極に３つの垂直相互接続ＩＶによって接続された。素子Ｃ２およびバスＢＩは、厚さ１００ｎｍのＡｕ層から形成された。前述のように、それらは、フォトダイオードのＡＺＯ下部電極のレベルより下のレベルに位置し、２つのレベルは、厚さ４μｍのＳＵ８レジストでできた緩衝層ＣＤＩによって分離された。有利には、ＴＦＴのソース−ドレイン電極（またはゲート電極）は、同じレベルで作り出される。素子Ｃ２とＰＥＤＯＴ：ＰＳＳでできた上部電極ＥＳとの間の垂直相互接続ＩＶを作り出すために、フォトダイオードのＡＺＯ下部電極によって占められたパネルのエリアの一部を侵害することが必要であった。次に、光変換層ＳＴＡが、ススプレーコーティングによって、クロロベンゼン溶媒中で堆積され、熱アニーリング後にその乾燥した厚さは８００ｎｍであった。この層は、１：２の質量比を有する、電子供与体材料（ＰＢＤＴＴＴ−Ｃとして知られる、ポリ［（４，８−ビス−（２−エチルヘキシロキシ）−ベンゾ（１，２−ｂ：４，５−ｂ’）ジチオフェン）−２，６−ジイル−アルト−（４−（２−チルヘキサノイル）−チエノ［３，４−ｂ］チオフェン）−２−６−ジイル）］）と電子受容体材料（［７０］ＰＣＢＭとして知られる、［６，６］−フェニル−Ｃ_７１−酪酸メチルエステル）とのナノ構造混合物であった。素子Ｃ２のＡｕと上部電極との間の電気的接触を形成することを可能にするために、ビアが開けられた。ビアは、光変換層およびＳＵ８誘電体レジストを貫通した。ビアは、２４ｎｍの波長およびパルス毎に４５０ｍＪのエネルギーを持つエキシマレーザを使用したレーザアブレーションによって製造された。次に、上部電極を形成するために、Ａｇナノワイヤと混合されたＰＥＤＯＴ：ＰＳＳ層が光変換層の上にドクターブレードを使用して堆積された。Ａｇナノワイヤと混合されたＰＥＤＯＴ：ＰＳＳ層は、４μｍの厚さ、２３０Ω／□の抵抗率、および、ＣｓＩ：ＴｌまたはＧａｄｏｘでできたシンチレータの放射に対応する、５２０ｎｍの波長において８８％の透過率を有した。ＰＥＤＯＴ：ＰＳＳは、ビアを通して素子Ｃ２と接触した。バリアＰＳＡおよびバリア膜から構成され５０μｍの総厚を有する封入が、それから、有機層（光変換層、およびＰＥＤＯＴ：ＰＳＳの層）によって覆われたエリアのすべてを覆うように、ＰＥＤＯＴ：ＰＳＳの表面に積層された。（厚さ３０μｍの）両面接着剤がバリア膜の表面に積層された。Ｇａｄｏｘシンチレータが、それから、この接着剤の上に積層された。基板の縁部は、シリコーンビーズを堆積させることによって不動態化された。パネルの２つの側部の接触再配線パッドは、デジタル画像を取得することを可能にするように、ＡＣＦ接着剤と組み合わせた可撓性コネクタを通して、マトリクスアレイを読み取るための電子装置を含むプリント回路基板（ＰＣＢ）に接続された。上部電極は、多層構造の形で同様に作り出すことができる。図１０は、２つの層、ＥＳ１およびＥＳ２で構成された上部電極を有する（導電素子Ｃ２が下部ピクセル電極に取って代わる）図８におけるタイプのデバイスの断面図を示す。

このタイプのマトリクスアレイデバイスは、２８４．１６ｍｍ×２３０．８８ｍｍサイズのアクティブ・マトリクス・アレイを含む（０．７×３１１．４×２５１．４ｍｍ）ガラスパネル上に作り出された。このマトリクスアレイは、表面がＦＴＯ（フッ素ドープ酸化スズ）でできた下部電極ＥＩにそれぞれが接続された、ａ−Ｓｉ：Ｈ ＴＦＴから構成された。マトリクスアレイのピッチは１５０μｍであった。素子Ｃ２およびバスＢＩから形成される二次ネットワークがマトリクスアレイの内部に組み込まれた。このネットワークは、行および列に電気的に接続されなかったが、マトリクスアレイの外部の４つの接触再配線パッドに接続された。バスＢＩは、列に平行であり、１００列毎に１つが存在し、それぞれが上部電極に３つの垂直相互接続ＩＶによって接続された。垂直相互接続を作り出すために、単一下部ピクセル電極を犠牲にすることが必要であった。素子Ｃ２および相互接続バスは、厚さ１００ｎｍ／２０ｎｍのＣｒ／ＩＴＯ二層から形成された。次に、光変換層が、スピンコーティングによって、クロロベンゼン溶媒中で堆積され、熱アニーリング後のその乾燥した厚さは、６００ｎｍであった。この層は、１：１の質量比を有する、電子供与体材料（ＰＣＤＴＢＴ）と電子受容体材料（［６０］ＰＣＢＭ）とのナノ構造混合物であった。厚さ１００ｎｍのＰＥＤＯＴの第１の層ＥＳ１が、スピンコーティングによって、光変換層の上に堆積された。この層は、二重の機能を有した。一方では、それは上部電極の一部を形成し、他方では、それはビアの製造の間に光変換層を保護するための緩衝層として役立った。これらのビアは、素子Ｃ２のＩＴＯと上部電極の第２の層との間の接触のゾーンを形成することを可能にするために、各犠牲ピクセルに開けられた。アクティブ構造へのキャリアの寄生注入を回避するために、ビアのエリアは（Ｃｒ／ＩＴＯ）素子Ｃ２の非不動態化エリアよりも大きかった。ビアは、光変換層および第１のＰＥＤＯＴ層を貫通した。ビアは、参照番号ＯＳＣｏＲ４０００の下でＯｒｔｈｏｇｏｎａｌによって販売されるフッ素含有レジストを使用して、フォトリソグラフィによって製造された。ビアは、プラズマ中で光変換層をエッチングすることによって開けられた（８０ｍＴ、１００ｓｃｃｍＯ_２、４００Ｗ、１０００ｓ）。レジストは、それから、特定の溶媒（剥離液）中で除去された。次に、第２の導電レベルＥＳ２が、２００ｎｍの厚さ、２０Ω／□の抵抗率、および、ＣｓＩ：ＴｌまたはＧａｄｏｘでできたシンチレータの放射に対応する、５２０ｎｍの波長において９０％よりも高い透過率を有するＩＴＯ層をスパッタリングすることによって堆積された。第２のＰＥＤＯＴ：ＰＳＳ層は、ビアを通して素子Ｃ２と接触した。バリア接着剤および薄いガラスから構成され６５μｍの総厚を有する封入が、有機層（光変換層、およびＰＥＤＯＴ：ＰＳＳの層）によって覆われたすべてのエリアを覆うように、ＰＥＤＯＴ：ＰＳＳの表面に積層された。（厚さ３０μｍの）両面接着剤がバリア膜の表面に積層された。アルミニウム基板上にそのファイバが成長したＣｓＩ：Ｔｌシンチレータが、それから、この接着剤の上に積層された。基板の縁部は、シリコーンのビーズを堆積させることによって不動態化された。パネルの２つの側部の接触再配線パッドは、デジタル画像を取得することを可能にするように、ＡＣＦ接着剤と組み合わせた可撓性コネクタを通して、マトリクスアレイを読み取るための電子装置を含むプリント回路基板（ＰＣＢ）に接続された。

図１１は、ただ実例として、放射線医学用のＸ線撮像素子を作り出すために、Ｘ線放射ＲＸによって照射されるとき光を放出するシンチレータＳＣがその上部電極に付加された、図６Ａおよび図６Ｂにおけるタイプのマトリクスアレイデバイスの断面図を示す。

本発明の複数の変形形態が可能である。

導電素子Ｃ２の数および寸法は、変更することができる。これらの素子がアクティブ・マトリクス・アレイの内部にあるとき、それらの単一面積は、通常２０μｍ^２から０．２５ｍｍ^２の間に含まれる。これらの素子が下部ピクセル電極に取って代わる場合、好ましくはマトリクスアレイの周辺ピクセルを犠牲にすることになる。

（例えばＰＥＤＯＴ：ＰＳＳでできた）上部電極と素子Ｃ２との間の接触抵抗は、この接触と関連付けられた抵抗降下を最小化するために可能な限り小さくなければならない。接触抵抗は、好ましくは１００Ω・ｃｍ^２よりも低く、より好ましくは５Ω・ｃｍ^２よりも低い。素子Ｃ２は、任意のタイプの導体、すなわち金属（Ａｌ、Ｃｕ、Ｎｉ、Ａｇ、Ａｕ、Ｐｔ、Ｃｒ、Ｔｉ、ＴｉＷなど）、透明導電性酸化物（ＩＴＯ、ＩＺＯ、ＧＺＯ、ＡＺＯ、ＦＴＯなど）、金属ナノワイヤ（Ａｇ、Ａｕなど）、カーボンナノチューブ、グラフェンなどで作り出すことができる。それらは、これらの材料の混合物または積重ねで作ることができる。

より具体的に透明導電性酸化物に関しては、これらの材料に適した堆積プロセスが有機アクティブ構造を劣化させることになるという本質的なリスクのために、上部電極を作り出すための透明導電性酸化物の使用は一般に回避するべきであることに留意するべきであり、これがＰＥＤＯＴ：ＰＳＳなどのより少数の導電材料が使用される理由である。それと対照的に、素子Ｃ２を作り出すための透明導電性酸化物の使用には欠点がない、そのうえ、アクティブ半導体構造上に堆積された導電性酸化物が非常に抵抗性であるのに対して、それらが絶縁性基板上に堆積されるとき、それらの導電率は、より良好である。

層の積重ねの場合、ある一定の層が接着特性（Ｔｉ、Ｃｒなど）、伝導特性（Ａｌ、Ｃｕ、Ａｕ、Ａｇなど）または上部電極との界面（Ａｕ、ＩＴＯなど）などを提供し得る。相互接続バスＢＩは、同じ材料から作り出される。それらの厚さは１ｎｍから数十ミクロンに及ぶ場合がある。好ましくは、バスは６ｎｍから２０μｍの厚さを有する。一般に、バスが真空蒸着金属であるとき、それは２０ｎｍから３００ｎｍの間に含まれる厚さを有する。

各素子Ｃ２と上部電極との界面は、好ましくは、上部電極と良好な電気的接触をなす材料によって確実にされることになる。良好な接触が意味するものは、可能な限り低い抵抗を有する接触である。この目的で界面材料、ＩＴＯ、Ａｕ、Ａｇ、ＰｔおよびＰｄなどの金属が、ＰＥＤＯＴ：ＰＳＳでできた上部電極の場合に選択される可能性が高い。好ましくは、界面層はＡｕで作られることになる。この界面層は、場合によっては１ｎｍから数μｍに及ぶ厚さを有することになる。それは、場合によっては、印刷、電着、真空蒸着、真空スパッタリングなどによって堆積されることになる。

素子Ｃ２の抵抗率は、最大で上部電極に使用されるＰＥＤＯＴ：ＰＳＳ層の抵抗率に等しく、好ましくは少なくとも１０倍、さらには少なくとも１００倍、上部電極に使用されるＰＥＤＯＴ：ＰＳＳ層の抵抗率よりも低い。

ある一定の実施形態（図５Ｂ、図６Ｃ、図７Ｃ）で、アクティブ構造へのキャリアの寄生注入を防止するために誘電体層ＣＤ３が使用される。この層は、無機、有機もしくはハイブリッドの（有機−無機）誘電体、またはこれらのタイプの材料の積重ねもしくは混合物から形成することができる。一般に、誘電体は、原子層堆積（ＡＬＤ）（Ａｌ_２Ｏ_３、ナノラミネート、ＺｒＯ_２など）によって、スパッタリングもしくは蒸着（ＳｉＮ、ＳｉＯＮ、ＳｉＮｘ、ＳｉＯｘ、パリレンなど）によって、または湿式処理（Ｓ１８１８、ＳＵ８またはＢＣＢフォトレジストリソグラフィ、ＣＹＴＯＰ（登録商標）、ポリスチレン、環状オレフィンポリマー、ＰＭＭＡなどの絶縁ポリマーなど）によって、堆積される層とすることができる。それは、同様に、素子Ｃ２の表面の自己組織化層（ＳＡＭ）（例えば、オクタデシルトリクロロシラン）とすることができる。誘電体層の厚さは、通常０．５ｎｍから２０μｍの間に含まれる。

他の実施形態（図５Ｃ）で、アクティブ構造へのキャリアの寄生注入は、素子Ｃ２における、アクティブ層への寄生電荷の注入を防止するように選択された仕事関数を有する材料の使用によって回避される。デバイスがその正常動作を確実にするようにバイアスされるとき（アノード電極を介してバイアスされるフォトダイオードの場合負バイアス）、素子Ｃ２とアクティブ構造ＳＴＡとの間に、素子Ｃ２から上記構造ＳＴＡへのキャリアの注入を防止する電位障壁が生じる。この障壁の高さは、少なくとも０．３ｅＶでなければならず、好ましくは少なくとも０．５ｅＶでなければならない。より具体的には、
− アクティブ構造ＳＴＡがフォトダイオードを形成し、上部電極ＥＳがこのフォトダイオードのアノードである場合、素子Ｃ２とアクティブ構造との間の電位障壁は、上部電極が負にバイアスされて暗所にあるとき相互接続から多層構造への電子の注入を防止するのに十分大きくなければならない。
− アクティブ構造ＳＴＡがフォトダイオードを形成し、上部電極ＥＳがこのフォトダイオードのカソードである場合、素子Ｃ２とアクティブ構造との間の電位障壁は、上部電極が正にバイアスされて暗所にあるとき相互接続から多層構造への正孔の注入を防止するのに十分大きくなければならない。

接触ゾーンを作成することを可能にするために、上部電極と素子Ｃ２との間のレベルにビアが作成される。これらのビアは、ドライエッチング（プラズマエッチング）もしくはウェットエッチング（溶解）技術と組み合わせたフォトリソグラフィ、レーザアブレーション（２４８ｎｍにおけるエキシマレーザ、３０８ｎｍにおけるエキシマレーザ、５３２ｎｍにおけるＹＡＧレーザ、１０６４ｎｍにおけるＹＡＧレーザ）、機械的打抜き、またはこれらのさまざまな技術の組合せなどの、マイクロエレクトロニクス分野で使用される技術を使用して製造される。それらは、文献仏国特許第２９２５２２２号明細書に説明された方法または当業者に既知の任意の他の技術を使用して同様に製造することができる。ビアのサイズは、１μｍ^２から数ｍｍ^２に及ぶ。一般に、ビアの面積は、およそ１００μｍ^２から２５０００μｍ^２である。

アクティブ構造ＳＴＡは、有機もしくは無機材料で、またはハイブリッド有機−無機混合物でできた層、または有機および／もしくは無機および／もしくはハイブリッド層の積重ねとすることができる。それは、２０ｎｍから３ｍｍの間の厚さを有する。Ｘ線の間接的検出の場合、それは、およそ５０ｎｍから２μｍの厚さを有する。好ましくは、この構造は、例えば、２つの有機半導体、電子供与体（ＲＲ Ｐ３ＨＴ、ＰＣＤＴＢＴ、ＰＣＰＤＴＢＴ、ＰＴＡＡなど）および電子受容体（Ｃ６０、Ｃ７０、６０ＰＣＢＭ、７０ＰＣＢＭ、８０ＰＣＢＭ、ＩＣＢＡ、アセンジイミドの誘導体、Ｐ（ＮＤＩ２ＨＤ−Ｔ）など）のナノ構造混合物である。それは、湿式処理によって、または印刷技術（インクジェット印刷、スクリーン印刷、スピンコーティング、ドクターブレードコーティング、スロットダイコーティング、グラビア印刷、フレキソ印刷、吹付けなど）を使用して、堆積することができる。それは、同様に、有機−無機メチルアンモニウム鉛ハライドペロブスカイトの層の問題とすることができる。それは、湿式処理によって、または印刷技術（スクリーン印刷、スピンコーティング、ドクターブレードコーティング、スロットダイコーティング、吹付けなど）を使用して、堆積することができる。電極の仕事関数を固定するための層または正孔阻止層および電子阻止層などの界面層は、光変換層と２つの（上部および下部）電極との間に挿入することができる。

上部電極ＥＳは、有利にはＰＥＤＯＴ：ＰＳＳに基づいているが、同様に、ドーパントのタイプ、ドーパントの比率、それらのモル質量、それらの高分子構造、それらが含有する添加物、溶媒または充填剤、などの特性において異なる、ＰＥＤＯＴに基づく他の材料の層または多層から構成することができる。この層は、厚さおよそ１ｎｍから１０μｍであり、湿式処理によって、または印刷技術（インクジェット印刷、スクリーン印刷、スピンコーティング、ドクターブレードコーティング、スロットダイコーティング、グラビア印刷、フレキソ印刷、吹付けなど）を使用して、堆積することができる。層は、有利には、７０Ω／□の導電率および５２０ｎｍの波長における８３％の透過率に対して、３００ｎｍの厚さを有する。

上部電極がＰＥＤＯＴに基づいていない１つまたは複数の他の材料でできているとき、本発明は同様に適用可能である。これらの材料は、ポリアニリン（ＰＡＮＩ）、透明導電性酸化物（ＩＴＯ、ＡＺＯ、ＧＺＯなど）、金属酸化物に基づく三層（ＭｏＯｘ／Ａｇ／ＭｏＯｘなど）、導電性ナノワイヤ（Ａｇ、Ｃｕ、Ａｕなど）のネットワーク、カーボンナノチューブのネットワーク、グラフェン、Ａｇ、Ａｕ、Ａｌなどの薄い金属（１ｎｍから２０ｎｍ）とすることができる。

下部電極は、好ましくは、０．２５ｍｍ^２以下の面積を持つ、さまざまな寸法および形状を有し得るピクセルを画定する。

Claims (21)

1. − 電気絶縁性基板（Ｓ）の表面の１つで、いわゆる下部電極（ＥＩ）のマトリクスアレイ（ＭＥＩ）を支持する、電気絶縁性基板（Ｓ）と、
   − 前記下部電極のマトリクスアレイの上方に配置されたアクティブ構造（ＳＴＡ）であって、前記構造は光を検出するのに適している、アクティブ構造（ＳＴＡ）と、
   − 前記アクティブ構造の上方に位置する少なくとも１つのいわゆる上部電極（ＥＳ）であって、前記上部電極は前記アクティブ構造によって放出されるまたは検出される前記光に対して透過的である、少なくとも１つのいわゆる上部電極（ＥＳ）と、
   を備えるマトリクスアレイ光電子デバイスであって、
   前記マトリクスアレイ光電子デバイスは、前記アクティブ構造の介在なしで前記基板によって支持され少なくとも１つの垂直相互接続（ＩＶ）によって前記上部電極に接続される、少なくとも１つの導電素子（Ｃ２）を同様に備え、前記導電素子は前記上部電極の電気抵抗率よりも低い電気抵抗率を有することと、
   前記または各前記垂直相互接続は、前記上部電極と少なくとも前記垂直相互接続に最も近い前記下部電極との間に、前記アクティブ構造が前記光を検出することを可能にする電位差を印加することによって、前記アクティブ構造を通した前記下部電極への寄生電荷の注入を防止する電位障壁が出現するように、選択された値の仕事関数を有する材料から形成されることと、
   を特徴とする、マトリクスアレイ光電子デバイス。
2. 前記下部電極は、０．２５ｍｍ^２以下の面積のピクセルを画定する、請求項１に記載のマトリクスアレイ光電子デバイス。
3. 前記垂直相互接続は、前記アクティブ構造を貫通する、請求項１または２に記載のマトリクスアレイ光電子デバイス。
4. 前記または少なくとも１つの前記導電素子は、前記下部電極のマトリクスアレイの内部に位置している基板領域に配置される、請求項３に記載のマトリクスアレイ光電子デバイス。
5. 各前記下部電極に電気的に接続されて隣接している薄膜トランジスタ（ＴＦＴ）を同様に備え、前記または少なくとも１つの前記導電素子は、前記薄膜トランジスタの上方に配置されるが、前記トランジスタと直接電気的に接続されていない、請求項４に記載のマトリクスアレイ光電子デバイス。
6. 前記または少なくとも１つの前記導電素子は、前記下部電極中の開口部（Ｏ）に配置され、前記開口部は、前記下部電極の面積の１０％以下の面積を有する、請求項４に記載のマトリクスアレイ光電子デバイス。
7. 前記または少なくとも１つの前記導電素子は、前記マトリクスアレイの少なくとも１つの前記下部電極に取って代わる、請求項４に記載のマトリクスアレイ光電子デバイス。
8. 前記下部電極は、前記基板上に堆積される誘電体層（ＣＤＩ）によって支持されるのに対して、前記または少なくとも１つの前記導電素子は、前記誘電体層の上方に配置される、請求項４に記載のマトリクスアレイ光電子デバイス。
9. 前記または少なくとも１つの前記導電素子は、前記基板の周辺領域に配置され、前記領域は、前記下部電極のマトリクスアレイの外部に位置している、請求項３に記載のマトリクスアレイ光電子デバイス。
10. 前記または少なくとも１つの前記垂直相互接続は、前記対応する導電素子を前記アクティブ構造から分離するように、前記対応する導電素子よりも大きい横方向の広がりを有する、請求項３〜９のいずれか一項に記載のマトリクスアレイ光電子デバイス。
11. 前記または少なくとも１つの前記導電素子は、前記または少なくとも１つの前記導電素子を前記アクティブ構造から分離するように、前記垂直相互接続を越えて、誘電体層（ＣＤ１、ＣＤ２）で覆われている、請求項３〜９のいずれか一項に記載のマトリクスアレイ光電子デバイス。
12. 前記または少なくとも１つの前記導電素子は、前記電位差が前記上部電極と前記下部電極との間に印加されるとき前記アクティブ構造との電位障壁を出現させるように選択された値の仕事関数を有する材料から形成される、請求項３〜９のいずれか一項に記載のマトリクスアレイ光電子デバイス。
13. 前記または少なくとも１つの前記導電素子は、前記基板の周辺領域に配置され、前記領域は前記下部電極のマトリクスアレイの外部に位置しており、前記または少なくとも１つの前記導電素子は、前記アクティブ構造によって覆われず、前記マトリクスアレイの少なくとも１つの縁部および好ましくは２つの連続的な縁部を縁取るバスを形成する、請求項１または２に記載のマトリクスアレイ光電子デバイス。
14. 前記または複数の前記導電素子（Ｃ２_１、Ｃ２_２、Ｃ２_３）は、前記下部電極のマトリクスアレイを少なくとも部分的に取り囲む、請求項１３に記載のマトリクスアレイ光電子デバイス。
15. 前記１つまたは複数の垂直相互接続および前記バスは、前記バスと前記上部電極との間の前記電気抵抗が２０Ω以下であるように寸法を決定される、請求項１３または１４に記載のマトリクスアレイ光電子デバイス。
16. バス（ＢＩ）によって互いに接続された複数の前記導電素子（Ｃ２）を備える、請求項１〜１５のいずれか一項に記載のマトリクスアレイ光電子デバイス。
17. 前記アクティブ構造は、前記下部電極のマトリクスアレイの上方に連続的に延在し、少なくとも１つの有機材料を含有する少なくとも１つの層を備える、請求項１〜１６のいずれか一項に記載のマトリクスアレイ光電子デバイス。
18. 前記上部電極は、ＰＥＤＯＴに基づいている、請求項１７に記載のマトリクスアレイ光電子デバイス。
19. 前記または少なくとも１つの前記垂直相互接続は、前記上部電極と同じ材料でできている、請求項１〜１８のいずれか一項に記載のマトリクスアレイ光電子デバイス。
20. 前記アクティブ構造は、前記上部および下部電極と相互に作用してフォトダイオードデバイスを形成し、したがって光検出器のマトリクスアレイを作成する、光変換構造である、請求項１〜１９のいずれか一項に記載のマトリクスアレイ光電子デバイス。
21. Ｘ線撮像素子を形成するように、シンチレータ材料でできた層（ＳＣ）を同様に備え、前記層は前記上部電極の上方に固定される、請求項２０に記載のマトリクスアレイ光電子デバイス。

Images