JP2019501533A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2019501533A
JP2019501533A JP2018535275A JP2018535275A JP2019501533A JP 2019501533 A JP2019501533 A JP 2019501533A JP 2018535275 A JP2018535275 A JP 2018535275A JP 2018535275 A JP2018535275 A JP 2018535275A JP 2019501533 A JP2019501533 A JP 2019501533A
Authority
JP
Japan
Prior art keywords
layer
light emitting
disposed
current blocking
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018535275A
Other languages
English (en)
Other versions
JP6967292B2 (ja
Inventor
ソン,ヒョントン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2019501533A publication Critical patent/JP2019501533A/ja
Application granted granted Critical
Publication of JP6967292B2 publication Critical patent/JP6967292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0033Devices characterised by their operation having Schottky barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials

Abstract

実施例の発光素子は、基板と、基板の下に配置され、第1導電型半導体層、活性層および第2導電型半導体層を含む発光構造物と、基板に対向して配置されたサブマウントと、サブマウントの上に互いに離隔して配置された第1および第2金属パッドと、第1金属パッドの上に配置された第1バンプと、第2金属パッドの上に互いに離隔して配置された複数の第2バンプと、第1導電型半導体層と第1バンプとの間に配置された第1オーミック層と、第2導電型半導体層と複数の第2バンプとの間に配置された第2オーミック層と、第1オーミック層と第1バンプとの間に配置された第1スプレッディング層と、第2オーミック層と複数の第2バンプとの間に配置された第2スプレッディング層および複数の第2バンプの間の空間と発光構造物の厚さ方向にオーバーラップされる第2オーミック層の最大発熱部位で第2オーミック層を厚さ方向と交差する水平方向に断絶させずに配置される電流遮断層を含む。
【選択図】図4

Description

実施例は発光素子に関するものである。
発光ダイオード(LED:Light Emitting Diode)は、化合物半導体の特性を利用して電気を赤外線または光に変換させて信号をやり取りしたり、光源として使われる発光素子の一種である。
III−V族窒化物半導体(groupIII−Vnitride semiconductor)は物理的および化学的特性により、発光ダイオード(LED:Light Emitting Diode)またはレーザーダイオード(LD:Laser Diode)等の発光素子の核心素材として脚光を浴びている。
このような発光ダイオードは、白熱灯と蛍光灯などの既存の照明器具に使われる水銀(Hg)のような環境有害物質が含まれていないため優秀な親環境性を有し、長い寿命と低電力消費特性などのような長所があるため既存の光源を代替している。
前述した発光素子およびこれを含む発光素子パッケージの場合、キャリアが供給される経路と熱が放出される経路が同じであるため、熱が外部に放出され難い劣化(thermal degradation)現象が発生する可能性がある。特に、発光素子で深紫外線波長帯域の光を放出させようとする場合、高い駆動電圧により熱損失率がさらに高くなり得る。
実施例は改善された信頼性を有する発光素子を提供する。
第1実施例による発光素子は、基板;前記基板の下に配置され、第1導電型半導体層、活性層および第2導電型半導体層を含む発光構造物;前記基板に対向して配置されたサブマウント;前記サブマウントの上に互いに離隔して配置された第1および第2金属パッド;前記第1金属パッドの上に配置された第1バンプ;前記第2金属パッドの上に互いに離隔して配置された複数の第2バンプ;前記第1導電型半導体層と前記第1バンプとの間に配置された第1オーミック層;前記第2導電型半導体層と前記複数の第2バンプとの間に配置された第2オーミック層;前記第1オーミック層と前記第1バンプとの間に配置された第1スプレッディング層;前記第2オーミック層と前記複数の第2バンプとの間に配置された第2スプレッディング層;および前記複数の第2バンプの間の空間と前記発光構造物の厚さ方向にオーバーラップされる前記第2オーミック層の最大発熱部位で、前記第2オーミック層を前記厚さ方向と交差する水平方向に断絶させずに配置される電流遮断層を含むことができる。
例えば、前記第2オーミック層は、前記最大発熱部位に該当する第1領域;および前記発光構造物の厚さ方向と交差する水平方向に前記第1領域に隣接した第2領域を含むことができる。
例えば、前記電流遮断層は、前記第1領域から前記第2領域まで延びて配置され得る。
例えば、前記電流遮断層は、前記最大発熱部位である前記第1領域に配置された第1セグメントを含むことができる。前記電流遮断層は前記第1セグメントから前記第2領域まで延び、前記発光構造物の厚さ方向に前記複数の第2バンプとオーバーラップされる第2セグメントをさらに含むことができる。
例えば、前記電流遮断層の幅は前記最大発熱部位の幅以上であり得る。
例えば、前記電流遮断層は、前記第2導電型半導体層と接する第1面;および前記発光構造物の厚さ方向に前記第2スプレッディング層と対向し、前記第1面の反対側である第2面を含むことができる。
例えば、前記第2オーミック層は、透光伝導性物質を含み、前記電流遮断層の前記第2面から前記第2スプレッディング層までの最短距離は1nm〜10nmであり得る。または前記第2オーミック層は金属物質を含み、前記電流遮断層の前記第2面から前記第2スプレッディング層までの最短距離は200nm以上であり得る。
例えば、前記第1セグメントの幅は10μm〜90μmであり、前記第2セグメントの幅は5μm〜25μmであり得る。前記第2セグメントの幅は15μmであり得る。
例えば、前記電流遮断層は空気を含むか、前記第2導電型半導体層とショットキー接触する物質を含むか、プラズマダメージによって形成され得る。プラズマダメージを有する場合、前記電流遮断層は、アルゴン、フルオロまたは酸素原子のうち少なくとも一つを含むことができる。または前記電流遮断層は絶縁物質を含むことができる。
例えば、前記活性層は深紫外線波長帯域の光を放出することができる。
例えば、前記電流遮断層は、前記複数の第2バンプの間にわたって前記水平方向に配置された複数の電流遮断層を含むことができる。前記複数の電流遮断層は等間隔で離隔して配置され得る。前記複数の電流遮断層の前記水平方向の幅は互いに同じであり得る。
第2実施例による発光素子は、互いに対向して配置された基板およびサブマウント;前記サブマウントの上に互いに離隔して配置された複数の金属パッド;前記基板と前記サブマウントとの間に配置された発光構造物;前記発光構造物と前記複数の金属パッドとの間に配置された複数のバンプ;前記発光構造物と前記複数のバンプとの間に配置された電極層;および前記複数のバンプの間の空間と前記発光構造物の厚さ方向に重なる前記電極層の最大発熱部位で、前記電極層を前記厚さ方向と交差する方向に断絶させずに配置された電流遮断層を含むことができる。
例えば、前記電極層は前記発光構造物と前記複数のバンプとの間に配置されたオーミック層;および前記オーミック層と前記複数のバンプとの間に配置されたスプレッディング層を含み、前記電流遮断層は前記オーミック層に配置され得る。
例えば、前記発光構造物は、前記基板の下に配置された第1導電型半導体層;前記第1導電型半導体層の下に配置された活性層;および前記活性層の下に配置された第2導電型半導体層を含むことができる。
例えば、前記オーミック層は第1および第2オーミック層を含み、前記スプレッディング層は第1および第2スプレッディング層を含み、前記複数の金属パッドは第1および第2金属パッドを含み、前記複数のバンプは前記第1スプレッディング層と前記第1金属パッドとの間に配置された第1バンプ;および前記第2スプレッディング層と前記第2金属パッドとの間に配置された複数の第2バンプを含み、前記電流遮断層は前記第2オーミック層に位置した前記最大発熱部位に配置され得る。
例えば、前記電流遮断層は前記最大発熱部位から前記複数の第2バンプと前記厚さ方向に重なる領域まで延びて配置され得る。
実施例に係る発光素子およびこれを含む発光素子パッケージは、オーミック層に電流遮断層を配置することによって、熱放出が円滑に行われて劣化現象を防止することができ、高い駆動電圧でも熱損失率を改善させて長い寿命を有するなど、改善された信頼性を有する。
第1実施例による発光素子の断面図を示している図面。 図1に図示された「A」部分を拡大して図示した断面図を示している図面。 図1に図示された発光素子の例示的な底面図を示している図面。 第2実施例による発光素子の断面図を示している図面。 図4に図示された「B」部分を拡大して図示した断面図を示している図面。 第3実施例による発光素子の断面図を示している図面。 第1および第2比較例による発光素子の断面図を示している図面。 第1および第2比較例による発光素子の断面図を示している図面。 時間の経過に沿った比較例による発光素子および実施例による発光素子の順方向電圧変動量を示すグラフ。 第3比較例による発光素子の断面図を示している図面。 比較例による発光素子と実施例による発光素子のそれぞれの回路結線図を示している図面。 比較例による発光素子と実施例による発光素子のそれぞれの回路結線図を示している図面。 比較例による発光素子と実施例による発光素子のそれぞれの回路結線図を示している図面。 第1実施例による発光素子パッケージの断面図を示している図面。
以下、本発明を具体的に説明するために実施例を挙げて説明し、発明に対する理解を助けるために添付図面を参照して詳細に説明する。しかし、本発明に係る実施例は多様な他の形態に変形され得、本発明の範囲は下記の実施例に限定されるものと解釈されてはならない。本発明の実施例は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
本発明に係る実施例の説明において、各elementの「上(うえ)または下(した)(on or under)」に形成されるものと記載される場合において、上(うえ)または下(した)(on or under)は、二つのelementが互いに直接(directly)接触するか一つ以上の他のelementが前記二つのelement間に配置されて(indirectly)形成されるものをすべて含む。また「上(上)または下(した)(on or under)」と表現される場合、一つのelementを基準として上側方向だけでなく下側方向の意味も含み得る。
また、以下で利用される「第1」および「第2」、「上/上部/うえ」および「下/下部/した」等のような関係的用語は、そのような実体または要素間の何らかの物理的または論理的関係または順序を必ずしも要求または内包しないつつ、いずれか一つの実体または要素を他の実体または要素と区別するために利用されてもよい。
図1は第1実施例による発光素子100Aの断面図を示し、図2は図1に図示された「A」部分を拡大して図示した断面図を示し、図3は図1に図示された発光素子100Aの例示的な底面図を示す。
図1は図3に図示されたI−I’線に沿って切り取った断面図に該当するが、実施例はこれに限定されない。すなわち、図1に図示された発光素子100Aは、図3に図示された底面図の他に多様な形態の底面図を有することもできる。
図1に図示された発光素子100Aは、基板110、発光構造物120、第1および第2オーミック層(またはコンタクト層または電極)132、134A、第1および第2スプレッディング(spreading)層142、144、少なくとも一つの第1バンプ152、複数の第2バンプ154、第1および第2金属パッド162、164、第1および第2絶縁層172、174、サブマウント180および電流遮断層(またはノン−オーミック(non−ohmic)層)190Aを含むことができる。
図1に図示された第1および第2スプレッディング層142、144、第1および第2金属パッド162、164、第1および第2絶縁層172、174およびサブマウント180の図示は図3で省略されている。図3は図1に図示された発光素子100Aをサブマウント180から発光構造物120側に見た底面図に該当する。
基板110は導電型物質または非導電型物質を含むことができる。例えば、基板110はサファイア(Al)、GaN、SiC、ZnO、GaP、InP、Ga、GaAsまたはSiのうち少なくとも一つを含むことができるが、実施例は基板110の物質に限定されない。
基板110と発光構造物120間の熱膨張係数(CTE:Coefficient of Thermal Expansion)の差および格子不整合を改善するために、これら110、120の間にバッファー層(または転移層)(図示されず)がさらに配置されてもよい。バッファー層は例えば、Al、In、NおよびGaで構成される群から選択される少なくとも一つの物質を含むことができるが、これに限定されない。また、バッファー層は単層または多層構造を有してもよい。
発光構造物120は基板110の下に配置される。すなわち、基板110とサブマウント180は互いに対向して配置され、発光構造物120は基板110とサブマウント180の間に配置され得る。
発光構造物120は、第1導電型半導体層122、活性層124および第2導電型半導体層126を含むことができる。
第1導電型半導体層122は基板110の下に配置される。第1導電型半導体層122は、第1導電型ドーパントがドープされたIII−V族またはII−VI族などの化合物半導体で具現され得る。第1導電型半導体層122がn型半導体層である場合、第1導電型ドーパントはn型ドーパントとして、Si、Ge、Sn、Se、Teを含むことができるがこれに限定されない。
例えば、第1導電型半導体層122は、AlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質を含むことができる。第1導電型半導体層122は、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、InGaAs、AlInGaAs、GaP、AlGaP、InGaP、AlInGaP、またはInPのうち少なくとも一つを含むことができる。
活性層124は第1導電型半導体層122と第2導電型半導体層126の間に配置され、第1導電型半導体層122を通じて注入される電子(または正孔)と第2導電型半導体層126を通じて注入される正孔(または電子)とが互いに会って、活性層124を構成する物質固有のエネルギーバンドによって決定するエネルギーを有する光を放出する層である。活性層124は、単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸構造(MQW:Multi Quantum Well)、量子線(Quantum−Wire)構造、または量子ドット(Quantum Dot)構造のうち少なくともいずれか一つで形成され得る。
活性層124の井戸層/障壁層はInGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs、GaP(InGaP)/AlGaP中いずれか一つ以上のペア構造で形成されるがこれに限定されない。井戸層は障壁層のバンドギャップエネルギーより低いバンドギャップエネルギーを有する物質で形成され得る。
活性層124の上または/および下には導電型クラッド層(図示されず)が形成され得る。導電型クラッド層は、活性層124の障壁層のバンドギャップエネルギーよりもさらに高いバンドギャップエネルギーを有する半導体で形成され得る。例えば、導電型クラッド層は、GaN、AlGaN、InAlGaNまたは超格子構造などを含むことができる。また、導電型クラッド層はn型またはp型にドープされ得る。
実施例によると、活性層124は紫外線波長帯域の光を放出することができる。ここで、紫外線波長帯域とは、100nm〜400nmの波長帯域を意味し得る。特に、活性層124は、100nm〜280nmの深紫外線波長帯域の光を放出することができる。しかし、実施例は活性層124から放出される光の波長帯域に限定されない。
第2導電型半導体層126は活性層124の下に配置され、半導体化合物で形成され得る。第2導電型半導体層126はIII−V族またはII−VI族などの化合物半導体で具現され得る。例えば、第2導電型半導体層126は、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質を含むことができる。第2導電型半導体層126には第2導電型ドーパントがドープされ得る。第2導電型半導体層126がp型半導体層である場合、第2導電型ドーパントはp型ドーパントとして、Mg、Zn、Ca、Sr、Baなどを含むことができる。
第1導電型半導体層122はn型半導体層で具現し、第2導電型半導体層126はp型半導体層で具現することができる。または第1導電型半導体層122はp型半導体層で具現し、第2導電型半導体層126はn型半導体層で具現してもよい。
発光構造物120は、n−p接合構造、p−n接合構造、n−p−n接合構造、p−n−p接合構造のうちいずれか一つの構造で具現することができる。
図1〜図3に例示された発光素子パッケージ100Aは、フリップチップボンディング(flip chip bonding)構造であるため、活性層124から放出された光は第1オーミック層132、第1導電型半導体層122および基板110を通じて出射され得る。このために、第1オーミック層132、第1導電型半導体層122および基板110は光透過性を有する物質で構成され得る。この時、第2導電型半導体層126と第2オーミック層134は、光透過性や非透過性を有する物質または反射性を有する物質で構成され得るが、実施例は特定の物質に限定されない。
サブマウント180は基板110と対向して配置され得る。すなわち、サブマウント180は基板110の下に配置され得る。サブマウント180は例えば、AlN、BN、炭化ケイ素(SiC)、GaN、GaAs、Siなどの半導体基板で構成され得、これに限定されずに熱伝導度が優秀な半導体物質で構成されてもよい。また、サブマウント180内にツェナーダイオード形態の静電気(ESD:Electro Static Discharge)防止のための素子が含まれてもよい。
複数の金属パッドがサブマウント180の上に配置され得る。図1に図示された通り、複数の金属パッドは第1および第2金属パッド162、164を含むことができる。第1および第2金属パッド162、164はサブマウント180の上に配置され、互いに電気的に離隔され得る。第1および第2金属パッド162、164のそれぞれは電気的伝導性を有する金属物質で構成され得る。
第1および第2絶縁層172、174は第1および第2金属パッド162、164とサブマウント180の間にそれぞれ配置される。万一、サブマウント180がSiのように電気的伝導性を有する物質で構成される場合、第1および第2金属パッド162、164とサブマウント180を電気的に絶縁させるために第1および第2絶縁層172、174が配置され得る。ここで、第1および第2絶縁層172、174は電気的な絶縁性を有する物質を含むことができる。また、第1および第2絶縁層172、174は電気的な絶縁性を有するだけでなく光反射特性をも有する物質で構成されてもよい。
例えば、第1および第2絶縁層172、174のそれぞれは、分散ブラッグ反射層(DBR:Distributed Bragg Reflector)を含むことができる。この場合、分散ブラッグ反射層は絶縁機能を遂行することもでき、反射機能を遂行することもできる。分散ブラッグ反射層は、屈折率が互いに異なる第1層および第2層が交互に少なくとも一回以上積層された構造であり得る。分散ブラッグ反射層のそれぞれは電気絶縁物質であり得る。例えば、第1層はTiOのような第1誘電体層であり、第2層はSiOのような第2誘電体層を含むことができる。例えば、分散ブラッグ反射層はTiO/SiO層が少なくとも一回以上積層された構造であり得る。第1層および第2層のそれぞれの厚さはλ/4であり、λは発光セルで発生する光の波長であり得る。
また、第1および第2絶縁層172、174のそれぞれは、SiO、TiO、ZrO、Si、Al、またはMgFのうち少なくとも一つを含むことができるが、実施例はこれに限定されない。万一、サブマウント180が電気的絶縁性を有する物質で具現される場合、第1および第2絶縁層172、174は省略されてもよい。
発光構造物120と複数の金属パッドとの間に複数個のバンプが配置され得る。ここで、複数個のバンプは第1バンプ152および複数の第2バンプ154を含むことができる。発光構造物120と第1金属パッド162との間に第1バンプ152が配置され、発光構造物120と第2金属パッド164との間に複数の第2バンプ154が配置され得る。
第1バンプ152は第1金属パッド162と第1スプレッディング層142との間に配置され得る。第1バンプ152の個数は図1に図示された通り、一つであり得るが、実施例は第1バンプ152の個数に限定されない。
複数の第2バンプ154は第2金属パッド164と第2スプレッディング層144との間に配置され得る。複数の第2バンプ154の個数は、図1に図示された通り2個であるか図3に図示された通り3個であり得るが、実施例は第2バンプ154の個数に限定されない。すなわち、複数の第2バンプ154は互いに電気的に空間的に離隔した第2−1バンプ154−1、第2−2バンプ154−2および第2−3バンプ154−3を含むことができる。
発光構造物120と複数のバンプとの間に電極層が配置され得る。すなわち、電極層はオーミック層およびスプレッディング(spreading)層を含むことができる。電極層は第1および第2電極層を含むことができる。発光構造物120と複数のバンプとの間に配置されたオーミック層は第1および第2オーミック層132、134Aを含み、オーミック層と複数のバンプとの間に配置されたスプレッディング層は第1および第2スプレッディング層142、144を含むことができる。第1電極層は第1オーミック層132および第1スプレッディング層142を含み、第2電極層は第2オーミック層134Aおよび第2スプレッディング層144を含むことができる。
発光構造物120と第1バンプ152との間に第1オーミック層132が配置され、発光構造物120と複数の第2バンプ154との間に第2オーミック層134Aが配置され得る。
第1オーミック層132はメサ食刻(Mesa etching)により露出した第1導電型半導体層122の下に配置され、第1スプレッディング層142を経由して第1バンプ152と電気的に連結され得る。すなわち、第1オーミック層132は第1バンプ152と第1導電型半導体層122との間に配置され得る。また、第1オーミック層132と第1バンプ152との間に第1スプレッディング層142が介在され、第1オーミック層132は第1スプレッディング層142と第1導電型半導体層122を電気的に互いに連結させることができる。図示された通り、第1オーミック層132は第1導電型半導体層122と接触することができる。
第2オーミック層134Aは第2スプレッディング層144を経由して第2バンプ154と電気的に連結され得る。すなわち、第2オーミック層134Aは複数の第2バンプ154と第2導電型半導体層126との間に配置され得る。また、第2オーミック層134Aと複数の第2バンプ154との間に第2スプレッディング層144が介在され、第2オーミック層134Aは第2スプレッディング層144と第2導電型半導体層126を電気的に互いに連結させることができる。図示された通り、第2オーミック層134Aは第2導電型半導体層126と接触することができる。
第1および第2オーミック層132、134Aのそれぞれは、第1および第2導電型半導体層122、126上に良質に成長され得る何らかの物質で形成され得る。例えば、第1および第2オーミック層132、134Aのそれぞれは金属で形成され得、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hfおよびこれらの選択的な組み合わせで形成され得る。
第1オーミック層132はオーミック特性を有することができ、第1導電型半導体層122とオーミック接触する物質を含むことができる。また、第2オーミック層134Aはオーミック特性を有することができ、第2導電型半導体層126とオーミック接触する物質を含むことができる。
特に、第2オーミック層134Aは、透光伝導性物質または金属物質のうち少なくとも一つを含むことができる。例えば、透光伝導性物質は、透明伝導性酸化膜(TCO:Transparent Conductive Oxide)であり得る。例えば、透光伝導性物質は、ITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、またはNi/IrOx/Au/ITOのうち少なくとも一つを含むことができ、このような材料に限定されはしない。また、金属物質はアルミニウム(Al)、金(Au)または銀(Ag)のうち少なくとも一つを含むことができる。
また、第2オーミック層134Aは透明電極(図示されず)および反射層(図示されず)を含むことができる。透明電極は、前述した透光伝導性物質で形成され、反射層は銀(Ag)のような金属物質で具現され得るが、実施例はこれに限定されない。透明電極は反射層と第2導電型半導体層126との間に配置され、反射層は透明電極の下に配置され得る。
一方、第1スプレッディング層142は第1オーミック層132と第1バンプ152との間に配置され得る。第2スプレッディング層144は第2オーミック層134Aと複数の第2バンプ154との間に配置され得る。第1および第2スプレッディング層142、144は、発光構造物120で発生する熱によって発光構造物120の抵抗が増加して電気的な特性が悪化され得るためこれを防止する役割を遂行することができる。このために、第1および第2スプレッディング層142、144のそれぞれは電気伝導性が優秀な物質で構成され得る。
図1に図示された発光素子100Aの場合、キャリアは第1および第2バンプ152、154を通じて発光構造物120に供給される。この時、発光構造物120で発生した熱は第1および第2バンプ152、154を通じて放出され得る。このように、キャリアが供給される経路と熱が放出される経路とが同じであるため、熱が外部に放出され難い劣化(thermal degradation)現象が発生する可能性がある。特に、活性層124から深紫外線波長帯域の光を放出させようとする場合、高い駆動電圧により熱損失率がさらに高くなり得る。
これを解決するために、実施例による発光素子100Aは電流遮断層190Aをさらに含むことができる。電流遮断層190Aは、第2導電型半導体層126と第2スプレッディング層144との間に配置された第2オーミック層134Aで最大発熱部位(MHA:Maximum Heating Area)に配置され得る。ここで、最大発熱部位MHAとは、発光構造物120で複数の第2バンプ154の間の空間と発光構造物120とが基板110の厚さ方向(以下、「垂直方向」という)にオーバーラップされる部位を意味し得る。
実施例の場合、最大発熱領域MHAとは、複数の第2バンプ154と垂直方向に重ならない電極層(例えば、第2オーミック層134A)の領域を意味し得る。
電流遮断層190Aは垂直方向と交差する方向(以下、「水平方向」という)に電極層(例えば、第2オーミック層134A)を断絶させずに第2オーミック層134Aの最大発熱部位MHAに配置され得る。電極層(例えば、第2オーミック層134A)に注入されるキャリアは、電流遮断層190Aが配置された領域で第2導電型半導体層126に注入が遮断され得る。すなわち、電流遮断層190Aは電流の注入を遮断する役割を遂行することができる。
図2に図示された後述される最短距離Tが「0」である場合、第2オーミック層134Aは電流遮断層190Aにより水平方向に断絶され得る。したがって、実施例によると、最短距離Tは0より大きくてもよい。
図2を参照すると、第2オーミック層134Aは第1領域A1および第2領域A2を含むことができる。
第2オーミック層134Aで第1領域A1とは、最大発熱部位に属する領域を意味し、第2領域A2とは、水平方向に第1領域A1に隣接した領域として第2−1および第2−2領域A21、A22を含むことができる。
また、電流遮断層190Aは第1セグメントS1を含むことができる。第1セグメントS1は第2オーミック層134Aの最大発熱部位である第1領域A1に配置され得る。
また、電流遮断層190Aの下面より上面がより広くてもよい。例えば、図2を参照すると、電流遮断層190Aの上面の幅(WT:Width of Top)は下面の幅(WB:Width of Bottom)より広くてもよい。
図4は第2実施例による発光素子100Bの断面図を示し、図5は図4に図示された「B」部分を拡大して図示した断面図を示す。
図1に図示された発光素子100Aと同様に、図4に図示された発光素子100Bは図3に図示されたI−I’線に沿って切り取った断面図に該当するが、実施例はこれに限定されない。すなわち、図4に図示された発光素子100Bは図3に図示された底面図の他に多様な形態の底面図を有することもできる。
図4に図示された発光素子100Bは、基板110、発光構造物120、第1および第2オーミック層132、134B、第1および第2スプレッディング層142、144、第1バンプ152、複数の第2バンプ154、第1および第2金属パッド162、164、第1および第2絶縁層172、174、サブマウント180および電流遮断層190Bを含むことができる。
ここで、図4に図示された基板110、120、第1オーミック層132、第1および第2スプレッディング層142、144、第1バンプ152、複数の第2バンプ154、第1および第2金属パッド162、164、第1および第2絶縁層172、174およびサブマウント180は、図1に図示された基板110、120、第1オーミック層132、第1および第2スプレッディング層142、144、第1バンプ152、複数の第2バンプ154、第1および第2金属パッド162、164、第1および第2絶縁層172、174およびサブマウント180とそれぞれ同じであるため、同じ参照符号を使用し、重複する説明を省略する。
図1および図2に図示されたのとは異なり、図4および図5に図示された100Bの場合、電流遮断層190Bは第2オーミック層134Bの第1領域A1にも配置され、第1領域A1から第2領域A2まで延びて配置され得る。すなわち、電流遮断層190Bは最大発熱部位MHAに配置されるだけでなく、最大発熱部位MHAから複数の第2バンプ154−1、154−2と厚さ方向に重なる領域まで延びて配置され得る。この場合、電流遮断層190Bは第1セグメントS1だけでなく第2セグメントをさらに含むことができる。第2セグメントは第2−1セグメントS21および第2−2セグメントS22を含むことができる。第2−1および第2−2セグメントS21、S22は、第1セグメントS1が配置された第2オーミック層134Bの第1領域A1から水平方向に第2領域A21、A22まで延びる部分である。第2−1および第2−2セグメントS21、S22は垂直方向に第2−1および第2−2バンプ154−1、154−2とそれぞれオーバーラップされる部分である。
このように、図1および図2に図示された発光素子100Aで電流遮断層190Aは第1セグメントS1だけを有する反面、図4および図5に図示された発光素子100Bで電流遮断層190Bは第1セグメントS1だけでなく第2−1および第2−2セグメントS21、S22をさらに含むことができる。これを除いては、図4および図5に図示された発光素子100Bは図1および図2に図示された発光素子100Aとそれぞれ同じであるため、同じ参照符号を使用し、重複する説明を省略する。
図1に図示された発光素子100Aで電流遮断層190Aの水平方向への幅は第1セグメントS1の第1幅W1すなわち、最大発熱部位MHAの幅と同じである。ここで、第1幅W1は10μm〜90μm例えば、75μmであり得るが、実施例はこれに限定されない。反面、図4に図示された発光素子100Bで電流遮断層190Bの水平方向への幅は第1セグメントS1の第1幅W1と第2セグメントS21、S22の第2幅W21、W22の総和であり得る。
万一、図1および図4にそれぞれ図示された電流遮断層190A、190Bの幅が最大発熱部位MHAの幅よりも小さい場合、第1および第2バンプ152、154に隣接した第2オーミック層134A、134Bに電流が集中するため、劣化によって発光構造物120および第2オーミック層134A、134Bが破壊されて発光素子100A、100Bの寿命が短縮され、機械的不良が発生する可能性がある。したがって、電流遮断層190A、190Bの全幅は最大発熱部位MHAの幅と同一であるか最大発熱部位MHAの幅より大きくなり得る。
電流遮断層190Bの第1セグメントS1の第1幅W1は前述した電流遮断層190Aの第1セグメントS1の第1幅W1と同じであり得る。
電流遮断層190Bの第2−1および第2−2幅W21、W22のそれぞれが25μmより大きい場合、理論的に活性領域および第2オーミック層134Bにより電気的に再結合(recombination)が発生する実質的な発光部の面積すなわち、発光素子の発光領域が減少され得る。これによって、活性層124に加えられる電流密度が増加して動作電圧が上昇する可能性がある。
また、第2−1および第2−2幅W21、W22のそれぞれが25μmより大きい場合、実験的に図4に図示された発光素子100Bの電気的特性は図1に図示された発光素子100Aの電気的特性と類似となり得る。すなわち、第2−1および第2−2幅W21、W22のそれぞれが25μmより大きい場合、図4に図示された発光素子100Bでの順方向電圧変動量ΔVfは図1に図示された100Aで順方向電圧変動量ΔVfと類似となり得る。
また、製造公差を考慮する時、電流遮断層190Bの第2−1および第2−2セグメントS21、S22のそれぞれの第2−1および第2−2幅W21、W22は、5μmより小さくすることが困難であり得る。したがって、第2−1および第2−2幅W21、W22のそれぞれは5μm〜25μm、好ましくは15μmであり得るが、実施例はこれに限定されない。
図2および図4に図示された前述した発光素子100A、100Bの電流遮断層190A、190Bは、第1面SU1および第2面SU2を含むことができる。第1面SU1とは、第2導電型半導体層126と接する面であると定義し、第2面SU2とは、垂直方向に第2スプレッディング層144と向き合う面であって、第1面SU1の反対側の面であると定義する。
電流遮断層190A、190Bの第2面SU2から垂直方向に第2スプレッディング層144までの最短距離(以下、「厚さT」という)は、第2オーミック層134A、134Bの構成物質により異なり得る。ここで、最短距離Tとは、電流遮断層190A、190Bが垂直方向に第2スプレッディング層144と離隔した距離を意味し、電流遮断層190A、190Bと第2スプレッディング層144との間に介在された第2オーミック層134A、134Bの厚さを意味し得る。
例えば、第2オーミック層134A、134Bが透光伝導性物質を含む場合、電流遮断層190A、190Bの第2面SU2から第2スプレッディング層144までの最短距離Tは1nm〜10nmであり得るが、実施例はこれに限定されない。
または第2オーミック層134A、134Bが金属物質を含む場合、電流遮断層190A、190Bの第2面SU2から第2スプレッディング層144までの最短距離Tの最小値は200nmであり得るが、実施例はこれに限定されない。
図6は第3実施例による発光素子100Cの断面図を示す。
図1に図示された発光素子100Aと同様に、図6に図示された発光素子100Cは図3に図示されたI−I’線に沿って切り取った断面図に該当するが、実施例はこれに限定されない。すなわち、図6に図示された発光素子100Cは図3に図示された底面図の他に多様な形態の底面図を有することもできる。
図6に図示された発光素子100Cは、基板110、発光構造物120、第1および第2オーミック層132、134C、第1および第2スプレッディング層142、144、第1バンプ152、複数の第2バンプ154、第1および第2金属パッド162、164、第1および第2絶縁層172、174、サブマウント180および電流遮断層190Cを含むことができる。
図6に図示された基板110、発光構造物120、第1オーミック層132、第1および第2スプレッディング層142、144、第1バンプ152、複数の第2バンプ154、第1および第2金属パッド162、164、第1および第2絶縁層172、174およびサブマウント180は、図1または図4に図示された基板110、発光構造物120、第1オーミック層132、第1および第2スプレッディング層142、144、第1バンプ152、複数の第2バンプ154、第1および第2金属パッド162、164、第1および第2絶縁層172、174およびサブマウント180とそれぞれ同じであるため、同じ参照符号を使用し、重複する説明を省略する。
図1および図4に図示された発光素子100A、100Bで第2−1バンプ154−1と第2−2バンプ154−2との間にまたがる電流遮断層190A、190Bの個数は一個である。これとは異なり、発光素子100Cで第2−1バンプ154−1と第2−2バンプ154−2との間にまたがる電流遮断層190Cの個数は複数であり得る。例えば、図6に図示された発光素子100Cの電流遮断層190Cは第1、第2および第3電流遮断層190−1、190−2、190−3を含むことができる。このように電流遮断層190Cの個数が異なることを除いては、図6に図示された発光素子100Cは図4に図示された発光素子100Bと同じであるため重複する説明を省略する。
図6の場合、3個の第1、第2および第3電流遮断層190−1、190−2、190−3のみが図示されているが、実施例はこれに限定されない。すなわち、第2実施例によると、電流遮断層190Cの個数は3個より多くてもよく、2個でもよい。
また、第1および第3電流遮断層190−1、190−3は第2−1および第2−2バンプ154とそれぞれ垂直方向に重なることは、図4に図示された発光素子100Bの電流遮断層190Bの第2−1および第2−2セグメントS21、S22と同じである。
また、複数の電流遮断層190−1、190−2、190−3は、第2オーミック層134C内で等間隔で互いに離隔して配置され得る。すなわち、第1電流遮断層190−1と第2電流遮断層190−2が水平方向に離隔した距離を第1距離D1とし、第2電流遮断層190−2が第3電流遮断層190−3と水平方向に離隔した距離を第2距離D2とする。この時、第1距離D1と第2距離D2は同じであり得る。しかし、実施例はこれに限定されない。すなわち、第2実施例によると、第1および第2距離D1、D2はそれぞれ異なってもよい。
また、電流遮断層190A、190B、190Cの第3−1、第3−2および第3−3幅W31、W32、W33のそれぞれは最大発熱領域MHAの幅W1以下であり得るが、実施例はこれに限定されない。また、図6に図示された第1、第2および第3電流遮断層190−1、190−2、190−3のそれぞれの第3−1、第3−2および第3−3幅W31、W32、W33は互いに同じでもよく、それぞれ異なってもよい。
一方、実施例によると、電流遮断層190A、190B、190Cは空気を含むことができる。または電流遮断層190A、190B、190Cは第2導電型半導体層126とショットキー接触(ショットキー contact)する物質を含むこともできる。または電流遮断層190A、190B、190Cはプラズマダメージ(plasma damage)による表面欠陥(surface defect)、表面電荷(surface charge)、フェルミレベル(Fermi−level)ピン止め(pinning)等の現象で形成され得る。この場合、電流遮断層190A、190B、190Cはアルゴン(Ar)、フッ素(F)または酸素(O)原子のうち少なくとも一つを含むことができる。または電流遮断層190A、190B、190Cは酸化物や窒化物のような絶縁物質を含むこともできる。
また、電流遮断層190A、190B、190Cが誘電体として使われる場合、静電気放電(ESD:Electrostatic discharge)不良が改善され得る。
しかし、実施例は前述した電流遮断層190A、190B、190Cの物質に限定されない。すなわち、電流遮断層190A、190B、190Cが電流を遮断する特性(またはノンオーミック(non−ohmic)の特性)さえ有するのであれば、電流遮断層190A、190B、190Cは多様な物質を含むことができる。
以下、比較例による発光素子と実施例による発光素子100A、100B、100Cの電気的および光学的特性を添付された図面を参照して説明する。また、以下の説明において、第2−1バンプ152−1および第2−2バンプ152−2のそれぞれの幅WB1、WB2を120μmのものと仮定するが、実施例はこれに限定されず、120μmより小さいか大きい場合にも下記の説明は変形されて適用され得ることは言うまでもない。
図7aおよび図7bは、第1および第2比較例による発光素子10A、10Bの断面図を示す。図7aおよび図7bに図示された第1および第2比較例による発光素子10A、10Bは、図2に図示された「A」部分(または図5に図示された「B」部分)に対応する部分である。
図7aおよび図7bにそれぞれ図示された第1および第2比較例による発光素子10A、10Bで、実施例による発光素子100A、100Bと同じ部分については同じ参照符号を使用し、重複する説明を省略する。すなわち、第2オーミック層134D、134Eの構造が異なっていることを除いては、図7aおよび図7bにそれぞれ図示された第1および第2比較例による発光素子10A、10Bは実施例による発光素子100A、100B、100Cと同じである。
図7aに図示された第1比較例による発光素子10Aで、第2オーミック層134Dは実施例でのような電流遮断層190A、190B、190Cを有しない。
また、図7bに図示された第2比較例による発光素子10Bで、第2オーミック層134Eは電流遮断層194を有するが、実施例による発光素子100A、100B、100Cとは異なり、電流遮断層194の第2面SU2は第2スプレッディング層144と接触する。すなわち、最短距離Tは「0」である。また、実施例による発光素子100Bの電流遮断層190Bとは異なり、図7bに図示された第2オーミック層134Eで電流遮断層194の幅は最大発熱部位MHAの幅と同じである。
図8は、時間の経過(aging time)に沿った比較例による発光素子および実施例による発光素子100A、100Bの順方向電圧変動量ΔVfを示すグラフであって、横軸は時間の経過(aging time)を示し、縦軸は順方向電圧変動量ΔVfを%単位で示している。
一般に、フリップチップボンディング型発光素子10A、10B、100A、100B、100Cで発生した熱は、主に第2バンプ154を通じて放出される。この時、発光素子10A、10B、100A、100B、100Cで第2バンプ154から距離が遠い部分であるほど熱の放出が難しいため、信頼性低下の原因となり得る。
図7aに図示された第1比較例による発光素子10Aの場合、第2バンプ154:154−1、154−2を通じて電流が流れると共に熱が放出されるため、第2オーミック層134Dで第2バンプ154と垂直方向に重なっていない最大発熱部位MHAでの熱の放出が難しく、劣化現象が発生し得る。このため、図8に例示された通り、第1比較例による発光素子10Aの順方向電圧変動量ΔVf(202)は時間が経過するほど大きく変わることが分かる。特に、活性層で深紫外線波長帯域の光を放出すると、発光素子10Aの高い駆動電圧により、第2オーミック層134Dで劣化が発生して図8に図示された通り、順方向電圧変動量ΔVfが大きく変わり得る。このように時間の経過につれてて、順方向電圧変動量ΔVfが大きく変わる場合、動作電圧が低下して短絡(short)性の不良を引き起こす恐れがあり、発光素子10Aの寿命が短縮され得る。
その反面、図7bに図示された通り、発光素子10Bが電流遮断層194を含む場合、順方向電圧変動量ΔVf(204)は順方向電圧変動ΔVf(202)よりもその変化幅が相対的に改善することが分かる。すなわち、動作電圧の初期値VOと時間の経過に沿った動作電圧値Vとの間の順方向電圧変動量ΔVfが安定となり得る。これは、最大発熱部位MHAに電流遮断層194を配置して第1オーミック層134Eを水平方向に複数個に分離することによって、発光素子10Bの熱放出が円滑となるためである。すなわち、図7aに図示された第1比較例の発光素子10Aの場合より、図7bに図示された第2比較例による発光素子10Bの場合が順方向電圧変動ΔVf(204)量が少なくなる。
しかし、図7bに図示された通り、電流遮断層194が配置されていても、電流遮断層194の第2面SU2が第2スプレッディング層144に接触する場合、第2オーミック層134Eが電流遮断層194によって水平方向に断絶(または両分)されることにより、電流が均一に伝達され難くなり得る。
反面、図1に図示された通り、電流遮断層190Aの第2面SU2が第2スプレッディング層144と垂直方向に離隔して形成される場合、第2スプレッディング層144を通じて注入された正孔が第2オーミック層134Aに電気的に均一に伝達され得る。また、第2導電型半導体層126と第2オーミック層134Aとの間にのみ電流遮断層190Aが配置される場合、電気的に有利であり得る。したがって、時間の経過につれて順方向電圧変動ΔVf量(205)は第2比較例による発光素子10B(204)よりも第1実施例による発光素子100Aの方がより少ない。
また、図1に図示された発光素子100Aとは異なり、第2−1および第2−2バンプ154と垂直方向に重なるように図4に図示された電流遮断層190Bが第2セグメントS21、S22をさらに含んだり、図6に図示された電流遮断層190Cが第1および第3電流遮断層190−1、190−3をさらに含む場合、時間の経過につれて順方向電圧変動量ΔVf(206)は第1実施例による発光素子100A(205)よりもさらに少なくなる。その理由は次のとおりである。
比熱特性が異なる場合には垂直方向への熱の流れが主導的であるが、発光素子に適用される金属の場合、比熱の差が殆どないと見ることができる。すなわち、第2オーミック層134B、134Cで発生した熱は垂直方向への流れが主導的ではあるものの、水平方向への熱拡散現象が存在する。これを考慮する時、図4に図示された通り、電流遮断層190Bが第2セグメントS21、S22をさらに含んだり、図6に図示された通り、電流遮断層190Cが第1および第3電流遮断層190−1、190−3をさらに含む場合、熱による金属成分の腐食や酸化現象が発生しないため、熱によるオーミック層134B、134Cの変形を防止することができるためである。
その結果、図8に図示された通り、順方向電圧変動ΔVf量が少なくなるほど電流クラウディング(current crowding)あるいは熱的なクラウディング(thermal crowding)により引き起こされ得る第2導電型半導体層126と第2オーミック層134A、134B、134Cでの抵抗の増加のような物性変化が小さくなる。これによって発光素子100A、100B、100Cの寿命が増加し得る。
図9は、第3比較例による発光素子10Cの断面図を示す。
図9に図示された第3比較例による発光素子10Cは、基板10、発光構造物20、第1オーミック層32、第2−1オーミック層34−1、第2−2オーミック層34−2、第1スプレッディング層42、第2−1スプレッディング層44−1、第2−2スプレッディング層44−2、第1バンプ52、第2−1バンプ54−1、第2−2バンプ54−2、第1金属パッド62、第2金属パッド64、第1絶縁層72、第2絶縁層74およびサブマウント80を含む。また、発光構造物20は、第1導電型半導体層22、活性層24および第2導電型半導体層26を含むことができる。
図8に図示された基板10、発光構造物20、第1オーミック層32、第1スプレッディング層42、第1バンプ52、第2バンプ54、第1金属パッド62、第2金属パッド64、第1絶縁層72、第2絶縁層74およびサブマウント80は、図1に図示された基板110、120、第1オーミック層132、第1スプレッディング層142、第1バンプ152、第2バンプ54、第1金属パッド162、第2金属パッド164、第1絶縁層172、第2絶縁層174およびサブマウント180にそれぞれ該当し、同じ機能を遂行するため、これらについての重複する説明は省略する。
図1に図示された発光素子100Aと図9に図示された第3比較例による発光素子10Cの差異点は次のとおりである。
図1に図示された発光素子100Aの場合、第2オーミック層134Aに電流遮断層190Aが配置された反面、図9に図示された第3比較例による発光素子10Cの場合、メサ食刻によって形成されたリセス(R:Recess)により分割された第2−1オーミック層34−1および第2−2オーミック層34−2が存在する。また、図1に図示された発光素子100Aの場合、第2スプレッディング層144は分割されていない反面、図8に図示された発光素子10Cの場合、リセスRによって分割された第2−1スプレッディング層44−1および第2−2スプレッディング層44−2が存在する。
図10a〜図10cは、比較例による発光素子と実施例による発光素子のそれぞれの回路結線図を示す。
万一、図7aに図示された通り、発光素子10Aが電流遮断層を含まない場合、図10aに図示された通り、一つの発光ダイオードD0として動作する。この場合、発光ダイオードD0から熱が放出される経路と第1導電型キャリアが供給される経路とがすべて第2バンプ154を通じているため、前述した通り劣化によって熱放出が悪化され得る。
このような熱放出を解消するために、図9に図示された通り、並列構造に発光素子10Cを具現する場合、この発光素子10Cは図10bに図示された通り、並列連結された2個の発光ダイオードD1、D2として動作する。この場合、図7aに図示された第1比較例による10Aよりも熱放出が改善され得るものの、抵抗の構成により動作電圧が上昇するしかない。その上、発光ダイオードD1、D2のそれぞれに注入される定電流が同一であるためには、発光構造物20に存在する発光ダイオードD1、D2の面抵抗が同一でなければならない。そうでない場合、2個の発光ダイオードD1、D2のうち一つが破壊される場合、他の一つの発光ダイオードに過電流が注入されて連鎖的に破壊され得る問題点がある。このように、図9および図10bに図示された第3比較例による発光素子10Cの場合、回路の破壊が発生し得るだけでなく、消費電力が増加し、電流注入効率が減少され得る。
その反面、図1、図4および図6に図示された実施例による発光素子100A、100B、100Cの場合、電流遮断層190A、190B、190Cを含むことによって、図10cに図示された通り、2個の発光ダイオードD1、D2として動作することは、図9に図示された10Cと同じである。この時、実施例による発光素子100A、100B、100Cで、発光構造物120に存在する発光ダイオードD1、D2の面抵抗が同じでなくても、第2スプレッディング層144が分離されていないので、キャリアの注入は第2スプレッディング層144を通じて行われ得る。すなわち、第2スプレッディング層144は、図10cに図示された別途の発光ダイオードD3として役割を遂行することができる。したがって、前述した面抵抗が同一でない時に発光ダイオードD1、D2のうち相対的に抵抗の低い発光ダイオードに過電流が注入されず、2個の発光ダイオードD1、D2のうち一つのダイオードが破壊されると残りのダイオードに過電流が注入されて連鎖破壊現象が解消され得る。
すなわち、図10cに図示された実施例による発光素子100A、100B、100Cの場合、図10bに図示されたような並列構造の発光素子10Cで発生可能な過電流の注入および連鎖的な作動不良現象を防止することができ、図10aに図示されたような発光素子10Aで熱放出の困難さを改善することができる。したがって、実施例による発光素子100A、100B、100Cは、図10aに図示された直列構造と図10bに図示された並列構造の複合体構造を有することによって、熱放出が円滑に行われ得、劣化が防止されて信頼性が改善され得る。
図11は、第1実施例による発光素子パッケージ300の断面図を示す。
図11を参照すると、発光素子パッケージ300は、発光素子100A、パッケージ本体310、第1および第2リードフレーム322、324、第3絶縁層330、モールディング部材340、第1および第2ワイヤ352、354を含むことができる。
ここで、発光素子100Aは図1に図示された発光素子100Aに該当するが、図4または図6に図示された発光素子100B、100Cが図1に図示された発光素子100Aの代わりに図11に図示されたようなパッケージ形態に配置され得る。
図11に図示されたパッケージ本体310は、キャビティー(C:Cavity)を形成することができる。例えば、図11に図示された通り、パッケージ本体310は、第1および第2リードフレーム322、324と共にキャビティーCを形成することができる。すなわち、キャビティーCは、パッケージ本体310の側面312と第1および第2リードフレーム322、324の各上部面によって定義され得る。しかし、実施例はこれに限定されない。第2実施例によると、図11に図示されたのとは異なり、パッケージ本体310だけでキャビティーCを形成することもできる。または上部面が平たいパッケージ本体310の上に隔壁(barrier wall)(図示されず)が配置され、隔壁とパッケージ本体310の上部面によってキャビティーが定義されてもよい。パッケージ本体310はEMC(Epoxy Molding Compound)等で具現され得るが、実施例はパッケージ本体310の材質に限定されない。発光素子100AはキャビティーCの内部に配置され得る。
第1および第2リードフレーム322、324は、水平方向に互いに離隔して配置され得る。第1および第2リードフレーム322、324のそれぞれは導電型物質例えば金属で構成され得、実施例は第1および第2リードフレーム322、324のそれぞれの物質の種類に限定されない。第1および第2リードフレーム322、324を電気的に分離させるために、第1および第2リードフレーム322、324の間には第3絶縁層330が配置されてもよい。
また、パッケージ本体310が導電型物質、例えば金属物質で構成される場合、第1および第2リードフレーム322、324はパッケージ本体310の一部であってもよい。この場合にも、第1および第2リードフレーム322、324を形成するパッケージ本体310は第3絶縁層330によって電気的に分離され得る。
また、第1および第2導電型半導体層122、126と第1および第2バンプ152、154を通じてそれぞれ連結された第1および第2金属パッド162、164は、第1および第2ワイヤ352、354を通じて第1および第2リードフレーム322、324にそれぞれ電気的に連結され得る。
モールディング部材340は、例えばシリコン(Si)で具現され得、蛍光体を含むため発光素子100Aから放出された光の波長を変化させることができる。蛍光体としては、発光素子100Aで発生した光を白色光に変換させることができるYAG系、TAG系、Silicate系、Sulfide系またはNitride系のうちいずれか一つの波長変換手段である蛍光物質が含まれ得るが、実施例は蛍光体の種類に限定されない。
YAGおよびTAG系蛍光物質には(Y、Tb、Lu、Sc、La、Gd、Sm)3(Al、Ga、In、Si、Fe)5(O、S)12:Ceの中から選択して使用可能であり、Silicate系蛍光物質には(Sr、Ba、Ca、Mg)2SiO4:(Eu、F、Cl)の中から選択して使用可能である。
また、Sulfide系蛍光物質には(Ca、Sr)S:Eu、(Sr、Ca、Ba)(Al、Ga)2S4:Euの中から選択して使用可能であり、Nitride系蛍光体は、(Sr、Ca、Si、Al、O)N:Eu(例、CaAlSiN4:Euβ−SiAlON:Eu)またはCa−αSiAlON:Eu系である(Cax、My)(Si、Al)12(O、N)16、ここでMは、Eu、Tb、YbまたはErのうち少なくとも一つの物質であり、0.05<(x+y)<0.3、0.02<x<0.27 and 0.03<y<0.3、蛍光体成分の中から選択して使用することができる。
赤色蛍光体としては、N(例、CaAlSiN3:Eu)を含む窒化物(Nitride)系蛍光体を使うことができる。このような窒化物系赤色蛍光体は、硫化物(Sulfide)系蛍光体よりも熱、水分などの外部環境に対する信頼性が優秀であるだけでなく変色の危険が小さい。
実施例に係る発光素子パッケージは複数個が基板上にアレイされ得、発光素子パッケージの光経路上に光学部材である導光板、プリズムシート、拡散シートなどが配置され得る。このような発光素子パッケージ、基板、光学部材は、バックライトユニットとして機能することができる。
また、実施例に係る発光素子パッケージは、表示装置、指示装置、照明装置に適用され得る。
ここで、表示装置はボトムカバーと、ボトムカバー上に配置される反射板と、光を放出する発光モジュールと、反射板の前方に配置され発光モジュールで発散する光を前方に案内する導光板と、導光板の前方に配置されるプリズムシートを含む光学シートと、光学シートの前方に配置されるディスプレイパネルと、ディスプレイパネルと連結されディスプレイパネルに画像信号を供給する画像信号出力回路と、ディスプレイパネルの前方に配置されるカラーフィルターを含むことができる。ここで、ボトムカバー、反射板、発光モジュール、導光板、および光学シートはバックライトユニット(Backlight Unit)を構成し得る。
また、照明装置は、基板と実施例に係る発光素子パッケージを含む光源モジュール、光源モジュールの熱を発散させる放熱体、および外部から提供された電気的信号を処理または変換して光源モジュールに提供する電源提供部を含むことができる。例えば、照明装置は、ランプ、ヘッドランプ、または街路灯を含むことができる。
ヘッドランプは、基板上に配置される発光素子パッケージを含む発光モジュール、発光モジュールから照射される光を一定の方向、例えば、前方に反射させるリフレクター(reflector)、リフレクターによって反射する光を前方に屈折させるレンズ、およびリフレクターによって反射してレンズに向かう光の一部分を遮断または反射して設計者の所望する配光パターンをなすようにするシェード(shade)を含むことができる。
以上では実施例を中心に説明したが、これは単に例示に過ぎないものであって、本発明を限定するものではなく、本発明が属する分野の通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲で前記で例示されていない多様な変形と応用が可能であることが分かるはずである。例えば、実施例に具体的に示された各構成要素は変形して実施できるものである。そして、このような変形と応用に関係した差異点は、添付された特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
発明の実施のための形態は前述した「発明の実施のための最善の形態」で十分に説明された。
実施例に係る発光素子は、表示装置、指示装置、ランプやヘッドランプまたは街路灯のような照明装置に適用され得る。

Claims (20)

  1. 基板;
    前記基板の下上に配置され、第1導電型半導体層、活性層および第2導電型半導体層を含む発光構造物;
    前記基板に対向して配置されたサブマウント;
    前記サブマウント上に互いに離隔して配置された第1及び第2金属パット;
    前記第1金属パット上に配置された第1バンプ;
    前記第2金属パット上に互いに離隔して配置された複数の第2バンプ;
    前記第1導電型半導体層と前記第1バンプの間に配置された第1オーミック層;
    前記第2導電型半導体層と前記複数の第2バンプの間に配置された第2オーミック層;
    前記第1オーミック層と前記第1バンプの間に配置された第1スプレッド層;
    前記第2オーミック層と前記複数の第2バンプの間に配置された第2スプレッド層;及び
    前記複数の第2バンプの間の空間と前記発光構造物の厚さ方向にオーバーラップされる前記第2オーミック層の最大発熱部位で前記第2オーミック層を前記厚さ方向と交差する水平方向に断絶させずに配置される電流遮断層を含む発光素子。
  2. 前記第2オーミック層は
    前記最大発熱部位に該当する第1領域;及び
    前記発光構造物の厚さ方向と交差する水平方向に前記第1領域に隣接した第2領域を含む、請求項1に記載の発光素子。
  3. 前記電流遮断層は、前記第1領域から前記第2領域まで延びて配置された、請求項2に記載の発光素子。
  4. 前記電流遮断層は
    前記最大発熱部位である前記第1領域に配置された第1セグメントを含む、請求項2に記載の発光素子。
  5. 前記電流遮断層は
    前記第1セグメントから前記第2領域まで延び、前記発光構造物の厚さ方向に前記複数の第2バンプとオーバーラップされる第2セグメントをさらに含む、請求項4に記載の発光素子。
  6. 前記電流遮断層の幅は、前記最大加熱領域の幅以上であることを特徴とする請求項1に記載の発光素子。
  7. 前記電流遮断層は
    前記第2導電型半導体層と接する第1面;および
    前記発光構造物の厚さ方向に前記第2スプレッディング層と対向し、前記第1面の反対側である第2面を含む、請求項1に記載の 発光素子。
  8. 前記第2オーミック層は透光伝導性物質を含み、前記電流遮断層の前記第2面から前記第2スプレッディング層までの最短距離は1nm〜10nmである、請求項7に記載の発光素子。
  9. 前記第2オーミック層は金属物質を含み、前記電流遮断層の前記第2面から前記第2スプレッディング層までの最短距離は200nm以上である、請求項7に記載の発光素子。
  10. 前記電流遮断層は空気を含むか、前記第2導電型半導体層とショットキー接触する物質を含むか、プラズマダメージによって形成された、請求項1に記載の発光素子。
  11. 前記電流遮断層は絶縁物質を含む、請求項1に記載の発光素子。
  12. 前記活性層は深紫外線波長帯域の光を放出する、請求項1に記載の発光素子。
  13. 前記電流遮断層は、
    前記複数の第2バンプ発光構造物、の間に亘って前記水平方向に配置された複数の電流遮断層を含む、請求項1に記載の発光素子。
  14. 前記複数の電流遮断層は等間隔で離隔して配置された、請求項13に記載の発光素子。
  15. 前記複数の電流遮断層は前記水平方向の幅が互いに同じである、請求項13に記載の発光素子。
  16. 互いに対向して配置された基板及びサブマウント;
    前記サブマウント上に互いに離隔して配置された複数の金属パット;
    前記基板と前記サブマウントの間に配置された発光構造物;
    前記発光構造物と前記複数の金属パットの間に配置された複数のバンプ;
    前記発光構造物と前記複数のバンプの間に配置された電極層;及び
    前記複数のバンプの間の空間と前記発光構造物の厚さ方向に重なる前記電極層の最大発熱部位で前記電極層を前記厚さ方向と交差する方向に断絶させずに配置された電流遮断層を含む発光素子。
  17. 前記電極層は
    前記発光構造物と前記複数のバンプとの間に配置されたオーミック層;および
    前記オーミック層と前記複数のバンプとの間に配置された スプレッディング層を含み、
    前記電流遮断層は前記オーミック層に配置された、請求項16に記載の発光素子。
  18. 前記発光構造物は
    前記基板の下に配置された第1導電型半導体層;
    前記第1導電型半導体層の下に配置された活性層;および
    前記活性層の下に配置された第2導電型半導体層を含む、請求項17に記載の発光素子。
  19. 前記オーミック層は第1および第2オーミック層を含み、
    前記スプレッディング層は第1および第2スプレッディング層を含み、
    前記複数の金属パッドは第1および第2金属パッドを含み、
    前記複数のバンプは
    前記第1スプレッディング層と前記第1金属パッドとの間に配置された第1バンプ;および
    前記第2スプレッディング層と前記第2金属パッドとの間に配置された複数の第2バンプを含み、
    前記電流遮断層は 前記第2オーミック層に位置した前記最大発熱部位に配置された発光素子。
  20. 請求項19において、前記最大発熱部位から前記複数の第2バンプと前記発光構造物の厚さ方向に重なる領域まで 延びて配置された、請求項19に記載の発光素子。
JP2018535275A 2016-01-07 2017-01-06 発光素子 Active JP6967292B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160001833A KR102465406B1 (ko) 2016-01-07 2016-01-07 발광 소자
KR10-2016-0001833 2016-01-07
PCT/KR2017/000179 WO2017119754A1 (ko) 2016-01-07 2017-01-06 발광 소자

Publications (2)

Publication Number Publication Date
JP2019501533A true JP2019501533A (ja) 2019-01-17
JP6967292B2 JP6967292B2 (ja) 2021-11-17

Family

ID=59273846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018535275A Active JP6967292B2 (ja) 2016-01-07 2017-01-06 発光素子

Country Status (6)

Country Link
US (1) US10541351B2 (ja)
EP (1) EP3401965B1 (ja)
JP (1) JP6967292B2 (ja)
KR (1) KR102465406B1 (ja)
CN (1) CN108701739B (ja)
WO (1) WO2017119754A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6936574B2 (ja) * 2016-12-07 2021-09-15 日機装株式会社 光半導体装置
CN113380932A (zh) * 2020-03-10 2021-09-10 隆达电子股份有限公司 覆晶式发光二极管的结构及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203386A (ja) * 1999-12-22 2001-07-27 Lumileds Lighting Us Llc 光生成能力を高めたiii−窒化物発光デバイス
JP2005347728A (ja) * 2004-06-03 2005-12-15 Samsung Electro Mech Co Ltd フリップチップ用窒化物半導体発光素子
US20100072487A1 (en) * 2008-09-22 2010-03-25 Industrial Technology Research Institute Light emitting diode, package structure and manufacturing method thereof
WO2010098313A1 (ja) * 2009-02-24 2010-09-02 パナソニック電工株式会社 発光装置
JP2010272592A (ja) * 2009-05-19 2010-12-02 Panasonic Electric Works Co Ltd 半導体発光素子
JP2011138820A (ja) * 2009-12-25 2011-07-14 Nichia Corp 発光素子
JP2012501065A (ja) * 2008-08-22 2012-01-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 気体の充填された鏡を備えたオプトエレクトロニクス半導体チップ
KR20150146161A (ko) * 2014-06-23 2015-12-31 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US6903376B2 (en) 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
TWI257714B (en) 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
JP2006147630A (ja) 2004-11-16 2006-06-08 Matsushita Electric Works Ltd 半導体装置およびその評価方法
US7989834B2 (en) * 2008-04-30 2011-08-02 Lg Innotek Co., Ltd. Light emitting device and method for manufacturing the same
KR101014155B1 (ko) * 2010-03-10 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2012064759A (ja) 2010-09-16 2012-03-29 Showa Denko Kk 半導体発光装置、半導体発光装置の製造方法
EP2439793B1 (en) * 2010-10-11 2016-03-16 LG Innotek Co., Ltd. Light emitting device and lighting instrument including the same
KR101756333B1 (ko) * 2010-10-12 2017-07-11 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102114932B1 (ko) 2013-11-12 2020-05-25 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102319734B1 (ko) 2014-10-23 2021-11-01 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 포함하는 발광 소자 패키지

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203386A (ja) * 1999-12-22 2001-07-27 Lumileds Lighting Us Llc 光生成能力を高めたiii−窒化物発光デバイス
JP2005347728A (ja) * 2004-06-03 2005-12-15 Samsung Electro Mech Co Ltd フリップチップ用窒化物半導体発光素子
JP2012501065A (ja) * 2008-08-22 2012-01-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 気体の充填された鏡を備えたオプトエレクトロニクス半導体チップ
US20100072487A1 (en) * 2008-09-22 2010-03-25 Industrial Technology Research Institute Light emitting diode, package structure and manufacturing method thereof
WO2010098313A1 (ja) * 2009-02-24 2010-09-02 パナソニック電工株式会社 発光装置
JP2010272592A (ja) * 2009-05-19 2010-12-02 Panasonic Electric Works Co Ltd 半導体発光素子
JP2011138820A (ja) * 2009-12-25 2011-07-14 Nichia Corp 発光素子
KR20150146161A (ko) * 2014-06-23 2015-12-31 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Also Published As

Publication number Publication date
KR20170082719A (ko) 2017-07-17
KR102465406B9 (ko) 2023-04-12
US10541351B2 (en) 2020-01-21
US20190027647A1 (en) 2019-01-24
WO2017119754A1 (ko) 2017-07-13
EP3401965A4 (en) 2019-02-27
JP6967292B2 (ja) 2021-11-17
CN108701739A (zh) 2018-10-23
EP3401965B1 (en) 2024-05-01
CN108701739B (zh) 2021-07-30
EP3401965A1 (en) 2018-11-14
KR102465406B1 (ko) 2022-11-09

Similar Documents

Publication Publication Date Title
KR102434778B1 (ko) 발광 소자 패키지
JP6810927B2 (ja) 発光素子パッケージ及びこれを含む照明装置
KR102080775B1 (ko) 발광소자
KR20150142327A (ko) 발광 소자 및 발광 소자 패키지
KR102569249B1 (ko) 발광 소자 패키지
JP2016082229A (ja) 発光素子、発光素子パッケージ、及びパッケージを含む照明装置
KR102464028B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
JP6967292B2 (ja) 発光素子
KR20170025035A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102194805B1 (ko) 발광소자
KR102319734B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102445547B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102362306B1 (ko) 발광 소자
KR102087948B1 (ko) 발광 소자 패키지
KR102268107B1 (ko) 발광 소자
KR102346157B1 (ko) 발광 소자 패키지
US20170229398A1 (en) Light emitting device, light emitting device package comprising light emitting device, and light emitting apparatus comprising light emitting device package
KR101672321B1 (ko) 발광 소자
KR102302321B1 (ko) 발광 소자
KR20170082872A (ko) 발광소자
KR102343497B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102239626B1 (ko) 발광 소자
KR20200086590A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211018

R150 Certificate of patent or registration of utility model

Ref document number: 6967292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150