JP2019501409A

JP2019501409A - 液晶表示装置及びｇｏａ回路

Info

Publication number: JP2019501409A
Application number: JP2018522952A
Authority: JP
Inventors: 鵬杜
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2015-11-09
Filing date: 2015-12-30
Publication date: 2019-01-17
Anticipated expiration: 2035-12-30
Also published as: WO2017080082A1; GB2557495B; GB201802735D0; CN105405421A; KR102054403B1; CN105405421B; GB2557495A; JP6795592B2; EA036286B1; EA201890951A1; KR20180040617A; US20170193937A1

Abstract

本発明は、液晶表示装置用のアレイ基板行走査駆動（ＧａｔｅＤｒｉｖｅｒＯｎＡｒｒａｙ；ＧＯＡ）回路を開示し、前記液晶表示装置は複数の走査線を含み、前記ＧＯＡ回路はカスケード接続された複数のＧＯＡユニットを含む。第ｎステージのＧＯＡユニットは、ｎ走査線の充電を制御する。この第ｎステージのＧＯＡユニットは、プルダウン保持回路、プルアップ回路、ブートストラップコンデンサ回路、プルダウン回路及びクロック回路を含む。前記プルダウン保持回路は、第１トランジスター、第２トランジスター、第３トランジスター及び第４トランジスターを含み、前記ゲート信号点の安定性を向上させ、トランジスターの使用を減少するために用いられる。

Description

本発明は液晶表示技術の分野に関し、特に、液晶表示装置に使用されるＧＯＡ（ＧａｔｅＤｒｉｖｅｒＯｎＡｒｒａｙ、アレイ基板行走査駆動）回路に関する。

狭額縁設計がますます流行しているのに伴い、パネル設計の周辺空間が徐々に圧縮されている。従来のＧＯＡ回路設計では、各ステージのＧＯＡ回路の布線空間の高さｈが、対応する画素のサイズと一致していた。現在では４ｋ又はより高いＰＰＩ（ｐｉｘｅｌｐｅｒｉｎｃｈ）の製品が徐々に普及しているので、画素のサイズはますます小さくなり、これに従ってＧＯＡ回路の布線空間の高さも低くなっている。高さが制限されるため、布線の際に、より広い幅を用いて埋め合わせをするしかなく、これは狭額縁設計にとって非常に不利である。

ゲート信号点Ｑ（ｎ）は、ＧＯＡ回路中の非常に重要な電位である。ゲート信号点Ｑ（ｎ）が高電位であるとき、ＧＯＡ回路はオン及び出力の状態にあり、ゲート信号点Ｑ（ｎ）が低電位であるとき、ＧＯＡ回路はオフ状態にあり、このときの出力も対応するゲート信号の低電位である。

図１は、従来技術のＧＯＡ回路１０のアーキテクチャ図を示す。前記ＧＯＡ回路１０は、マルチステージのＧＯＡユニット１５として相互にカスケード接続された複数のＧＯＡユニット１５を含み、第ｎステージのＧＯＡユニットは、対応する走査線に対して充電する。前記第ｎステージのＧＯＡユニット１５は、クロック回路１００、プルダウン回路２００、ブートストラップコンデンサ回路３００、プルアップ回路４００及びプルダウン保持回路５００を含む。基本的なアーキテクチャは、前記クロック回路１００、前記プルダウン回路２００、前記ブートストラップコンデンサ回路３００及び前記プルアップ回路４００からなる基本アーキテクチャである。前記基本アーキテクチャに含まれる４つのＴＦＴ及び１つのコンデンサは、非晶質シリコンの信頼性の問題により、基本的なアーキテクチャに加えて、補助のための前記プルダウン保持回路５００に使用される必要もある。前記プルダウン保持回路５００は、主にプルダウンを補助する役割を果たし、ゲート線のオフ中に前記ＧＯＡ回路の出力及びゲート信号点Ｑ（ｎ）の低電位状態を確保し、動作中のＧＯＡ回路の信頼性を向上させる。

現在の設計では、２組の補助プルダウン回路を設計することが多い。それらの役割は、ＧＯＡ回路がオフ状態にあるときにゲート信号点Ｑ（ｎ）をプルダウンして低電位の状態にさせ、パネルの正常動作を保証し、信頼性を向上させることである。通常の状況下では、補助プルダウン回路は、より多くのＴＦＴ部品からなり、それらがより大きな空間を占める。これは、狭額縁設計にとって非常に不利である。２組の補助プルダウン回路については、図２を参照しながら説明する。

図２及び図３を参照する。図２は、従来技術の別のＧＯＡ回路アーキテクチャ図を示す。図３は、図２のＧＯＡ回路の波形図を示す。図１とは異なり、前記プルダウン保持回路５００は、第１補助プルダウン保持回路５１０及び第２補助プルダウン保持回路５２０を含む。前記第１補助プルダウン保持回路５１０及び前記第２補助プルダウン保持回路５２０は、それぞれ２つの低周波信号ＬＣ１及びＬＣ２により制御され、異なる期間内に交互に動作し、ゲート線Ｇ（ｎ）がオフするときにＧＯＡ回路の出力端及びゲート信号点Ｑ（ｎ）がいずれも低電位に保持することを確保する。低周波信号ＬＣ１と低周波信号ＬＣ２は互いに逆相信号である。低周波信号ＬＣ１が高電位であるとき、プルダウンを補助する動作は、前記第１補助プルダウン保持回路５１０により行われる。このとき、低周波信号ＬＣ２は低電位である。数フレーム（Ｆｒａｍｅ）の時間後に、低周波信号ＬＣ１は低電位に切り替えられ、低周波信号ＬＣ２は高電位に切り替えられ、プルダウンを補助する動作は、前記第２補助プルダウン保持回路５２０により行われる。プルダウン回路５００は、他の形式であってもよい。図３では、低周波信号ＬＣ１及び低周波信号ＬＣ２が６つのステージのＣＫ信号と組み合わせられ、約１００フレーム毎に一回切換えられて、対応するゲート線Ｇ（ｎ）信号を生成する。図２における回路の１つの重要な特徴は、各ステージのＧＯＡ回路が１つのゲート線Ｇ（ｎ）の出力のみに対応することである。パネルに高いＰＰＩの設計が使用された後、ゲート線の数が大幅に増加し、それに対応して、各ステージのＧＯＡ回路が占めることができる最大空間の高さは低くなるため、設計時に配線領域の幅を増大させることがしばしば必要である。それにより、パネルの周辺（Ｂｏｒｄｅｒ）領域が広くなる。配線空間を得るためにＢｏｒｄｅｒ領域の幅を犠牲することは、現在流行している狭額縁設計にとって非常に不利である。

従って、上述した問題を解消するために、液晶表示装置及びＧＯＡ回路を提供する必要がある。

本発明の目的は、液晶表示装置用ＧＯＡ回路を提供することである。

上記目的を実現するために、本発明は、液晶表示装置用ＧＯＡ回路を提供する。前記液晶表示装置は複数の走査線を含む。前記ＧＯＡ回路は、マルチステージのＧＯＡユニットとして相互にカスケード接続された複数のＧＯＡユニットを含み、各ステージのＧＯＡユニットは、対応する１つの走査線に対して充電する。前記第ｎステージのＧＯＡユニットは、プルダウン保持回路、プルアップ回路、ブートストラップコンデンサ回路、プルダウン回路及びクロック回路を含む。

前記プルダウン保持回路は、ゲート信号点に接続される。前記プルアップ回路は、前記ゲート信号点を介して前記プルダウン保持回路に接続される。前記ブートストラップコンデンサ回路は、前記ゲート信号点を介して前記プルアップ回路に接続される。前記プルダウン回路は、前記ゲート信号点を介して前記ブートストラップコンデンサ回路に接続される。前記クロック回路は、前記ゲート信号点及び前記走査線を介して前記プルダウン回路に接続され、クロック信号を受信する。

前記プルダウン保持回路、前記ブートストラップコンデンサ回路及び前記プルダウン回路は、直流低圧電源に共通に接続される。

前記プルダウン保持回路は、第１トランジスター、第２トランジスター、第３トランジスター及び第４トランジスターを含む。

前記第１トランジスターは、入力信号点に接続される第１制御端、及び前記直流低圧電源に接続される第１入力端を含む。前記第２トランジスターは、前記第１トランジスターの第１出力端に接続される第２制御端、前記直流低圧電源に接続される第２入力端、及び出力信号点に接続される第２出力端を含む。前記第３トランジスターは、第３制御端、第３出力端及び第３入力端を含み、前記第３制御端及び前記第３出力端は直流高圧電源に接続され、前記第３入力端は前記第１出力端に接続される。前記第４トランジスターは、前記ゲート信号点に接続される第４制御端、前記第３制御端に接続される第４出力端、及び前記出力信号点に接続される第４入力端を含み、前記出力信号点は前記ゲート信号点に接続される。

１つの好ましい実施例において、前記クロック回路は第５トランジスター及び第６トランジスターを含む。前記第５トランジスターは、前記ゲート信号点に接続される第５制御端、ｎ前記クロック信号を受信する第５入力端、及び前記走査線に接続される第５出力端を含む。前記第６トランジスターは、前記ゲート信号点に接続される第６制御端、前記ｎクロック信号を受信する第６入力端、及び第ｎステージの開始信号を出力する第６出力端を含む。

１つの好ましい実施例において、前記ブートストラップコンデンサ回路は第１コンデンサ及び第７トランジスターを含む。前記第１コンデンサの両端は、前記ゲート信号点及び前記走査線に接続される。前記第７トランジスターは、リセット信号を受信する第７制御端、前記直流低圧電源に接続される第７入力端、及び前記走査線に接続される第７出力端を含む。

１つの好ましい実施例において、前記プルアップ回路は第８トランジスターを含む。前記第８トランジスターは、第（ｎ−３）ステージの開始信号を受信する第８制御端、前記第８制御端に接続される第８入力端、及び前記ゲート信号点に接続される第８出力端を含む。

１つの好ましい実施例において、前記プルダウン回路は第９トランジスター及び第１０トランジスターを含む。前記第９トランジスターは、第（ｎ＋３）ステージの開始信号を受信する第９制御端、前記直流低圧電源に接続される第９入力端、及び前記ゲート信号点に接続される第９出力端を含む。前記第１０トランジスターは、前記第９制御端に接続される第１０制御端、前記直流低圧電源に接続される第１０入力端、及び前記走査線に接続される第１０出力端を含む。

１つの好ましい実施例において、前記プルダウン回路は、第９トランジスター、第１０トランジスター、第１１トランジスター及び第１２トランジスターを含む。前記第９トランジスターは、前記直流低圧電源に接続される第９入力端、及び前記ゲート信号点に接続される第９出力端を含む。前記第１０トランジスターは、前記第９制御端に接続される第１０制御端、前記直流低圧電源に接続される第１０入力端、及び前記走査線に接続される第１０出力端を含む。前記第１１トランジスターは、順方向走査信号を受信する第１１制御端、第（ｎ＋３）ステージの開始信号を受信する第１１入力端、及び前記第１０制御端に接続される第１１出力端を含む。前記第１２トランジスターは、逆方向走査信号を受信する第１２制御端、第（ｎ−３）ステージの開始信号を受信する第１２入力端、及び前記第１１出力端に接続される第１１出力端を含む。

１つの好ましい実施例において、前記プルアップ回路は第１３トランジスター及び第１４トランジスターを含む。前記第１３トランジスターは、順方向走査信号を受信する第１３制御端、第（ｎ−３）ステージの開始信号を受信する第１３入力端、及び前記ゲート信号点に接続される第１３出力端を含む。前記第１４トランジスターは、逆方向走査信号を受信する第１４制御端、第（ｎ＋３）ステージの開始信号を受信する第１４入力端、及び前記第１３出力端に接続される第１４出力端を含む。

１つの好ましい実施例において、前記出力信号点は、前記入力信号点に接続される。

１つの好ましい実施例において、前記ＧＯＡ回路を含む液晶表示装置が提供される。

本発明は、従来の設計のプルダウン回路の代わりに、電位が保持される一組の回路とゲート信号点Ｑ（ｎ）の接続によって、ＧＯＡ回路の設計を再最適化する。ゲート信号点Ｑ（ｎ）は、高電位又は低電位であるとき、該組の電位保持回路によって高／低電位に保持することができ、ＧＯＡ回路の動作の信頼性に影響を及ぼすことなく、それが占める空間を小さくする。これは、現在流行している狭額縁設計にとって非常に有利である。

従来技術のＧＯＡ回路アーキテクチャ図を示す。従来技術の別のＧＯＡ回路アーキテクチャ図を示す。図２のＧＯＡ回路の波形図を示す。本発明の第１の好ましい実施例のＧＯＡ回路のアーキテクチャ図を示す。図４のＧＯＡ回路の波形図を示す。本発明の第２の好ましい実施例のＧＯＡ回路のアーキテクチャ図を示す。図６におけるＧＯＡ回路の順方向走査の波形図を示す。図６におけるＧＯＡ回路の逆方向走査の波形図を示す。本発明の液晶表示装置を示す。

下記では、各実施例と図面を用いて、例を上げる方法で本発明の実施可能な実施例を説明する。本発明に開示されている方向の用語、例えば、「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」等は、本発明の図面での方向を参照するためのものである。そのため、本明細書で使用される方向の用語は、本発明を説明、理解させるためのものであり、本発明を制限するものではない。

図４は、本発明の第１の好ましい実施例のＧＯＡ回路３０のアーキテクチャ図を示す。前記ＧＯＡ回路３０は、マルチステージのＧＯＡユニット３５として相互にカスケード接続された複数のＧＯＡユニット３５を含む。第ｎステージのＧＯＡユニット３５は、対応する走査線Ｇ（ｎ）に対して充電する。前記第ｎステージのＧＯＡユニット３５は、プルダウン保持回路５００、プルアップ回路４００、ブートストラップコンデンサ回路３００、プルダウン回路２００及びクロック回路１００を含む。

前記プルダウン保持回路５００は、ゲート信号点Ｑ（ｎ）に接続される。前記プルアップ回路４００は、前記ゲート信号点Ｑ（ｎ）を介して前記プルダウン保持回路５００に接続される。前記ブートストラップコンデンサ回路３００は、前記ゲート信号点Ｑ（ｎ）を介して前記プルアップ回路４００に接続される。前記プルダウン回路２００は、前記ゲート信号点Ｑ（ｎ）を介して前記ブートストラップコンデンサ回路３００に接続される。前記クロック回路１００は、前記ゲート信号点Ｑ（ｎ）及び前記走査線Ｇ（ｎ）を介して前記プルダウン回路２００に接続され、クロック信号ＣＫを受信する。

前記プルダウン保持回路５００、前記プルアップ回路４００、前記ブートストラップコンデンサ回路３００、前記プルダウン回路２００及び前記クロック回路１００は、前記ゲート信号点Ｑ（ｎ）に共通に接続される。

前記プルダウン保持回路５００、前記ブートストラップコンデンサ回路３００及び前記プルダウン回路２００は、直流低圧電源ＶＳＳに共通に接続される。

前記プルダウン保持回路５００は、第１トランジスターＴ１、第２トランジスターＴ２、第３トランジスターＴ３及び第４トランジスターＴ４を含む。

前記第１トランジスターＴ１は、入力信号点Ｖｉｎに接続される第１制御端、及び前記直流低圧電源ＶＳＳに接続される第１入力端を含む。前記第２トランジスターＴ２は、前記第１トランジスターＴ１の第１出力端に接続される第２制御端、前記直流低圧電源ＶＳＳに接続される第２入力端、及び出力信号点Ｖｏｕｔに接続される第２出力端を含む。前記第３トランジスターＴ３は、第３制御端、第３出力端及び第３入力端を含み、前記第３制御端及び前記第３出力端は直流高圧電源ＶＤＤに接続され、前記第３入力端は前記第１出力端に接続される。前記第４トランジスターＴ４は、前記ゲート信号点Ｑ（ｎ）に接続される第４制御端、前記第３制御端に接続される第４出力端、及び前記出力信号点Ｖｏｕｔに接続される第４入力端を含み、前記出力信号点Ｖｏｕｔは前記ゲート信号点Ｑ（ｎ）に接続される。

前記入力信号点Ｖｉｎ及び前記出力信号点Ｖｏｕｔは、このＧＯＡユニットの入力端及び出力端として機能する。図から分かるように、このＧＯＡユニット３５の前記入力信号点Ｖｉｎ及び前記出力信号点Ｖｏｕｔはいずれも前記ゲート信号点Ｑ（ｎ）である。また、前記直流高圧電源ＶＤＤは、直流の高電圧信号である。この回路の部分は、その前記出力信号点Ｖｏｕｔと前記入力信号点Ｖｉｎが同じ電位の信号であることを特徴とする。電位の安定性を維持するために、前記入力信号点Ｖｉｎが高電位である場合、前記出力信号点Ｖｏｕｔも高電位であり、前記入力信号点Ｖｉｎが低電位である場合、前記出力信号点Ｖｏｕｔも低電位である。図４の設計では、前記ゲート信号点Ｑ（ｎ）の電位の安定性を維持するために、このＧＯＡユニット３５の前記入力信号点Ｖｉｎと前記出力信号点Ｖｏｕｔがいずれも前記ゲート信号点Ｑ（ｎ）に接続される。

前記クロック回路１００は第５トランジスターＴ５及び第６トランジスターＴ６を含む。前記第５トランジスターＴ５は、前記ゲート信号点Ｑ（ｎ）に接続される第５制御端、前記ｎクロック信号ＣＫを受信する第５入力端、及び前記走査線Ｇ（ｎ）に接続される第５出力端を含む。前記第６トランジスターＴ６は、前記ゲート信号点Ｑ（ｎ）に接続される第６制御端、前記ｎクロック信号ＣＫを受信する第６入力端、及び第ｎステージの開始信号ＳＴ（ｎ）を出力する第６出力端を含む。前記ブートストラップコンデンサ回路３００は第１コンデンサＣ_{ｂｏｏｓｔ}及び第７トランジスターＴ７を含む。前記第１コンデンサＣ_{ｂｏｏｓｔ}の両端は、前記ゲート信号点Ｑ（ｎ）及び前記走査線Ｇ（ｎ）に接続される。前記第７トランジスターＴ７は、リセット信号Ｒｅｓｅｔを受信する第７制御端、前記直流低圧電源ＶＳＳに接続される第７入力端、及び前記走査線Ｇ（ｎ）に接続される第７出力端を含む。

前記プルアップ回路４００は第８トランジスターＴ８を含む。前記第８トランジスターＴ８は、第（ｎ−３）ステージの開始信号ＳＴ（ｎ−３）を受信する第８制御端、前記第８制御端に接続される第８入力端、及び前記ゲート信号点Ｑ（ｎ）に接続される第８出力端を含む。前記第８トランジスターは第（ｎ−３）ステージの開始信号ＳＴ（ｎ−３）を受信する。この信号の作用は、前記ゲート信号点Ｑ（ｎ）の電位をプルアップし、第ｎステージのＧＯＡユニット３５をオンして、対応する前記走査線Ｇ（ｎ）を出力することである。

前記プルダウン回路２００は第９トランジスターＴ９及び第１０トランジスターＴ１０を含む。前記第９トランジスターＴ９は、第（ｎ＋３）ステージの開始信号ＳＴ（ｎ＋３）を受信する第９制御端、前記直流低圧電源ＶＳＳに接続される第９入力端、及び前記ゲート信号点Ｑ（ｎ）に接続される第９出力端を含む。前記第１０トランジスターＴ１０は、前記第９制御端に接続される第１０制御端、前記直流低圧電源ＶＳＳに接続される第１０入力端、及び前記走査線Ｇ（ｎ）に接続される第１０出力端を含む。

前記第９トランジスターＴ９及び前記第１０トランジスターＴ１０の制御端（即ち、ゲート）は、第（ｎ＋３）ステージの開始信号ＳＴ（ｎ＋３）を受信する。前記第９トランジスターＴ９及び前記第１０トランジスターＴ１０の出力端（即ち、ドレイン）は、前記ゲート信号点Ｑ（ｎ）及び前記走査線Ｇ（ｎ）にそれぞれ接続される。前記第９トランジスターＴ９及び前記第１０トランジスターＴ１０の入力端（即ち、ソース）は、前記直流低圧電源ＶＳＳに接続される。前記プルダウン回路２００は、第ｎステージのＧＯＡユニット３５のゲートパルス（ＧａｔｅＰｕｌｓｅ）の出力が完了した後に、前記走査線Ｇ（ｎ）と前記ゲート信号点Ｑ（ｎ）を前記直流低圧電源ＶＳＳと同じ電位にプルダウンして、パネルの通常動作を保証するように機能する。

前記第ｎステージのＧＯＡユニット３５の動作中、前記ゲート信号点Ｑ（ｎ）の電位変化は２つのトランジスターのみの影響を受け得る。１つ目は、第（ｎ−３）ステージの開始信号ＳＴ（ｎ−３）を受信する第８トランジスターＴ８であり、前記ゲート信号点Ｑ（ｎ）の電位を上昇させて、第ｎステージのＧＯＡユニット３５にゲートパルス（ＧａｔｅＰｕｌｓｅ）信号を出力させるように機能する。２つ目は、第（ｎ＋３）ステージの開始信号ＳＴ（ｎ＋３）を受信する第１０トランジスターＴ１０であり、第ｎステージのＧＯＡユニット３５の出力が完了した後に、前記ゲート信号点Ｑ（ｎ）電位をプルダウンするように機能する。それ以外に、前記ゲート信号点Ｑ（ｎ）は他の信号の影響を受けず、プルダウン保持回路５００の作用で低電位の状態に保持される。このように、ＧＯＡ回路３０の信頼性は影響を受けない。図２のＧＯＡ回路と比較すると、図２における１つのステージのＧＯＡユニット２５は合計１７個のトランジスターを有し、図４におけるＧＯＡユニット３５の各ステージは１０個のトランジスターのみを有し、リセット（Ｒｅｓｅｔ）用の第７トランジスターＴ７も含む。本発明の設計によれば、各ステージのＧＯＡユニットの回路にはトランジスターを７個減少することができ、非常に大きな配線空間を節約することができ、これは狭額縁の設計に非常に有利である。

図５は、図４のＧＯＡ回路の波形図を示す。従来技術のＧＯＡ回路の波形図と比較すると、本発明の波形図は従来技術の波形図と同じであることがわかるので、本発明のＧＯＡ回路は従来技術と同じ効果を有する上に、トランジスターの使用数を効果的に減少することが確認できる。

図６〜図８を参照する。図６は、本発明の第２の好ましい実施例のＧＯＡ回路４０のアーキテクチャ図を示す。図７は、図６におけるＧＯＡ回路の順方向走査の波形図を示す。図８は、図６におけるＧＯＡ回路の逆方向走査の波形図を示す。

該好ましい実施例は、以下のように第１の好ましい実施例と違う。前記プルダウン回路２００及び前記プルアップ回路４００が異なる。同時に、２つの信号源が追加され、各ステージのＧＯＡユニットのトランジスター数が１０から１３に増加した。その目的は、逆方向走査の機能を増やすことである。詳しい相違点は、次のとおりである。
前記プルダウン回路２００は、第９トランジスターＴ９、第１０トランジスターＴ１０、第１１トランジスターＴ１１及び第１２トランジスターＴ１２を含む。前記第９トランジスターＴ９は、前記直流低圧電源ＶＳＳに接続される第９入力端、及び前記ゲート信号点Ｑ（ｎ）に接続される第９出力端を含む。前記第１０トランジスターＴ１０は、前記第９制御端に接続される第１０制御端、前記直流低圧電源ＶＳＳに接続される第１０入力端、及び前記走査線Ｇ（ｎ）に接続される第１０出力端を含む。前記第１１トランジスターＴ１１は、順方向走査信号Ｖｓｆを受信する第１１制御端、第（ｎ＋３）ステージの開始信号ＳＴ（ｎ＋３）を受信する第１１入力端、及び前記第１０制御端に接続される第１１出力端を含む。前記第１２トランジスターＴ１２は、逆方向走査信号Ｖｓｒを受信する第１２制御端、第（ｎ−３）ステージの開始信号ＳＴ（ｎ−３）を受信する第１２入力端、及び前記第１１出力端に接続される第１１出力端を含む。

前記プルアップ回路４００は第１３トランジスターＴ１３及び第１４トランジスターＴ１４を含む。前記第１３トランジスターＴ１３は、順方向走査信号Ｖｓｆを受信する第１３制御端、第（ｎ−３）ステージの開始信号ＳＴ（ｎ−３）を受信する第１３入力端、及び前記ゲート信号点に接続される第１３出力端を含む。前記第１４トランジスターＴ１４は、逆方向走査信号Ｖｓｒを受信する第１４制御端、第（ｎ＋３）ステージの開始信号ＳＴ（ｎ＋３）を受信する第１４入力端、及び前記第１３出力端に接続される第１４出力端を含む。

異なるＴＶ完成機メーカーのため、同じタイプの液晶表示パネルが使用されても、完成機のアーキテクチャ設計が異なる場合がある。多くの場合、異なる操作方向が必要になる。ゲート線がＧ１→Ｇ２→Ｇ３→……Ｇｎ→Ｇｎ＋１の順番でオンされるような順方向走査（ｎｏｒｍａｌＳｃａｎ）のモードを必要とするメーカーがある。ゲート線がＧｎ＋１→Ｇｎ→……Ｇ３→Ｇ２→Ｇ１の順番でオンされるような逆方向走査（ＲｅｖｅｒｓｅＳｃａｎ）の走査モードを必要とするメーカーもある。図６のＧＯＡ回路は、２つの走査モードに対する要求を同時に満たすための回路である。図６のＧＯＡ回路の走査方向は、追加された順方向走査信号Ｖｓｆ及び逆方向走査信号Ｖｓｒによって制御される。前記順方向走査信号Ｖｓｆが高電圧であり、前記逆方向走査信号Ｖｓｒが低電圧信号である場合、図６の回路は順方向走査モードである。第（ｎ−３）ステージの開始信号ＳＴ（ｎ−３）によって本ステージの前記ゲート信号点がプルアップされ、ＧＯＡ回路４５がオンされてゲートパルス（ＧａｔｅＰｕｌｓｅ）を出力する。出力完了後に、第（ｎ＋３）ステージの開始信号ＳＴ（ｎ＋３）によって、本ステージのＧＯＡ回路４５がオフされる。このような動作モードに関連する波形図は図７に示される。一方、前記順方向走査信号Ｖｓｆが低電位であり、前記逆方向走査信号Ｖｓｒが高電位である場合、図６の回路は逆方向走査モードである。第（ｎ＋３）ステージの開始信号ＳＴ（ｎ＋３）によって本ステージの前記ゲート信号点がプルアップされ、ＧＯＡ回路４５がオンされてゲートパルス（ＧａｔｅＰｕｌｓｅ）を出力する。出力完了後に、第（ｎ−３）ステージの開始信号ＳＴ（ｎ−３）によって、本ステージのＧＯＡ回路４５がオフされる。このような動作モードに関連する波形図は図８に示される。

図９は、本発明の液晶表示装置１を示す。前記液晶表示装置１は、上述した第１の好ましい実施例のＧＯＡ回路を含む。他の好ましい実施例は、上述した第２の好ましい実施例のＧＯＡ回路を含んでもよい。

上述したように、本発明は好ましい実施例を挙げたが、前記好ましい実施例は本発明を制限するものではなく、当業者にとって、本発明の主旨と範囲を逸脱しない前提で、いろいろな更新と修飾を行うことができ、そのため、本発明の保護範囲は特許請求の範囲に記載されている技術特徴を基準にするべきである。

Claims

液晶表示装置用ＧＯＡ回路であって、前記液晶表示装置は複数の走査線を含み、前記ＧＯＡ回路は、
マルチステージのＧＯＡユニットとして相互にカスケード接続された複数のＧＯＡユニットを含み、第ｎステージのＧＯＡユニットが、対応する走査線を充電し、前記第ｎステージのＧＯＡユニットは、
ゲート信号点に接続されるプルダウン保持回路と、
前記ゲート信号点を介して前記プルダウン保持回路に接続されるプルアップ回路と、
前記ゲート信号点を介して前記プルアップ回路に接続されるブートストラップコンデンサ回路と、
前記ゲート信号点を介して前記ブートストラップコンデンサ回路に接続されるプルダウン回路と、
前記ゲート信号点及び前記走査線を介して前記プルダウン回路に接続され、クロック信号を受信するクロック回路と、を含み、
前記プルダウン保持回路、前記ブートストラップコンデンサ回路及び前記プルダウン回路はともに直流低圧電源に接続され、
前記プルダウン保持回路は、第１トランジスターと、第２トランジスターと、第３トランジスターと、第４トランジスターとを含み、
前記第１トランジスターは、入力信号点に接続される第１制御端、及び前記直流低圧電源に接続される第１入力端を含み、
前記第２トランジスターは、前記第１トランジスターの第１出力端に接続される第２制御端、前記直流低圧電源に接続される第２入力端、及び出力信号点に接続される第２出力端を含み、
前記第３トランジスターは、第３制御端、第３出力端及び第３入力端を含み、前記第３制御端及び前記第３出力端は直流高圧電源に接続され、前記第３入力端は前記第１出力端に接続され、
前記第４トランジスターは、前記ゲート信号点に接続される第４制御端、前記第３制御端に接続される第４出力端、及び前記出力信号点に接続される第４入力端を含み、前記出力信号点は前記ゲート信号点に接続され、
前記ブートストラップコンデンサ回路は第７トランジスターを含み、前記第７トランジスターは、リセット信号を受信する第７制御端、前記直流低圧電源に接続される第７入力端、及び前記走査線に接続される第７出力端を含み、前記クロック回路は第５トランジスターを含み、前記第５トランジスターは、前記ゲート信号点に接続される第５制御端、ｎ前記クロック信号を受信する第５入力端、及び前記走査線に接続される第５出力端を含む、ことを特徴とする液晶表示装置用ＧＯＡ回路。
前記クロック回路は第６トランジスターを含み、
前記第６トランジスターは、前記ゲート信号点に接続される第６制御端、前記クロック信号を受信する第６入力端、及び第ｎステージの開始信号を出力する第６出力端を含む、ことを特徴とする請求項１に記載の液晶表示装置用ＧＯＡ回路。
前記ブートストラップコンデンサ回路は、第１コンデンサを含み、
前記第１コンデンサの両端は、前記ゲート信号点及び前記走査線に接続される、ことを特徴とする請求項１に記載の液晶表示装置用ＧＯＡ回路。
前記プルアップ回路は、第８トランジスターを含み、
前記第８トランジスターは、第（ｎ−３）ステージの開始信号を受信する第８制御端、前記第８制御端に接続される第８入力端、及び前記ゲート信号点に接続される第８出力端を含む、ことを特徴とする請求項１に記載の液晶表示装置用ＧＯＡ回路。
前記プルダウン回路は、第９トランジスターと、第１０トランジスターとを含み、
前記第９トランジスターは、第（ｎ＋３）ステージの開始信号を受信する第９制御端、前記直流低圧電源に接続される第９入力端、及び前記ゲート信号点に接続される第９出力端を含み、
前記第１０トランジスターは、前記第９制御端に接続される第１０制御端、前記直流低圧電源に接続される第１０入力端、及び前記走査線に接続される第１０出力端を含む、ことを特徴とする請求項１に記載の液晶表示装置用ＧＯＡ回路。
前記プルダウン回路は、第９トランジスターと、第１０トランジスターと、第１１トランジスターと、第１２トランジスターとを含み、
前記第９トランジスターは、前記直流低圧電源に接続される第９入力端、及び前記ゲート信号点に接続される第９出力端を含み、
前記第１０トランジスターは、第９制御端に接続される第１０制御端、前記直流低圧電源に接続される第１０入力端、及び前記走査線に接続される第１０出力端を含み、
前記第１１トランジスターは、順方向走査信号を受信する第１１制御端、第（ｎ＋３）ステージの開始信号を受信する第１１入力端、及び前記第１０制御端に接続される第１１出力端を含み、
前記第１２トランジスターは、逆方向走査信号を受信する第１２制御端、第（ｎ−３）ステージの開始信号を受信する第１２入力端、及び前記第１１出力端に接続される第１１出力端を含む、ことを特徴とする請求項１に記載の液晶表示装置用ＧＯＡ回路。
前記プルアップ回路は、第１３トランジスターと、第１４トランジスターとを含み、
前記第１３トランジスターは、順方向走査信号を受信する第１３制御端、第（ｎ−３）ステージの開始信号を受信する第１３入力端、及び前記ゲート信号点に接続される第１３出力端を含み、
前記第１４トランジスターは、逆方向走査信号を受信する第１４制御端、第（ｎ＋３）ステージの開始信号を受信する第１４入力端、及び前記第１３出力端に接続される第１４出力端を含む、ことを特徴とする請求項１に記載の液晶表示装置用ＧＯＡ回路。
前記出力信号点は、前記入力信号点に接続される、ことを特徴とする請求項１に記載の液晶表示装置用ＧＯＡ回路。
液晶表示装置用ＧＯＡ回路であって、前記液晶表示装置は複数の走査線を含み、前記ＧＯＡ回路は、
マルチステージのＧＯＡユニットとして相互にカスケード接続された複数のＧＯＡユニットを含み、第ｎステージのＧＯＡユニットが、対応する走査線を充電し、前記第ｎステージのＧＯＡユニットは、
ゲート信号点に接続されるプルダウン保持回路と、
前記ゲート信号点を介して前記プルダウン保持回路に接続されるプルアップ回路と、
前記ゲート信号点を介して前記プルアップ回路に接続されるブートストラップコンデンサ回路と、
前記ゲート信号点を介して前記ブートストラップコンデンサ回路に接続されるプルダウン回路と、
前記ゲート信号点及び前記走査線を介して前記プルダウン回路に接続され、クロック信号を受信するクロック回路と、を含み、
前記プルダウン保持回路、前記ブートストラップコンデンサ回路及び前記プルダウン回路はともに直流低圧電源に接続され、
前記プルダウン保持回路は、第１トランジスターと、第２トランジスターと、第３トランジスターと、第４トランジスターとを含み、
前記第１トランジスターは、入力信号点に接続される第１制御端、及び前記直流低圧電源に接続される第１入力端を含み、
前記第２トランジスターは、前記第１トランジスターの第１出力端に接続される第２制御端、前記直流低圧電源に接続される第２入力端、及び出力信号点に接続される第２出力端を含み、
前記第３トランジスターは、第３制御端、第３出力端及び第３入力端を含み、前記第３制御端及び前記第３出力端は直流高圧電源に接続され、前記第３入力端は前記第１出力端に接続され、
前記第４トランジスターは、前記ゲート信号点に接続される第４制御端、前記第３制御端に接続される第４出力端、及び前記出力信号点に接続される第４入力端を含み、前記出力信号点は前記ゲート信号点に接続される、ことを特徴とする液晶表示装置用ＧＯＡ回路。
前記クロック回路は、第５トランジスターと、第６トランジスターとを含み、
前記第５トランジスターは、前記ゲート信号点に接続される第５制御端、ｎ前記クロック信号を受信する第５入力端、及び前記走査線に接続される第５出力端を含み、
前記第６トランジスターは、前記ゲート信号点に接続される第６制御端、前記クロック信号を受信する第６入力端、及び第ｎステージの開始信号を出力する第６出力端を含む、ことを特徴とする請求項９に記載の液晶表示装置用ＧＯＡ回路。
前記ブートストラップコンデンサ回路は、第１コンデンサと、第７トランジスターとを含み、
前記第１コンデンサの両端は、前記ゲート信号点及び前記走査線に接続され、
前記第７トランジスターは、リセット信号を受信する第７制御端、前記直流低圧電源に接続される第７入力端、及び前記走査線に接続される第７出力端を含む、ことを特徴とする請求項９に記載の液晶表示装置用ＧＯＡ回路。
前記プルアップ回路は、第８トランジスターを含み、
前記第８トランジスターは、第（ｎ−３）ステージの開始信号を受信する第８制御端、前記第８制御端に接続される第８入力端、及び前記ゲート信号点に接続される第８出力端を含む、ことを特徴とする請求項９に記載の液晶表示装置用ＧＯＡ回路。
前記プルダウン回路は、第９トランジスターと、第１０トランジスターとを含み、
前記第９トランジスターは、第（ｎ＋３）ステージの開始信号を受信する第９制御端、前記直流低圧電源に接続される第９入力端、及び前記ゲート信号点に接続される第９出力端を含み、
前記第１０トランジスターは、前記第９制御端に接続される第１０制御端、前記直流低圧電源に接続される第１０入力端、及び前記走査線に接続される第１０出力端を含む、ことを特徴とする請求項９に記載の液晶表示装置用ＧＯＡ回路。
前記プルダウン回路は、第９トランジスターと、第１０トランジスターと、第１１トランジスターと、第１２トランジスターとを含み、
前記第９トランジスターは、前記直流低圧電源に接続される第９入力端、及び前記ゲート信号点に接続される第９出力端を含み、
前記第１０トランジスターは、第９制御端に接続される第１０制御端、前記直流低圧電源に接続される第１０入力端、及び前記走査線に接続される第１０出力端を含み、
前記第１１トランジスターは、順方向走査信号を受信する第１１制御端、第（ｎ＋３）ステージの開始信号を受信する第１１入力端、及び前記第１０制御端に接続される第１１出力端を含み、
前記第１２トランジスターは、逆方向走査信号を受信する第１２制御端、第（ｎ−３）ステージの開始信号を受信する第１２入力端、及び前記第１１出力端に接続される第１１出力端を含む、ことを特徴とする請求項９に記載の液晶表示装置用ＧＯＡ回路。
前記プルアップ回路は、第１３トランジスターと、第１４トランジスターとを含み、
前記第１３トランジスターは、順方向走査信号を受信する第１３制御端、第（ｎ−３）ステージの開始信号を受信する第１３入力端、及び前記ゲート信号点に接続される第１３出力端を含み、
前記第１４トランジスターは、逆方向走査信号を受信する第１４制御端、第（ｎ＋３）ステージの開始信号を受信する第１４入力端、及び前記第１３出力端に接続される第１４出力端を含む、ことを特徴とする請求項９に記載の液晶表示装置用ＧＯＡ回路。
前記出力信号点は、前記入力信号点に接続される、ことを特徴とする請求項９に記載の液晶表示装置用ＧＯＡ回路。
請求項９に記載のＧＯＡ回路を含む液晶表示装置。