JP2019201391A - スイッチ装置、制限方法及びコンピュータプログラム - Google Patents

スイッチ装置、制限方法及びコンピュータプログラム Download PDF

Info

Publication number
JP2019201391A
JP2019201391A JP2018096568A JP2018096568A JP2019201391A JP 2019201391 A JP2019201391 A JP 2019201391A JP 2018096568 A JP2018096568 A JP 2018096568A JP 2018096568 A JP2018096568 A JP 2018096568A JP 2019201391 A JP2019201391 A JP 2019201391A
Authority
JP
Japan
Prior art keywords
semiconductor switches
voltage
switch
circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018096568A
Other languages
English (en)
Inventor
健 古戸
Takeshi Furuto
健 古戸
伊藤 貴則
Takanori Ito
貴則 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2018096568A priority Critical patent/JP2019201391A/ja
Priority to PCT/JP2019/018324 priority patent/WO2019220958A1/ja
Publication of JP2019201391A publication Critical patent/JP2019201391A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30Modifications for providing a predetermined threshold before switching

Landscapes

  • Electronic Switches (AREA)

Abstract

【課題】双方向の通電が許容される場合における消費電力が小さい構成を実現することができ、かつ、適切に電流の方向を制限することができるスイッチ装置、制限方法及びコンピュータプログラムを提供する。【解決手段】マイコン21が並列回路20を介して流れる回路電流の方向を所定方向に制限すると判定した場合、n個の半導体スイッチF1,F2,・・・,Fn中のk個の半導体スイッチを、k個の駆動回路がオフに切替える。nは2以上の整数であり、kはn未満の自然数である。更に、反転器22及びコンパレータ23は、n個の半導体スイッチF1,F2,・・・,Fnの中でk個の半導体スイッチを除く他の半導体スイッチを、並列回路20の両端の電圧に応じてオン又はオフに切替える。【選択図】図1

Description

本発明は、スイッチ装置、制限方法及びコンピュータプログラムに関する。
車両には、通電を制御するために多数の半導体スイッチが搭載されている。半導体スイッチを介した通電を制御するスイッチ装置が特許文献1に開示されている。このスイッチ装置では、半導体スイッチについて、一端の電圧が他端の電圧よりも高い場合に半導体スイッチをオフに切替える。更に、半導体スイッチについて、一端の電圧が他端の電圧よりも低い場合に半導体スイッチをオンに切替える。これにより、半導体スイッチを介して流れる電流の方向を、半導体スイッチにおいて、他端から一端に流れる電流の方向に制限する。
特表2002−511692号公報
電流が流れた場合に消費される電力が小さいスイッチ装置として、複数の半導体スイッチが並列に接続された並列回路を有し、特許文献1と同様に、複数の半導体スイッチをオン又はオフに切替えるスイッチ装置が考えられる。このスイッチ装置では、半導体スイッチの数が多い程、並列回路の抵抗値は小さい。並列回路の抵抗値が小さい程、並列回路を電流が流れた場合に消費される電力は小さい。
しかしながら、並列回路を介して流れる電流が変動した場合における並列回路の両端間の電圧の変動幅は、並列回路の抵抗値が小さい程、小さい。このため、半導体スイッチの数が多い程、並列回路について、一端の電圧が他端の電圧よりも高いか否かの判定が難しい。従って、並列回路を介して流れる電流の方向を、並列回路において、他端から一端に流れる電流の方向に適切に制限するためには、半導体スイッチの数は少ないことが好ましい。
スイッチ装置の1つの用途として、特定の場合には電流の方向を制限し、他の場合には双方向の通電を許容する用途が考えられる。この用途で用いられるスイッチ装置において半導体スイッチの数が少ない場合、並列回路の抵抗値が大きい。従って、このスイッチ装置には、双方向の通電が許容された場合における消費電力が大きいという問題がある。
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、双方向の通電が許容される場合における消費電力が小さい構成を実現することができ、かつ、適切に電流の方向を制限することができるスイッチ装置、制限方法及びコンピュータプログラムを提供することにある。
本発明の一態様に係るスイッチ装置は、n(n:2以上の整数)個の半導体スイッチが並列に接続されているスイッチ装置であって、前記n個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定する制限判定部と、前記制限判定部によって、前記回路電流の方向を前記所定方向に制限すると判定された場合、前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチをオフに切替えるオフ部と、前記制限判定部によって、前記回路電流の方向を前記所定方向に制限すると判定された場合、前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチを、前記並列回路の両端の電圧に応じてオン又はオフに切替える切替え部とを備える。
本発明の一態様に係る制御方法は、並列に接続されたn(n:2以上の整数)個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチをオフに切替えるステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチを、前記並列回路の両端の電圧に応じてオン又はオフに切替えるステップとを含む。
本発明の一態様に係るコンピュータプログラムは、コンピュータに、並列に接続されたn(n:2以上の整数)個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチのオフへの切替えを指示するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合、前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチを、前記並列回路の両端の電圧に応じてオン又はオフに切替える切替え回路に切替えの実行を指示するステップとを実行させる。
本発明の一態様に係るコンピュータプログラムは、コンピュータに、並列に接続されたn(n:2以上の整数)個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチのオフへの切替えを指示するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に、前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチのオン又はオフへの切替えを、前記並列回路の両端の電圧に応じて指示するステップとを実行させる。
なお、本発明を、このような特徴的な処理部を備えるスイッチ装置として実現することができるだけでなく、かかる特徴的な処理をステップとする制限方法として実現したり、かかるステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができる。また、本発明を、スイッチ装置の一部又は全部を実現する半導体集積回路として実現したり、スイッチ装置を含む電源システムとして実現したりすることができる。
上記の態様によれば、双方向の通電が許容される場合における消費電力が小さい構成を実現することができ、かつ、適切に電流の方向を制限することができる。
実施形態1における電源システムの要部構成を示すブロック図である。 回路電流の方向の制限の説明図である。 マイコンの要部構成を示すブロック図である。 故障情報の説明図である。 パターン情報の一例の説明図である。 診断処理の手順を示すフローチャートである。 診断処理の手順を示すフローチャートである。 制限処理の手順を示すフローチャートである。 パターン情報の第2の例の説明図である。 パターン情報の第3の例の説明図である。 実施形態2における電源システムの要部構成を示すブロック図である。 マイコンの要部構成を示すブロック図である。 制限処理の手順を示すフローチャートである。 制限処理の手順を示すフローチャートである。
[本発明の実施形態の説明]
最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
(1)本発明の一態様に係るスイッチ装置は、n(n:2以上の整数)個の半導体スイッチが並列に接続されているスイッチ装置であって、前記n個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定する制限判定部と、前記制限判定部によって、前記回路電流の方向を前記所定方向に制限すると判定された場合、前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチをオフに切替えるオフ部と、前記制限判定部によって、前記回路電流の方向を前記所定方向に制限すると判定された場合、前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチを、前記並列回路の両端の電圧に応じてオン又はオフに切替える切替え部とを備える。
(2)本発明の一態様に係るスイッチ装置では、前記切替え部は、前記並列回路の一端の電圧が、前記並列回路の他端の電圧以上となった場合に前記他の半導体スイッチをオフに切替え、前記並列回路の一端の電圧が、前記並列回路の他端の電圧未満となった場合に前記他の半導体スイッチをオンに切替える。
(3)本発明の一態様に係るスイッチ装置は、前記n個の半導体スイッチ中の少なくとも1つについて、オフに固定されているか否かを判定する固定判定部を備え、前記オフ部がオフに切替える前記k個の半導体スイッチに、前記固定判定部によってオフに固定されていると判定された半導体スイッチが含まれる。
(4)本発明の一態様に係るスイッチ装置では、前記制限判定部は、前記回路電流の方向を前記所定方向に制限すると繰り返し判定し、前記制限判定部が前記回路電流の方向を制限すると判定した場合、前記オフ部がオフに切替えるk個の半導体スイッチ中の少なくとも1つを、前回にオフに切替えたk個の半導体スイッチとは異なる半導体スイッチに変更する変更部を備える。
(5)本発明の一態様に係る制限方法は、並列に接続されたn(n:2以上の整数)個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチをオフに切替えるステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチを、前記並列回路の両端の電圧に応じてオン又はオフに切替えるステップとを含む。
(6)本発明の一態様に係るコンピュータプログラムは、コンピュータに、並列に接続されたn(n:2以上の整数)個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチのオフへの切替えを指示するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合、前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチを、前記並列回路の両端の電圧に応じてオン又はオフに切替える切替え回路に切替えの実行を指示するステップとを実行させる。
(7)本発明の一態様に係るコンピュータプログラムは、コンピュータに、並列に接続されたn(n:2以上の整数)個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチのオフへの切替えを指示するステップと、前記回路電流の方向を前記所定方向に制限すると判定した場合に、前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチのオン又はオフへの切替えを、前記並列回路の両端の電圧に応じて指示するステップとを実行させる。
上記の一態様に係るスイッチ装置、制御方法及びコンピュータプログラムにあっては、回路電流の方向を制限するために使用にする半導体スイッチの数は、(n−k)個であり、少ない。従って、回路電流の方向を制限している場合、並列回路の抵抗値は大きく、回路電流の方向が適切に制限される。
また、回路電流の方向を制限しないと判定した場合、即ち、双方向の通電が許容される場合、例えば、n個の半導体スイッチの全てをオンに切替える。この場合、並列回路の抵抗値が小さいので、消費電力が小さい。
上記の一態様に係るスイッチ装置にあっては、並列回路の一端の電圧が並列回路の他端の電圧以上となった場合、(n−k)個の半導体スイッチをオフに切替えるので、並列回路において、電流が一端から他端に流れることはない。並列回路の一端の電圧が並列回路の他端の電圧未満となった場合、(n−k)個の半導体スイッチをオンに切替えるので、並列回路において、他端から一端への通電は許容される。
上記の一態様に係るスイッチ装置にあっては、回路電流の方向を制限するために使用にする(n−k)個の半導体スイッチに、オフに固定された半導体スイッチは含まれない。このため、n個の半導体スイッチ中の1つが故障してオフに固定された場合であっても、回路電流の方向を制限するために使用にする正常な半導体スイッチの数が減ることはない。
上記の一態様に係るスイッチ装置にあっては、n個の半導体スイッチの中で使用する(n−k)個の半導体スイッチの少なくとも1つは、回路電流の方向を所定方向に制限すると判定した場合に変更される。このため、n個の半導体スイッチ夫々について、切替えの頻度を略一致させることが可能である。切替えの頻度が略一致している場合、n個の半導体スイッチについて故障が発生する確率は低い。
[本発明の実施形態の詳細]
本発明の実施形態に係る電源システムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
(実施形態1)
図1は、実施形態1における電源システム1の要部構成を示すブロック図である。電源システム1は、好適に車両に搭載されており、スイッチ装置10、第1蓄電器11、第1負荷12、第2蓄電器13、第2負荷14、スタータ15、蓄電器スイッチ16及び駆動回路17を備える。スイッチ装置10は、並列回路20、マイクロコンピュータ(以下、マイコンという)21、反転器22、コンパレータ23、電源スイッチ24、第1検出回路25、第2検出回路26、n個のAND回路A1,A2,・・・,An及びn個の駆動回路D1,D2,・・・,Dnを有する。nは2以上の整数である。
反転器22は、1つの入力端と、1つの出力端とを有する。コンパレータ23は、プラス端、マイナス端、出力端、電源入力端及び接地端を有する。n個のAND回路A1,A2,・・・,An夫々は、2つの入力端と、1つの出力端とを有する。
並列回路20には、n個の半導体スイッチF1,F2,・・・,Fnが含まれている。n個の半導体スイッチF1,F2,・・・,Fn夫々は、Nチャネル型のFET(Field Effect Transistor)である。並列回路20では、n個の半導体スイッチF1,F2,・・・,Fnが並列に接続されている。具体的には、半導体スイッチF1のドレインに、(n−1)個の半導体スイッチF2,F3,・・・,Fnのドレインが接続されている。半導体スイッチF1のソースに、(n−1)個の半導体スイッチF2,F3,・・・,Fnのソースが接続されている。
ここで、「並列」は、厳密な並列だけではなく、実質的な並列を含む。従って、例えば、半導体スイッチF2に抵抗又はインダクタが直列に接続された直列回路の一端及び他端夫々が半導体スイッチF1のドレイン及びソースに接続されている状態も、半導体スイッチF2に半導体スイッチF1が並列に接続された状態である。
並列回路20の一端、即ち、半導体スイッチF1のドレインは、第1蓄電器11の正極と、第1負荷12の一端とに接続されている。第1蓄電器11の負極と、第1負荷12の他端とは接地されている。並列回路20の他端、即ち、半導体スイッチF1のソースは、第2負荷14、スタータ15及び蓄電器スイッチ16夫々の一端に接続されている。蓄電器スイッチ16の他端は、第2蓄電器13の正極に接続されている。第2蓄電器13の負極と、第2負荷14及びスタータ15夫々の他端とは接地されている。駆動回路17はマイコン21に接続されている。
半導体スイッチF1,F2,・・・,Fn夫々のゲートは、駆動回路D1,D2,・・・,Dnに接続されている。駆動回路D1,D2,・・・,Dn夫々は、更に、AND回路A1,A2,・・・,Anの出力端に接続されている。n個のAND回路A1,A2,・・・,Anの一方の入力端は、マイコン21に各別に接続されている。n個のAND回路A1,A2,・・・,Anの他方の入力端は、反転器22の出力端に接続されている。
反転器22の入力端は、コンパレータ23の出力端に接続されている。コンパレータ23のプラス端及びマイナス端夫々は、並列回路20の一端及び他端に接続されている。コンパレータ23の電源入力端は、電源スイッチ24の一端に接続されている。電源スイッチ24の他端には、所定電圧Vccが印加されている。コンパレータ23の接地端は接地されている。第1検出回路25及び第2検出回路26夫々は、並列回路20の一端及び他端に接続されている。第1検出回路25及び第2検出回路26は、更に、マイコン21に各別に接続されている。
半導体スイッチFiについて、ソースの電位を基準としたゲートの電圧が一定のオン閾値以上である場合、ドレイン及びソース間の抵抗値が小さく、ドレイン及びソースを介して電流が流れることが可能である。このとき、半導体スイッチFiはオンである。iは、n以下の自然数である。
半導体スイッチFiについて、ソースの電位を基準としたゲートの電圧が一定のオフ閾値未満である場合、ドレイン及びソース間の抵抗値が十分に大きく、ドレイン及びソースを介して電流が流れることはない。このとき、半導体スイッチFiはオフである。オフ閾値は、オン閾値未満である。
AND回路Aiは、駆動回路Diにハイレベル電圧又はローレベル電圧を出力している。AND回路Aiが駆動回路Diに出力している電圧がローレベル電圧からハイレベル電圧に切替わった場合、駆動回路Diは、接地電位を基準とした半導体スイッチFiのゲートの電圧を上昇させる。これにより、半導体スイッチFiでは、ソースの電位を基準としたゲートの電圧がオン閾値以上となり、半導体スイッチFiはオンに切替わる。
AND回路Aiが駆動回路Diに出力している電圧がハイレベル電圧からローレベル電圧に切替わった場合、駆動回路Diは、接地電位を基準とした半導体スイッチFiのゲートの電圧を低下させる。これにより、半導体スイッチFiでは、ソースの電位を基準としたゲートの電圧がオフ閾値未満となり、半導体スイッチFiはオフに切替わる。
n個の半導体スイッチF1,F2,・・・,Fn中の少なくとも1つがオンである場合、並列回路20の両端は互いに電気的に接続されている。n個の半導体スイッチF1,F2,・・・,Fnの全てがオフである場合、並列回路20の両端間の電気的な接続は遮断されている。
スイッチ装置10のマイコン21は、駆動回路17にハイレベル電圧又はローレベル電圧を出力している。マイコン21が駆動回路17に出力している電圧がローレベル電圧からハイレベル電圧に切替わった場合、駆動回路17は、蓄電器スイッチ16をオンに切替える。マイコン21が駆動回路17に出力している電圧がハイレベル電圧からローレベル電圧に切替わった場合、駆動回路17は、蓄電器スイッチ16をオフに切替える。
蓄電器スイッチ16がオンである場合において、並列回路20の両端が互いに電気的に接続されていると仮定する。この場合において、第1蓄電器11の出力電圧が第2蓄電器13の出力電圧を超えているとき、第1蓄電器11は、第2蓄電器13を充電するとともに、第1負荷12及び第2負荷14に電力を供給する。スタータ15は、並列回路20の両端間の電気的な接続が遮断されている場合に作動する。このため、並列回路20の両端が互いに電気的に接続されている場合、スタータ15に電力が供給されることはない。
同様の場合において、第1蓄電器11の出力電圧が第2蓄電器13の出力電圧と一致しているとき、第1蓄電器11及び第2蓄電器13が第1負荷12及び第2負荷14に電力を供給する。同様の場合において、第1蓄電器11の出力電圧が第2蓄電器13の出力電圧未満であるとき、第2蓄電器13は、第1蓄電器11を充電するとともに、第1負荷12及び第2負荷14に電力を供給する。
蓄電器スイッチ16がオンである場合において、並列回路20の両端間の電気的な接続が遮断されていると仮定する。この場合において、第1蓄電器11は第1負荷12に電力を供給し、第2蓄電器13は第2負荷14及びスタータ15に電力を供給する。
蓄電器スイッチ16がオフである場合において、並列回路20の両端が互いに電気的に接続されているとき、第1蓄電器11は、第1負荷12及び第2負荷14に電力を供給する。蓄電器スイッチ16がオフである場合にスタータ15は作動することはない。このため、第1蓄電器11はスタータ15に電力を供給することはない。
蓄電器スイッチ16がオフである場合において、並列回路20の両端間の電気的な接続が遮断されているとき、第1蓄電器11は第1負荷12に電力を供給する。この場合、第2負荷14及びスタータ15に電力が供給されることはない。
第1負荷12及び第2負荷14夫々は、車両に搭載される電気機器であり、第1蓄電器11又は第2蓄電器13から供給された電力を用いて作動する。スタータ15は、車両の図示しないエンジンを始動させるためのモータであり、第2蓄電器13から供給された電力を用いて作動する。
第1蓄電器11及び第2蓄電器13夫々では、図示しない内部抵抗を介して電流が外側に出力される。スタータ15が作動した場合、大きな電流が第2蓄電器13からスタータ15に流れる。このとき、第2蓄電器13の内部抵抗で生じる電圧降下の幅は大きい。このため、スタータ15が作動している場合、第2蓄電器13の出力電圧は低い。
第1負荷12が作動した場合に第1負荷12を流れる電流は小さい。同様に、第2負荷14が作動した場合に第2負荷14を流れる電流は小さい。このため、第1負荷12又は第2負荷14が作動した場合であっても、第1蓄電器11又は第2蓄電器13の出力電圧は殆ど低下することはない。
マイコン21は、n個のAND回路A1,A2,・・・,Anの一方の入力端にハイレベル電圧又はローレベル電圧を出力する。
以下では、接地電位を基準とした並列回路20の一端の電圧を第1電圧と記載し、接地電位を基準とした並列回路20の他端の電圧を第2電圧と記載する。第1電圧及び第2電圧夫々をV1及びV2で表す。
電源スイッチ24がオンである場合、所定電圧Vccがコンパレータ23に印加され、コンパレータ23は作動する。コンパレータ23は、第1電圧V1が第2電圧V2以上である場合、ハイレベル電圧を反転器22に出力する。コンパレータ23は、第1電圧V1が第2電圧V2未満である場合、ローレベル電圧を反転器22に出力する。電源スイッチ24がオフである場合、コンパレータ23は動作を停止している。コンパレータ23が動作を停止している場合、コンパレータ23からローレベル電圧が反転器22に出力される。
反転器22は、コンパレータ23がハイレベル電圧を出力している場合、n個のAND回路A1,A2,・・・,Anにローレベル電圧を出力する。反転器22は、コンパレータ23がローレベル電圧を出力している場合、n個のAND回路A1,A2,・・・,Anにハイレベル電圧を出力する。
AND回路Aiは、マイコン21及び反転器22の両方がハイレベル電圧を出力している場合、ハイレベル電圧を出力する。前述したように、iは、n以下の自然数である。AND回路Aiは、マイコン21及び反転器22の少なくとも1つがローレベル電圧を出力している場合、ローレベル電圧を出力する。
前述したように、AND回路Aiが出力している電圧がローレベル電圧からハイレベル電圧に切替わった場合、駆動回路Diは半導体スイッチFiをオンに切替える。AND回路Aiが出力している電圧がハイレベル電圧からローレベル電圧に切替わった場合、駆動回路Diは半導体スイッチFiをオフに切替える。
AND回路A1,A2,・・・,An夫々は、駆動回路D1,D2,・・・,Dnに対応し、半導体スイッチF1,F2,・・・,Fnに対応する。
第1検出回路25は第1電圧V1を検出し、検出した電圧を示すアナログの第1電圧情報をマイコン21に出力する。アナログの第1電圧情報は、例えば、第1電圧V1を分圧することによって得られる電圧である。
同様に、第2検出回路26は第2電圧V2を検出し、検出した電圧を示すアナログの第2電圧情報をマイコン21に出力する。アナログの第2電圧情報は、例えば、第2電圧V2を分圧することによって得られる電圧である。
通常、蓄電器スイッチ16及び電源スイッチ24夫々がオン及びオフであり、マイコン21は、n個のAND回路A1,A2,・・・,Anにハイレベル電圧を出力している。前述したように、マイコン21が駆動回路17に出力している電圧がハイレベル電圧に切替わった場合に駆動回路17は蓄電器スイッチ16をオンに切替える。電源スイッチ24がオフである場合、反転器22は、n個のAND回路A1,A2,・・・,Anにハイレベル電圧を出力している。
通常、この状態で、マイコン21はn個のAND回路A1,A2,・・・,Anにハイレベル電圧を出力している。この場合、n個のAND回路A1,A2,・・・,Anはハイレベル電圧をn個の駆動回路D1,D2,・・・,Dnに出力し、n個の半導体スイッチF1,F2,・・・,Fnはオンである。
反転器22がハイレベル電圧を出力している場合、n個のAND回路A1,A2,・・・,An夫々は、マイコン21から入力された電圧と同じ電圧をn個の駆動回路D1,D2,・・・,Dnに出力する。従って、反転器22がハイレベル電圧を出力している場合、n個の駆動回路D1,D2,・・・,Dn夫々は、マイコン21が出力した電圧に従って、n個の半導体スイッチF1,F2,・・・,Fnをオン又はオフに切替える。
蓄電器スイッチ16及び電源スイッチ24夫々がオン及びオフであり、かつ、マイコン21がn個のAND回路A1,A2,・・・,Anにハイレベル電圧を出力している状態で診断信号及び事前信号がマイコン21に入力される。診断信号は、n個のAND回路A1,A2,・・・,An夫々について、開放故障の診断の開始を指示する信号である。開放故障は、オフに固定される故障である。事前信号は、スタータ15の作動を事前に通知する信号である。事前信号は、スタータ15が作動する前にマイコン21に入力される。
マイコン21は診断信号が入力されたか否かを周期的に判定する。マイコン21は、診断信号が入力されたと判定した場合、駆動回路17及びn個のAND回路A1,A2,・・・,Anに出力している電圧をローレベル電圧に切替える。これにより、駆動回路17は、蓄電器スイッチ16をオフに切替え、n個の駆動回路D1,D2,・・・,Dn夫々は、n個の半導体スイッチF1,F2,・・・,Fnをオフに切替える。
次に、マイコン21は、n個のAND回路A1,A2,・・・,Aに出力している電圧を切替えることによって、半導体スイッチF1のみがオンである状況、及び、半導体スイッチF2のみがオンである状況等を順次作り出す。
n個の半導体スイッチF1,F2,・・・,Fn夫々について、マイコン21は、第1検出回路25及び第2検出回路26が検出した第1電圧V1及び第2電圧V2に基づいて開放故障が発生しているか否かを判定する。マイコン21は、開放故障の診断が終了した場合、駆動回路17及びn個のAND回路A1,A2,・・・,Anに出力している電圧をハイレベル電圧に切替える。これにより、蓄電器スイッチ16及びn個の半導体スイッチF1,F2,・・・,Fnはオンに切替わる。
マイコン21は、事前信号が入力された場合、n個のAND回路A1,A2,・・・,An中のk個のAND回路に出力している電圧をローレベル電圧に切替える。これにより、k個のAND回路に対応するk個の半導体スイッチはオフに切替わる。kは、n未満の自然数である。
マイコン21は、n個のAND回路A1,A2,・・・,Anの中でk個のAND回路を除く他のAND回路、即ち、(n−k)個のAND回路に出力している電圧をハイレベル電圧に維持する。この状態で、マイコン21は、電源スイッチ24をオンに切替える。これにより、コンパレータ23は作動する。
コンパレータ23が作動した場合、並列回路20を介して流れる電流(以下、回路電流という)の方向が、並列回路20の第2蓄電器13側の一端から、並列回路20の第1蓄電器11側の一端に向かう方向に制限される。以下では、並列回路20において第2蓄電器13側の一端から第1蓄電器11側の一端に向かう方向を許可方向と記載する。
図2は回路電流の方向の制限の説明図である。図2には、コンパレータ23及び反転器22の出力電圧の推移が示されている。図2において、「H」はハイレベル電圧を示し、「L」はローレベル電圧を示す。各推移の横軸は時間を表す。電源スイッチ24がオフである場合、前述したように、コンパレータ23はローレベル電圧を出力し、反転器22はハイレベル電圧を出力している。前述したように、電源スイッチ24がオフである場合、マイコン21はn個のAND回路A1,A2,・・・,Anにハイレベル電圧を出力しているので、n個の半導体スイッチF1,F2,・・・,Fnはオンである。
前述したように、マイコン21は、事前信号が入力された場合、n個のAND回路A1,A2,・・・,An中のk個のAND回路に出力している電圧をローレベル電圧に切替え、残りのAND回路、即ち、(n−k)個のAND回路に出力している電圧をハイレベル電圧に維持する。この状態で、マイコン21は、電源スイッチ24をオンに切替える。k個のAND回路は、反転器22の出力電圧に無関係にローレベル電圧を出力するので、k個のAND回路に対応するk個の半導体スイッチはオフに維持されている。
マイコン21からハイレベル電圧が入力されている(n−k)個のAND回路夫々は、反転器22から入力された電圧と同じ電圧を、自身に接続されている駆動回路に出力する。従って、マイコン21からハイレベル電圧が入力されている(n−k)個のAND回路に対応する(n−k)個の半導体スイッチは、反転器22が出力している電圧に応じてオン又はオフに切替わる。
以下では、電源スイッチ24はオンであると仮定する。第1電圧V1が第2電圧V2以上となった場合、コンパレータ23は反転器22に出力している電圧をハイレベル電圧に切替え、反転器22は、n個のAND回路A1,A2,・・・,Anに出力しているローレベル電圧に切替える。これにより、(n−k)個の半導体スイッチはオフに切替わり、n個の半導体スイッチF1,F2,・・・,Fnがオフに維持される。結果、回路電流が、許可方向とは異なる方向、即ち、並列回路において、第1蓄電器11側の一端から第2蓄電器13側の一端に向かう方向に流れることが防止される。
第1電圧V1が第2電圧V2未満となった場合、コンパレータ23は、反転器22に出力している電圧をローレベル電圧に切替え、反転器22はn個のAND回路A1,A2,・・・,Anに出力している電圧をハイレベル電圧に切替える。このとき、マイコン21からハイレベル電圧が入力されている(n−k)個のAND回路夫々は、自身に接続されている駆動回路に出力している電圧をハイレベル電圧に切替える。これにより、(n−k)個のAND回路に対応する(n−k)個の半導体スイッチはオンに切替わる。結果、回路電流が許可方向に流れることが許可される。
前述したように、事前信号は、スタータ15の作動を事前に通知する信号である。従って、回路電流の方向が許可方向に制限されている状態でスタータ15が作動する。このとき、第1蓄電器11がスタータ15に電力を供給することはない。このため、第1蓄電器11の出力電圧が低下することはない。結果、スタータ15の作動によって、第1負荷12に印加されている電圧が低下することはない。これにより、第1負荷12は、スタータ15が作動している間も適切に動作する。
マイコン21は、電源スイッチ24をオンに切替えてから、即ち、回路電流の方向を許可方向に制限してから、一定の基準時間が経過した場合、電源スイッチ24をオフに切替え、n個のAND回路A1,A2,・・・,Anに出力している電圧をハイレベル電圧に切替える。これにより、n個の半導体スイッチF1,F2,・・・,Fnは再びオンに維持される。基準時間は、スタータ15が作動してから動作を終了するまでに必要な時間よりも十分に長い時間である。
図3は、マイコン21の要部構成を示すブロック図である。マイコン21は、入力部30,31,32、出力部33、A/D変換部34,35、スイッチ切替え部36、タイマ37、記憶部38、制御部39及びn個の出力部B1,B2,・・・,Bnを有する。n個の出力部B1,B2,・・・,Bn夫々は、AND回路A1,A2,・・・,Anの一方の入力端に接続されている。入力部30,31夫々は第1検出回路25及び第2検出回路26に接続されている。入力部30,31夫々は、更に、A/D変換部34,35に接続されている。
入力部32、出力部33、A/D変換部34,35、スイッチ切替え部36、タイマ37、記憶部38、制御部39及びn個の出力部B1,B2,・・・,Bnは内部バス40に接続されている。
入力部30には、第1検出回路25からアナログの第1電圧情報が入力される。入力部30は、第1電圧情報が入力された場合、入力された第1電圧情報をA/D変換部34に出力する。A/D変換部34は、入力されたアナログの第1電圧情報をデジタルの第1電圧情報に変換する。制御部39は、A/D変換部34が変換したデジタルの第1電圧情報をA/D変換部34から取得する。
同様に、入力部31には、第2検出回路26からアナログの第2電圧情報が入力される。入力部31は、第2電圧情報が入力された場合、入力された第2電圧情報をA/D変換部35に出力する。A/D変換部35は、入力されたアナログの第2電圧情報をデジタルの第2電圧情報に変換する。制御部39は、A/D変換部35が変換したデジタルの第2電圧情報をA/D変換部35から取得する。
出力部33は、駆動回路17にハイレベル電圧又はローレベル電圧を出力している。出力部B1,B2,・・・,Bn夫々は、AND回路A1,A2,・・・,Anにハイレベル電圧又はローレベル電圧を出力している。出力部33,B1,B2,・・・,Bn夫々は、制御部39の指示に従って、出力している電圧をハイレベル電圧又はローレベル電圧に切替える。
入力部32には、診断信号及び事前信号が入力される。入力部32は、診断信号又は事前信号が入力された場合、入力された信号を制御部39に通知する。
タイマ37は、制御部39の指示に従って、計時の開始及び終了を行う。制御部39は、タイマ37が計時している計時時間をタイマ37から読み出す。
記憶部38は、不揮発性メモリである。記憶部38には、n個の半導体スイッチF1,F2,・・・,Fn夫々について、故障が発生しているか否かを示す故障情報が記憶されている。
図4は故障情報の説明図である。故障情報では、図4に示すように、n個の半導体スイッチF1,F2,・・・,Fn夫々に対応付けて、開放故障が発生しているか否かが示されている。図4において、正常は、開放故障が発生していないことを示し、故障は、開放故障が発生していることを示す。制御部39は、n個の半導体スイッチF1,F2,・・・,Fn夫々の状態を、正常又は故障に変更する。
記憶部38には、更に、n個の半導体スイッチF1,F2,・・・,Fnの中で回路電流の方向を制限するために使用する(n−k)個の半導体スイッチのj個のパターンG1,G2,・・・,Gjを示すパターン情報が記憶されている。jは2以上の整数である。パターンG1,G2,・・・,Gjは予め設定されている。使用する半導体スイッチは、反転器22、即ち、コンパレータ23の出力電圧に応じてオン又はオフに切替わる半導体スイッチである。
図5はパターン情報の一例の説明図である。図5には、整数n,j夫々が4である例が示されている。パターンG1では、半導体スイッチF1,F2が回路電流の方向の制限に使用され、半導体スイッチF3,F4がオフに維持される。パターンG2では、半導体スイッチF2,F3が回路電流の方向の制限に使用され、半導体スイッチF1,F4がオフに維持される。パターンG3では、半導体スイッチF3,F4が回路電流の方向の制限に使用され、半導体スイッチF1,F2がオフに維持される。パターンG4では、半導体スイッチF1,F4が回路電流の方向の制限に使用され、半導体スイッチF2,F3がオフに維持される。
記憶部38には、変数m,uが記憶されている。変数m,u夫々の値は、制御部39によって変更される。
記憶部38には、更に、コンピュータプログラムPが記憶されている。制御部39は、一又は複数のCPU(Central Processing Unit)を有する。制御部39が有する一又は複数のCPUは、コンピュータプログラムPを実行することによって、診断処理及び制限処理を実行する。診断処理は、n個の半導体スイッチF1,F2,・・・,Fn夫々について、開放故障に関する診断を行う処理である。制限処理は、回路電流の方向を許可方向に制限する処理である。コンピュータプログラムPは、制御部39が有する一又は複数のCPUに診断処理及び制限処理を実行させるために用いられる。
なお、コンピュータプログラムPは、制御部39が有する一又は複数のCPUが読み取り可能に、記憶媒体Eに記憶されていてもよい。この場合、図示しない読み出し装置によって記憶媒体Eから読み出されたコンピュータプログラムPが記憶部38に記憶される。記憶媒体Eは、光ディスク、フレキシブルディスク、磁気ディスク、磁気光ディスク又は半導体メモリ等である。光ディスクは、CD(Compact Disc)−ROM(Read Only Memory)、DVD(Digital Versatile Disc)−ROM、又は、BD(Blu-ray(登録商標) Disc)等である。磁気ディスクは、例えばハードディスクである。また、図示しない通信網に接続されている図示しない外部装置からコンピュータプログラムPをダウンロードし、ダウンロードしたコンピュータプログラムPを記憶部38に記憶してもよい。
通常、出力部B1,B2,・・・,Bn夫々は、AND回路A1,A2,・・・,Anにハイレベル電圧を出力し、出力部33は、ハイレベル電圧を駆動回路17に出力している。更に、スイッチ切替え部36は、電源スイッチ24をオフに維持している。この場合、前述したように、蓄電器スイッチ16と、n個の半導体スイッチF1,F2,・・・,Fnとはオンである。
図6及び図7は診断処理の手順を示すフローチャートである。制御部39は、診断処理を周期的に実行する。診断処理では、制御部39は、まず、入力部32に診断信号が入力されたか否かを判定する(ステップS1)。出力部33,B1,B2,・・・,Bnがハイレベル電圧を出力し、かつ、スイッチ切替え部36が電源スイッチ24をオフに維持している状態で、診断信号は入力部32に入力される。
制御部39は、診断信号が入力されていないと判定した場合(S1:NO)、診断処理を終了する。
制御部39は、診断信号が入力されたと判定した場合(S1:YES)、出力部B1,B2,・・・,Bnにローレベル電圧への切替えを指示する(ステップS2)。これにより、出力部B1,B2,・・・,Bn夫々は、AND回路A1,A2,・・・,Anに出力している電圧をローレベル電圧に切替え、n個の半導体スイッチF1,F2,・・・,Fnはオフに切替わる。
次に、制御部39は、出力部33にローレベル電圧への切替えを指示する(ステップS3)。これにより、出力部33は、駆動回路17に出力している電圧をローレベル電圧に切替え、駆動回路17は蓄電器スイッチ16をオフに切替える。次に、制御部39は、変数mの値を1に設定する(ステップS4)。
次に、制御部39は、出力部Bmにハイレベル電圧への切替えを指示する(ステップS5)。これにより、出力部Bmは、AND回路Amに出力している電圧をハイレベル電圧に切替え、駆動回路Dmは半導体スイッチFmをオンに切替える。半導体スイッチFmにおいて開放故障が発生していない場合においては、ステップS5が実行された時点では、n個の半導体スイッチF1,F2,・・・,Fnの中で半導体スイッチFmのみがオンに切替わっている。
制御部39は、ステップS5を実行した後、第1電圧情報をA/D変換部34が取得し(ステップS6)、第2電圧情報をA/D変換部35から取得する(ステップS7)。次に、制御部39は、ステップS6,S7で取得した第1電圧情報及び第2電圧情報が示す第1電圧V1及び第2電圧V2の電圧差が基準値以上であるか否かを判定する(ステップS8)。基準値は、第1蓄電器11の出力電圧の下限値以下であり、かつ、ゼロVを超える一定の電圧値であり、予め設定されている。電圧差は絶対値である。
半導体スイッチFmがオンに切替わっている場合、第1電圧V1及び第2電圧V2の電圧差は、略ゼロVであり、基準値未満である。
第2負荷14に電力が供給されていない場合、第2負荷14の両端間の電圧は略ゼロVである。従って、半導体スイッチFmで開放故障が発生している場合、n個の半導体スイッチF1,F2,・・・,Fnがオフであるため、第1電圧V1は第1蓄電器11の出力電圧に略一致し、第2電圧V2は略ゼロVである。このため、半導体スイッチFmで開放故障が発生している場合、第1電圧V1及び第2電圧V2の電圧差は、第1蓄電器11の出力電圧に略一致し、基準値以上である。ステップS8を実行することは、半導体スイッチFmについて開放故障が発生しているか否かを判定することに相当する。制御部39は固定判定部として機能する。
制御部39は、電圧差が基準値以上であると判定した場合(S8:YES)、半導体スイッチFmで開放故障が発生しているとして、故障情報(図4参照)において、半導体スイッチFmの状態を故障に変更する(ステップS9)。制御部39は、電圧差が基準値未満である場合(S8:NO)、又はステップS9を実行した後、出力部Bmにローレベル電圧への切替えを指示する(ステップS10)。これにより、出力部Bmは、AND回路Amに出力している電圧をローレベル電圧に切替え、駆動回路Dmは半導体スイッチFmをオフに切替える。ステップS10が実行された時点では、n個の半導体スイッチF1,F2,・・・,Fmはオフである。
制御部39は、ステップS10を実行した後、変数mの値を1だけインクリメントする(ステップS11)。次に、制御部39は、変数mの値が(n+1)であるか否かを判定する(ステップS12)。変数mの値が(n+1)ではないと判定した場合(S12:NO)、ステップS5を再び実行し、他の半導体スイッチについて開放故障が発生しているか否かを判定する。
制御部39は、変数mの値が(n+1)であると判定した場合(S12:YES)、出力部33にハイレベル電圧への切替えを指示する(ステップS13)。これにより、出力部33は駆動回路17に出力している電圧をハイレベル電圧に切替え、蓄電器スイッチ16はオンに切替わる。次に、制御部39は、出力部B1,B2,・・・,Bnにハイレベル電圧への切替えを指示する(ステップS14)。これにより、出力部B1,B2,・・・,Bnは、AND回路A1,A2,・・・,Anに出力している電圧をハイレベル電圧に切替える。これにより、駆動回路D1,D2,・・・,Dnは半導体スイッチF1,F2,・・・,Fnをオンに切替える。制御部39は、ステップS14を実行した後、診断処理を終了する。
以上のように、診断処理では、制御部39は、n個の半導体スイッチF1,F2,・・・,Fn夫々について、開放故障が発生しているか否かを判定する。制御部39は、開放故障が発生していると判定した場合、開放故障が発生している半導体スイッチの状態を故障に変更する。
図8は制限処理の手順を示すフローチャートである。制御部39は、制限処理を周期的に実行する。以下では、n個の半導体スイッチF1,F2,・・・,Fnの中で開放故障が発生している半導体スイッチを故障スイッチと記載する。
制限処理では、制御部39は、まず、回路電流の方向を許可方向に制限するか否かを判定する(ステップS21)。ステップS21では、制御部39は、事前信号が入力部32に入力した場合、回路電流の方向を許可方向に制限すると判定する。制御部39は、事前信号が入力部32に入力していない場合、回路電流の方向を許可方向に制限しないと判定する。制御部39は制限判定部としても機能する。
出力部33,B1,B2,・・・,Bnがハイレベル電圧を出力し、かつ、スイッチ切替え部36が電源スイッチ24をオフに維持している状態で、事前信号は入力部32に入力される。
制御部39は、方向を許可方向に制限しないと判定した場合(S21:NO)、制限処理を終了する。
制御部39は、方向を許可方向に制限すると判定した場合(S21:YES)、変数uの値を1だけインクリメントする(ステップS22)。なお、制御部39は、変数uの値が整数jである状態でステップS22を実行した場合、ステップS22では、変数uの値を1に変更する。なお、整数jは、前述したように、回路電流の方向を制限するために使用する半導体スイッチのパターンの数である。図5の例では、整数jは4である。この例では、変数uの値が4である状態でステップS22を実行した場合、ステップS22では、制御部39は変数uの値を1に変更する。
次に、制御部39は、パターンGuについて、故障スイッチを使用するか否かを故障情報(図4参照)及びパターン情報(図5参照)に基づいて判定する(ステップS23)。例えば、変数uの値が2であり、故障情報によって、半導体スイッチF1が故障スイッチであることが示されていると仮定する。図5の例では、パターンGu、即ち、パターンG2では、半導体スイッチF1は使用されない。この場合、ステップS23では、制御部39は、故障スイッチを使用しないと判定する。
例えば、変数uの値が2であり、故障情報によって、半導体スイッチF2が故障スイッチであることが示されていると仮定する。図5の例のパターンG2では、半導体スイッチF2が使用される。この場合、ステップS23では、制御部39は、故障スイッチを使用すると判定する。
制御部39は、パターンGuについて故障スイッチを使用すると判定した場合(S23:YES)、ステップS22を実行し、パターンGuが、故障スイッチを使用しないパターンとなるまで、変数uの値を1だけインクリメントし続ける。
制御部39は、パターンGuについて故障スイッチを使用しないと判定した場合(S23:NO)、n個の出力部B1,B2,・・・,Bnの中で、パターンGuでオフに維持するk個の半導体スイッチに対応するk個の出力部にローレベル電圧への切替えを指示する(ステップS24)。これにより、k個の出力部夫々は、自身に接続されているAND回路に出力している電圧をローレベル電圧に切替える。これにより、k個の出力部に対応するk個の駆動回路夫々は、自身に接続されている半導体スイッチはオフに切替え、この半導体スイッチをオフに維持する。駆動回路D1,D2,・・・,Dn夫々はオフ部として機能する。
なお、k個の出力部にローレベル電圧への切替えを指示することは、k個の出力部に対応するk個の半導体スイッチのオフへの切替えを指示することに相当する。
図5の例において、パターンG1が採用されている場合、ステップS24では、制御部39は、出力部B3,B4にローレベル電圧への切替えを指示する。これにより、半導体スイッチF3,F4は、オフに切替わり、オフに維持される。
なお、パターンGuで使用する(n−k)個の半導体スイッチに対応する(n−k)個の出力部はハイレベル電圧を出力し続けている。
次に、制御部39は、スイッチ切替え部36に、電源スイッチ24のオンへの切替えを指示する(ステップS25)。これにより、スイッチ切替え部36は、電源スイッチ24をオンに切替え、コンパレータ23が作動する。パターンGuで使用する(n−k)個の半導体スイッチは、反転器22の出力電圧に応じてオン又はオフに切替わり、回路電流の方向が許可方向に制限される。
反転器22及びコンパレータ23は、前述したように、n個の半導体スイッチF1,F2,・・・,Fnの中でk個の半導体スイッチを除く他の半導体スイッチである(n−k)個の半導体スイッチを、並列回路20の両端の電圧に応じてオン又はオフに切替え、回路電流の方向を許可方向に制限する。反転器22及びコンパレータ23は切替え部及び切替え回路として機能する。
また、電源スイッチ24がオンに切替わった場合、(n−k)個の半導体スイッチの切替えが実行されるので、電源スイッチ24のオンへの切替えを指示することは、反転器22及びコンパレータ23に(n−k)個の半導体スイッチの切替えの実行を指示することに相当する。
制御部39は、ステップS25を実行した後、タイマ37に計時の開始を指示する(ステップS26)。これにより、タイマ37は計時を開始する。次に、制御部39は、計時時間が基準時間以上であるか否かを判定する(ステップS27)。基準時間は、一定であり、予め設定されている。制御部39は、計時時間が基準時間未満であると判定した場合(S27:NO)、ステップS27を再び実行し、計時時間が基準時間以上となるまで待機する。制御部39が待機している間に、スタータ15は、作動し、エンジンを始動させ、動作を停止する。
制御部39は、計時時間が基準時間以上であると判定した場合(S27:YES)、タイマ37に計時の終了を指示する(ステップS28)。これにより、タイマ37は計時を終了する。次に、制御部39は、スイッチ切替え部36に電源スイッチ24のオフへの切替えを指示する(ステップS29)。これにより、スイッチ切替え部36は電源スイッチ24をオフに切替える。これにより、コンパレータ23は、第1電圧V1及び第2電圧V2に無関係にローレベル電圧を出力し、反転器22はハイレベル電圧を出力する。これにより、半導体スイッチF1,F2,・・・,Fn夫々は、出力部B1,B2,・・・,Bnの出力電圧に応じてオン又はオフに切替わる。
制御部39は、ステップS29を実行した後、ローレベル電圧を出力しているk個の出力部にハイレベル電圧への切替えを指示する(ステップS30)。これにより、k個の出力部夫々は、自身に接続されているAND回路に出力している電圧をハイレベル電圧に切替える。これにより、n個の出力部B1,B2,・・・,Bnはハイレベル電圧を出力し、n個の半導体スイッチF1,F2,・・・,Fnはオンに維持される。
制御部39は、ステップS30を実行した後、制限処理を終了する。
以上のように、制御部39は、制限処理を周期的に実行する。制御部39は、事前信号が入力部32に入力される都度、回路電流の方向を許可方向に制限すると判定する。制御部39は、回路電流の方向を許可方向に制限すると判定する都度、変数uの値を変更する。これにより、回路電流の方向の制限に使用する(n−k)個の半導体スイッチの少なくとも1つは、前回の制限で使用した(n−k)個の半導体スイッチと異なる。言い換えると、回路電流の方向の制限でオフに維持するk個の半導体スイッチの少なくとも1つは、前回の制限でオフに維持したk個の半導体スイッチと異なる。制御部39は変更部としても機能する。
このため、n個の半導体スイッチF1,F2,・・・,Fn夫々について、切替えの頻度を略一致させることができる。切替えの頻度が略一致している場合、n個の半導体スイッチF1,F2,・・・,Fnについて、故障が発生する確率が低い。
なお、n個の半導体スイッチF1,F2,・・・,Fnについて、j個のパターンG1,G2,・・・,Gjの全てが採用された場合における使用回数が同じであることが好ましい。例えば、図5の例では、パターンG1,G2,G3,G4の全てが採用された場合、半導体スイッチF1,F2,F3,F4夫々の使用回数は2である。この場合、n個の半導体スイッチF1,F2,・・・,Fnについて、故障が発生する確率が更に低い。
また、故障スイッチ、即ち、制御部39によって開放故障が発生していると判定した半導体スイッチは、回路電流の方向の制限でオフに切替えられるk個の半導体スイッチに含まれ、回路電流の方向の制限で使用される(n−k)個の半導体スイッチに含まれない。このため、回路電流の方向を制限するために使用する正常な半導体スイッチの数が減ることはない。
更に、回路電流の方向を制限するために使用にする半導体スイッチの数は、(n−k)個であり、少ない。従って、回路電流の方向を制限している場合、並列回路の抵抗値は大きく、回路電流の方向が適切に制限される。また、制御部39が回路電流の方向を制限しないと判定した場合、即ち、双方向の通電が許容される場合、n個の半導体スイッチF1,F2,・・・,Fnの全てをオンに切替える。この場合、並列回路の抵抗値が小さいので、消費電力が小さい。
なお、制限処理では、図5を用いて説明したパターン情報の他に種々のパターン情報を用いることができる。
図9は、パターン情報の第2の例の説明図である。図9には、整数n,j夫々が4である例が示されている。パターンG1では、回路電流の方向の制限に半導体スイッチF1のみが使用される。パターンG2では、回路電流の方向の制限に半導体スイッチF2のみが使用される。パターンG3では、回路電流の方向の制限に半導体スイッチF3のみが使用される。パターンG4では、回路電流の方向の制限に半導体スイッチF4のみが使用される。以上のように、回路電流の方向の制限で使用される半導体スイッチの数である(n−k)は1であってもよい。
図10は、パターン情報の第3の例の説明図である。図10では、整数nが4であり、整数jが3である例が示されている。パターンG1では、回路電流の方向の制限に半導体スイッチF1のみが使用される。パターンG2では、回路電流の方向の制限に半導体スイッチF2,F3が使用され、半導体スイッチF1,F4がオフに維持される。パターンG3では、回路電流の方向の制限に半導体スイッチF4のみが使用される。以上のように、j個のパターンG1,G2,・・・,Gjで使用される半導体スイッチの数は同じでなくてもよい。
(実施形態2)
実施形態1においては、反転器22及びコンパレータ23が回路電流の方向を制限する。しかしながら、回路電流の方向を制限する主体は、反転器22及びコンパレータ23に限定されない。
以下では、実施形態2について、実施形態1と異なる点を説明する。後述する構成を除く他の構成については、実施形態1と共通しているため、実施形態1と共通する構成部には実施形態1と同一の参照符号を付してその説明を省略する。
図11は、実施形態2における電源システム1に要部構成を示すブロック図である。実施形態2を実施形態1と比較した場合、スイッチ装置10の構成が異なる。実施形態2におけるスイッチ装置10は、実施形態1におけるスイッチ装置10の構成部の中で、反転器22、コンパレータ23及び電源スイッチ24を除く他の構成部を有する。AND回路A1の他方の入力端は、(n−1)個のAND回路A2,A3,・・・,Anの他方の入力端と、マイコン21とに接続されている。
図12は、マイコン21の要部構成を示すブロック図である。実施形態2におけるマイコン21は、実施形態1におけるマイコン21の構成部の中で、スイッチ切替え部36を除く他の構成部を有する。実施形態2におけるマイコン21は、更に、出力部50を有する。出力部50は、AND回路A1,A2,・・・,Anの他方の入力端と、内部バス40とに接続されている。実施形態2では、通常、出力部50はハイレベル電圧を出力している。
出力部50は、AND回路A1,A2,・・・,Anにハイレベル電圧又はローレベル電圧を出力している。出力部50は、制御部39の指示に従って、AND回路A1,A2,・・・,Anに出力している電圧を切替える。
出力部50がハイレベル電圧を出力している場合におけるAND回路A1,A2,・・・,Anの動作は、実施形態1において、反転器22がハイレベル電圧を出力している場合におけるAND回路A1,A2,・・・,Anの動作と同様である。出力部50がローレベル電圧を出力している場合におけるAND回路A1,A2,・・・,Anの動作は、実施形態1において、反転器22がローレベル電圧を出力している場合におけるAND回路A1,A2,・・・,Anの動作と同様である。
通常、出力部33,50,B1,B2,・・・,Bnはハイレベル電圧を出力し、蓄電器スイッチ16と、n個の半導体スイッチF1,F2,・・・,Fnとはオンである。この状態で、診断信号及び事前信号がマイコン21の入力部32に入力される。
図13及び図14は、制限処理の手順を示すフローチャートである。制御部39は、実施形態1と同様に、周期的に実行する。実施形態2における制限処理のステップS41〜S44,S45,S51,S52,S53夫々は、実施形態1における制限処理のステップS21〜S24,S26,S27,S28,S30と同様である。このため、ステップS41〜S44,S45,S51,S52,S53の詳細な説明を省略する。
実施形態2における制限処理では、制御部39は、ステップS44を実行した後、ステップS45を実行する。制御部39がステップS44を実行した時点では、実施形態1と同様に、パターンGuに従って、k個の半導体スイッチがオフに維持され、n個の出力部B1,B2,・・・,Bnの中で(n−k)個の半導体スイッチに対応する(n−k)個の出力部は、(n−k)個のAND回路にハイレベル電圧を出力している。
このため、(n−k)個のAND回路は、出力部50が出力した電圧と同じ電圧を(n−k)個の駆動回路に出力する。従って、出力部50の出力電圧に応じて(n−k)個の半導体スイッチはオン又はオフに切替わる。
制御部39は、ステップS45を実行した後、A/D変換部34から第1電圧情報を取得し(ステップS46)、A/D変換部35から第2電圧情報を取得する(ステップS47)。次に、制御部39は、ステップS46で取得した第1電圧情報が示す第1電圧V1が、ステップS47で取得した第2電圧情報が示す第2電圧V2以上であるか否かを判定する(ステップS48)。制御部39は、第1電圧V1が第2電圧V2以上であると判定した場合(S48:YES)、出力部50にローレベル電圧への切替えを指示する(ステップS49)。
これにより、出力部50は、n個のAND回路A1,A2,・・・,Anに出力している電圧をローレベル電圧に切替え、(n−k)個の半導体スイッチはオフに切替わり、n個の半導体スイッチF1,F2,・・・,Fnがオフに維持される。結果、回路電流が、許可方向とは異なる方向に流れることが防止される。
制御部39は、第1電圧V1が第2電圧V2未満であると判定した場合(S48:NO)、出力部50にハイレベル電圧への切替えを指示する(ステップS50)。これにより、出力部50は、n個のAND回路A1,A2,・・・,Anに出力している電圧をハイレベル電圧に切替える。このとき、(n−k)個の出力部からハイレベル電圧が入力されている(n−k)個のAND回路夫々は、自身に接続されている駆動回路に出力している電圧をハイレベル電圧に切替える。これにより、(n−k)個のAND回路に対応する(n−k)個の半導体スイッチはオンに切替わる。結果、回路電流が許可方向に流れることが許可される。
制御部39は、ステップS49,S50の一方を実行した後、ステップS51を実行する。制御部39は、タイマ37が計時している計時時間が基準時間未満であると判定した場合(S51:NO)、ステップS46を実行する。計時時間が基準時間以上となるまで、出力部50は、第1電圧V1及び第2電圧V2に基づいて、(n−k)個の半導体スイッチをオン又はオフに切替える。制御部39は、ステップS52を実行した後、ステップS53を実行する。
以上のように、制御部39は、回路電流の方向を制限すると判定した場合、出力部50にハイレベル電圧又はローレベル電圧への切替えを指示することによって回路電流の方向を許可方向に制限する。出力部50にハイレベル電圧への切替えを指示することは、n個の半導体スイッチF1,F2,・・・,Fnの中でk個の半導体スイッチを除く他の半導体スイッチである(n−k)個の半導体スイッチのオンへの切替えを指示することに相当する。出力部50にローレベル電圧への切替えを指示することは、(n−k)個の半導体スイッチのオフへの切替えを指示することに相当する。実施形態2では、制御部39が切替え部としても機能する。
このように、反転器22及びコンパレータ23ではなく、マイコン21の制御部39が回路電流の方向を制限してもよい。
実施形態2におけるスイッチ装置10は、実施形態1におけるスイッチ装置10が奏する効果を同様に奏する。
なお、実施形態1,2において、回路電流の方向の制限に用いるパラメータは、第1電圧V1及び第2電圧V2に限定されない。例えば、並列回路20を介して流れる電流の方向を検出し、検出した電流の方向に基づいて、回路電流の方向を制限してもよい。また、半導体スイッチF1,F2,・・・,Fn夫々は、Nチャネル型のFETに限定されず、例えば、Pチャネル型のFETであってもよい。
開示された実施形態1,2はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
1 電源システム
10 スイッチ装置
11 第1蓄電器
12 第1負荷
13 第2蓄電器
14 第2負荷
15 スタータ
16 蓄電器スイッチ
17 駆動回路
20 並列回路
21 マイコン
22 反転器(切替え部の一部、切替え回路の一部)
23 コンパレータ(切替え部の一部、切替え回路の一部)
24 電源スイッチ
25 第1検出回路
26 第2検出回路
30,31,32 入力部
33,50,B1,B2,・・・,Bn 出力部
34,35 A/D変換部
36 スイッチ切替え部
37 タイマ
38 記憶部
39 制御部(制限判定部、切替え部、固定判定部、変更部)
40 内部バス
A1,A2,・・・,An AND回路
D1,D2,・・・,Dn 駆動回路(オフ部)
E 記憶媒体
F1,F2,・・・,Fn 半導体スイッチ
G1,G2,・・・,Gn パターン
P コンピュータプログラム
V1 第1電圧
V2 第2電圧
Vcc 所定電圧

Claims (7)

  1. n(n:2以上の整数)個の半導体スイッチが並列に接続されているスイッチ装置であって、
    前記n個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定する制限判定部と、
    前記制限判定部によって、前記回路電流の方向を前記所定方向に制限すると判定された場合、前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチをオフに切替えるオフ部と、
    前記制限判定部によって、前記回路電流の方向を前記所定方向に制限すると判定された場合、前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチを、前記並列回路の両端の電圧に応じてオン又はオフに切替える切替え部と
    を備えるスイッチ装置。
  2. 前記切替え部は、
    前記並列回路の一端の電圧が、前記並列回路の他端の電圧以上となった場合に前記他の半導体スイッチをオフに切替え、
    前記並列回路の一端の電圧が、前記並列回路の他端の電圧未満となった場合に前記他の半導体スイッチをオンに切替える
    請求項1に記載のスイッチ装置。
  3. 前記n個の半導体スイッチ中の少なくとも1つについて、オフに固定されているか否かを判定する固定判定部を備え、
    前記オフ部がオフに切替える前記k個の半導体スイッチに、前記固定判定部によってオフに固定されていると判定された半導体スイッチが含まれる
    請求項1又は請求項2に記載のスイッチ装置。
  4. 前記制限判定部は、前記回路電流の方向を前記所定方向に制限すると繰り返し判定し、
    前記制限判定部が前記回路電流の方向を制限すると判定した場合、前記オフ部がオフに切替えるk個の半導体スイッチ中の少なくとも1つを、前回にオフに切替えたk個の半導体スイッチとは異なる半導体スイッチに変更する変更部を備える
    請求項1から請求項3のいずれか1つに記載のスイッチ装置。
  5. 並列に接続されたn(n:2以上の整数)個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定するステップと、
    前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチをオフに切替えるステップと、
    前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチを、前記並列回路の両端の電圧に応じてオン又はオフに切替えるステップと
    を含む制限方法。
  6. コンピュータに、
    並列に接続されたn(n:2以上の整数)個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定するステップと、
    前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチのオフへの切替えを指示するステップと、
    前記回路電流の方向を前記所定方向に制限すると判定した場合、前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチを、前記並列回路の両端の電圧に応じてオン又はオフに切替える切替え回路に切替えの実行を指示するステップと
    を実行させるためのコンピュータプログラム。
  7. コンピュータに、
    並列に接続されたn(n:2以上の整数)個の半導体スイッチを含む並列回路を介して流れる回路電流の方向を所定方向に制限するか否かを判定するステップと、
    前記回路電流の方向を前記所定方向に制限すると判定した場合に前記n個の半導体スイッチ中のk(k:n未満の自然数)個の半導体スイッチのオフへの切替えを指示するステップと、
    前記回路電流の方向を前記所定方向に制限すると判定した場合に、前記n個の半導体スイッチの中で前記k個の半導体スイッチを除く他の半導体スイッチのオン又はオフへの切替えを、前記並列回路の両端の電圧に応じて指示するステップと
    を実行させるためのコンピュータプログラム。
JP2018096568A 2018-05-18 2018-05-18 スイッチ装置、制限方法及びコンピュータプログラム Pending JP2019201391A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018096568A JP2019201391A (ja) 2018-05-18 2018-05-18 スイッチ装置、制限方法及びコンピュータプログラム
PCT/JP2019/018324 WO2019220958A1 (ja) 2018-05-18 2019-05-08 スイッチ装置、制限方法及びコンピュータプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018096568A JP2019201391A (ja) 2018-05-18 2018-05-18 スイッチ装置、制限方法及びコンピュータプログラム

Publications (1)

Publication Number Publication Date
JP2019201391A true JP2019201391A (ja) 2019-11-21

Family

ID=68539768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018096568A Pending JP2019201391A (ja) 2018-05-18 2018-05-18 スイッチ装置、制限方法及びコンピュータプログラム

Country Status (2)

Country Link
JP (1) JP2019201391A (ja)
WO (1) WO2019220958A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022149483A1 (ja) * 2021-01-08 2022-07-14 株式会社オートネットワーク技術研究所 スイッチ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680893B2 (en) * 2011-10-05 2014-03-25 Analog Devices, Inc. Circuits and techniques for load current control
JP5864220B2 (ja) * 2011-11-11 2016-02-17 ルネサスエレクトロニクス株式会社 半導体集積回路
CN104571253B (zh) * 2013-10-16 2016-04-27 财团法人工业技术研究院 稳压器及其控制方法
JP5915694B2 (ja) * 2014-05-13 2016-05-11 Tdk株式会社 負荷駆動装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022149483A1 (ja) * 2021-01-08 2022-07-14 株式会社オートネットワーク技術研究所 スイッチ装置
JP7512904B2 (ja) 2021-01-08 2024-07-09 株式会社オートネットワーク技術研究所 スイッチ装置

Also Published As

Publication number Publication date
WO2019220958A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
JP5130904B2 (ja) 電子回路装置及び電子回路装置の制御方法
JP7024374B2 (ja) 電力変換装置
US6373256B1 (en) Programmable low battery detector
JP2012129973A (ja) 負荷駆動装置
JP7363955B2 (ja) 給電制御装置、給電制御方法及びコンピュータプログラム
WO2019220958A1 (ja) スイッチ装置、制限方法及びコンピュータプログラム
JP6620674B2 (ja) 給電制御装置、給電制御方法及びコンピュータプログラム
JP6904229B2 (ja) 給電制御装置及び給電制御方法
KR101138390B1 (ko) A/d변환장치
WO2020183901A1 (ja) 通電制御装置
US7489559B2 (en) Recursive device for switching over a high potential greater than a nominal potential of a technology in which the device is made and related system and method
JP7067033B2 (ja) 給電制御装置、給電制御方法及びコンピュータプログラム
US7525369B2 (en) Semiconductor circuit apparatus with voltage boost
WO2021085118A1 (ja) 駆動装置、短絡検知方法及びコンピュータプログラム
JP4400145B2 (ja) 電源装置
KR20190024660A (ko) 반도체 장치, 신호처리시스템, 및 신호처리방법
CN115315870A (zh) 供电控制装置、检查方法和计算机程序
CN113615027B (zh) 供电控制装置、开路探测方法及计算机程序
JP6932108B2 (ja) 制御装置および制御方法
JP2005253106A (ja) パワーオン・リセット回路
CN114731041A (zh) 开关装置、电流判定方法和计算机程序
JP2008158744A (ja) レギュレータ回路
JP2006311773A (ja) 回路保護装置
CN114788114A (zh) 供电控制装置
CN116490404A (zh) 供电控制装置、供电控制方法及计算机程序